DE1935612A1

DE1935612A1 - Electronic arrangement for the control of alarm indicators in a central display panel for communication systems

Info

Publication number: DE1935612A1
Application number: DE19691935612
Authority: DE
Inventors: Korn Dr-Ing Joel
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1969-07-14
Filing date: 1969-07-14
Publication date: 1971-01-28
Also published as: DE1935612C3; DE1935612B2

Description

Elektronische Anordnung zur Steuerung von Alarmanseigelempen @ in einem zentralen Anzeigefeld für Nachrichtenübertragungssysteme Die Erfindung betrifft eine elektronische Anordnung zur Steuerung von Alarmanzeigelampen in einem zentralen Anzeigefeld für Nachrichtenübertragungssysteme, insbesondere frägerfrequenz systeme.Electronic arrangement for controlling alarm connection elements @ in a central display panel for communication systems The invention relates to an electronic arrangement for controlling alarm indicator lamps in a central Display panel for message transmission systems, in particular carrier frequency systems.

Nachrichtenübertragungssystenie werden auf Störungen überwacht.Message transmission systems are monitored for malfunctions.

Zu diesem Zweck werden den Nachrichtensignalen Pilotspannungen überlagert, deren an den Überwachungsstellen empfangener Pegel ein Mass für die Übertragungsgüte ist. Bei einer Störung weicht der Pilotpegel vom Sollwert ab oder fällt ganz aus.For this purpose, pilot voltages are superimposed on the message signals, their level received at the monitoring points is a measure of the transmission quality is. In the event of a fault, the pilot level deviates from the setpoint or fails completely.

Pilotüberwaahuagsempfänger sprechen bei einer Störung an und betätigen eine Alarmeinrichtung mit optischen und akustisches Alarm. Alarm wird dabei durch Schliessen eines Alarmkontaktes gegen Erde ausgelöst. @@@@@@@@@@@ Um eine übersichtliche Störungsanzeige zu erhalten, werden in den Fernmeldeämtern zentrale Anzeigefelder angeordnet, in denen für jede mögliche Störung eine Anzeigelampe vorgesehen ist.Pilot monitoring receivers respond in the event of a fault and press an alarm device with visual and acoustic alarm. The alarm will go through Closing of an alarm contact to earth triggered. @@@@@@@@@@@ Around Obtaining a clear fault display are centralized in the telecommunications offices Arranged display panels in which an indicator lamp is provided for every possible malfunction is.

Die Lampe soll über eine Schaltanordnung derart gesteuert wer den, dass bei Beginn der Störung und Schliessen des Alarmkontakts die Lampe zu flackern anfängt, beim Drücken einer Quittierungstaste die Lampe stetig brennt, bei Ende der Störung und Öffnen des Alarmkontakts die Lampe wieder flackert und beim weiteren Drücken der Quittierungstaste (Quittierung des Störungsendes) die Lampe erlischt.The lamp is to be controlled via a switching arrangement in such a way that that when the fault begins and the alarm contact closes, the lamp will flicker starts, when you press an acknowledgment button the lamp lights continuously, at the end the malfunction and opening of the alarm contact the lamp flickers again and on further Pressing the acknowledgment button (acknowledging the end of the fault) the lamp goes out.

Die Lampe soll unabhängig vom Alarmkontakt durch Tastendruck kontrolliert werden können.The lamp should be controlled independently of the alarm contact by pressing a button can be.

Es sind Anordnungen zur Steuerung von Anzeige lampen in Überwachungs und Fernwirkanlagen bekannt, die elektromechanische Speicher (Relais oder Schalter) enthaltene Diese Anordnvngen sind zu aufwendig und betriebsunsicher, und die Erfindung hat sich zum Ziel gesetzt, billigere und betriebssicherere Anordnungen dieser Art zu schaffen.There are arrangements for controlling indicator lamps in monitoring and telecontrol systems known, the electromechanical memory (relays or switches) These arrangements are too complex and unsafe to operate, and the invention has set itself the goal of creating cheaper and more reliable arrangements of this type to accomplish.

Dieses Ziel wird erfindungsgemäss dadurch erreicht, dass die Steueranordnung aus einem Lampentransistor, dessen Emitter mit dem dem Erdpotential entgegengesetzten Pol der Versorgungsspannung, dessen Kollektor über die Anzeigelampe mit Erdpo tential und dessen Basis über einen Basisvorwiderstand mit dem Alarmkontakt verbunden sind, und aus einem elektronischen Quittierungsspeicher besteht, der über einen elektronischen Umschalter einen Taktgeber derart gesteuert, dass in seiner Ru@ helage ein stromsaugender Taktgeberausgang im Rhythmus der Blinkfrequenz den Basisstromkreis des Lampentransistors kurzschliesst und die brennende Lampe periodisch zum Erlöschen bringt, während in seinem angeregten Zustand ein stromliefernder Taktgeberausgang im Rhythmus der Blinkfrequenz der Basis des Lampentransistors bei offenem Alarmkontakt einen Steuerstrom zuführt und die Lampe periodisch zum Aufleuchten bringt, wobei der Quittierungsspeicher vom Alarmkontakt und von einer Quittierungstaste derart gesteuert wird, dass bei offenem Alarmkontakt der Quittierungsapeicher durch die Quittierungstaste nur in seine Ruhelage und bei geschlossonom Alarmkontakt nur in seine angeregte Lage gebracht werden kann.According to the invention, this aim is achieved in that the control arrangement from a lamp transistor, the emitter of which is opposite to the earth potential Pole of the supply voltage, whose collector via the indicator lamp with Erdpo potential and whose base is connected to the alarm contact via a base series resistor, and consists of an electronic acknowledgment memory that has an electronic Changeover switch controls a clock in such a way that in its Ru @ helage a current-sucking clock output in the rhythm of the flashing frequency the base circuit of the lamp transistor short-circuits and the burning lamp periodically goes out brings a current-supplying clock output while in its excited state in the rhythm of the flashing frequency of the base of the lamp transistor when the alarm contact is open supplies a control current and periodically lights up the lamp, wherein the acknowledgment memory from the alarm contact and from an acknowledgment button like this it is controlled that when the alarm contact is open, the acknowledgment device is triggered by the Acknowledge button only in its rest position and with closed alarm contact only in his excited position can be brought.

Ein Ausführungsbeispiel der Anordnung nach Erfindung ist in der Figur hergestellt und im folgenden erläutert.An embodiment of the arrangement according to the invention is shown in the figure produced and explained below.

Der Pluspol der Vers@@gungs@p@@nung UB stollt das Erdpotenti@l dar. Die Anordnung besteht aus dem NPN-Lampentransistor Ts, dem als Spannungsteiler ausgebildeten Basisvorwiderstand Rb1 + Rb2, der Lamps L, dem Alarmkontakt K, der Quittierungstaste T, dem Quittierungsspeicher Qs und dem elektronischen Umschalter U.The positive pole of the verse @@ gungs @ p @@ nung UB represents the earth potential. The arrangement consists of the NPN lamp transistor Ts, which is designed as a voltage divider Basic series resistor Rb1 + Rb2, the lamps L, the alarm contact K, the acknowledgment button T, the acknowledgment memory Qs and the electronic switch U.

Der Ausgang der Umschalterkontakts U ist über den Basisspannungsteiler Rb1/Rb2 mit der Basis des Lampentransistors Ts, der Eingang der Ruheseite des Umschalters ist mit dem Ausgang T1 des nicht dargestellten stromsaugenden Taktgebers und der Eingang der Arbeitsseite des Umschaltekontakts ist mit dem Ausgang T2 des ebenfalls nicht dargestellten stromliefernden Taktgebers verbunden.The output of the changeover switch contact U is via the base voltage divider Rb1 / Rb2 to the base of the lamp transistor Ts, the input of the quiescent side of the switch is to the output T1 of the current-sucking clock generator, not shown, and the The input of the working side of the changeover contact is also connected to output T2 of the not shown power-supplying clock connected.

Die Wirkungsweise der Schaltung ist folgende: Im etörungsfreiem Zustand ist der Alarmkontakt K geöffnet; der Transistor Ts erhält keinen Basisstrom und die Lampe L brennt nicht.The mode of operation of the circuit is as follows: In a fault-free state the alarm contact K is open; the transistor Ts receives no base current and the lamp L does not burn.

Tritt eine Störung auf, so wird der Alarmkontakt K geschlossen, über den Basisvorwiderstand Rb1 + Rb2 fliesst ein Steuerstrom in die Basis des Lampcntransistors Ts, der Transistor Ts kann leitend werden und die Lampe L kann brennen. Der nicht dargestelltetdouernd taktende, stromsaugende Taktgeber legt über seinen Ausgang Tt und @ie Ruhe seite des elektronischen Umschalters U im Rhythmus seiner Taktfrequenz Minuspotential an die Basis des Lampentransistors Ts, der Basisstromkreis wird periodisch kurzgeschlossen und die Lampe L erlischt periodisch.If a fault occurs, the alarm contact K is closed, over the base series resistor Rb1 + Rb2 a control current flows into the base of the lamp transistor Ts, the transistor Ts can become conductive and the lamp L can burn. Not that showndouernd clocking, current-sucking clock generator places over its output Tt and @ie the rest side of the electronic switch U in the rhythm of its clock frequency Negative potential at the base of the lamp transistor Ts, the base circuit becomes periodic short-circuited and the lamp L goes out periodically.

Wenn nun die Störung wahrgenommen und die einen Ruheköntakt darstellende, im nichtgedrückten Zustand also geschlossene Quittier rungstaste T gedrückt wird, wird der Quittierungaspeicher (QS) angeregt, der Umschalter U betatigt, der stromsaugende Taktgeber vom Steuerkreis des Lampentransistor Ts abgeschaltet und der stromliefernde Taktgeber über seinen Ausgang T2 und die Arbeitsseite des elektronischen Umschalters U an den Steuerkreis des Lampentransistors angeschaltet. Dio;Lampe L brennt jetzt dauernd, weil über den Alarmkontakt K und den Basisvorwiderstand Rbl + Rb2 dauernd ein Basisstrom in den Transistor Ts fliessen kann.If the disturbance is now perceived and the in the non-pressed state, i.e. closed acknowledgment button T is pressed, the acknowledgment memory (QS) is activated, the changeover switch U is actuated, the current-sucking one Clock from the control circuit of the lamp transistor Ts is switched off and the current-supplying one Clock via its output T2 and the working side of the electronic switch U connected to the control circuit of the lamp transistor. Dio; lamp L is now on continuously, because continuously via the alarm contact K and the base series resistor Rbl + Rb2 a base current can flow into the transistor Ts.

Ist die Störung zu Ende und der Alarmkontakt K wieder geöffnet, so scbickt nur der stromliefernde Taktgeber im Rhythmus seiner Taktfrequenz Basisstrom in den Transistor Ts und die Lampe L flackert wieder.If the malfunction is over and the alarm contact K is opened again, so Only the current-supplying clock will send in the rhythm of its clock frequency base current into the transistor Ts and the lamp L flickers again.

Durch neuerliches Drücken der Quittierungstaste T wird der Quittierungsspeicher (QS> wieder in die Ruhelage gebracht, der Umschalter U schaltet um und der Ausgangszustand ist wieder erreicht.By pressing the acknowledgment button T again, the acknowledgment memory (QS> brought back to the rest position, the switch U switches over and the initial state is reached again.

Der eigentliche Quittierungsspeicher besteht in an sich bekannter Weise aus zwei Nand-Gattern Gi und G2, deren Ausgänge Al bzw. A2 zu einem der beiden Eingänge E2t bzw. E12 des homple mentären Gatters zurückgekoppelt sind. Die anderen Eingänge Elt bzw. E22 sind die Setzeingänge, über die der Zustand des Speichers durch Anlegen kurzer Q-Impulse bestimmt wird, wobei sie ausserhalb der Setzzeit den Zustand t haben können. Wenn auch nur an einem der beiden Eingänge eines Gatters O-Potentisl (negatives Potential) herrscht, hat sein Ausgang den Zustand t.The actual acknowledgment memory consists of a known per se Way of two NAND gates Gi and G2, whose outputs A1 and A2 to one of the two Inputs E2t and E12 of the complementary gate are fed back. The others Inputs Elt and E22 are the set inputs via which the status of the memory is determined by applying short Q-pulses, whereby they are outside the set time can have the state t. Even if only at one of the two entrances to a gate O-Potentisl (negative potential) prevails, its output has the state t.

In der Ruhestellung des Quittierungsspeichers hat der Ausgang A1 den Zustand 1 und der Ausgang A2 den Zustand 0. Erhält der Eingang E22 auch nur für eine kurze Zeit O-Potential so erhält der Ausgang A2 l-Potantial und der Ausgang Al O-Potential, wobei dieser angeregte Zustand solange anhält, bis der eingang E11 O-Potential erhält und der Speicher wieder in seine Ruhelage kippt.In the rest position of the acknowledgment memory, output A1 has the State 1 and output A2 the state 0. If input E22 is only received for for a short time 0 potential, output A2 receives 1 potential and the output Al O potential, whereby this excited state lasts until the input E11 O-potential receives and the memory tilts back to its rest position.

Die Steuerung de s zu des Quittierungsspeichers (QS) von der Quittierungstaste T und vom Alarmkontakt K erfolgt über zwei Steuerungs-Nand-Gatter G3 und G4, die den Eingängen Ett bzw. 822 des eigent; lichen Quittierungsspeichers vorgeschaltet sind. Die Eingänge E31 und E4l erhalten bei gedrückter Quittierungstaste T über einen Spannungsteiler R3/R4 l-Potential und bei nicht geschlo-Jener Quittierungstaste O-Potential. Der Eingang E32 erhält über eine Diode D bei leitendem Lampentransistor Ts O-Potential und bei gesperrtem Lampentransistor t-Potential, Der Eingang E42 erhält über einon Spannungsteiler Rl/R2 bei offenem Alarmkontakt K 0-Potential und bei geschlossenem Alarmkontakt l-Potential.The control of the acknowledgment memory (QS) from the acknowledgment button T and from the alarm contact K takes place via two control NAND gates G3 and G4, the the inputs Ett or 822 of the actual; upstream of the acknowledgment memory are. The inputs E31 and E4l receive when the acknowledgment key T is pressed a voltage divider R3 / R4 1 potential and if the acknowledgment button is not closed O potential. The input E32 receives a diode D when the lamp transistor is conducting Ts O-potential and with blocked lamp transistor t-potential, the input E42 receives via a voltage divider Rl / R2 with an open alarm contact K 0 potential and when the alarm contact is closed, I potential.

Im störungsfreien Zustand bei offenem Alarmkontakt K herrscht am Ausgang A4 des Gatters G4 der Zustand l, unabhängig von der Stellung der Quittierungstaste T. Also kann der Quittierungsspei cher QS nicht angeregt werden.In the trouble-free state with the alarm contact K open, the output prevails A4 of the gate G4 the state 1, regardless of the position of the acknowledgment button T. So the acknowledgment memory QS cannot be activated.

Beim Auftreten einer Störung und Schliessen des Alarmkontakts, erhält der Eingang E42 1-Potential. Wenn nun die Quittierungstaste gedrückt wird, erhält auch der Eingang E41 1-Potential; der Ausgang A4 bzw. der Eingang E22 erhält O-Potential und der Quittierungsspeicher wird angeregt. Dabei wird der Lampentran@ sistor Ta dauernd leitend; der Eingang E32 erhält über die Diode D dauernd O-Potential und ein weiteres Drücken der Quittierungstaste beeinflusst den Quittierungsapeicher nicht mehr.If a fault occurs and the alarm contact closes, the input E42 1-potential. If the acknowledgment button is now pressed, also the input E41 1-potential; output A4 or input E22 receives 0 potential and the acknowledgment memory is activated. The lamp transistor Ta permanently conductive; input E32 receives constant 0 potential via diode D and pressing the acknowledgment button again influences the acknowledgment device no longer.

Wenn die Stdrung beendet ist und der Alarmkontakt wieder geöffnet wird, herrscht am Ausgang A4 wieder der Zustand l, unabgängig von der Stellung der Quittierungstaste. Dabei wird der Lampentransistor periodisch gesperrt und leitend, und wenn die Quittierungstaste gedrückt wird und der Lampentransistor gesperrt ist, erhalten die Eingänge E31 und E32 1-Potential; der ausgang A3 und damit der Eingang B1l erhalten 0-Potential und der Quittierungsspeicher kippt in seine Ruhelage. Damit ist der Ausgangszustand wieder erreicht.When the fault has ended and the alarm contact opens again will, Status 1 is again at output A4, regardless of the position of the acknowledgment button. The lamp transistor is periodically blocked and conductive, and when the acknowledgment button is pressed and the lamp transistor is blocked, the inputs E31 and E32 1 potential; the output A3 and thus the input B1l receive 0 potential and the acknowledgment memory tilts to its rest position. This is the initial state reached again.

Der elektronische Umschalter U besteht sus der Gegentaktschaltung zweier komplementärer Transistoren Ttl und Tt2S deren Basisanschlüsse über einen gemeinsamen Vorwiderstand R5 mit dem Ausgang A1 des Quittierungsspeichers und deren Kollektoranschlüsse mit dem Spannungsteilerpunkt P des Basisspannungsteilers Rbl/Rb2 verbunden sind. Die Ruheseite des Umschalters wird durch den NPN-Transistor Tt1 und die Arbeitsseite des Umschalters durch den PNP.Transistor Tt2 dargestellt. Der Emitter des Transistors Tt1 ist mit dem Ausgang T1 des stromsaugenden Taktgebers und der Emitter des Transistors Tt1 mit dem Ausgang T2 des stromliefernden Taktgebers verbunden.The electronic switch U consists of the push-pull circuit two complementary transistors Ttl and Tt2S whose base connections have one common series resistor R5 with output A1 of the acknowledgment memory and their Collector connections with the voltage divider point P of the base voltage divider Rbl / Rb2 are connected. The quiescent side of the switch is through the NPN transistor Tt1 and the working side of the switch represented by the PNP.Transistor Tt2. Of the The emitter of the transistor Tt1 is connected to the output T1 of the current-sucking clock generator and the emitter of the transistor Tt1 with the output T2 of the current-supplying clock tied together.

Die micht dargestellteAusgangsstufe des stromsaugenden Taktgebers besteht aus einem NPN-Transistor ohne Kollektorwiderstand, dessen Emitter auf Minuspotential (-UB) liegt. Die nicht dargestellte Ausgangsstufe des stromliefernden Taktgebers besteht aus einem PNP-Transistor ohne Kollektorwiderstand, dessen Emitter auf einem Potential liegt, da negativer ist als die Spannung UP des Teilerpunktes P des Spannungsteilers Rb1/Rb2 bei geschlossenem Alarmkontakt K.The output stage of the current-sucking clock generator not shown consists of an NPN transistor without collector resistance, the emitter of which is at negative potential (-UB) lies. The output stage, not shown, of the current-supplying clock consists of a PNP transistor without a collector resistor, the emitter of which is on a Potential is because it is more negative than the voltage UP of the divider point P of the voltage divider Rb1 / Rb2 with closed alarm contact K.

Bei nicht angeregten Quittierungsspeicher hat sein Ausgang Al 1-Potential, über den Vorwiderstand R5 fliesst oin Basisstrom in den Transistor Ttl und dieser wird im Rhythmus der Taktfrequenz des stromsaugenden Taktgebers gesperrt und leitend. Wenn man das 1-Potential des Quittierungsspeichers gleich UP bei gen schlossenem Alarmkontakt K wählt, ist in diesem Falle der Transistor Tt2 gesperrt, weil sein Emitter negativer als seine Baeis ist.If the acknowledgment memory is not excited, its output Al has 1 potential, A base current flows through the series resistor R5 into the transistor Ttl and the latter is blocked and conductive in the rhythm of the clock frequency of the current-sucking clock generator. If the 1 potential of the acknowledgment memory is equal to UP with the closed Selects alarm contact K, in this case the transistor Tt2 is blocked because its Emitter is more negative than its base.

Bei angeregtem Quitticrungsßpeicher hat der Ausgang Al 0-Potential; über den Vorwiderstand R5 fliesst ein Basisstrom in den Transistor Tt2 und dieser wird im Rhythmus der Taktfrequenz des stromliefernden Taktgebers gesperrt und leitend. Der Transistor Ttl ist in diesem Falle gesperrt, weil. sein Emitter positiver als seine Basis ist.When the acknowledgment memory is activated, the output A1 has 0 potential; A base current flows through the series resistor R5 into the transistor Tt2 and the latter is blocked and conductive in the rhythm of the clock frequency of the current-supplying clock. The transistor Ttl is blocked in this case because. its emitter more positive than its base is.

Die Quittierungstaste T und der Spannungsteiler R3/R4 kdnnen für viele Anzeigelampen, z.B. für die zugehdrigen Anzeigelampen e ine zu zu eines Trägerfrequenzsystems oder auch für ein ganzes Anzeigefeld, gemeinsam vorgesehen werden.The acknowledgment button T and the voltage divider R3 / R4 can be used for many Indicator lamps, e.g. for the associated indicator lamps for a carrier frequency system or for an entire display field, can be provided jointly.

Die Taktgeber sind rür mehrere oder alle Lampen eines Anzeigefeldes gemeinsam vorhanden.The clock generators are for several or all lamps of a display field present together.

Man kann den stromsaugenden und den stromliefernden Taktgeber mit verschiedenen Taktfrequenzen versehen, damit ein Anfang von einem Ende einer Störung unterschieden werden kann.You can use the current-sucking and the current-supplying clock generator different clock frequencies, so that a beginning of an end of a disturbance can be distinguished.

Im folgenden wird erläutert, wie man auf einfache Weise beim Flackern einer Lampe einen zusätzlichen akustischen Alarm erhält.The following explains how to deal with flickering in a simple manner a lamp receives an additional acoustic alarm.

Bei offenem Alarmkontakt K und nicht angesprochenem Quittiorungsspeicher bleiben die IÇollektoren der Ausgangstransistoren der Taktgeber strom- und spannungslos. Wenn auch nur ein einziger Alarmkontakt geschlossen wird und der zugehörige Quittierungsspeicher nicht angeregt ist, schwankt die Kollektor-Emitter-Spannung des Ausgangstransistors des stromsaugenden Taktgebers wischen Null und UP im Rhythmus seiner Taktfrequenz. Diese Impulsspannung wird einer Integrierschaltung zugeführt, die diese Spannung auswertet und einen akustischen Alarm auslöst. Wenn nun der zugeherige Quittierungsspeicher angeregt wird, wird der Transistor Ttl gesperrt, der Kollektor des Ausgangstransistors des stromsaugendem Taktgebers spannunglos und der akustische Alarm beendet. Am Ende der Störung, wenn der zugehörige Alarmkontakt K geöffnet wird, schwankt die Kollektor-Rmitter-Spannung des Ausgangstransistors des stromliefernden Taktgebers etwa zwischen Null und UP im Rhythmus seiner Taktfrequenzen; diese Impulospannung wird einer integrierschaltung zugeführt, die diese Spannung auswertot und einen akustischen Alarm auslöst. Wenn nun der zugehörige Quittierungsspeicher wieder in seine Ruhelage gelangt, wird auch der Kollektor des Ausgangstransistors des stromliefernden Taktgebers spannungslos und der akustische Alarm beendet.If the alarm contact K is open and the acknowledgment memory has not been addressed the I-collectors of the output transistors of the clock generator remain de-energized and de-energized. If even a single alarm contact is closed and the associated acknowledgment memory is not excited, the collector-emitter voltage of the output transistor fluctuates of the current-sucking clock pulse zero and UP in the rhythm of its clock frequency. This pulse voltage is fed to an integrating circuit, which this voltage evaluates and triggers an acoustic alarm. If now the associated acknowledgment memory is excited, the transistor Ttl is blocked, the collector of the output transistor the current-sucking clock is de-energized and the acoustic alarm ends. At the end the fault, when the associated alarm contact K is opened, the collector-Rmitter voltage fluctuates of the output transistor of the current-supplying clock generator approximately between zero and UP in the rhythm of its clock frequencies; this pulse voltage becomes an integrating circuit supplied, which evaluates this voltage and triggers an acoustic alarm. if well the associated acknowledgment memory returns to its rest position, will also the collector of the output transistor of the current-supplying clock generator is de-energized and the acoustic alarm ends.

Claims

P a t e n t a n s p r ü c h e

1) Electronic arrangement for controlling alarm indicator lamps in one. central display field for message transmission systems, where jedo is possible Fault is evaluated by a monitoring receiver that has an alarm contact when a fault occurs against Erdo closes and when a fault occurs for any possible fault an indicator lamp is provided which is controlled in such a way that at the start of the Malfunction and closing of the alarm contact, the lamp starts to flicker when pressed an acknowledgment button the lamp is constantly on, when the fault ends and when it is opened When the alarm contact is made, the lamp flickers again and when the acknowledgment button is pressed again (Acknowledgment of the end of the fault) the lamp goes out, characterized in that the control arrangement of a lamp transistor (TS), the emitter of which with the dom Ground potential opposite pole of the supply voltage (UB), its collector via the indicator lamp (L) with earth potential and its base via a. Base series resistor (Rb1 / Rb2) are connected to the alarm contact (K) and from an electronic Acknowledgment memory (QS) exists, which has an electronic switch (U) a Clock controls in such a way that in its rest position a current-sucking clock output (TI) short-circuits the base circuit of the lamp transistor in the rhythm of the flashing frequency and periodically extinguishes the burning lamp while in its excited State of a current-supplying clock output (T2) in the rhythm of the flashing frequency the base of the lamp transistor when the alarm contact is open a Control current supplied and brings the lamp to light up periodically, the Acknowledgment memory from the alarm contact and from an acknowledgment button (T) like this it is controlled that when the alarm contact is open, the acknowledgment memory is replaced by the Acknowledgment button only in its rest position and, if the alarm contact is closed, only in his excited position can be brought.

2) Arrangement according to claim 1, wherein the positive pole of the supply voltage is connected to earth, characterized in that as a lamp transistor (TS) a NPN transistor is used.

3) arrangement according to claim 1, characterized in that the actual Acknowledgment memory consists of two NAND gates (G1 and G2), the outputs of which (A1 or A2) to one of the two inputs (E21 or E12) of the complementary gate are fed back and their other inputs (E11 or E22) are set inputs, via which the state of the accumulator is determined by applying short 0-pulses, The set inputs can have state 1 outside the set time.

4) Arrangement according to claim 1 and 3, characterized in that the Control of the acknowledgment memory from the acknowledgment button (T) and atom alarm contact (K) takes place via two control NAND gates (G3 and G4), which are connected to the inputs (E11 or E22) of the on-site computation memory are connected upstream.

5) Arrangement according to claim 1 and 4, characterized in that.

the acknowledgment button (T) represents a normally closed contact.

6) Arrangement according to claim 4 and 5, characterized in that the first inputs (E31 and E41) of the control NAND gates (G3 and G4) when the not pressed acknowledgment button (T) via this O-potential and with open, Keep the acknowledgment button pressed via a voltage divider (R3 / R4) 1 potential.

7) Arrangement according to claim 1, 3 and 4, characterized in that the second input (E32) of the first control NAND gate (G3) via a diode (D) is connected to the collector of the lamp transistor (Ts).

8) Arrangement according to claim 3 and 4, characterized in that the second input (E42) of the second control NAND gate (G4) via a voltage divider (R1 / R2) is connected to the alarm contact (K).

9) Arrangement according to claim 1, characterized in that the base series resistor of the lamp transistor (Ts) is divided into two partial resistances (Rbi, nb2), wherein the output of the electronic switch (U) with the dividing point (P) of the base voltage divider is connected.

10) Arrangement according to claim 1 and 9, characterized in that the base series resistor (Rbl + Rb2) and the output voltage of the current-supplying Clock eo is selected that when the alarm contact (K) is closed, the voltage (UP) at the dividing point (P) positive than the output voltage of the current-supplying clock is.

11) Arrangement according to claim 1, characterized in that the electronic Changeover switch (U) from the push-pull circuit of two complementary transistors (Ttl and Tt2), the base connections of which have a common series resistor (R5) with the output of the acknowledgment memory (QS) and its collector connections with the divider point (P) of the base series resistor designed as a voltage divider (Rbl / Rb2) of the lamp transistor (Ts) are connected, the quiescent side of the switching gate through an NPN transistor (Tt1) and the working side of the switch by a PNP transistor (Tt2) is shown, and where the emitter of the NPN transistor is connected to the output (T1) of the current-sucking clock and the emitter of the PNP transistor with the output (T2) of the current-supplying clock is connected.

12) Arrangement according to claim 1 and 11, characterized in that the output stage of the current-sucking clock generator from an NPN transistor without a collector series resistor exists, the emitter of which is at ninus potential, and that the output stage of the the current-supplying clock consists of a PNP transistor without a collector resistor, whose emitter is at a potential that is more negative than the voltage (UP) of the voltage divider point (P) when the alarm contact (K) is closed.

13) Arrangement according to claim 1 and 12, characterized in that only when it flickers. a lamp at the output transistor of the current-sucking or the current-supplying clock Pulse voltage integrated by an integrating circuit and for triggering an acoustic alarm is used.

14) Arrangement according to claim 1 and 6, characterized1 that the acknowledgment key (T) and the associated voltage divider (R3 / R4) for many indicator lamps, e.g. for the associated indicator lamps of a carrier frequency system or for a whole display field, somoinssm are provided.

15) Arrangement according to claim 1, characterized in that for several or all Anzoigelsmpen of a lamp field the clock generators are available together.

16) Arrangement according to claim 1, characterized in that the current-sucking and the current-supplying clock are provided with different clock frequencies.

L e r s e i t e