DE1923895A1 - Delay circuit - Google Patents
Delay circuitInfo
- Publication number
- DE1923895A1 DE1923895A1 DE19691923895 DE1923895A DE1923895A1 DE 1923895 A1 DE1923895 A1 DE 1923895A1 DE 19691923895 DE19691923895 DE 19691923895 DE 1923895 A DE1923895 A DE 1923895A DE 1923895 A1 DE1923895 A1 DE 1923895A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- schmitt trigger
- integrator
- delay circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
Description
SiEMENS AKTIEiMüfcöELLSCHAFTSIEMENS SHARES COEELLSCHAFT
München, den ~ 9.MA1196Munich, ~ 9.MA1196
Wittelsbacherplatz 2Wittelsbacherplatz 2
PA 69/2442 PA 69/2442
Verzö^erun/jsschaltunsDelay / switch off
Die' Erfindung bezieht sich auf eine Verzögerurigsschaltung unter Verwendung eines Integriergliedes, eines die Auf- und Entladung des Integriergliedes steuernden Schalters und eines am Ausgang des Integriergliedes angeschlossenen Schmitt-Triggers aus zwei Transistoren-The invention relates to a delay circuit using an integrator, a switch that controls the charging and discharging of the integrator and a Schmitt trigger consisting of two transistors connected to the output of the integrator
Bei der Verzögerung kurz hintereinander auftretender Impulse ist es no tv/endig, daß die Verzögerungsschaltun^ immer bei Eintreffen des nächsten Impulses bereits wieder betriebsfähig ist., Ein Maß für die Zeit, die die Verzögerungsschaltung braucht, um wieder betriebsfähig zu werden, ist die sogenannte Erholzeit. Sie kann definiert werden als Wartezeit solcher Dauer zwischen Zurückgehen des Ausgangssignales der VerzögerungsEChaltung in die Ruhelage und Anliegen eines neuen AuslÖsesignales, daß der·Fehler der nachfolgenden Verzögerungszeit gegenüber einer Auslösung nach unendlich langer Wartezeit vernachlässigbar ist, ci:,h.- einen vorgegebenen Wert nicht überschreitet .In the case of the delay of pulses occurring in quick succession, it is no tv / endig that the delay switch ^ is always operational again when the next pulse arrives., A measure of the time that the delay circuit needed to be operational again is the so-called recovery time. She can be defined are used as a waiting time of such duration between the return of the output signal of the delay EC hold in the Rest position and the application of a new trigger signal that the · error compared to the subsequent delay time tripping after an infinitely long waiting time is negligible, ci:, h.- does not exceed a specified value .
Integrierende Verzögerungsschaltungen bestehen aus einem Integrierglied und einer Schwellwertschaltung am Ausgang» Durch das Integrierglied, das Z = B0 ein RG-G-Iied sein kann, wird die Verzögerungszeit eingestellt» Wenn die Ausgangsspannung des Integriergliedes eine bestimmte Spannung (Schwellspannung) erreicht hat, dann spricht die Schwellwertschaltung an. An ihrem Ausgang erscheint der vorzögerte Impuls, Die Erholzcit wird bei solchen integrierenden Verzögerungsschaltungen im wesentlichen durch dan Integrierglied, also z.B. durch das RC-Glied bestimmt;, denn dar.; Integrierglied braucht nach seiner AuslösungIntegrating delay circuits consist of an integrating element and a threshold value circuit at the output » The delay time is set by the integrating element, which Z = B 0 can be a RG-G element» If the output voltage of the integrating element has reached a certain voltage (threshold voltage), then the threshold value circuit responds. The delayed impulse appears at its output. Integrating link needs after its tripping
BAD ORIGINAL
PA 9/415/618 Il/Hei 009847/U75 ~2" BATH ORIGINAL
PA 9/415/618 Il / Hei 009847 / U75 ~ 2 "
eine "bestimmte Zeit, um wieder in seinen Ruhezustand zurückkehren zu können. Wird ein Schmitt-Trigger als Schwellwertschaltung benutzt, bei dem die Einschaltschvclle von der Ausschaltschwelle verschieden ist, dann kann die Ausschaltschwelle sehr nahe an die Ausgangsspannung des Integriergliedes im Ruhezustand gelegt worden und auf diese V/eise die Erholzeit verkleinert werden= Ein Nachteil einer solchen Schaltungsanordnung ist, daß immer gewartet werden muß, Ms die Integrierschaltung in den Ruhezustand zurückgekehrt ist? also der Kondensator des RC-Gliedes völlig entladen ist und erat dann wieder durch den nächsten Impuls ausgelöst werden kannο' Vfird das Integrierglied vorher mit einem Iripuls angesteuert, dann ändert sich die Aufladezeit und damit die Verzögerungszeit der VerzÖgerungsschaltungoa "specific time to be able to return to its idle state. If a Schmitt trigger is used as a threshold value circuit in which the switch-on threshold is different from the switch-off threshold, then the switch-off threshold can be set very close to the output voltage of the integrator in the idle state this V / else, the recovery time can be reduced = a disadvantage of such a circuit arrangement is that has to be kept waiting, Ms integrating circuit has returned to the idle state? so the capacitor of the RC element is completely discharged and then erat again by the next pulse triggered o 'If the integrator is previously controlled with an Iripulse, the charging time changes and thus the delay time of the delay circuit o
Aufgabe der Erfindung ist es, diesen Nachteil bei integrierenden Verzögerungsschaltungen zu vermeiden» Diese Aufgabe vmrd dadurch gelöst, daß zur Verkürzung der Erholseit der Verzögerungsschaltung zwischen dieBasis und den Emitter des Eingangstransistors des Schmitt-Triggers eine Serienschaltung aus einer Diode und einer Zener-Diode so geschaltet ist, daß die Durchlaßrichtung der Diode und die Zenerdurchlaßriehtung der Zener-Diode der Durchlaßrichtung der Basis-Emitter-Strecke des Eingangstransistors entgegengerichtet isto The object of the invention is to avoid this disadvantage in integrating delay circuits. This object is achieved by connecting a series circuit of a diode and a Zener diode between the base and the emitter of the input transistor of the Schmitt trigger to shorten the recovery time of the delay circuit is that the forward direction of the diode and the Zener Durchlaßriehtung of the Zener diode is opposite to the forward direction of the base-emitter path of the input transistor o
Die Zener-Diode wird dazu benutzt, den Anfang der Aufladekennlinie des Integriergliedes vernachlässigbar schnell zu durchfahren, wobei das Ende dieses Anfangsbereiches der Kennlinie um einen festen Spannungsbetrag unterhalb der Einschaltschwelle des an das Integrierglied angeschlossenen Schmitt-Triggers endet» Dadurch wird der die Verzögerungszeit bestimmende Teil der Aufladekennlinie unabhängig von der Lage des Anfangspunktes der Xenn~ linie, bei dem die Aufladung des Integriergliedes durchThe Zener diode is used to mark the beginning of the charging curve of the integrator can be passed through negligibly quickly, the end of this initial range of the characteristic curve by a fixed amount of voltage below the switch-on threshold of the Schmitt trigger connected to the integrator ends »This means that the the part of the charging characteristic that determines the delay time, regardless of the position of the starting point of the Xenn ~ line, in which the charging of the integrator through
9/415/618 0 0 9847/1475 ~ 3 "9/415/618 0 0 9847/1475 ~ 3 "
' - 3 den nächsten ankommenden zu verzögernden Impuls beginnt.'- 3 the next incoming impulse to be delayed begins.
Besonders günstig ist die erfindungsgemäße Schaltungsanordnung, wenn zwischen dem Integrierglied und dem Schmitt-Trigger eine Leitung geschaltet ist» Dann nämlich können viährend der Sperrsoit des Eingp.ngstrantiistors des Schmitt-Triggers die Schwingungen auf der jjeituiig durch die Zener-Diode sehr stark gedämpft werden-The circuit arrangement according to the invention is particularly favorable, if a line is connected between the integrator and the Schmitt trigger »Then namely can during the blocking point of the input trantiistor of the Schmitt trigger through the vibrations on the jjeituiig the Zener diode is very strongly attenuated-
Die Erfindung soll anhand von Ausführungsbeispielen weiter erläutert werden. Es zeigen:The invention is intended to continue with the aid of exemplary embodiments explained. Show it:
Figo 1 die erfindungsgeraäße Schwellwertschaltung, Pig« 2 ein Diagramm, in dem der Spannungsverlauf der Ausgangsspannung deα Integriergliedes in Abhängigkeit von der Zeit dargestellt ist9 Figo 3 die erfindungsgeraäße Schaltungsanordnung, v/enn zwischen Integrierglied und Schmitt-Trigger eine Leitung gvjfjchaltet ist.Figo 1, the erfindungsgeraäße threshold, Pig "2 is a graph in which the voltage of the output voltage deα integrator is shown as a function of time 9 Figo 3, the erfindungsgeraäße circuitry, v / hen between integrator and Schmitt trigger is a line gvjfjchaltet.
Die erfindungsgemäße Verzögerungssehaltung der Fig. 1 besteht aus einem Integrierglied IGr, aus einem Schmitt-Trigger SCH und einem Schalttransistor TS1, der die Auf- und Entladung des Integriergliedes steuert« Das Integrierglied IG ist aus einem Widerstand Ri und einem Kondensator C aufgebaute Der Widerstand R1 liegt an einer festen Spannungsquelle' U1. Der Schmitt-Trigger SCH besteht naJch einer bekannten Schaltung aus Transistoren TS2 (Eingangstransi^ stor),TS3 (Ausgangstransistor) und Widerständen R3, R4, H2 und einer festen Spannungsquellc U2« Erfindungsgemäß ist zwischen Basis und Emitter des Hüngangstransistors TS2 eine Serienschaltung aus einer Diode D1 und einer Zener-Diode D2 angeordnete Die Durchlaßrichtung der Diode Dt und die Zener-Durchlaßrichtung der Zener-Diode D2 ist entgegengesetzt gerichtet zu der Durchlaßrichtung der Basis-EmitteivStrecke des Transistors TS2. Weiterhin ist der Widerstand HI desThe delay circuit according to the invention of FIG. 1 consists of an integrator IGr, a Schmitt trigger SCH and a switching transistor TS1, which controls the and discharge of the integrator controls «The integrator IG consists of a resistor Ri and a capacitor The resistor R1 is connected to a fixed voltage source ' U1. The Schmitt trigger SCH exists after one known circuit of transistors TS2 (input transistor), TS3 (output transistor) and resistors R3, R4, H2 and a fixed voltage source U2 «according to the invention between the base and emitter of the transistor TS2 a A series circuit of a diode D1 and a Zener diode D2 is arranged. The forward direction of the diode Dt and the Zener forward direction the Zener diode D2 is directed opposite to the forward direction of the base-emitter path of transistor TS2. Furthermore, the resistance is HI des
PA 9/415/618 0 0 9 8 A 7 / U. 7 5 -4-PA 9/415/618 0 0 9 8 A 7 / U. 7 5 -4-
BADBATH
Integriergliedes IG im Verhältnis zu dem Widerstand R2 (Emitter-Widerstand des Schmitt-Triggers) groß gewählt. .Integrating element IG in relation to the resistor R2 (Emitter resistance of the Schmitt trigger) chosen to be large. .
Die Wirkungsv;eise der Schaltungsanordnung soll in Verbindung mit Fig. 2 beschrieben werden«, In J1Ig0 2 ist der Verlauf der Kondensatorspannung UC und der Spannung UR2 über dem Emitter-Widerstand R2 in Abhängigkeit der Zeit t aufgezeichnet. Ist Transistor TSI gesperrt, liegt also an seiner Basis kein positives Potential, dann l:anm sich der Kondensator C auf seine volle Spannung aufladen.. Erreicht die Kondensator spannung UC die Einschaltschwölle UE des Eingangstren sis tors TS2 des Schmitt-L'riggers, dann wird der Transistor TS2 leitend gesteuert, Transistor 253 gesperrt. Über den Widerstand R2 fließt ein großer Strom. Die über ihm abfallende Spannung UR2 hat ihren höchsten Wert angenommen* Wird Transistor TSt zum Zeitpunkt ti mit einem positiven Impuls angesteuert, so wird er geöffnet und der Kondensator C kann sich nun sehr schnell über die Kollektor-Emitter-Streckc des Transistors TS1 entladen, d^h« die Kondensatorspannung UC niB'mt sehr schnell abο Dadurch wird der Eingangstransiβtor TS2 des Schmitt-Triggers immer weniger durchlässig, die Spannung UR2 am Emitter-Widerstand R2 wird ebenfalls kleiner. Hat die Kondensator spannung UC die Ausschaltschwelle UA des Schmitt-Triggers erreicht, dann wird Transistor TS2 gesperrt und Ausgangstrarisistor TS3 wird leitend. Diee ist in Figo 2 zum Zeitpunkt t2 gegeben. Da.Ausgangstransd.stort TS5 ' nun voll leitend ist, steigt die Spannung über den Widerstand R2 wieder an (s. Fig. 2). Die Kondensatorspannung UC nimmt aber weiter ab. Zum Zeitpunkt t2 wird auch die Diode D1 und die Zener-Diode D2 leitend. Bleibt Transistor TS1 lange genug geöffnet, dann kann die Kondensatprspannung UC bis zur Ruhespannung UR - das ist die minimale Spannung, die der Kondensator einnehmen kann - entladen werden. Wird zum Zeitpunkt t3 Transistor TS1 gesperrt, dann hört der Entladevorgang auf. Der Kondensator The Wirkungsv;. Else be of the circuit arrangement is in connection with Figure 2 will be described, "In J 1 0 2 Ig, the course of the capacitor voltage UC, and the voltage UR2 across the emitter resistor R2 is t recorded as a function of time. If transistor TSI is blocked, so there is no positive potential at its base, then the capacitor C is charged to its full voltage the transistor TS2 is made conductive, transistor 253 is blocked. A large current flows through the resistor R2. The voltage UR2 dropping across it has assumed its highest value ^ h «the capacitor voltage UC decreases very quickly. This means that the input transistor TS2 of the Schmitt trigger becomes less and less permeable, the voltage UR2 at the emitter resistor R2 also becomes smaller. If the capacitor voltage UC has reached the switch-off threshold UA of the Schmitt trigger, then transistor TS2 is blocked and output transistor TS3 becomes conductive. This is given in FIG. 2 at time t2. Since the output transducer TS5 'is now fully conductive, the voltage across the resistor R2 rises again (see Fig. 2). However, the capacitor voltage UC continues to decrease. At time t2, the diode D1 and the Zener diode D2 also become conductive. If transistor TS1 remains open long enough, the capacitor voltage UC can be discharged to the open circuit voltage UR - that is the minimum voltage that the capacitor can assume. If transistor TS1 is blocked at time t3, the discharging process stops. The condenser
JPA 9/415/618 0 Q g 8 47 / U 7 5 BÄD ORIGINALS -JPA 9/415/618 0 Q g 8 47 / U 7 5 BÄD ORIGINALS -
8 47 / U 7 5 8 47 / U 7 5
■ - 5%■ - 5%
C lädt sich Über den Widerstand E1 von der Spannungsquelle U1 her und über die Serienschaltung aus den Dioden Di, D2 iron der Emitter spannung der Transistoren i'S2, TS3 her aufo Da der Widerstandswert der Dioden D1, D2 und der Widerstände R2 parallel zu R4 im Vergleich zu dem Widerstand R1 sehr klein ist, fließt der Aufladestrom im wesentlichen über die Serienschaltung aus den Dioden DI und D2O Die Jliifladung des Kondensators G erfolgt also sehr schnell. Ist die Kondensatorspannung UG so -weit angewachsen, daß die Zener-Diode D2 sperrt - das ist dann der TaIl9 wenn die Basisspannung des Eingangstransistors TS2 um die Zener spannung UZ unterhalb der Eingangsschwelle liegt (Zeitpunkt t4), dann erfolgt die Aufladung des Kondensators 0 nur noch über den Widerstand R1o Da dieser Wider« stand R1 sehr groß ist, geht die weitere Aufladung bis zur Einschaltschwelle UB sehr langsam vor sich» Die Spannung über dem Emitter-Widerstand R2 muß im Augenblick des Sperrens der Zener-Diode D2 wieder ihren größten Wert erreicht haben. Zum Zeitpunkt t5 hat die Kondensatorspannung UC -wieder die Einschaltschwelle UE der Schmitt-Trigger-Schaltung erreicht, so daß Transistor TS2 leitend wird und Transistor TS3 gesperrt.C is charged via the resistor E1 of the voltage source U1 forth and via the series circuit of the diodes Di, D2 iron, the emitter voltage of the transistors i'S2, TS3 forth at o Since the resistance value of the diodes D1, D2 and resistors R2 parallel R4 is very small compared to the resistor R1, the charging current flows essentially via the series circuit of the diodes DI and D2 O. The capacitor G is therefore charged very quickly. If the capacitor voltage UG has grown to such an extent that the Zener diode D2 blocks - that is then the period 9 when the base voltage of the input transistor TS2 is below the input threshold by the Zener voltage UZ (time t4), then the capacitor 0 is charged only through the resistor R1 o As this resistance of the Zener diode D2 "was R1 is very large, the additional charge goes up to the switch-UB very slowly" the voltage across the emitter resistor R2 must at the moment of disabling back their have achieved the greatest value. At time t5, the capacitor voltage UC has again reached the switch-on threshold UE of the Schmitt trigger circuit, so that transistor TS2 becomes conductive and transistor TS3 is blocked.
Da die Zeit zwischen dem Zeitpunkt t4 und dem Zeitpunkt t3 (Anfangsbereich der Aufladekennlinie) im Verhältnis zur Zeit zwischen dem Zeitpunkt t5 und dem Zeitpunkt t4 sehr klein ist, kann sie vernachlässigt werden» Die Verzögerungszeit wird dann im wesentlichen durch die Zeit zwischen den Zeitpunkten t5 und dem Zeitpunkt t4 bestimmt. Daön aber ist es gleichgültig, ob der Anfangspunkt der Aufladekennlinie kurz unterhalb der Ausschaltschwelle UA oder bei der Ruhespannung ÜR liegt0 Das bedeutet, daß die Verzögerungsschaltung kurz nachden die Kondensatorspannung UC die Ausschaltsohwelle UA der Schmitt-Trigger-Schaltung erreicht hat* mit dem nächsten AuslÖaeim« puls angesteuert werden kann»Since the time between time t4 and time t3 (initial area of the charging characteristic) is very short in relation to the time between time t5 and time t4, it can be neglected. The delay time is then essentially determined by the time between times t5 and the point in time t4. However, it does not matter whether the starting point of the charging characteristic is just below the switch-off threshold UA or at the open-circuit voltage UR 0 This means that the delay circuit shortly after the capacitor voltage UC has reached the switch-off wave UA of the Schmitt trigger circuit * with the next trigger «Pulse can be controlled»
η η Q α λ 7 /1 L 7 ς BAD originalη η Q α λ 7/1 L 7 ς BAD original
PA 9/415/618 009847/1475 _ g _PA 9/415/618 009847/1475 _ g _
:t -a" : t -a "
Me Zener-Diode D2 zwischen Basis und Emitter des Eingangstransistors TS2 des Schmitt-Triggers ermöglicht es also, daß der Anfang der Aufladekennlinie des Integriergliedes sehr schnell durchfahren wird, so daß die dazu notwendige Zeitdauer vernachlässigbar ist und daß die eigentliche j die Verzögerungszoit "bestimmende Aufladezeit immer um einen festen Spannungsbetrag9 der durch die Zener-Spannung UZ bestimmt wird, unterhalb der Einschaltschwelle des Schmitt-Triggers beginntοMe Zener diode D2 between the base and emitter of the input transistor TS2 of the Schmitt trigger enables the start of the charging characteristic of the integrator to be passed through very quickly, so that the time required for this is negligible and the actual charging time which determines the delay time always starts at a fixed voltage amount 9, which is determined by the Zener voltage UZ, below the switch-on threshold of the Schmitt trigger o
In Fig» 3 ist ein Anwendungsbeispiel der erfindungsgemäßen Versögerungsschaltung dargestellt. Hier ist zwischen dem Integrierglied IG und dem Schmitt-Trigger SCH eine Leitung L geschaltet. Integrierglied IG- und Schmitt-Trigger SCH sind genau so aufgebaut wie in Figo 1 dargestellt. Wird bei einer solchen Anordnung der Eingangstransistor TS2 gesperrt, dann ändern sich die Widerstandsverhältnisse am Eingang der leitung, so daß auf dieser Schwingungen angefacht werden* Sie können während dessen beginnender neuer Aufladung eine Restladung auf dem Integrierglied vortäuschen, die die neue Verzögerung der dem Transistor TS1 zugeführten Impulse mit einem Fehler versehen. Ist jedoch zwischen Basis und Emitter des Eingangstransistors TS2 die Serienschaltung mit der Zener-Diode D2 angeordnet, dann wird ja bei Sperrung des Transistors TS2 diese Zener-Diode D2 durchlässig und der Leitung wird der sehr kleine Widerstand R2 parallel zu R4 parallelgeschaltet - Dadurch werden die Schwingungen auf der Leitung sehr stark gedämpft.In Fig. 3 is an application example of the invention Delay circuit shown. Here is between the integrator IG and the Schmitt trigger SCH a line L switched. Integrating link IG and Schmitt triggers SCH are constructed exactly as shown in FIG. Will in such an arrangement the input transistor TS2 blocked, then change the resistance ratios at the input of the line, so that vibrations are fanned on this * You can simulate a remaining charge on the integrator while it is starting to recharge the new delay of the pulses applied to transistor TS1 is mistaken. However, is between Base and emitter of the input transistor TS2 arranged in series with the Zener diode D2, then when the transistor TS2 is blocked, this Zener diode becomes D2 is permeable and the line is connected to the very small resistor R2 in parallel with R4 - This dampens the vibrations on the line very strongly.
Dieser Effekt wird zusätzlich zu dem eigentlichen Zweck der Zener-Diode erreicht, der ja darin besteht,, die Erholzeit vernachlässigbar klein zu machen.This effect is achieved in addition to the actual purpose of the Zener diode, which is, to make the recovery time negligibly small.
Sin weiterer Vorteil, den die Zener-Diode zv/ischen Ba**Another advantage that the Zener diode offers
PA 9,415,618 009847/U75 "7"PA 9,415,618 009847 / U75 " 7 "
sis und Emitter des Eingangstransistors TS2 hat, besteht darin, daß die zulässige Basis-Etnitter-Sperrspannung des Transistors IS2 nicht überschritten v/erden kann, wenn der Betrag der Zenerspannung kleiner ist als der Botrag der Basis-Emitter-Spannung.sis and emitter of the input transistor TS2 has in that the permissible base etnitter reverse voltage of the Transistor IS2 cannot be exceeded when the The amount of the Zener voltage is smaller than the base-emitter voltage.
4 Patentansprüche
3 Figuren4 claims
3 figures
PA 9/415/618 - 8 -PA 9/415/618 - 8 -
0098A7/U75 ^ -'0098A7 / U75 ^ - '
Claims (1)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691923895 DE1923895B2 (en) | 1969-05-09 | 1969-05-09 | DELAY CIRCUIT |
NL7006359A NL147596B (en) | 1969-05-09 | 1970-04-29 | PULSE DELAY CIRCUIT. |
LU60877D LU60877A1 (en) | 1969-05-09 | 1970-05-08 | |
FR7016764A FR2047473A5 (en) | 1969-05-09 | 1970-05-08 | |
BE750161D BE750161A (en) | 1969-05-09 | 1970-05-08 | DELAY CIRCUIT |
GB2223870A GB1286343A (en) | 1969-05-09 | 1970-05-08 | Improvements in or relating to pulse delay circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691923895 DE1923895B2 (en) | 1969-05-09 | 1969-05-09 | DELAY CIRCUIT |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1923895A1 true DE1923895A1 (en) | 1970-11-19 |
DE1923895B2 DE1923895B2 (en) | 1972-12-14 |
Family
ID=5733809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691923895 Granted DE1923895B2 (en) | 1969-05-09 | 1969-05-09 | DELAY CIRCUIT |
Country Status (6)
Country | Link |
---|---|
BE (1) | BE750161A (en) |
DE (1) | DE1923895B2 (en) |
FR (1) | FR2047473A5 (en) |
GB (1) | GB1286343A (en) |
LU (1) | LU60877A1 (en) |
NL (1) | NL147596B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2627132A1 (en) * | 1975-06-16 | 1977-01-13 | Epitoegepgyarto Vallalat | ELECTRONIC TIMER |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2297209B (en) * | 1995-01-20 | 1999-07-21 | Lsi Logic Corp | Differential delay buffer |
-
1969
- 1969-05-09 DE DE19691923895 patent/DE1923895B2/en active Granted
-
1970
- 1970-04-29 NL NL7006359A patent/NL147596B/en unknown
- 1970-05-08 BE BE750161D patent/BE750161A/en unknown
- 1970-05-08 FR FR7016764A patent/FR2047473A5/fr not_active Expired
- 1970-05-08 GB GB2223870A patent/GB1286343A/en not_active Expired
- 1970-05-08 LU LU60877D patent/LU60877A1/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2627132A1 (en) * | 1975-06-16 | 1977-01-13 | Epitoegepgyarto Vallalat | ELECTRONIC TIMER |
Also Published As
Publication number | Publication date |
---|---|
LU60877A1 (en) | 1971-06-29 |
BE750161A (en) | 1970-11-09 |
FR2047473A5 (en) | 1971-03-12 |
NL147596B (en) | 1975-10-15 |
DE1923895B2 (en) | 1972-12-14 |
NL7006359A (en) | 1970-11-11 |
GB1286343A (en) | 1972-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1923895A1 (en) | Delay circuit | |
DE2363616C2 (en) | Delay circuit | |
DE2918880C2 (en) | ||
DE2306992C3 (en) | Circuit arrangement for processing binary signals by means of an integrating circuit and a hysteresis-prone discriminator connected to it « | |
DE2431006A1 (en) | Pulse controlled on-off switch - has two junction field-effect transistors whose drain-source paths are used for switching | |
EP0664062B1 (en) | Apparatus for transmitting binary signals over a signal line | |
DE1278502B (en) | Circuit arrangement for time comparison with comparison time independent of previous time sequences | |
DE1614530B1 (en) | CIRCUIT ARRANGEMENT FOR TIME-DEPENDENT CONTROL | |
DE2833333A1 (en) | IGNITION SYSTEM FOR AN INTERNAL COMBUSTION ENGINE | |
DE1231348B (en) | Circuit arrangement for digital measurement of the peak value of an electrical pulse | |
DE2549016C3 (en) | Circuit arrangement for stepper motor counters with low power according to the step-by-step method for fee displays | |
DE2115308A1 (en) | Frequency-to-voltage converter | |
DE2742786A1 (en) | Trigger circuit with unijunction transistor - has transistor to discharge timing capacitor at end of trigger action to definite level | |
DE1910020A1 (en) | Delay circuit | |
DE1808583A1 (en) | Electronic threshold or time delay circuit | |
DE2541053B1 (en) | Circuit arrangement for devices remote from the exchange, in particular front-end devices in telephone dialing systems | |
DE1762725A1 (en) | Pulse filter for semiconductor switching devices | |
DE2038537B2 (en) | Monitor cct. for teletype transmission lines - consists of relay transistor cct. with two time constants | |
DE1239351B (en) | Monostable multivibrator circuit | |
DE1154150B (en) | Circuit arrangement for steepening pulse edges | |
DE2407468A1 (en) | CIRCUIT ARRANGEMENT TO ACHIEVE A SWITCH-ON OR SWITCH-OFF DELAY, PREFERABLY FOR ELECTRONIC DELAY CIRCUITS WITH THRESHOLD SWITCH | |
CH462886A (en) | Circuit arrangement for setting the fall time of a pulse voltage | |
DE2653392A1 (en) | Test pulse shaping circuit - has common collector transistor with bridging resistor reducing rise time of pulses | |
DE1950712A1 (en) | Delay circuit | |
DE1295006B (en) | Digital memory with high setting sensitivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |