DE1905055A1 - Semiconductor device and method of manufacturing it - Google Patents
Semiconductor device and method of manufacturing itInfo
- Publication number
- DE1905055A1 DE1905055A1 DE19691905055 DE1905055A DE1905055A1 DE 1905055 A1 DE1905055 A1 DE 1905055A1 DE 19691905055 DE19691905055 DE 19691905055 DE 1905055 A DE1905055 A DE 1905055A DE 1905055 A1 DE1905055 A1 DE 1905055A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor
- impurities
- outdiffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 241001137251 Corvidae Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C11/00—Details of pavings
- E01C11/22—Gutters; Kerbs ; Surface drainage of streets, roads or like traffic areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Description
Anmelderin; Stuttgart, den 3O.Jan.i969 Applicant; Stuttgart, January 30, 1969
Nippon Electric Company Ltd. p 2i8o 88/78
7-15, Shiba Gochome, Minato-ku
Tokio / JapanNippon Electric Company Ltd. p 2 18o 88/78 7-15, Shiba Gochome, Minato-ku
Tokyo / Japan
Vertreter:Representative:
PatentanwaltPatent attorney
Dipl.-Ing. Max BunkeDipl.-Ing. Max Bunke
7 Stuttgart 17 Stuttgart 1
Schloßstr. 73 BSchlossstrasse 73 B
Halbleitereinrichtung und Verfahren zu ihrer Herstellung Semiconductor device and method for manufacturing the same
Die Erfindung bezieht sich auf eine Halbleitereinrichtung mit einer PN-Grenzschicht in einem Halbleitermaterial und auf ein Verfahren zu ihrar Herstellung.The invention relates to a semiconductor device having a PN junction in a semiconductor material and to a Process for their manufacture.
Die PN-Grenzschicht entspricht entweder der Mesatechnik oder der Planartechnik. Wenn an die PN-Grenzschicht eine Sperrspannung angelegt wird, wird die elektrische Feldstärke in der Nachbarschaft des Randes der PN-Grenzschicht unverhältnismäßig hoch. Diese Erscheinung neigt dazu, am Rande der'PN-Grenz-The PN boundary layer corresponds to either the mesa technique or the planar technique. When a reverse voltage is applied to the PN junction is applied, the electric field strength in the vicinity of the edge of the PN junction becomes disproportionate high. This phenomenon tends to
909838/0868909838/0868
schicht einen Teildurchbruch herbeizuführen. Aus diesem Grunde liegt die erreichbare Sperrspitzenspannung erheblich niedriger als die theoretische Durchbruchspannung.layer to bring about a partial breakthrough. For this reason, the blocking peak voltage that can be achieved is considerably lower than the theoretical breakdown voltage.
Wenn das PN-Grenzschichtelement als Element mit Lawinenwirkung benutzt wird, ist es schwierig, einen gleichförmigen Lawinendurchbruch zu erzielen, so daß das Element Rauschen erzeugt oder zerstört werden kann.When the PN junction element as an avalanche element is used, it is difficult to have a uniform avalanche breakdown to achieve so that the element noise can be generated or destroyed.
Zur Überwindung solcher Mangel ist eine Technik vorgeschlagen worden, die die Anordnung eines Schutzringes vorsieht, fbei der die Schutzdiffusionszone innerhalb des .TJmfanges der PN-Grenzschicht gelegen ist. Diese Technik ist in "Journal of Applied Physics", Juni I963, auf S. 1592 an Hand der Fig. 2 beschrieben. Zur Herstellung einer solchen Halbleitereinrichtung mit einem Schutzring muß aber eine Maskentechnik und ein Diffusionsverfahren angewendet werden. Diese Maßnahmen erweisen sich gegenüber dem Herstellungsverfahren nach der Erfindung, wie sich später zeigen wird, als zusätzlich. Ferner ist es bei der bekannten Technik nicht leicht, die Störstellendichte des Schutzringes und den Bereich der Diffusion zu steuern. Ferner wird die Raumladungsschi.cht unter dem Schutzring eingeengt. Dies führt zu einer Erniedrigung der Sperr Spitzenspannung, insbesondere im Falle von Halbleitereinrichtungen, bei denen der Durchschlageffekt ausgenutzt werden soll. Schließlich wachsen in der Schutzringzone die Kapazität und der Leckstrom an, was zu einer Verschlechterung der Frequenzkennlinie und des Rauschabstandes führt.To overcome such deficiency, a technique has been proposed, which provides for the arrangement of a protective ring, f in which the protective diffusion zone is located within the .TJmfanges the PN junction. This technique is described in "Journal of Applied Physics", June 1963, on p. 1592 with reference to FIG. To manufacture such a semiconductor device with a guard ring, however, a mask technique and a diffusion method must be used. These measures prove to be additional to the production method according to the invention, as will be shown later. Furthermore, in the known technique, it is not easy to control the impurity density of the guard ring and the range of diffusion. Furthermore, the space charge layer is narrowed under the protective ring. This leads to a lowering of the reverse peak voltage, in particular in the case of semiconductor devices in which the breakdown effect is to be exploited. Finally, the capacitance and the leakage current increase in the guard ring zone, which leads to a deterioration in the frequency characteristic and the signal-to-noise ratio.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitereinrichtung mit einer PN.-Grenzschicht zu schaffen, die einer hohen Sperrspitzenspannung standhält und einen gleichmäßigen Law'inendurchbruch gewährleistet, und ein Verfahren zu ihrer Herstellung, das einfach und zuverlässig ist.The invention is based on the object of a semiconductor device with a PN. boundary layer that can withstand a high reverse peak voltage and a uniform avalanche breakdown and a method of making them that is simple and reliable.
Die Halbleitereinrichtung nach der Erfindung ist durch ein Halbleitermaterial der einen Leitfähigkeitsart gekennzeichnet,The semiconductor device according to the invention is characterized by a semiconductor material of one conductivity type,
909838/086 8909838/086 8
: 3 _ Ί 905055 : 3 _ Ί 905055
durch eine durch Diffusion von Störstellen an einer der Hauptoberflächen des Materials gebildete Zone entgegengesetzter Leitfähigkeit, wodurch eine PN-Grenzschicht zwischen ihr und dem Material gegeben ist, durch eine Ausdiffusionszone längs der Grenzen der Zone entgegengesetzter Leitfähigkeit, die sich nach den Randgebieten der der Oberfläche des Materials zugewandten PN-Grenzschicht hin erstreckt, und durch mit dieser Zone und der Oberfläche des Materials verbundene elektrische Kontakte.by diffusion of impurities on one of the main surfaces of the material formed zone of opposite conductivity, creating a PN boundary layer between it and the material is given by an outdiffusion zone along the boundaries of the zone of opposite conductivity, which extends to the edge regions of the PN boundary layer facing the surface of the material, and through with it Zone and the surface of the material connected electrical contacts.
Das Verfahren zur Herstellung dieser Halbleitereinrichtung besteht darin, daß die Störstellen der Oberfläche des Halblei-The method for manufacturing this semiconductor device exists that the imperfections on the surface of the semiconductor
undand
termaterials aus diffundiert werden/ daß Störstellen mit entgegengesetzter Leitfähigkeit in die Oberfläche diffundiert werden, um die PN-Grenzschicht/zu bilden, daß der der Oberfläche des Materials zugewandte Rand der Schicht und ihr gekrümmter Teil in dem Bereich zu liegen kommen, aus dem die Störstellen ausdiffundiert sind.termaterials are diffused from / that impurities with opposite Conductivity can be diffused into the surface to form the PN interface / that of the surface of the material facing edge of the layer and its curved part come to lie in the area from which the imperfections are outdiffused.
Die Ausdiffusion der Störstellen an der Oberfläche.des Halbleitermaterials erfolgt durch eine Oxydschicht, die auf einem Teil der Oberfläche des Halbleiters gebildet wird.The outdiffusion of the impurities on the surface of the semiconductor material takes place through an oxide layer which is formed on part of the surface of the semiconductor.
Der zu schützende Teil der PN-Grenzschicht liegt also in der Zone, in der die Störstellendichte durch Ausdiffusion herabgesetzt ist. Auf diese Weise sind die der Schutzringtechnik anhaftenden Nachteile ausgeschaltet.The part of the PN boundary layer to be protected is therefore in the zone in which the density of impurities is reduced by outdiffusion is. In this way, the disadvantages inherent in protective ring technology are eliminated.
Die SperrSpitzenspannung der Grenzschicht ist bekanntlich um so höher, je geringer die Störstellendichte des Halbleitermaterials ist, in dem die PN-Grenzschicht ausgebildet ist. Wenn die Störstellenausdiffusion in einem Teil eines Halbleiterelementes durchgeführt wird und in diesem Teil, in dem die Störstellendichte herabgesetzt ist, eine PN-Grenzschicht ausgebildet wird, ist die Sperrspitzenspannung dieses Teiles daher höher als diejenige der PN-Grenzschicht, die in einer Zone ausgebildet worden ist, in der keine Ausdiffusion vorgenommen worden ist. D.h. mit anderen Worten: Wenn die AusdiffusionThe peak reverse voltage of the interface is known to be around the higher, the lower the impurity density of the semiconductor material in which the PN junction is formed. if the impurity out-diffusion in a part of a semiconductor element is performed and a PN junction is formed in that part where the impurity density is decreased the reverse peak voltage of this part is therefore higher than that of the PN junction in a zone has been formed in which no outdiffusion has been made. In other words: if the outdiffusion
909838/0868909838/0868
in dem Teil der PN-Grenzschicht vorgenommen wird, in dem der Struktur nach eine Neigung zu einem teilweisen Durchbruch besteht, dann kann die Sperrspitzenspannung erhöht werden, und der Bereich der Betriebsspannung des Elementes kann ausgedehnt werden. Ferner kann die Gefahr der Geräuscherzeugung und Zer- ; störung herabgesetzt werden, indem das Durchbruchselement der Ausdiffusion unterworfen wird.is made in the part of the PN junction that is structurally prone to partial breakdown, the reverse peak voltage can be increased and the operating voltage range of the element can be expanded. Furthermore, the risk of noise generation and Zer- ; Interference can be reduced by subjecting the breakdown element to outdiffusion.
Die Erfindung wird nun an Hand der beiliegenden Zeichnung näher erläutert.The invention will now be explained in more detail with reference to the accompanying drawing.
Fig. 1 ist ein Diagramm zur Erläuterung der Eigenschaften einer Halbleitereinrichtung nach der Erfindung,Fig. 1 is a diagram for explaining the characteristics of a semiconductor device according to the invention,
Fig. 2 ist eine perspektivische Ansicht einer teils geschnittenen Halbleitereinrichtung nach der Erfindung,Fig. 2 is a perspective view of a partially sectioned semiconductor device according to the invention;
die Fig. 3 und k zeigen Schnitte durch die Halbleitereinrichtung nach Fig. 2.FIGS. 3 and k show sections through the semiconductor device according to FIG.
Das Diagramm der Fig. 1 zeigt die auf der Ordinate aufgetragene Störstellendichte in einer Halbleitereinrichtung, die der Ausdiffusion unterworfen wurde, in Abhängigkeit von der auf der Abszisse X aufgetragenen Entfernung von der Oberfläche des Halbleiters. Wenn die Ausdiffusion bei einem Halbleiter mit der Störstellendichte No angewendet wird, so wird die Störstellendichte erniedrigt, wie dies die Kurve N(x) zeigt. Da die Ursache für die Ausdiffundierung darin liegt, daß die Störstellen in die Oxydschicht abwandern, die die Oberfläche des Halbleiters bedeckt, erleidet die Störstellendichte an den Stellen der Oberfläche des Halbleiters, die nicht von der Oxydschicht bedeckt sind, kaum eine Änderung. In der Fig. 2 ist eine auf einem Halbleitersubstrat 1 ausgebildete Oxydschicht mit 2 bezeichnet. Die Teile der Oberfläche, in denen die Oxydschicht bestehen bleiben soll, werden mit einer säurefesten Make wie einer Schicht aus Fotowiderstandsmaterial abgedeckt. Dann wird die Oxydschicht 2 entsprechend der Form der Maske teilweise durch Flußsäure weggeätzt, so daß die Öffnungen 3 entstehen. The diagram in FIG. 1 shows the density of impurities, plotted on the ordinate, in a semiconductor device that is subject to outdiffusion was subjected, depending on the distance from the surface of the plotted on the abscissa X. Semiconductor. When the outdiffusion is applied to a semiconductor with the impurity density No, the impurity density becomes decreased, as shown by curve N (x). Since the cause of the out-diffusion lies in the fact that the impurities migrate into the oxide layer, which covers the surface of the semiconductor, suffers the impurity density at the points the surface of the semiconductor, which are not covered by the oxide layer, hardly any change. In Fig. 2 one is on Oxide layer formed on a semiconductor substrate 1 is denoted by 2. The parts of the surface where the oxide layer Should remain, are covered with an acid-proof make such as a layer of photo-resistive material. then the oxide layer 2 is partially etched away by hydrofluoric acid in accordance with the shape of the mask, so that the openings 3 are formed.
JfJf
9 0 9838/08889 0 9838/0888
1 9 O 5 Q 51 9 O 5 Q 5
Durch Erhitzung des entstandenen Halbleiterkörpers im Vakuum Oder in der Atmosphäre eines tragen Gases werden nur die Störstellen ausdiffundiert, die in dem Teil k enthalten sind, der durch die stehengebliebene Oxydschicht bedeckt ist*By heating the resulting semiconductor body in a vacuum or in the atmosphere of a carried gas, only the impurities that are contained in the part k that is covered by the remaining oxide layer are diffused out *
Danach'werden die Öffnungen 3 erweitert, indem auf dem Wege der Diffusionstechnik oder durch einen Legierungsprozeß eine PN-Grenzschicht 5 ausgebildet wird»After that, the openings 3 are expanded by on the way the diffusion technique or by an alloying process PN boundary layer 5 is formed »
Bei dem hierdurch entstandenen Aufbau ist das Bandgebiet 6 der PN-Grenz schicht , in dem bei dem bekannten Aufbau die Ge-» fahr des Durchbruchs besteht, innerhalb der Zone k niedrige!? Qtqrstellendichte gelegen, so daß die Durchbruchs spannung der PN-Grenzsohicht hoch ist. Ferner findet der Lawinendur oh" bruch gleichmäßig und nur an der von dem Teil k umgrenzten Fläche 5 der Grenzschicht statt« Die gleiche Wirkung erhält man, wie aus Fig. k hervorgeht, im Falle einer PN-sGrensssohieht 5 vom Mesatyp dadurch, daß man die Schicht 2 nach Durchfuhr rung der Ausdiffusion entfernt« Mit 7 und 8 sind in den Fig« 3 und 4t Anschlußleitungen bezeichnet.In the structure created in this way, the band area 6 of the PN boundary layer, in which there is a risk of breakthrough in the known structure, is low within the zone k! Location density located so that the breakdown voltage of the PN boundary layer is high. Further, the Lawinendur oh "break evenly and is obtained only on the k of the part circumscribed area 5 of the boundary layer instead of" The same effect as in FIG place. K is apparent, in the case of a PN sGrensssohieht 5 mesatype characterized in that the Layer 2 removed after outdiffusion has been carried out. 7 and 8 denote connecting lines in FIGS. 3 and 4.
Im. folgenden wird ein Zahlenbeispiel gegeben«In the following a numerical example is given «
Auf eine Siliziumplatte mit einer Störstellendichte von ~ ' Ga/em wird eine Oxidschicht von etwa 0%3 MikronOn a silicon plate with an impurity density of ~ ' Ga / em becomes an oxide layer of about 0% 3 microns
aufgebracht, pies erfolgt durch Aufdampfen von in Yakuuin oder durch Wärmeoxydation bei relativ niedriger Temperatur von ζ <tB. etwa ÖOQ C in einer Dampf atmosphäre» Wenn, Ausdiffusion in einer Atmosphäre von Argon etwa, zweiapplied, pies is carried out by vapor deposition in yakuuin or by heat oxidation at relatively lower Temperature of ζ <tB. for example ÖOQ C in a steam atmosphere »If, Outdiffusion in an atmosphere of argon about, two
den lang bei einer Temperatur von 1250 C durchgeführt wird, erniedrigt sich die Störst eilendichte an der mit einer schicht bedeckten Oberfläche des lialbleiters auf ungefähr 3xiQ15/cm3. Wird eine PN^Grenaschicht van ungefähr ^ in eine Tieft von etwa ziwei Mikron in den Halbleite,r 44ffun diert, so daß eine iinrichtttng entsteht, wie sie die und h zeigen ι se beträgt die erzielbare ungefähr &QV. §i,§ liegt damit etwa 30V höher alswhich is carried out for a long time at a temperature of 1250 ° C., the density of interfering particles on the surface of the semiconductor that is covered with a layer is reduced to approximately 3 × 10 15 / cm 3 . If a PN ^ Grenaschicht van diert about ^ in a deepens about Ziwei micron in the semiconductor single, r 44ffun so that iinrichtttng arises as ι show and h s is achievable about & QV. §I, § is about 30V higher than
9Q9838/08689Q9838 / 0868
- 6 die mit einem Planarelement bekannter Art erzielbar ist*- 6 that can be achieved with a known type of planar element *
808030/0161808030/0161
Claims (2)
Randgebieten der/Ob er fläche des Materials zugewandten PN-Grenzschicht hin erstreckt, und durch mit der Zone entgegengesetzter Leitfähigkeit und der Oberfläche des Materials verbundene elektrische Kontakte (7,8).the
Edge areas of the / whether it extends to the surface of the material facing PN boundary layer, and through electrical contacts connected to the zone of opposite conductivity and the surface of the material (7, 8).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP827068A JPS4813987B1 (en) | 1968-02-09 | 1968-02-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1905055A1 true DE1905055A1 (en) | 1969-09-18 |
Family
ID=11688456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691905055 Pending DE1905055A1 (en) | 1968-02-09 | 1969-02-01 | Semiconductor device and method of manufacturing it |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS4813987B1 (en) |
| DE (1) | DE1905055A1 (en) |
| GB (1) | GB1205003A (en) |
-
1968
- 1968-02-09 JP JP827068A patent/JPS4813987B1/ja active Pending
-
1969
- 1969-01-09 GB GB148169A patent/GB1205003A/en not_active Expired
- 1969-02-01 DE DE19691905055 patent/DE1905055A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4813987B1 (en) | 1973-05-02 |
| GB1205003A (en) | 1970-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69631664T2 (en) | SiC SEMICONDUCTOR ARRANGEMENT WITH A PN TRANSITION, WHICH INCLUDES AN EDGE FOR ABSORPTION OF THE VOLTAGE | |
| DE3145231C3 (en) | Semiconductor device | |
| DE2241600A1 (en) | HIGH VOLTAGE P-N TRANSITION AND ITS APPLICATION IN SEMICONDUCTOR SWITCHING ELEMENTS, AND THE PROCESS FOR ITS MANUFACTURING | |
| DE1260029B (en) | Method for manufacturing semiconductor components on a semiconductor single crystal base plate | |
| DE2133978B2 (en) | Method for manufacturing a semiconductor device | |
| DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
| DE2655341A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH PASSIVATED SURFACE AND METHOD FOR MANUFACTURING THIS ARRANGEMENT | |
| DE2259197A1 (en) | ELECTROLUMINESCENT DIODE | |
| DE2749607B2 (en) | Semiconductor device and method for the production thereof | |
| DE2549614C3 (en) | Semiconductor switch | |
| DE2500775B2 (en) | High-voltage-resistant planar semiconductor component | |
| DE2616576A1 (en) | SEMICONDUCTOR DIODE | |
| DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE1639549C2 (en) | Integrated semiconductor circuit | |
| DE2617482A1 (en) | METHOD FOR DIELECTRIC INSULATION OF INTEGRATED SEMI-CONDUCTOR ARRANGEMENTS | |
| DE1802849B2 (en) | METHOD OF MAKING A MONOLITHIC CIRCUIT | |
| DE3888636T2 (en) | Monolithic protective diode assembly and protection systems. | |
| DE1644028A1 (en) | Method for the diffusion of interference points into a limited area of a semiconductor body | |
| DE2361171A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE1905055A1 (en) | Semiconductor device and method of manufacturing it | |
| DE1564406C3 (en) | Method for manufacturing a semiconductor device and semiconductor device manufactured therefrom | |
| DE2527076A1 (en) | INTEGRATED CIRCUIT COMPONENT | |
| DE2721744A1 (en) | HETEROJONCTIONS TRANSISTOR | |
| DE3919575C2 (en) | Method of manufacturing a bipolar transistor | |
| DE1240590B (en) | Integrated semiconductor circuit arrangement |