DE1815600A1

DE1815600A1 - Method and device for electronic failure monitoring of the phases of a three-phase network

Info

Publication number: DE1815600A1
Application number: DE19681815600
Authority: DE
Inventors: Rudolf Neumann
Original assignee: Messerschmitt Bolkow Blohm AG
Current assignee: Airbus Defence and Space GmbH
Priority date: 1968-12-19
Filing date: 1968-12-19
Publication date: 1970-07-02
Also published as: DE1815600B2

Description

Verfahren und Einrichtung zur elektronischen Ausfallüberwachung der Phasen eines Drehstromnetzes.Process and device for electronic failure monitoring of the Phases of a three-phase network.

Die Erfindung betrifft ein Verfahren und eine Einrichtung zur elektronischen Ausfallüberwachung der Phasen eines Drehatromnetzes.The invention relates to a method and a device for electronic Failure monitoring of the phases of a rotating atom network.

Der Zweck einer derartigen Einrichtung ist, eine qualitative Anzeige der Funktion des Drehstromnetzes zu geben, das heißt bei Auftreten eines Fehlers eine Fehleranzeige zu erzeugen.The purpose of such a device is to provide a qualitative display the function of the three-phase network, i.e. when a fault occurs generate an error indication.

Es ist bereits bekannt, in die Phasen eines Drehstromnetzes Stromanzeigegeräte zu legen. Diese geben eine Anzeige, wenn beispielsweise die Stromstärke oder die Spannung unter einem bestimmten vorgegebenen Wert liegen. Derartige Geräte sind Jedoch teuer und groß, und weisen eine verhältnismäßig geringe Eigenzuverlässigkeit auf, so daß sich ihre Verwendung bei Schaltungen, bei denen eine hohe Zuverlässigkeit bei gleichzeitigem geringen Einbauvolumen und Einbaugewicht gefordert werden, nicht bewährt haben.It is already known to display devices in the phases of a three-phase network to lay. These give an indication if, for example, the current strength or the Voltage are below a certain predetermined value. Such devices are However, expensive and large, and have a relatively low inherent reliability so that their use in circuits requiring high reliability with a simultaneous low installation volume and installation weight are not required have proven themselves.

Es ist deshalb die Aufgabe der Erfindung, ein Verfahren sowie die zur Durchführung erforderliche Einrichtung der eingangs genannten Art zu schaffen, mit der eine qualitative Überwachung der Phasen eines Drehstromnetzes in einfacher und zuverlässiger Weise möglich ist.It is therefore the object of the invention to provide a method as well as the to create the necessary facilities of the type mentioned at the beginning, with which a qualitative monitoring of the phases of a three-phase network in a simple and reliable way is possible.

Diese Aufgabe ist erfindungsgemß dadurch gelöst, daß jeweils über Spannungsindikatoren die Spannungszustände im Nullpunkt der Phasenleiter sowie in den zu den Verbrauchern führenden Phasenleitern selbst gegenübor einer Masseleitung des Netzes Sestgestellt und in einem den Spannungsindikatoren nachgeschalteten digitalen Logiksystem verglichen werden, wobei bei gleicher Spannung in allen Phasen und gleichzeitiger Spannungslosigkit im Nullpunkt kein Fehlersignal, in allen anderen Fällen ein Fehlersignal angezeigt wird.This object is achieved according to the invention in that over Voltage indicators the voltage states at the zero point of the phase conductors as well as in the phase conductors leading to the consumers themselves opposite a ground line of the network and in a digital downstream of the voltage indicators Logic system can be compared, with the same voltage in all phases and simultaneously No voltage at zero point, no error signal, in all other cases an error signal is shown.

Eine uberwachung der Phasen allsin ist nicht ausreichend, da auch bei Ausfall beispielsweise einer Phase an dem entsprechenden Verbraucher gegenüber der Masseleitung noch eine Spannung, nämlich die gegenüber der vollen Spannung reduzierte Rückspannung, gemessen wird. Fallen von den drei anliegenden Spannungen zwei aus, so mißt man an beiden offenen Eingängen sogar die volle Spannung.Monitoring the phases in is not sufficient, as well if, for example, a phase fails at the corresponding consumer opposite to the ground line still has a voltage, namely the reduced voltage compared to the full voltage Back tension, is measured. If two of the three applied voltages fail, so you can even measure the full voltage at both open entrances.

Andererseits ist auch eine Überwachung des Nullpunktes alleine nicht ausreichend, da dieser sowohl bei voller Spannung in allen drei Phasen als auch bei totalem Ausfall aller drei Phasen gegenüber der Masseleitung keine Spannung führt, und deshalb diese beiden Fälle nicht unterscheidbar sind. Die Erfindung nutzt also die Spannungszustände sowohl in den drei Phasen als auch im Nullpunkt zur Bildung eines Fehleranzeigesignals aus, und macht sich dabei die Tatsache zunutze, daß sich bei einwandfreier Funktion des Netzes an den Ausgängen der Spannungsindikatoren eine ganz bestimmte Signalkombination einstellt, die sich bei Auftreten eines beliebigen Fehlers nicht wiederholt.On the other hand, monitoring the zero point alone is not enough sufficient, since this is both at full voltage in all three phases as well in the event of total failure of all three phases, there is no voltage to the ground line leads, and therefore these two cases are indistinguishable. The invention uses thus the states of tension both in the three phases and in the zero point for formation of an error indication signal, making use of the fact that if the network is functioning properly at the outputs of the voltage indicators sets a very specific signal combination that occurs when any Error not repeated.

Weiterhin is@ erfindungsgemäß vorgesehen, daß die Ausgangssignale der Phasenspannungsindikatoren in einer Gatterschaltung summiert und zu einem Summensignal zusammengefaßt und daß anschließend das Summensignal mit dem Ausgangssignal des Nullpunktspannungsindikators im Logiksystem verglichen wird.Furthermore, it is provided according to the invention that the output signals the phase voltage indicators are summed in a gate circuit and form a sum signal summarized and that then the sum signal with the output signal of the Zero point voltage indicator is compared in the logic system.

Da die Ausgänge ge der Phasenspannungsindikatoren den Ausfall einer oder zweier Phasen gegenüber der einwandfreien Funktion aller Phasen qualitativ nicht unterscheiden, genügt es, diese Ausgangssignale zu einem Summensignal zusammen zu fassen, welches lediglich den totalen Ausfall aller Phasen gegenüber den übrigen möglichen Fällen anzeigt. Dieses Summensignal kann dann t t dem Signal des Nullpunktindikators zu dem endgültigen, den fehler anzeigenden Signal verarbeitet werden.Since the outputs ge the phase voltage indicators the failure of a or two phases in relation to the proper functioning of all phases qualitatively do not distinguish, it is sufficient to combine these output signals into a sum signal to grasp, which is only the total failure of all phases compared to the rest possible cases. This sum signal can then t t the signal of the zero point indicator processed into the final signal indicating the error.

Zur »uroliführung des beschriebenen Verfahrens ist erfindungsgemäß eine Einrichtung vorgesehen, welche gekennzeichnet ist durch Jeweils einen die Wechsel spannung zwischen dem Nullpunkt bzw. den Abnahmepunkten der Phasenleitungen einerseits und einer Masseleitung des Netzes andererseits abgreifenden, als Spannungsteiler mit in seine Ausgangsleitung geschaltetem Gleichrichter aufgebauten Spannungsindikator, einer durch ein erstes HAND-NOR-Gatter mit drei Eingängen ausgebildeten Gatterschaltung zur For@ung des Summensignals sowie ein im wesentlichen durch ein zweites Hand-NOR-Gatter mit zwei Eingängen aufgebautes Logiksystem.According to the invention, the described method is used to carry out urolization a device is provided, which is characterized by the change in each case voltage between the zero point or the acceptance points of the phase lines on the one hand and on the other hand tapping a ground line of the network, as a voltage divider with switched into its output line Rectifier built Voltage indicator, one formed by a first HAND-NOR gate with three inputs Gate circuit for the formation of the sum signal as well as essentially by a second manual NOR gate with two inputs built-up logic system.

Von den Spannungsteilern wird die für eine Weiterverarbeitung im Logiksystem zuträgliche Spannung abgegriffen und nach einer Umformung in eine Gleichspannung weitergeleitet.The voltage dividers are used for further processing in the logic system beneficial voltage tapped and after a conversion into a direct voltage forwarded.

Weiterhin ist erfindungsgemäß vergesehen, daß in den Eingangskanälen sowie dem Ausgangskanal des zweiten HAND-NOR-Gatters je ein Inverter vorgesehen ist.Furthermore, it is provided according to the invention that in the input channels and an inverter each is provided for the output channel of the second HAND-NOR gate is.

Die Ausgangsleitung des Logiksystems führt im allgemeinen Fall zu einem Fehleranzeigegerät. In einem weiteren Ausführungsbeispiel der Erfindung ist jedoch die Ausgangsleitung des Logiksystems mit einem Umschalter für ein Reservestromnetz verbunden.The output line of the logic system generally leads to an error display device. In a further embodiment of the invention is however, the output line of the logic system with a switch for a reserve power network tied together.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und im folgenden näher beschrieben.An embodiment of the invention is shown in the drawing and described in more detail below.

Die Figur zeigt einen Netzschaltplan, wobei die Leitungen für die Versorgung der elektronischen Bauteile der Einfachheit halber fortgelassen wurden. Die mit R, S, T bezeichneten Phasenleitung des Drehstromnetses führen zu den Verbrauchern 1, 2, 3. Die drei Phasenleiter werden nach den Verbrauchern in einem Nullpunkt 4 zusammengefaßt. Der aus den Wiederständen 5 bestehende Spannungsteiler 6 dient zum Abgriff der zwischen dem Nullpunkt 4 sowie einer Hasseleitung 7 des Netzes liegenden Gesamtspannung, von der eine Teilspannung zu dem Gleichrichter 8 geleitet wird. Der Ausgang des Gleichrichters ist über den Ableitwiderstand 9 mit der Masseleitung 7 verbunden, und ein parallel zu diesem Ableitwiderstand geschalteter Kondensator dient in an sich bekannter Weise zum Glätten der gleichgerichteten Spannung.The figure shows a network diagram, the lines for the Supply of the electronic components have been omitted for the sake of simplicity. The phase lines of the three-phase network marked with R, S, T lead to the consumers 1, 2, 3. The three phase conductors are in a zero point 4 after the consumers summarized. The existing of the resistors 5 voltage divider 6 is used for Pick-up of the lying between the zero point 4 and a Hasseleitung 7 of the network Total voltage, a partial voltage of which is conducted to the rectifier 8. The output of the rectifier is connected to the ground line via the bleeder resistor 9 7 connected, and a capacitor connected in parallel to this bleeder resistor serves in a manner known per se to smooth the rectified voltage.

Der durch die vorbeschribene Schaltung dargestellte Spannungsidikator 11 ist in der Lage, anzuzeigen, ob im Nullpunkt 4 eine Spannung geführt wird oder nicht. Im normalen Zustand, das heißt bei gleichmäßiger Belastung der drei Verbraucher 1, 2 und 3, sowie bei Ausfall aller drei Phasenleitungen R, S und T ist die Spannung im Nullpunkt 4 gleich Null.The voltage indicator represented by the circuit described above 11 is able to indicate whether there is a voltage at zero point 4 or not. In the normal state, that is, with an even load on the three consumers 1, 2 and 3, and if all three phase lines R, S and T fail, the voltage is at zero point 4 equal to zero.

Dann führt auch die Ausgangsleitung 12 des Spannungsindikatorn 11 ein Null signal. Fallen dagegen eine oder zwei Phasenspannungen aus, eo führt der Nullpunkt eine Spannung, und die Ausgangsleitung 12 zeigt ein L-Signal an.The output line 12 of the voltage indicator 11 then also leads a zero signal. If, on the other hand, one or two phase voltages fail, the eo leads Zero point a voltage, and the output line 12 indicates a L signal.

Die Phasenspannungsindikatoren 13, 14, 15 haben den gleichen Aufbau wie der Spannungsindikator 11, und brauchen deshalb nicht näher beschrieben zu werden. Die Signale der Ausgangsleitungen 16, 17, 18 werden in ein NAND-NOR-Gatter 19 eingegeben und zu einem einzigen Summensignal zusammenge faßt.The phase voltage indicators 13, 14, 15 have the same structure like the voltage indicator 11, and therefore do not need to be described in more detail. The signals of the output lines 16, 17, 18 are input to a NAND-NOR gate 19 and combined into a single sum signal.

Wenn alle drei Phasen R, S, T ihre normale Spannung aufweisen, so führen die Ausgangsleitungen 16, 17, 18 Jeweils L-Signal und der Ausgang des NAND-NOR-Gatters 19 ein Sullsignal. Fallen nun eine oder zwei Phasen aus, so zeigen die Phasenspannungsindikatoren diese Ausfälle nicht an, wie weiter vorne bereits erklärt wurde. Es bleibt demnach auch in diesen Fällen am Ausgang des WAND-NOR-Gatters 19 ein Nullsignal stehen. Erst bei Ausfall aller drei Phasen fLhren die Ausgangsleitungen 16, 17, 18 Jeweils Null signale, welche im NAKD-NOR-Gatter 19 zu einem L-Signal umgeformt werden.If all three phases R, S, T have their normal voltage, so the output lines 16, 17, 18 each carry an L signal and the output of the NAND-NOR gate 19 a zero signal. If one or two phases fail, the phase voltage indicators show these failures do not occur, as has already been explained above. So it stays also in these cases there is a zero signal at the output of the WAND-NOR gate 19. Only when all three phases fail do the output lines 16, 17, 18 each run Zero signals, which are converted to an L signal in the NAKD-NOR gate 19.

Das Logiksystem 20 besteht im wesentlichen aus zwei in den Eingan4skanälen liegenden Invertern 21, 22, deren Ausgänge in ein NAND-IfOR-Gatter 23 eingegeben werden. Diesem NAND-NOR-Gatter ist noch ein Inverter 24 nachgeschaltet, wobei der Ausgang 25 dieses Inverters das endgültige, verwertbare Signal führt.The logic system 20 consists essentially of two in the input channels lying inverters 21, 22, the outputs of which are input into a NAND-IfOR gate 23 will. This NAND-NOR gate is followed by an inverter 24, the Output 25 of this inverter carries the final, usable signal.

In der folgenden Tabelle 5 nd die Leitungssignale bei den verschiedenen möglichen Fehlerereignissen zusammengestelltg Phasen Null- Aus- Ausgangs- Ausgang Ausgang Ausgang Ausgangs- punkt gang leitungen von von # von leitungen R S T 4 21 16 17 18 19 22 23 25 LLL O L L L L O L O L LLO L O L L L O L L O LOO L O L L L O L L O 000 0 L j000 L O L O Aus dieser Tabelle geht hervor, daß erst durch die Verknüpfung der Angaben das Nullpunktspannungsindikators sowie der Phasenspannungsindikatoren eine eindeutige Anzeige eines Fehlers erfolgt. Das Signal in der Ausgangsleitung 25 kann entweder zur Betätigung eines Anzeigegerätes, oder auch zur BetStigung beispielsweise eines Umschalters für ein Reservenetz oder dgl. verwendet werden.In the following table 5 the line signals for the various possible error events are compiled Phase zero output output output output output output output point aisle lines of from # of lines RST 4 21 16 17 18 19 22 23 25 LLL OLLLLOLOL LLO LOLLLOLLO LOO LOLLLOLLO 000 0 L j000 LOLO From this table it can be seen that an unambiguous display of an error occurs only when the information on the zero point voltage indicator and the phase voltage indicator are linked. The signal in the output line 25 can either be used to actuate a display device or to actuate, for example, a switch for a reserve network or the like.

In Figur 2 ist ein weiteres Ausführungsbeispiel für einen Spannungsindikator dargestellt. Dabei ist der Gleichrichter 30 unmittelbar nach dem ersten Widerstand 31 angeordnet so daß der zweite Widerstand 32 sowohl ein Element des Spannungsteilers darstellt als auch die Funktion des Ableitwiderstandes erfüllt. Auf diese Weise kann ein Widerstand eingespart werden.In Figure 2 is a further embodiment of a voltage indicator shown. The rectifier 30 is immediately after the first resistor 31 arranged so that the second resistor 32 is both an element of the voltage divider as well as fulfilling the function of the leakage resistance. In this way a resistor can be saved.

Claims

Patent claims

1. Procedure for electronic failure monitoring of the phases of a Three-phase network, thereby g e k e n n z e i c h n e t, that each has voltage indicators (11, 13, 14, 15) the voltage states at the zero point (4) of the phase conductors and in the phase conductors (R, 5, T) leading to the consumers themselves compared to one Earth line (7) of the network determined and connected downstream in one of the voltage indicators, digital logic system (20) are compared, with the same voltage in all Phases and simultaneous no-voltage at zero point no error signal, in in all other cases an error signal is displayed.

2. Method according to claim 1, characterized in that g e k e n n z e i c h n e t, that. the output signals of the phase voltage indicators (13, 14,15) in a G @ gate circuit summed up and combined into a sum signal and the @ closes the sum signal with the output signal of the zero point voltage indicator (ei) in the logic system (20) is compared

3. Device for performing the method according to the claims 1 and 2, g e k e n n z e i c h n e t by wiping the alternating voltage each time the zero point (4) or the acceptance points of the phase lines on the one hand and one On the other hand, tap the ground line (7) of the network as a voltage divider (6) in its output line connected rectifier (8) built-up voltage indicator (11, 13, 14, 15), one through a first NAND-NOR gate (19) with three inputs trained gate circuit for shaping the sum signal and an essentially logic system constructed by a second MAND-NOR gate (23) with two inputs.

4. Device according to claim 3, characterized in that g e k e n n z e i c h n e t that in the input channels and the output channel of the second NAKD-NOR gate (23) One inverter (21, 22, 24) each is provided.

5. Device according to claims 3 and 4, characterized g e k e n n -z e i c h n e t that the output line (25) of the logic system with a changeover switch for a reserve power grid is connected.

L e r s e i t e