DE1800189C3

DE1800189C3 - Method for the non-linear conversion of a pulse-amplitude-modulated input signal into a pulse-code-modulated signal by means of a counting encoder

Info

Publication number: DE1800189C3
Application number: DE1800189A
Authority: DE
Inventors: Helmut Dr.-Ing. 8500 Nuernberg Bauch; Dieter Dr.-Ing. 8501 Feucht Stoll; Richard Dipl.-Ing. 3410 Northeim Zwick
Original assignee: Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Current assignee: Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Priority date: 1968-07-10
Filing date: 1968-10-01
Publication date: 1979-07-19
Also published as: DE1800189A1; DE1800189B2

Description

Das Hauptpatent 12 80 305 betrifft ein Verfahren zur Umformung eines pulsamplitudenmodulierten Eingangssignals beliebiger Polarität in ein pulskodemoduliertes Signal mittels eines Zählkodierers mit einer durch die exponentielle Entladekennlinie eines Kondensators verwirklichten nichtlinearen Quantisierungskennlinie.The main patent 12 80 305 relates to a method for Conversion of a pulse-amplitude-modulated input signal of any polarity into a pulse-code-modulated one Signal by means of a counter encoder with an exponential discharge characteristic curve of a capacitor realized non-linear quantization characteristic.

In einem bekannten Zählkodierer nach der britischen Patentschrift 9 73 087 wird die nichtlineare Quantisierungskennlinie durch die bei der Entladung eines Kondensators entstehende exponentielle Entladungskennlinie dargestellt Zur Kodierung wird die Polarität jedes Abtastwertes durch eine dazu vorgesehene Polaritätserkennungsschaltung ermittelt Ist der Abtastwert des Eingangssignals nicht positiv, so muß die Eingangsspannung umgepolt werden, weil in der nachfolgenden Schaltung nur positive Spannungen verarbeitet werden können. Zu der so entstandenen Spannung wird dann eine Zusatzspannung addiert und ein als Kodierkondensator bezeichneter Kondensator wird auf die resultierende Spannung aufgeladen. In einem Vorzeichenspeicher wird eingeschrieben, ob die Polarität des Abtastwertes umgekehrt wurde oder nicht. Der Kodierkondensator wird über einen Widerstand entladen. Diesen Vorgang überwacht ein Vergleicher, dem als Bezugsspannung eine Spannung in Höhe der vorher zum Abtastwert addierten Zusatzgleichspannung zugeführt wird. Der Vergleicher liefert einen Impuls, dessen Vorderflanke mit dem Zeitpunkt des Beginns der Entladung übereinstimmt und dessen Rückflanke den Zeitpunkt definiert, zu dem der Kodierkondensator auf die Zusatzspannung entladen ist.In a known counting encoder according to British patent specification 9 73 087, the non-linear quantization characteristic represented by the exponential discharge characteristic that occurs when a capacitor is discharged. The polarity is used for coding each sample is determined by a polarity detection circuit provided for this purpose of the input signal is not positive, the polarity of the input voltage must be reversed because in the subsequent circuit only positive voltages can be processed. To the resulting An additional voltage is then added to the voltage and a capacitor called a coding capacitor is charged to the resulting voltage. In a sign memory is written whether the Polarity of the sample has been reversed or not. The coding capacitor is connected via a resistor unload. This process is monitored by a comparator with a voltage equal to the additional DC voltage previously added to the sample is supplied. The comparator provides one Impulse, the leading edge of which coincides with the time of the start of the discharge and whose The trailing edge defines the point in time at which the coding capacitor discharges to the additional voltage is.

Die Zeitkonstante der Entladeeinrichtung ist abhängig von der Größe des Kodierkondensators und des zu diesem parallelgeschalteten Widerstandes. Diese Schaltelemente sind so bemessen, daß die Spannung gerade vor dem Ende der Tastperiode den Wert der Zusatzgleichspannung erreicht, wenn die Anfangsladung den maximal möglichen Wert hatte. .'The time constant of the discharge device depends on the size of the coding capacitor and the this resistor connected in parallel. These switching elements are dimensioned so that the voltage is straight reaches the value of the additional DC voltage before the end of the duty cycle when the initial charge had the maximum possible value. . '

Während des vom Vergleicher abgegebenen Impulses fließen aus einem Zählimpulsgenerator Zählimpulse in einen Zähler. Ein besonderer Übertragungsimpulsgenerator bestimmt durch einen an seinem Ausgang auftretenden Steuerimpuls den Zeitpunkt der Einspeichsrung des Zählerstandes über eine Reihe von UND-Schaltungen in sechs Stufen eines achtstufigen Registers. Eine weitere Stufe dieses Registers übernimmt den Stand des Vorzeichenspeichers und in der achten Stufe wird die Signalisierung gespeichert ι οDuring the pulse emitted by the comparator, counting pulses flow from a counting pulse generator into a counter. A special transmit pulse generator determined by one at its output occurring control pulse the time of Einspeichsrung the counter reading via a series of AND circuits in six stages of an eight stage Register. A further level of this register takes over the status of the sign memory and in the eighth level the signaling is saved ι ο

Bei diesem bekannten Zählkodierer muß eine zusätzliche Gleichspannung bestimmter Größe und Polarität zum Abtastwert addiert werden. Da die Polarität des Abtastwertes mit der Polarität dieser Zusatzgleichspaiumng übereinstimmen muß, ist nach is der Feststellung der Polarität des Abtastwertes mittels einer Polaritätserkennungsschaltung gegebenenfalls in einer weiteren Schaltung die Umpolung des Abtastwertes erforderlich. Dabei müssen die Übertragungsfaktoren für das umgepolte und das nicht umgepolte Signal sehr genau übereinstimmen, besonders schwierig ist es dabei, sehr kleine Abtastwerte fehlerlos umzupolen. Ferner wird der Kodierkondensator nicht auf Null entladen, sondern nur auf den durch die Größe der Zusatzspannung festgelegten Spannungspegel, weshalb nach dem Ende der Zählphase immer eine erhebliche Restladung verbleibt, die anschließend noch abfließen muß. Eine völlige Entladung kann nur mit einer wahlweise vorgegebenen besonderen Schaltung erreicht werden. joIn this known counting encoder a must Additional DC voltage of a certain size and polarity can be added to the sample. Since the The polarity of the sampled value must match the polarity of this additional DC voltage, according to is the determination of the polarity of the sample by means of a polarity detection circuit, possibly in a further circuit, the polarity reversal of the sample necessary. The transmission factors for the polarized and the non-polarized signal must be used match very precisely, it is particularly difficult to reverse the polarity of very small sampled values without errors. Furthermore, the coding capacitor is not discharged to zero, but only to that due to the size of the Additional voltage specified voltage level, which is why after the end of the counting phase there is always a considerable Remaining charge remains, which then has to flow off. A complete discharge can only be achieved with one optionally predetermined special circuit can be achieved. jo

Die zur Umpolung der Abtastspannung und iur Addition der Zusatzgleichspannung benutzten Einrich tungen sind an sich zur Verwirklichung einer nichtlinearen Quantisierungskennlinie nicht notwendig und stellen nur zusätzliche Fehlerquellen dar, durch welche die Betriebs- und Fehlersicherheit des Zählkodierers erheblich vermindert wird.The device used to reverse the polarity of the scanning voltage and to add the additional DC voltage tations are not necessary and provide for realizing a non-linear quantization characteristic only represent additional sources of error, through which the operational and error safety of the counting encoder is significantly reduced.

Bei einer anderen, aus der Zeitschrift »Frequenz«, 1966, Nr. 6, Seiten 183-189 bekannten !Codiereinrichtung mit nichtlinearer Quantisierungskennlinie werden -to zwei ÄC-Kreise über je einen Transistor auf jeweils maximale Aussteuerungsamplituden aufgeladen. Zu einem bestimmten Zeitpunkt werfen die Transistoren gesperrt und die Kondensatoren der ΛC-Kreise entladen sich über die Widerstände gegen zwei <t~> Spannungen. Die RC-Kreise sind mit jeweils einem Eingang von Koinzidenzeinrichtungen verbunden, deren jeweils anderer Eingang gemeinsam mit der Signalspannung belegt ist Koinzidenz liegt dann vor, wenn die Signalspannung gleich ist einem Augenblickswert der Entladekurve. Dem zeitlichen Ablauf der Entladekurve gemäß erfolgt die Koinzidenz nicht in einem konstanten Zeitabstand, sondern schwankt entsprechend der Kodierzeit, wobei ein der Phasendifferenz entsprechender Amplitudenfehler auftrittIn another coding device known from the magazine "Frequency", 1966, No. 6, pages 183-189 with a non-linear quantization characteristic are -to two ÄC-circles each via a transistor on each maximum control amplitudes charged. At some point the transistors throw up locked and the capacitors of the ΛC-circles discharge across the resistances to two <t ~> Tensions. The RC circuits are each connected to an input of coincidence devices, whose the other input is shared with the signal voltage. Coincidence is then present, when the signal voltage is equal to an instantaneous value of the discharge curve. The timing of the According to the discharge curve, the coincidence does not take place at a constant time interval, but fluctuates corresponding to the coding time, one being the phase difference corresponding amplitude error occurs

Eine Abwandlung dieser bekannten Kodiereinrichtung besteht darin, daß der Abtastwert des Eingangssignals in einer besonderen Speichereinrichtung zwischengespeichert wird. Zwar ist dann nur eine Koinzidenzeinrichtung erforderlich, es müssen aber ein wi Umschalter, ein Schalter und eine Speichereinrichtung zusätzlich eingeführt werden. Mit dem Umschalter werden die beiden Spannungen umgeschaltet gegen die sich die ÄC-Kreise entladen sollen. Mit dem Schalter wird am Ende der Kodierzeit der RC-Kreis unterbro- h> chen, wodurch die weitere Entladung verhindert wird.A modification of this known coding device is that the sample value of the input signal is temporarily stored in a special storage device. Then there is only one Coincidence facility required, but a wi Changeover switch, a switch and a memory device are additionally introduced. With the switch the two voltages against which the ÄC-circles are to discharge are switched. With the switch the RC circuit is interrupted at the end of the coding time which prevents further discharge.

Bei dieser bekannten Kodiereinrichtung müssen mit großer Genauigkeit mehrere Spannungen erzeugt werden. Wird auf eine Speicherung des Abtastwertes des Eingangssignals verzichtet so sind zwei Koinzidenzeinrichtungen und zwei ÄC-Kreise notwendig. Bei einer Zwischenspeicherung der Signalspannung können zwar eine Koinzidenzeinrichtung und ein /?C-Kreis entfallen, es müssen aber dann eine Speichereinrichtung, ein Umschalter und ein Schalter zusätzlich eingeführt werden. Wird die Signalspannung gespeichert so tritt ein Fehler auf, der davon herrührt daß sich der Speicherkondensator etwas entlädt die Entscheidung für das Zählende aber nach einer von der Amplitude des Abtastwertes abhängigen Zeit erfolgt Das Entscheidungsniveau liegt entsprechend der Signalspannung bei dauernd wechselnden Potentialen, weshalb die Spannungsdifferenz zwischen den zu vergleichenden Spannungen im Zeitpunkt der Entscheidung stark unterschiedliche Änderurigsgeschwindigkeiten hat außerdem müssen die Koinzidenzeinrichtungen sehr aufwendig sein.In this known coding device, several voltages must be generated with great accuracy will. If the sample value of the input signal is not stored, then there are two coincidence devices and two ÄC circles necessary. If the signal voltage is buffered, a coincidence device and a /? C-circle are omitted, but then a storage device must a changeover switch and a switch are also introduced. If the signal voltage is saved, it occurs an error arises from the fact that the storage capacitor discharges a little, the decision for the end of the count, however, according to one of the amplitude of the Sampling value-dependent time takes place The decision level is based on the signal voltage constantly changing potentials, which is why the voltage difference between the voltages to be compared At the time of the decision it also has very different rates of change the coincidence devices must be very complex.

Diesem Hauptpatent liegt die Aufgabe zugrunde, ein Verfahren für einen derartigen Zählkodierer anzugeben, das mit geringem Aufwand realisierbar ist und möglichst geringe Kodierfehler verursacht wobei eine Zwischenspeicherung der Abtastwerte des Eingangssignals vermieden wird. Bei dem Verfahren soll sowohl auf eine Addition einer entsprechenden zusätzlichen Gleichspannung zum Abtastwert als auch auf eine Umpolung des Abtastwertes je nach dessen Polarität verzichtet werden. Es soll ferner nicht erforderlich sein, daß für den Kodiervorgang ständig mehrere unterschiedliche Gleichspannungen hoher Genauigkeit zur Verfügung stehen müssen. Das Entscheidungsniveau soll unabhängig von der Amplitude des .^;?weiligen und des vorangegangenen Abtastwertes sein.This main patent is based on the object of specifying a method for such a counting encoder which can be implemented with little effort and causes the lowest possible coding errors, with intermediate storage of the sampled values of the input signal being avoided. In the method, neither an addition of a corresponding additional direct voltage to the sample value nor a polarity reversal of the sample value, depending on its polarity, should be dispensed with. Furthermore, it should not be necessary that several different DC voltages of high accuracy have to be constantly available for the coding process. The decision level should be independent of the amplitude of the. ^; ? intermittent and the previous sample.

Bei dem im Hauptpatent angegebenen Verfahren wird die Polarität der Abtastwerte des Eingangssignals ermittelt und es wird eine Gegenspannung mit einer der jeweils festgestellten Polarität entgegengesetzten Polarität erzeugt Der auf diesen Abtastwert aufgeladene Kodierkondensator wird unter der Wirkung dieser Gegenspannung umgeladen. Die Zeit von Beginn der Umladung des Kodierkondensators bis zur Feststellung des Nulldurchgangs der Kodierkondensatorspannung bestimmt die Anzahl der in den Zähler einlaufenden Impulse. Diese Zeit entspricht nach Maßgabe dtr nichtlinearen Charakteristik dem Abtastwert des Eingangssignals. Der Zählerstand wird anschließend von einem Speicher übernommen. Das Verfahren bedient sich dabei eines ersten Niveaudetektors, an den der Kodierkondensator angeschlossen ist. Dieser Niveaudetektor stellt jeweils die Polarität derjenigen am Kodierkondensator anliegenden Abtastwerte fest, welche die erste Quantisierungsstufe überschreiten. Nach Umladen des Kodierkondensators gegen eine entsprechend dieser Polarität ausgewählten Gegenspannung stellt der Niveaudetektor den Nulldurchgang der Kodierkondensatorspannung fest wodurch die Impulszuführung zum Zähler unterbrochen wird.In the method specified in the main patent, the polarity of the samples of the input signal determined and a counter voltage with a polarity opposite to the polarity determined in each case is determined The coding capacitor charged to this sample is generated under the effect of this Counter-voltage reloaded. The time from the beginning of the charge reversal of the coding capacitor until it is determined of the zero crossing of the coding capacitor voltage determines the number of those entering the counter Impulses. This time corresponds to the sampling value of the according to the non-linear characteristic Input signal. The counter reading is then taken over from a memory. The procedure uses a first level detector to which the coding capacitor is connected. This The level detector determines the polarity of the sample values applied to the coding capacitor, which exceed the first quantization level. After reloading the coding capacitor against a The counter-voltage selected in accordance with this polarity is the level detector that crosses zero the coding capacitor voltage, whereby the pulse feed to the counter is interrupted.

Die Abtastwerte umfassen einen sehr großen Dynamikbereich, der Zählkodierer muß jedoch in der Lage sein, für alle Abtastwerte das zugehörige pulskodemodulierte Signal fehlerfrei zu erzeugen. Besonders schwierig ist dies bei sehr kleinen Abtastwerten. Der erste Niveaudetektor muß sehr schnell und driftarm arbeiten, außerdem ist ihm in seiner Ausgestaltung des Verfahrens ein übersteuerungsfester wechselstromgekoppelter Begrenzerverstärker oder in einer weiteren Ausgestaltung ein übersteuerungsfesterThe samples cover a very large dynamic range, but the counting encoder must be capable of Be able to generate the associated pulse code modulated signal for all samples without errors. This is particularly difficult with very small samples. The first level detector must be very quick and Work with little drift, in addition, in its design of the method, an AC-coupled device that is resistant to overdrive Limiter amplifier or, in a further embodiment, an overload protection

gleichstromgekoppelter Begrenzerverstärker vorgeschaltet, damit der große Dynamikbereich sicher verarbeitet werden kann. Bei Verwendung des wechselstromgekoppelten Verstärkers bleibt jedoch die Anwendung des Zählkodierers auf Signale beschränkt, deren Abtastwerte eine bezogen auf die Spannung 0 V symmetrische Häufigkeitsverteilung aufweisen. Bei Nichtbeachtung dieser Forderung würden sonst erhebliche Kodierfehler auftreten. Die Anforderungen, welche an den gleichstromgekoppelten Begrenzerverstärker gestellt werden, sind schwierig zu erreichen. So ist bei dem Verfahren eine zusätzliche Ausgleichsschaltung für die Spannungsdrift dieses Verstärkers notwendig. Ein Nachteil ist ferner, daß der erste Niveaudetektor bei besonders kleinen Abtastwerten von etwa der Größe der ersten Quantisierungsstufe beim Nulldurchgang der Entladekennlinie nicht mehr einwandfrei umschaltet Es kann dann an Stelle einer diesem kleinen Abtastwert entsprechenden Kodierung ein Überlauf des Zählers stattfinden. Um dieses Fehlverhalten zu vermeiden, ist beim Hauptpatent zusätzlich zum ersten Niveaudetektor eine aus zwei weiteren Niveaudetektoren bestehende Hilfseinrichtung vorgesehen.DC-coupled limiter amplifier connected upstream, so that the large dynamic range can be safely processed. When using the AC coupled Amplifier, however, the use of the encoder is limited to signals the sampling values of which have a frequency distribution which is symmetrical in relation to the voltage 0 V. at Failure to comply with this requirement would otherwise result in considerable coding errors. The requirements which at the DC-coupled limiter amplifier are difficult to achieve. So is at the process requires an additional compensation circuit for the voltage drift of this amplifier. A Another disadvantage is that the first level detector is used for particularly small samples of approximately the same size of the first quantization level no longer switches over properly at the zero crossing of the discharge characteristic Es In this case, instead of a coding corresponding to this small sample, an overflow of the counter can occur occur. In order to avoid this misconduct, the main patent also includes the first level detector an auxiliary device consisting of two further level detectors is provided.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches gegenüber dem Hauptpatent bei gleich hohen Anforderungen einen verhältnismäßig geringen technischen Aufwand besitzt Es soll dabei möglichst auf die Hilfseinrichtung mit den beiden Niveaudetektoren und eine Ausgleichsschaltung für die Spannungsdrift verzichtet werden. Die Kombination von Verstärker und erstem Niveaudetektor soll ferner so ausgelegt sein, daß auch eine einwandfreie Verarbeitung von Abtastwerten möglich ist welche eine bezogen auf die Spannung 0 V unsymmetrische Häufigkeitsverteilung aufweisen.The invention is based on the object of specifying a method which, compared to the main patent It should have relatively little technical effort with the same high requirements if possible, on the auxiliary device with the two level detectors and a compensation circuit for the Voltage drift can be dispensed with. The combination of amplifier and first level detector should also be designed in such a way that perfect processing of sampled values is also possible, which one is related to have an unsymmetrical frequency distribution to the voltage 0 V.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das pulsamplitudenmodulierte Eingangssignal über einen während der Dauer eines Abtastwertes kurzzeitig geschlossenen Schalter dem ersten Eingang eines nur in einem sehr kleinen Spannungsbereich empfindlichen Differenzverstärkers zugeführt und der Differenzverstärker mit dem Kodierkondensator mitgekoppelt wird und daß die Polaritäten der Ausgangsspannungen des Differenzverstärkers während der Schließzeit des Schalters eingespeichert werden und daß mit dem öffnen des Schalters die Umladung des Kodierkondensators beginnt und die sich dann einstellenden Polaritäten der Ausgangsspannungen mit den gespeicherten Polaritäten verglichen werden, wobei vom öffnen des Schalters an bis zur Änderung der Polaritäten der Ausgangsspannungen Zählimpulse in einen Zähler einlaufen.This object is achieved according to the invention in that the pulse-amplitude-modulated input signal to the first input via a switch that is briefly closed for the duration of a sample a differential amplifier, which is sensitive only in a very small voltage range, and the Differential amplifier is coupled with the coding capacitor and that the polarities of the output voltages of the differential amplifier are stored during the closing time of the switch and that with when the switch is opened, the charge reversal of the coding capacitor begins and that then occurs Polarities of the output voltages are compared with the stored polarities, with vom open the switch on until the polarities of the output voltages change to counting pulses in run in a counter.

Die Schaltungsanordnung zur Durchführung dieses Verfahrens ist dadurch gekennzeichnet, daß der erste Eingang des Differenzverstärkers über den Kodierkondensator mit dem bezüglich des ersten Eingangs nichtinvertierenden Ausgang, über einen Schalter mit der Signalquelle und außerdem über einen Widerstand mit einer Gegenspannungsquelle mit wählbarer Polarität verbunden und sein zweiter Eingang geerdet ist, und daß der nichtinvertierende Ausgang mit dem /-Eingang und der invertierende Ausgang mit dem X-Eingang eines /K-Flip-FIops mit zusätzlichem Takteingang und der nichtinvertierende Ausgang des Differenzverstärkers und der Q-Ausgang des /X-Flip-Flops mit den Eingängen einer ersten Und-Schaltung und der invertierende Ausgang des Differenzverstärkers und der (^-Ausgang des //JT-Flip-FIops mit den Eingängen einer zweiten Und-Schaltung verbunden sind, wobei die Ausgänge der beiden Und-Schaltungen mit den Eingängen einer Oder-Schaltung verbunden sind und der Ausgang dieser Oder-Schaltung mit einem ersten Eingang einer weiteren Und-Schaltung verbunden ist, deren zweiter Eingang mit dem Ausgang eines Zählimpulsgenerators verbunden ist und deren dritter Eingang ein verneinender Eingang ist und an der Zuführungsleitung für den Taktpuls liegt, der den Schalter betätigtThe circuit arrangement for performing this method is characterized in that the first Input of the differential amplifier via the coding capacitor with that of the first input non-inverting output, using a switch the signal source and also via a resistor with a counter voltage source with selectable polarity and its second input is grounded, and that the non-inverting output is connected to the / input and the inverting output with the X input of a / K flip-flop with an additional clock input and the non-inverting output of the differential amplifier and the Q output of the / X flip-flop with the Inputs of a first AND circuit and the inverting output of the differential amplifier and the (^ -output of the // JT-Flip-FIop with the inputs a second AND circuit are connected, the outputs of the two AND circuits with the Inputs of an OR circuit are connected and the output of this OR circuit with a first The input of a further AND circuit is connected, the second input of which is connected to the output of a Counting pulse generator is connected and the third input is a negative input and at the Feed line for the clock pulse that actuates the switch is located

Im folgenden soll die Erfindung anhand der Fig. 1—3 näher beschrieben und erläutert werden. Es zeigtIn the following the invention with reference to FIGS. 1-3 are described and explained in more detail. It shows

Fig 1 die schematische Darstellung einer Ausführungsform der Erfindung,1 shows the schematic representation of an embodiment the invention,

F i g. 2 ein Zeitdiagramm der Spannungsveriäufe und Schalterschließzeiten,F i g. 2 a time diagram of the voltage curves and switch closing times,

Fig.3 die Wahrheitstabelle des verwendeten JK-Flip-Flops. 3 shows the truth table of the JK flip-flop used.

In F i g. 1 ist mit 1 ein Pulsgenerator bezeichnet, der den beim Zählverfahren erforderlichen Zählpuls a erzeugt Von diesem Zählpuls wird im Frequenzuntersetzer 2 ein weiterer Puls 6 abgeleitet und dem Pulsverteiler 3 zugeführt Je 8 Impulse dieses Pulses 6 bilden einen Zeitspalt, innerhalb dessen kodiert wird. Der Pulsverteiler steuert den zeitlichen Ablauf des Kodierens. An seinen Ausgängen 31 bis 38 gibt er nacheinander in zeitlich konstantem Abstand einzelne Impulse 61 bis 68 und außerdem am Ausgang 39 einen besonderen periodischen Impuls 6 9 ab, der gleichzeitig mit einem Impuls 63 beginnt und mit Beginn des folgenden Impulses 6 4 synchron mit einem Impuls des Pulsgenerators 1 endet In F i g. 2 ist in der ersten Zeile der vom Pulsgenerator erzeugte Puls a, in der zweiten Zeile der vom Frequenzuntersetzer an den Pulsverteiler abgegebene Puls 6, in der dritten Zeile der Impuls 61, in der vierten Zeile der Impuls 63 und in der fünften Zeile der Impuls 6 9 dargestellt Im übrigen kennzeichnen in F i g. 1 kleine Buchstaben Spannungen und Impulse, die zur Erläuterung im Diagramm der Fig.2 in entsprechend gekennzeichneten Zeilen dargestellt sind. Das Diagramm erstreckt sich über drei aufeinanderfolgende Zeitspalten η, η + 1 und π + 2.In Fig. 1, 1 denotes a pulse generator that generates the counting pulse a required in the counting process. From this counting pulse, a further pulse 6 is derived in the frequency divider 2 and fed to the pulse distributor 3. Each 8 pulses of this pulse 6 form a time gap within which coding takes place. The pulse distributor controls the timing of the coding. At its outputs 31 to 38 it sequentially emits individual pulses 61 to 68 at constant intervals and also at output 39 a special periodic pulse 6 9 which begins simultaneously with a pulse 63 and synchronously with a pulse at the beginning of the following pulse 6 4 of the pulse generator 1 ends in FIG. 2 in the first line is the pulse a generated by the pulse generator, in the second line the pulse 6 sent by the frequency divider to the pulse distributor, in the third line the pulse 61, in the fourth line the pulse 63 and in the fifth line the pulse 6 9 also denote in FIG. 1 small letters voltages and pulses, which are shown for explanation in the diagram of Fig. 2 in lines marked accordingly. The diagram extends over three consecutive time columns η, η + 1 and π + 2.

An der Eingangsklemme A des Kodierers liegen die zu kodierenden, während der Schließzeit des Schalters 51 konstanten Abtastwerte ι/1 der Signalquelle PAM. Der Schalter 51 wird durch den Impuls 69 geschlossen und führt während dieser Zeit dem ersten Eingang 41 des Differenzverstärkers DV den Abtastwert u 1 zu. Infolge des endlichen Kodierereingangswiderstandes erscheint an diesem Eingang eine von u 1 geringfügig verschiedene Spannung u2. Der Differenzverstärker verstärkt nur Eingangsspannungen, die klein sind gegen die erste Quantisierungsstufe, er ist nur in einem sehr kleinen Amplitudenbereich empfindlich und hat ein ausgeprägtes Begrenzungsverhalten. Zwischen seinem ersten Eingang 41 und seinem bezüglich des ersten Eingangs nichtinvertierenden Ausgang 43 liegt der Kodierkondensator C Der erste Eingang 41 ist außerdem über einen Widerstand J? 2 mit einer ¹ Gegenspaimungsquelle verbunden, deren Polarität mit dem Schalter 52 gewählt wird. Der Widerstand R 2 ist groß gegenüber der Summe aus dem Innenwiderstand der Signalquelle und dem Schalterdurchlaßwiderstand In F i g. 1 ist der Summenwiderstand als Widerstand R1 ι zwischen der Signalqueüe PAAf und dem Schalter 51 eingezeichnet The sampled values ι / 1 of the signal source PAM, which are constant during the closing time of the switch 51, are to be coded at the input terminal A of the encoder. The switch 51 is closed by the pulse 69 and during this time supplies the sample u 1 to the first input 41 of the differential amplifier DV. As a result of the finite encoder input resistance, a voltage u2 slightly different from u 1 appears at this input. The differential amplifier only amplifies input voltages that are small compared to the first quantization stage, it is only sensitive in a very small amplitude range and has a pronounced limiting behavior. The coding capacitor C is located between its first input 41 and its output 43, which does not invert with respect to the first input. The first input 41 is also connected via a resistor J? 2 connected to a ¹ counterbalance source, the polarity of which is selected with switch 52. The resistance R 2 is large compared to the sum of the internal resistance of the signal source and the switch forward resistance In F i g. 1 shows the total resistance as a resistance R 1 between the signal source PAAf and the switch 51

Das Potential am nichtinvertierenden Ausgang 43 nimmt die Polarität des Potentials am ersten Eingang 41The potential at the non-inverting output 43 adopts the polarity of the potential at the first input 41

an, das Potential am invertierenden Ausgang 44 weist dann entgegengesetzte Polarität auf. Während der Schalter 51 noch geschlossen ist, werden die Polaritäten dieser Potentiale mit der Rückflanke des Impulses 63 am Takteingang Tin das /^-Flip-Flop 51 eingespeichert undals binäre Eins oder Null an seinen Ausgängen Qund Q dargestellt. Die Abhängigkeit der Potentiale an den beiden Ausgängen Q und Q des /K-Flip-Flops von den Polaritäten der Spannungen an seinen Eingängen / und K ist in der Wahrheitstabelle ι ο der F i g. 3 dargestellt, soweit dies für das Verständnis der Schaltung erforderlich ist. Die Potentiale an den Ausgängen ändern sich nur beim Auftreten eines Taktimpulses am Takteingang Γ entsprechend den zu diesem Zeitpunkt an den /- und K- Eingängen vorhandc nen Potentialen. Das Potential am Ausgang ζ) bestimmt die Stellung des Schalters 52 so, daß die Gegenspannung u 5 die der Polarität der Spannung u 2 entgegengesetzte Polarität hat. Mit dem Ende des Impulses b 9 wird der Schalter 51 wieder geöffnet, außerdem wird dadurch die Und-Schaltung SS für die Zählimpulse des Pulsgenerators 1 durchlässig, sofern an einer der beiden Und-Schaltungen 52 und S3 die Und-Bedingung erfüllt ist Dies ist der Fall, solange sich die Polaritäten an den Differenzverstärkerausgängen 43 und 44 nach dem Ende des Impulses b 9 nicht geändert haben. Während dieser Zeit erfüllt, je nach Polarität der zu kodierenden Spannung υ 1, entweder der Ausgang der Und-Schaltung 52 oder derjenige der Und-Schaltung 53 die Oder-Bedingung der Oder-Schaltung 54.on, the potential at the inverting output 44 then has opposite polarity. While the switch 51 is still closed, the polarities of these potentials are stored in the / ^ flip-flop 51 with the trailing edge of the pulse 63 at the clock input Tin and displayed as a binary one or zero at its Q and Q outputs. The dependence of the potentials at the two outputs Q and Q of the / K flip-flop on the polarities of the voltages at its inputs / and K is shown in the truth table ι ο of FIG. 3, as far as this is necessary for an understanding of the circuit. The potentials at the outputs only change when a clock pulse occurs at the clock input Γ in accordance with the potentials available at the / and K inputs at that time. The potential at the output ζ) determines the position of the switch 52 so that the counter voltage u 5 has the polarity opposite to the polarity of the voltage u 2. At the end of the pulse b 9, the switch 51 is opened again, and this also makes the AND circuit SS permeable to the counting pulses of the pulse generator 1, provided that the AND condition is met at one of the two AND circuits 52 and S3 Case as long as the polarities at the differential amplifier outputs 43 and 44 have not changed after the end of the pulse b 9. During this time, depending on the polarity of the voltage υ 1 to be coded, either the output of the AND circuit 52 or that of the AND circuit 53 fulfills the OR condition of the OR circuit 54.

Die Zählimpulse werden nun über die Und-Schaltung 55 dem zuvor durch den Impuls bZ gelöschten Binärzähler 6 zugeleitrt. Gleichzeitig beginnt der Ladungsausgleich am Kodierkondensator C und die Eingangsspannung i/2 des Differenzverstärkers, die ursprünglich gleich der Amplitude des von der Signalquelle PAM abgegebenen Abtastwertes war, strebt mit einer durch den Widerstand R 2 und den Kodierkondensator C bestimmten Zeitkonstanten exponentiell auf die entgegengesetzt gepolte Gegenspannung υ 5 zu. Sobald sie auf einen Wert abgesunken ist, der wesentlich unterhalb der ersten Quantisierungsstufe, d.h. sehr nahe bei Null, liegt, kommt der Differenzverstärker in den verstärkenden Bereich. Infolge der nun über den Kodierkondensator C einsetzenden Mitkopplung klappt er schnell in den entgegengesetzten Begrenzungszustand um, worauf die Potentiale an seinen Ausgängen 43 und 44 die Polarität wechseln.The counting pulses are now fed via the AND circuit 55 to the binary counter 6 which was previously cleared by the pulse bZ. At the same time, the charge equalization begins on the coding capacitor C and the input voltage i / 2 of the differential amplifier, which was originally equal to the amplitude of the sample output by the signal source PAM , strives exponentially to the opposite polarity with a time constant determined by the resistor R 2 and the coding capacitor C υ 5 to. As soon as it has dropped to a value which is significantly below the first quantization level, ie very close to zero, the differential amplifier enters the amplifying range. As a result of the positive feedback that now begins via the coding capacitor C , it quickly flips into the opposite limiting state, whereupon the potentials at its outputs 43 and 44 change polarity.

Damit ist die Und-Bedingung weder an der so Und-Schaltung 52 noch an der Und-Schaltung 53 erfüllt, und die Torschaltung 55 wird durch den Ausgang der Oder-Schaltung 54 augenblicklich gesperrt Es können keine weiteren Impulse in den Zähler einlaufen, und der Zählvorgang ist beendetSo the AND-condition is neither in the so AND circuit 52 still fulfilled at AND circuit 53, and the gate circuit 55 is instantly blocked by the output of the OR circuit 54. It can no further pulses enter the meter, and the Counting is finished

Bei der erfindungsgemäßen Schaltungsanordnung ist auf einfache Weise sichergestellt, daß bei verschwindend kleinen und gestörten sehr kleinen Abtastwerten die Torschaltung 55 stets gesperrt ist und der Zählvorgang nicht beginnen kann. Nach dem öffnen des w Schalters 51 ist nämlich die Und-Bedingung an einer der beiden Und-Schaltungen 52 und 53 nur dann erfüllt, wenn die Polaritäten der Potentiale an den Differenzverstärkerausgängen 43 und 44 vor und nach dem Einsetzen des Ausgleichsvorgangs gleich sind.In the circuit arrangement according to the invention it is ensured in a simple manner that when disappearing small and disturbed very small samples the gate circuit 55 is always blocked and the Counting cannot start. After opening the w Switch 51 is namely the AND condition on one of the two AND circuits 52 and 53 only then fulfilled if the polarities of the potentials at the differential amplifier outputs 43 and 44 are the same before and after the start of the equalization process.

Nach dem Ende des Zählvorgangs steht im Binärzähler 6 als Zahlergebnis der dem Betrag des Abtastwertes entsprechende Teil des Kodewortes. Der Impuls 61 bewirkt, daß dieses Zählergebnis mit der Übernahmeschaltung 7 in den Parallelserienwandler 8 übernommen wird. Das Vorzeichen bleibt bis zum nächsten Schließen des Schalters 51 im Flip-Flop 51 gespeichert. Verwendet man den symmetrischen Binärkode, so wird, gesteuert durch die folgenden Impulse ft 2 bis b 7, aus dem Parallelserienwandler 8 der dem Betrag entsprechende Serienkode ausgelesen. Der das Vorzeichen kennzeichnende Impuls wird diesem Teil des Kodewortes mit Hilfe des Impulses b 1 über die Und-Schaitung S und die Oder-Schaltung 10 als Anfangsimpuls vorangesetzt. After the end of the counting process, the binary counter 6 contains the part of the code word corresponding to the amount of the sample as the result of the count. The pulse 61 has the effect that this counting result is transferred to the parallel serial converter 8 with the transfer circuit 7. The sign remains stored in the flip-flop 51 until the switch 51 is closed again. If the symmetrical binary code is used, the serial code corresponding to the amount is read out from the parallel serial converter 8 , controlled by the following pulses ft 2 to b 7. The pulse characterizing the sign is prefixed to this part of the code word with the aid of the pulse b 1 via the AND circuit S and the OR circuit 10 as an initial pulse.

Der aus dem Innenwiderstand der Signalquelle und dem Durchlaßwiderstand des Schalters 51 resultierende Widerstand - in F i g. 1 als Widerstand R1 eingezeichnet — bewirkt, daß zum Abtastwert ein gewisser Bruchteil der Gegenspannung υ 5 hinzuaddiert wird. Die Spannung υ 2 am Eingang des Differenzverstärkers unterscheidet sich deshalb etwas vom Abtastwert u 1. Dieser geringfügige Fehler wird bei besonders hohen Anforderungen an die Kodiergenauigkeit dadurch vermieden, daß der Widerstand R1 durch geeignete Maßnahmen verschwindend klein gemacht wird. In diesem Fall können aber beim Schließen des Schalters 51 infolge parasitärer Induktivitäten eventuell Schwingungen entstehen. Diese werden dadurch wirksam gedämpft daß gemäß einer Weiterbildung der Erfindung die Zuleitung vom Schalter 51 statt direkt an den ersten Eingang 41 des Differenzverstärkers an eine Anzapfung des Widerstandes R 2 zwischen dem ersten Eingang 41 und der Gegenspannungsquelle geführt ist Die Höhe des Abtastwertes nach dem Ende des Ladevorgangs wird dadurch nicht beeinflußt Eine weitere Verbesserung wird zusätzlich dadurch erreicht, daß zu dem Schalter 51 eine kleine Induktivität in Reihe geschaltet und der so gebildete Serienschwingkreis aus dem Teilwiderstand zwischen der Anzapfung und dem ersten Eingang 41, dem Kodierkondensator C und dieser Induktivität so bemessen wird, daß sich der aperiodische Grenzfall ergibt Durch diese Maßnahme wird das Laden des Kodierkondensators Cbeschleunigt und der Strom über den Schalter 51 begrenztThe resistance resulting from the internal resistance of the signal source and the forward resistance of the switch 51 - in FIG. 1 drawn in as resistor R 1 - causes a certain fraction of the counter voltage υ 5 to be added to the sampled value. The voltage υ 2 at the input of the differential amplifier therefore differs somewhat from the sampled value u 1. This slight error is avoided in the case of particularly high demands on the coding accuracy by making the resistor R 1 negligibly small by means of suitable measures. In this case, however, when the switch 51 is closed, oscillations may occur as a result of parasitic inductances. These are effectively attenuated that, according to a further development of the invention, the lead from switch 51 is led instead of directly to the first input 41 of the differential amplifier to a tap of the resistor R 2 between the first input 41 and the counter voltage source This does not affect the charging process. A further improvement is achieved in that a small inductance is connected in series with the switch 51 and the series resonant circuit formed in this way is dimensioned from the partial resistance between the tap and the first input 41, the coding capacitor C and this inductance That the aperiodic borderline case results. This measure accelerates the charging of the coding capacitor C and limits the current via the switch 51

Die beschriebene Ausführungsform der Erfindung erzeugt Kodeworte, die sich aus 7 Bit zur Kennzeichnung des Abtastwertes und einem Bit für eine zusätzliche Information zusammensetzen. Dementsprechend wird ein Zeitspalt von 8 aufeinanderfolgenden Impulsen des im Frequenzuntersetzer 2 abgeleiteten Pulses gebildet Die Zahl von 8 Bit pro Zeitspalt ist aber nicht zwingend. Bei einem Kodewort mit einer anderen Anzahl Bits wird ein Zeitspalt von einer entsprechenden Zahl dieser Impulse gebildetThe described embodiment of the invention generates code words consisting of 7 bits for identification of the sample and a bit for additional information. Accordingly a time gap of 8 consecutive pulses of the derived in the frequency divider 2 is Pulses formed The number of 8 bits per time gap is not mandatory. With one code word with another Number of bits, a time gap is formed by a corresponding number of these pulses

Das erfindungsgemäße Verfahren zeichnet sich aus durch besondere Einfachheit, gepaart mit einer sehr guten Sicherheit bei der Kodierung auch sehr kleiner Abtastwerte. Außerdem hat es den Vorteil, daß die Abtastwerte eine beliebige, auch unsymmetrische Häufigkeitsverteilung aufweisen können. Die Anordnung zur Durchführung des Verfahrens hat gegenüber den bekannten Anordnungen den Vorteil, daß sie sich unter weitgehender Verwendung handelsüblicher integrierter Schaltungen realisieren läßt, was eine große Einsparung von Bauelementen zur Folge hat Dies gilt insbesondere für die Art der Erkennung und Auswertung des Nulldurchgangs der Kondensatorspannung. Um sowohl Nulldurchgange von positiver zu negativer Polarität als auch solche von negativer zu positiver Polarität auszuwerten, ist nur ein einziger Niveaudetek-The method according to the invention is distinguished by its particular simplicity, coupled with a very high level of simplicity good security when coding even very small samples. It also has the advantage that the Samples can have any frequency distribution, including asymmetrical ones. The order to carry out the method has the advantage over the known arrangements that they with extensive use of commercially available integrated circuits can be realized what a large Saving of components has the consequence. This applies in particular to the type of detection and evaluation of the zero crossing of the capacitor voltage. To both zero crossings from positive to negative Evaluating polarity as well as those from negative to positive polarity is only a single level detector.

tor, nämlich der Differenzverstärker und kein zusätzlicher Gleichrichter erforderlich. Zusätzliche Einrichtungen zur Kodierung besonders kleiner Abtastwerte entfallen. Weiter wird durch die rückkoppelnde Wirkung des Kodierungskondensators Cam Differenzverstärker die Entscheidungszeil; auf ein Minimumtor, namely the differential amplifier and no additional rectifier required. Additional facilities there is no need for coding particularly small samples. It is continued by the feedback Effect of the coding capacitor Cam differential amplifier the decision line; to a minimum

1010

herabgesetzt, weil der Differenzverstärker mit der durch den Rückkopplungsweg gegebenen Schaltgeschwindigkeit und nicht mit der Änderungsgeschwindigkeit der Eingangsspannung sofort umklappt, wenn die Eingangsspannung in den empfindlichen Bereich kommt.reduced because the differential amplifier with the switching speed given by the feedback path and does not flip with the rate of change of the input voltage immediately when the Input voltage comes into the sensitive area.

For this purpose 2 sheets of drawings

Claims

Patent claims:

1. Method for converting a pulse amplitude modulated input signal of any polarity into a pin code modulated signal by means of a counting encoder with a non-linear quantization characteristic realized by the exponential discharge characteristic of a capacitor, in which the polarity of the sampled values of the input signal is determined and a counter voltage is generated with a polarity opposite to the polarity determined in each case and in which the coding capacitor charged to the sampling value of the input signal is recharged under the effect of this counter voltage and the time from the beginning of the recharging of the coding capacitor to the detection of the zero crossing of the coding capacitor voltage, which time corresponds to the sampling value of the input signal according to the non-linear characteristic that Determines the number of incoming pulses in the counter, the status of which is then taken over by a memory, according to main patent 12 80 305, thereby ge indicates that the pulse-amplitude-modulated input signal is fed to the first input (41) of a differential amplifier (DV) 2, which is sensitive only in a very small voltage range, via a switch (S 1) that is briefly closed for the duration of a sample, and the differential amplifier (DV) with the coding capacitor (C) is also coupled and that the polarities of the output voltages of the differential amplifier (DV) are stored within the closing time of the switch (Sl) and that when the switch is opened, the reversal of the charging of the coding capacitor begins and the polarities of the output voltages then set with the stored polarities are compared, with counting pulses entering a counter from the opening of the switch to the change in polarities of the output voltages.

2. Circuit arrangement for performing the method according to claim I, characterized in that the first input (41) of the differential amplifier (DV) via the coding capacitor (C) with the output (43) which is non-inverting with respect to the first input (41), via a switch (S 1) connected to the signal source (PAM) and -jßerdem via a resistor (R 2) to a counter voltage source (Ug) with selectable polarity and its second input (42) is grounded, and that the non-inverting output (43) with the / Input and the inverting output (44) with the K input of a JK flip-flop (51) with an additional clock input (T) and the non-inverting output (43) of the differential amplifier (DV) and the <? Output of the JK Flip- flops (51) are connected to the inputs of a first AND circuit (52) and the inverting output (44) of the differential amplifier and the Q output of the JK flip-flops are connected to the inputs of a second AND circuit (53) , the outputs of the two AND circuits (52, 53) are connected to the inputs of an OR circuit (54) and the output of this OR circuit (54) is connected to a first input of a further AND circuit (55), the second of which The input is connected to the output of a counting pulse generator (1) and whose third input is a negative input and is connected to the feed line for the clock pulse that actuates the switch (S 1)

3. Circuit arrangement according to claim 2, characterized in that the signal source is connected via dun switch (51) with a tap of the resistor (R 2) arranged between the first input (41) of the differential amplifier (DV) and the counter voltage with selectable polarity

4. Circuit arrangement according to claim 2, characterized in that the resistor (R 2) between the counter voltage source and the first input (41) of the differential amplifier is large compared to the sum of the switch forward resistance and the internal resistance of the signal source.

5. Circuit arrangement according to claim 2, characterized in that an inductance is switched on in series with the switch (S 1), which is dimensioned so that the arrangement of this inductance, the coding capacitor (C) and the partial resistance between the switch ( Sl) and the first input (41) results in the aperiodic borderline case.