DE1774338A1

DE1774338A1 - Computer system

Info

Publication number: DE1774338A1
Application number: DE19681774338
Authority: DE
Inventors: White Emery Albert; Harmon Sherril Allan; Hovey Ronald Sheldon
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1967-05-29
Filing date: 1968-05-28
Publication date: 1971-12-30
Also published as: JPS5631612B1; BE715773A; NL6807612A; FR1566127A; SE344375B; GB1220144A

Description

Dr.-Ing.WiiiielmBsiclielDr.-Ing.WiiiielmBsicliel Fiankfuii/Main-1Fiankfuii / Main-1 Parkairaße 13 554-3 1774338Parkaasse 13 554-3 1774338

ELECTEIC COmPaNY, Schenectady, N.Y. USAELECTEIC COmPaNY, Schenectady, N.Y. United States

RechenanlageComputer system

Die Erfindung betrifft eine Rechenanlage, bei der Informationswörter verwendet werden, die alle jeweils aus einer vorbestimmten Anzahl von Informations-Bytes (Linärzeichen), die jeweils wiederum aus mehreren Binärziffern gebildet sind, bestehen und die einen Speicher mit mehreren Speicherplätzen, deren Kapazität jeweils zur Speicherung eines Informationswortes ausreicht, und mindestens eine periphere Vorrichtung zur Aufnahme von Informations-Bytes aus dem oder zur Übertragung von Informations-Bytes in den Speicher enthält·The invention relates to a computer system in which information words are used, each consisting of a predetermined number of information bytes (linear characters), which in turn are made up of several binary digits, and which have a memory with several storage locations, their capacity to store one word of information sufficient, and at least one peripheral device for receiving information bytes from the or for the transfer of information bytes into the memory

Die Erfindung befaßt sich mit der Steuerung der Übertragung von Informationen zwischen dem Speicher einer Rechenanlage und peripheren Vorrichtungen, wobei die übertragene Information kleiner als eine Wortlänge ist.The invention is concerned with controlling the transfer of information between the memory of a computer system and peripheral devices, wherein the information transmitted is less than a word length.

Bei digitalen Rechenanlagen sind die zu verarbeitenden Informationen gewöhnlich in binärer Form dargestellt und in Wörter unterteilt, die eine vorbestimmte Anzahl von Bits (Binärziffern) enthalten. So werden beispielsweise Wörter mit einer Länge von 24- oder 36 Bits verwendet. Wenn eine Gruppe dieser Bits, die entsprechend dem angelsächsischen Sprachgebrauch weiterhin Byte genannt wird und mit der Silbe eines Wortes vergleichbar ist (häufig auch als Binärzeichen bezeichnet), übertragen werden soll, ist die Steuerung dieser Übertragung bei bekannten Anlagen gewöhnlich programmiert.In the case of digital computing systems, the information to be processed is usually represented in binary form and broken down into words that contain a predetermined number of bits (Binary digits) included. For example, words become with a length of 24 or 36 bits is used. When a Group of these bits corresponding to the Anglo-Saxon In linguistic usage, it is still called a byte and is comparable to the syllable of a word (often also as a binary character is to be transferred, the control of this transfer is usually programmed in known systems.

Die Kompliziertheit der sich dadurch ergebenden Programme macht derartige Steuerungen sowohl hinsichtlich der zurThe complexity of the resulting programs makes such controls both in terms of the

109853/U8A109853 / U8A

Ausführung erforderlichen Zeit als auch hinsichtlich des zur Programmspeicherung erforderlichen Speicherraums kostspielig. Dementsprechend will man die Steuerung der zahlreichen Bytes der zwischen dem Speicher und einer peripheren Vorrichtung übertragenen Wörter vereinfachen.The time required to perform, as well as the amount of memory required to store the program, are costly. Accordingly, one wants to control the numerous bytes between the memory and a peripheral one Simplify device transmitted words.

Bei bekannten Sechenanlagen wird die Ein- und Ausgabe bzw. Übertragung von Informationen zwischen Speicher und peripheren Vorrichtungen entweder vollständig programmgesteuert oder nur durch Steuerwörter gesteuert, die jeder peripheren Vorrichtung zugeordnet sind. Man will nun aber die Flexibilität des Eingabe- und AusgabeSteuerwerks in einer Rechenanlage steigern. Dementsprechend ist das Eingabe/Ausgabe-Steuerwerk nach der Erfindung derart ausgebildet, daß die Übertragung von Informationen zwischen dem Speicher und peripheren Vorrichtungen durch das Programm oder durch Steuerwörter gesteuert werden kann.In known sixe systems, the input and output or transmission of information between memory and peripheral devices is either completely program-controlled or controlled only by control words assigned to each peripheral device. But now you want flexibility of the input and output control unit in a computer system increase. Accordingly, the input / output control unit according to the invention is designed such that the Transfer of information between the memory and peripheral devices by the program or by Control words can be controlled.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung zum Steuern der Übertragung von Daten und der Anzahl der Bytes_y die in jedem Wort vorhanden sind, das zwischen dem Speicher und einer Informationsabgabe- und Aufnahmevorrichtung in einer Rechenanlage übertragen wird, zu schaffen.The invention is therefore based on the object of creating a device for controlling the transmission of data and the number of bytes _y present in each word that is transmitted between the memory and an information output and recording device in a computer system.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Rechenanlage Steuermittel zur wählbaren Kennzeichnung der Anzahl von Informations-Bytes in jedem Informationswort und damit der Anzahl der binären Ziffern in jedem Informations-Byte, die zwischen dem Speicher und der peripheren Vorrichtung übertragen werden sollen, und eine übertragungsvorrichtung enthält, die auf die Steuermittel anspricht und aufeinanderfolgende Informations-Byte zwischen dem Speicher und der peripheren Vorrichtung überträgt, und daß eine Prüfvorrichtung in den Steuermitteln enthalten ist und auf die Übertragungsvorrichtung derart anspricht, daß sie anzeigt, wann ein Informations-Byte oder ein vollständiges Wort zwischen dem Speicher und der peripheren VorrichtungAccording to the invention, this object is achieved in that the computer system has control means for selectable identification the number of information bytes in each information word and thus the number of binary digits in each byte of information between the memory and the peripheral Device to be transmitted, and a transmission device responsive to the control means and successive bytes of information between the memory and the peripheral device, and that a test device is included in the control means and on responds to the transmission device to indicate when a byte of information or a complete Word between the memory and the peripheral device

109853/U84109853 / U84

übertragen ist.is transferred.

Das heißt, es sind Steuerwörter vorgesehen, die jeweils einem Eingangs- oder einem Ausgangskanal zugeordnet sind und in vorbestimmten Plätzen des Speichers gespeichert sind oder werden. Das einem Kanal zugeordnete Steuerwort wird in Abhängigkeit davon, ob der von dem Kanal geforderten Programmunterbrechung Priorität gewährt ist oder nicht, aus dem Speicher des Rechen- und Steuerwerks der Rechenanlage geholt. Dieses Steuerwort ist in Felder unterteilt, deren Informationsinhalt die Übertragung von Bytes (d.h. von Teilen der gesamten Datenwörter) zwischen Speicher und peripherer Vorrichtung, die an den Kanal angeschlossen ist, steuert.That is, there are control words provided, each are assigned to an input or an output channel and are stored in predetermined locations in the memory or will. The control word assigned to a channel is dependent on whether the program interruption requested by the channel Priority is granted or not, fetched from the memory of the computer and control unit of the computer system. This control word is divided into fields, the information content of which requires the transfer of bytes (i.e. parts of the entire data words) between memory and peripheral device connected to the channel.

Jedes Steuerwort enthält ein P-FeId, das die Anzahl der Bytes 1, 2, 3 oder 4, in jedem zu übertragenen Wort bestimmt, und ein C-FeId, das die Anzahl der übrigen noch vor Beendigung der Übertragung des gesamten Steuerwortes zu übertragenden Bytes bestimmt, und ferner ein N-FeId, das die Anzahl der unter der Leitung des Steuerwortes zu übertragenden Wörter bestimmt, und schließlich ein Y-FeId, das die Adresse des Speicherplatzes in den oder aus dem übertragen werden soll, bestimmt. »Venn es sich um Wörter mit fest vorgegebener Länge handelt, was bei dieser Anlage der Fall ist, bestimmt das P-FeId indirekt die Anzahl der binären Ziffern in jedem Byte.Each control word contains a P field that shows the number of bytes 1, 2, 3 or 4, determined in each word to be transmitted, and a C field, which shows the number of the remaining to be transmitted before the transmission of the entire control word is completed Bytes determines, and also an N field, which the number of words to be transmitted under the direction of the control word determined, and finally a Y field, which the address of the memory location is to be transferred to or from, certainly. “If the words are of a fixed length, which is the case with this system, definitely the P field indirectly indicates the number of binary digits in each byte.

Nach Übertragung des Steuerwortes ins Rechen- und Steuerwerk werden die N-, Y- und C-Felder in der erforderlichen tfeise inkremental so erhöht, daß das Steuerwort in der Lage ist, die Übertragung aufeinanderfolgender Informations-Bytes zwischen dem aufgerufenen Speicherplatz und der peripheren Vorrichtung zu steuern. Wenn der Inhalt des C-Feldes anzeigt, daß das letzte Byte eines Wortes übertragen wird, wird der Inhalt des P-Feldes ins C-FeId übertragen, um die Übertragung der Informations-Bytes des nächsten PortesAfter the control word has been transferred to the arithmetic and control unit, the N, Y and C fields are in the required In some cases incrementally increased so that the control word is able to transmit successive information bytes between the accessed memory location and the peripheral device. If the content of the C field indicates that the last byte of a word is being transferred, the content of the P field is transferred to the C field in order to save the Transmission of the information bytes of the next port

109853/ U84109853 / U84

vorzubereiten, und das Steuerwort wird dann wieder im Speicherplatz abgespeichert. Der Inhalt des vom Y-FeId des Steuerwortes aufgerufenen Speicherplatzes wird in ein Register (das B-Register) des Rechen- und Steuerwerks übertragen und, wenn das P-FeId 2, 3 oder 4 Bytes pro Wort anzeigt, in diesem Register zirkulär um die der Byte-Länge entsprechende Anzahl der Bitstellen nach links verschoben, um den Inhalt des B-Registers für die Datenübertragung richtig zu positionieren. Die Verschiebung wird von einem Zähler gesteuert, dessen Anfangszahl der Anzahl der vom P-FeId des Steuerwortes bestimmten Bytes pro Wort entspricht. Die Übertragung der Information zwischen dem B-Register und der peripheren Vorrichtung wird ausgeführt und der Inhalt des B-Registers wieder im richtigen Speicherplatz abgespeichert. to prepare, and the control word is then stored again in the memory location. The content of the Y field of the The memory location called up by the control word is transferred to a register (the B register) of the arithmetic and control unit and, if the P field shows 2, 3 or 4 bytes per word, in this register circularly shifted to the left by the number of bit positions corresponding to the byte length, to correctly position the content of the B register for data transfer. The shift is made by one Counter controlled, the starting number of which corresponds to the number of bytes per word determined by the P field of the control word. The transfer of information between the B register and the peripheral device is carried out and the content of the B register is saved again in the correct memory location.

Eine Diodenmatrix oder ein nur lesbarer Speicher mit gespeicherter Logik (bzw. Speicherlogik) ist an die Programmunterbrechungseinheit angeschlossen und erhält von der Programmunterbrechungseinheit die Adresse. Die Eingabelogik der Matrix ist derart ausgebildet, daß die Matrix in Abhängigkeit von der von der Programmunterbrechungseinheit abgegebenen Adresse betätigt wird, die einem Unterbrechungsbefehl eines Übertragungskanals zugeordnet ist und den Speicherplatz des dem Kanal zugeordneten Steuerwortes bestimmt. Die Matrix erzeugt in Abhängigkeit von dieser Adresse mehrere Ausgangssignale, die a) den peripheren Kanal, b) die Vorrichtung, mit der die Informationsübertragung während der Programmunterbrechung ausgeführt werden soll, c) die Übertragungsrichtung, d.h. in den oder aus dem Speicher, und d) die Art der Ubertragungsoperation (d.h. unter der Leitung gesonderter Befehle, Unterprogramm oder eines Steuerworts) bestimmen.A diode matrix or a read-only memory with stored Logic (or memory logic) is connected to the program interruption unit and received from the program interruption unit the address. The input logic of the matrix is designed in such a way that the matrix is dependent is actuated by the address issued by the program interruption unit, which is an interrupt command of a transmission channel is assigned and determines the memory location of the control word assigned to the channel. Depending on this address, the matrix generates several output signals, a) the peripheral channel, b) the Device with which the information transfer is to be carried out during the program interruption, c) the Direction of transfer, i.e. to or from memory, and d) the type of transfer operation (i.e., under line separate commands, subroutines or a control word).

Anhand der beiliegenden Zeichnungen wird nun ein Aueführungsbeispiel der Erfindung näher beschrieben, wobei alle aus derWith the help of the accompanying drawings, an exemplary embodiment is now shown the invention described in more detail, all from the

109 8 537148 4109 8 537148 4

Beschreibung und den Abbildungen hervorgehenden Einzelheiten zur Lösung der Aufgabe beitragen können und mit dem Willen zur Patentierung in die Anmeldung aufgenommen wurden.Description and the details shown in the illustrations can contribute to the solution of the problem and were included in the application with the will to be patented.

Fig. 1 ist ein Blockschaltbild der Informationsspeicher-Vorrichtungen, der Informations- und Steuersignal-Übertragungswege zwischen diesen Vorrichtungen und der größeren Steuervorrichtungen der Rechenanlage«Fig. 1 is a block diagram of the information storage devices; the information and control signal transmission paths between these devices and the larger one Control devices of the computer system «

Fig. 2 ist eine symbolische Darstellung des Aufbaus eines Steuerwortes.Fig. 2 is a symbolic representation of the structure of a control word.

Fig. 3 ist ein Blockschaltbild der primären Informationsspeicher- und Steuervorrichtungen der Anlage nach Fig. 1, die bei den Operationen "Transfer into Memory" (TIM), d.h. Übertragung in den Speicher, oder einer Operation "Transfer out of Memory"(TOM), d.h. Übertragung aus dem Speicher verwendet wird, und der Informations- und Steuersignal-Übertragungewege zwischen diesen Vorrichtungen.Fig. 3 is a block diagram of the primary information storage and control devices of the system according to Fig. 1, which are used in the operations "Transfer into Memory" (TIM), i. Transfer to memory, or a transfer out of memory (TOM) operation, i.e. transfer from memory is used and the information and control signal transmission paths between these devices.

Fig. 4 ist ein Blockschaltbild der Einzelheiten der Matrix der Rechenanlage.Figure 4 is a block diagram of the details of the matrix the computer system.

Die Fig. 5, 6 und 7 sind Blockschaltbilder des Übertragungsteuerwerke der Eechenanlage nach Fig. 1.Figures 5, 6 and 7 are block diagrams of the transmission control unit the Eechenanlage according to Fig. 1.

Fig. 1 zeigt schematisch eine typische Rechenanlage, die zur Steuerung oder Überwachung eines Prozesses dient. Die größeren Einheiten der Bechenanlage sind ein Rechen- und Steuerwerk 10, ein Speicher 11 mit einem Speicher-Multiplexer 12 und einer Magnetkernspeichereinheit 15» ein Hauptspeicher 14, der einen Platten- oder Trommelspeicher enthält, eine automatische Programmunterbrechungseinheit 15» ein Eingabe/Ausgabe-Expander 18, ein peripherer Eingabe/Ausgabe-Zwischenspeicher 16, an den die peripheren Vorrichtungen angeschlossen werden können, z.B. ein Band- oder Kartenlocher und ein Band- oder Karten-1 shows schematically a typical computer system which is used to control or monitor a process. The bigger ones Units of the bucket system are a computing and control unit 10, a memory 11 with a memory multiplexer 12 and a Magnetic core storage unit 15 »a main memory 14, the a disk or drum memory, an automatic program interruption unit 15 »an input / output expander 18, a peripheral input / output buffer 16 to which the peripheral devices can be connected, e.g. a tape or card punch and a tape or card punch

109853/U84109853 / U84

leser. Ein peripheres Steuerwerk 23 kann ebenfalls an den Speicher-Multiplexer 12 angeschlossen sein, wobei andere periphere Vorrichtungen über das periphere Steuerwerk 23 mit dem Speicher 11 Informationen austauschen. Bei diesen peripheren Vorrichtungen kann es sich beispielsweise um Datenübertragungsverbindungsglieder, Schnelldrucker, Lochkartenleser, Kartenlocher, Magnetbandeinheiten oder Plattenspeicher handeln. Die Linien, die die verschiedenen in Fig. 1 gezeigten Einheiten miteinander verbinden, stellen symbolisch die Informations- und Steuersignalübertragungewege in der Rechenanlage dar.reader. A peripheral control unit 23 can also be connected to the Memory multiplexer 12 be connected, with other peripheral devices via the peripheral control unit 23 with the memory 11 exchange information. These peripheral devices can be, for example, data transmission links, High-speed printer, punch card reader, card punch, magnetic tape units or disk storage Act. The lines which connect the various units shown in FIG. 1 with one another represent symbolically represent the information and control signal transmission paths in the computer system.

Die Rechenanlage spricht auf mehrere verschiedene Befehle an, die in einer zur Ausführung bestimmter Prozesseteuer- und/oder Überwachungsfunktiqnen erforderlichen Reihenfolge zugeführt werden. Die Magnetkernspeichereinheit 13 des Speichere 11 speichert Datenwörter, die verarbeitet werden sollen, Datenwörter, die das Ergebnis einer Verarbeitung darstellen, Datenwörter, die Prozessparameter und andere Prozessinformationen darstellen, Befehlswörter und Hilfswörter zur Adressierung und Steuerung. Der Speicher-Multiplexer 12 enthält eine Steuerschaltung, die die Informationsübertragung zwischen der Magnetkernspeichereinheit 13 und dem Rechen- und Steuerwerk 10, dem Hauptspeicher 14 und dem peripheren Steuerwerk 23 steuert.The computer system responds to a number of different commands that are included in a process control and / or Monitoring functions supplied to the required sequence will. The magnetic core storage unit 13 of the memory 11 stores data words to be processed, data words, which represent the result of a processing, data words, the process parameters and other process information represent, command words and auxiliary words for addressing and control. The memory multiplexer 12 includes a control circuit that controls the transfer of information between the magnetic core storage unit 13 and the computing and Control unit 10, the main memory 14 and the peripheral Control unit 23 controls.

Das Rechen- und Steuerwerk 10 steuert die Reihenfolge der zur Ausführung von Befehlen erforderlichen Operationen in der Rechenanlage, führt binäre Rechenoperationen aus und dient als Übertragungsweg zur Übertragung von Informationen zwischen dem Speicher 11 und dem peripheren Eingabe/Auegabe-Zwischenspeicher 16 und dem Eingabe/Ausgabe-Expander 18. Das Rechen- und Steuerwerk 10 enthält die "logischen" Elemente, die zur Ansteuerung des Speichere 11 und zur Ausführung aller Operationen bei der Durchführung von Befehlen erforderlich sind. Das Rechen- und Steuerwerk 10 tritt mit dem Speicher 11The arithmetic and control unit 10 controls the sequence of the operations required to execute commands in the Computer system, carries out binary arithmetic operations and serves as a transmission path for the transmission of information between the memory 11 and the peripheral input / output buffer 16 and the input / output expander 18. The Computing and control unit 10 contains the "logical" elements required to control the memory 11 and to execute all of them Operations are required when executing commands. The arithmetic and control unit 10 joins the memory 11

109853/U8A109853 / U8A

in Verbindung, um Befehlswörter, Hilfswörter, Datenwörter, mit denen Operationen ausgeführt werden sollen, auszuspeichern und um Datenwörter, mit denen Operationen ausgeführt sind, zu speichern, um Prozessparameter und andere Prozessinformationen darstellende Datenwörter aus- oder einzuspeichern und um Steuersignale auszulesen, mit denen der zeitliche Ablauf der Vorgänge im Rechen- und Steuerwerk 10 mit den Operationen im Speicher 11 synchronisiert wird.in connection to command words, auxiliary words, data words, with which operations are to be carried out and to store data words on which operations are performed, process parameters and other process information to save or save representational data words and to read out control signals with which the time sequence the processes in the computing and control unit 10 is synchronized with the operations in the memory 11.

Der periphere Eingabe/Ausgabe-Zwischenspeicher 16 tritt mit dem Rechen- und Steuerwerk 10 über den Eingabe/Ausgabe-Expander 18 in Verbindung und dient als Datenzvvischenspeicher, übertrager and Sequenzer für die peripheren Vorrichtungen 17. Der periphere Eingabe/Ausgabe-Zwischenspeicher 16 enthält mehrere Kanäle, von denen jeder mit einer der peripheren Vorrichtung 17 verbunden ist, um die Datenübertragungen zwischen dem Speicher 11 und dieser Vorrichtung zu bewirken. Mehrere periphere Eingabe/Ausgabe-Zwischenspeicher können vorgesehen sein, um mit dem Rechen- und Steuerwerk 10 über den Eingabe/Ausgabe-Expander 18 in Verbindung zu treten, wenn die Anforderungen einer peripheren Vorrichtung bei einer speziellen Anlage die Kapazität eines einzigen peripheren Eingabe/ Ausgäbe-Zwischenspeiehers überschreiten.The peripheral input / output buffer 16 enters with the arithmetic and control unit 10 via the input / output expander 18 in connection and serves as a data intermediate memory, transmitter and sequencer for the peripheral devices 17. The peripheral input / output buffer 16 contains a plurality of channels, each with one of the peripheral Device 17 is connected to effect the data transfers between the memory 11 and this device. A plurality of peripheral input / output buffers can be provided in order to communicate with the arithmetic and control unit 10 via the Input / output expander 18 to connect when the needs of a peripheral device at a particular System exceed the capacity of a single peripheral input / output buffer.

Der Eingabe/Ausgabe-Expander 18 ist ein Informationsübertragungs- und Verbindungsglied zwischen dem Rechen- und Steuerwerk 10 und dem peripheren Eingabe/Ausgabe-Zwischenspeicher 16 und zwischen dem Rechen- und Steuerwerk 10 und den Eingabe- und Ausgabevorrichtungen, die an die gesteuerte und/oder überwachte Vorrichtung angeschlossen sind. Der Eingabe/Ausgabe-Expander 18 ist über eine Eingabe/Ausgabe-Mehrfachleitung 25 ans Rechen- und Steuerwerk 10 angeschlossen. Der Eingabe/Ausgabe-Expander 18 dient als Multiplexer für aus dem zu steuernden und zu überwachenden Prozess abgeleitete digitale und analoge Eingangssignale und als Multiplexer und Verstärker für an den Prozess abgegebene Signale.The input / output expander 18 is an information transmission and connection link between the computing and Control unit 10 and the peripheral input / output buffer 16 and between the arithmetic and control unit 10 and the input and output devices connected to the controlled and / or monitored device. The input / output expander 18 is connected to the arithmetic and control unit 10 via an input / output multiple line 25. The input / output expander 18 serves as a multiplexer for the process to be controlled and monitored digital and analog input signals and as multiplexers and amplifiers for signals sent to the process.

109853/U8A109853 / U8A

Die ihm zugeführten Eingangssignale können beim Schließsen von Kontakten, von Impulsgeneratoren oder von Meßvorrichtungen abgegeben sein. Der Eingabe/Ausgabe-Expander 18 überträgt Korrektur- oder Alarminformationen an den Prozess, um die Prozessteuerveränderlichen zu ändern oder um entsprechende Alarmvorrichtungen oder Alarmanzeigevorrichtungen zu betätigen. Für den Fall, daß die Anforderungen der Anlage die Kapazität eines einzigen Eingabe/Ausgabe-Expanders überschreiten, können mehrere Eingabe/Ausgabe-Expander ans Rechen- und Steuerwerk 10 angeschlossen werden. Das Rechen- und Steuerwerk 10 verwendet die im Speicher 11 gespeicherten Steuerinformationen, um zu entscheiden, ob Steuer- oder Alarmaktionen erforderlich sind, und liefert die erforderliche Steuer- oder Alarminformation an den Eingabe/Ausgabe-Expander 18. Der Eingabe/Ausgabe-Expander 18 bildet auch einen Übertragungskanal für Informationen zwischen dem Rechen- und Steuerwerk 10 und dem peripheren Eingabe/Ausgabe-Zwischenspeicher 16.The input signals fed to it can be used when closing from contacts, from pulse generators or from measuring devices. The input / output expander 18 transmits Correction or alarm information to the process in order to change the process control variables or to provide appropriate To operate alarm devices or alarm indicators. In the event that the requirements of the system the If the capacity of a single input / output expander is exceeded, several input / output expanders can be connected to the computing and Control unit 10 can be connected. The arithmetic and control unit 10 uses the control information stored in the memory 11, to decide whether control or alarm actions are required and provide the necessary control or Alarm information to the input / output expander 18. The input / output expander 18 also forms a transmission channel for information between the computing and control unit 10 and the peripheral input / output buffer 16.

Die automatische Programmunterbrechungseinheit 15 erfaßt und identifiziert vom peripheren Eingabe/Ausgabe-Zwischenspeicher 16 und peripheren Steuerwerk 23 abgegebene Programmunterbrechungssignale, die anzeigen, daß eine periphere Vorrichtung zur Datenübertragung bereit ist. Die automatische Programmunterbrechungseinheit 15 stellt auch Signale fest, die Zustandsänderungen im gesteuerten und/oder überwachten Prozess anzeigen. Bei Feststellung von Unterbrechungsbefehlssignalen bewirkt die Programmunterbrechungseinheit I5 die übertragung eines Portes in die Rechen- und Steuereinheit 10 aus desjenigen Speicherplatz, der durch diejenige Speicheradresse bestimmt ist, die von der Programmunterbrechungseinheit 15 abgegeben wird und dem Programmunterbrechungsbefehl mit der derzeit höchsten Priorität entspricht. Dieses Wort kann ein einziges Befehlswort oder das erste Befehlswort eines Unterprogramms oder ein Steuerwort zur Steuerung einer Informationsübertragung aus einer oder in eine periphere Vorrichtung sein.The automatic program interruption unit 15 detects and identifies program interruption signals issued by the peripheral input / output buffer 16 and peripheral control unit 23 which indicate that a peripheral device is ready for data transmission. The automatic program interruption unit 15 also detects signals which indicate changes in state in the controlled and / or monitored process. If interrupt command signals are detected, the program interrupt unit I5 causes the transfer of a port to the computing and control unit 10 from that memory location that is determined by the memory address that is issued by the program interrupt unit 15 and corresponds to the program interrupt command with the currently highest priority. This word can be a single command word or the first command word of a subroutine or a control word for controlling the transmission of information from or to a peripheral device.

109853/U84109853 / U84

Die Grundinformationseinheit "bei dieser Anlage ist ein tfort mit 24 Binärziffern. Den Binärziffern zwischen den Bits 23 und sind aufeinanderfolgende abnehmende Wertigkeiten zugeordnet.The basic information unit "in this system is a tfort with 24 binary digits. Successive decreasing weights are assigned to the binary digits between bits 23 and.

Drei Hauptkategorien von Wörtern werden in der Rechenanlage nach Fig. 1 verwendet. 1) Datenwörter, 2) Befehlswörter und 3) Hilfswörter zur Adressierung und Steuerung. Bei den Hilfswörtern handelt es sich um folgende Arten:Three main categories of words are used in the calculator according to Fig. 1 used. 1) data words, 2) command words and 3) auxiliary words for addressing and control. With the auxiliary words it concerns the following types:

a) Indexwörtera) Index words

b) Steuerwörter·b) Control words

Der Aufbau der Steuerwörter (b) ist in Fig. 2 gezeigt.The structure of the control words (b) is shown in FIG.

Bei der übertragung von Informationen zwischen dem Speicher und bestimmten peripheren Vorrichtungen sind die übertragenen binären Datenwörter wählbar in zwei Bytes ä 12 Bits, 3 Bytes a 8 Bits oder 4 Bytes a 6 Bits unterteilt.When transferring information between memory and certain peripheral devices, the transmitted binary data words are selectable in two bytes of 12 bits, 3 bytes of a 8 bits or 4 bytes divided into 6 bits.

Zur Vereinfachung kann ein Binärwort auch durch eine Folge von "Oktalziffern¹¹ kompakter dargestellt werden, wobei jede Oktalziffer drei benachbarte Binärziffern darstellt.For the sake of simplicity, a binary word can also be ^{represented more compactly by a sequence of "octal digits 11} , with each octal digit representing three adjacent binary digits.

Die Ausführung von Prozess- und Steueroperationen wird in der Bechenanlage von einer Folge von Befehlswörtern verschiedener Arten gesteuert, die in der Magnetkemspeichereinheit 13 gespeichert sind und eins nach dem anderen, ausgeführt werden. Die Reihenfolge, in der die Befehle ausgeführt werden, wird Programmfolge (oder P-Folge) genannt und von einem Zähler gesteuert. Der Operationscode (die Bits 23 - 18) eines Volloperanden-Befehlewortes bestimmt den auszuführenden Operationsoder Programmschritt. Das Operandenadre&eenfeld (die Bits 13-0) bestimmt die Adresse eines Speicherplatzes im Speicher 11, aus dem ein iort zur Verarbeitung ader Steuerung geholt werden soll oder in dem ein tfort während der Ausführung des Befehls gespeichert werden soll.The execution of process and control operations is carried out in the The cup system is controlled by a sequence of command words of various types that are stored in the magnetic core storage unit 13 and are executed one by one. The order in which the commands are executed is Called a program sequence (or P-sequence) and controlled by a counter. The operation code (bits 23-18) of a full operand command word determines the operation or program step to be executed. The operand address field (the bits 13-0) determines the address of a memory location in memory 11 from which an iort is fetched for processing by the controller or in which a tfort is to be saved during the execution of the command.

109853/1109853/1

Zur Einleitung von Unterprogrammen, die spezielle Funktionen ausführen, z.E. um anzuzeigen, ob eine Adresse eine Endadresse ist, oder ob eine Adresseninformation durch eine vorbestimmte Größe modifiziert werden soll, werden andere Befehlswörter verwenaet.To initiate subroutines that have special functions execute, e.g. to indicate whether an address is an end address or whether address information is given by a predetermined one If the size is to be modified, other command words are used.

Fig. 2 zeigt ein Steuerwort, das bei der Ausführung von Operationen zur Übertragung von Informationen aus einer peripheren Vorrichtung in den Speicher 11 (Übertragung in den Speicher, entsprechend dem englischen "Transfer into Memory" mit TIM abgekürzt) oder zur Übertragung von Informationen in eine periphere Vorrichtung aus dem Speicher 11 (Übertragung aus dem Speicher, entsprechend dem englischen "Transfer out of Memory" mit TOM abgekürzt) verwendet wird. Bas N-FeId (die Bits 23 - 13) des Steuerwortes bestimmt in Einer-Komplementform die Anzahl der zwischen der entsprechenden peripheren Vorrichtung und dem Speicher 11 zu übertragenden Wörter. Das N-FeId kann bis zu 63 Wörter vorgeben. Dae C-FeId (die i>its 1/ und 16) des Steuerwortes bestimmt in jedem Zeltpunkt die Anzahl der noch zwischen der peripheren Vorrichtung und dem Speicher 11 zu übertragenden Bytes, um die übertragung des laufenden Worts zu vollenden. Das C-FeId wird zu Beginn so eingestellt, daß es dem P-FeId gleicht. Das P-FeId (die Bits 15 und 14) bestimmt In Zweier-Komplementform die Anzahl der Bytes eins, zwei, drei oder vier - In jedem Wort, das zwischen der peripheren Vorrichtung und dem Speicher 11 übertragen wird.Fig. 2 shows a control word that is used when operations for the transfer of information from a peripheral device to the memory 11 (transfer to the memory, according to the English "Transfer into Memory" abbreviated with TIM) or for the transfer of information into a peripheral device from the memory 11 (transfer from the memory, corresponding to the English "transfer out of Memory "abbreviated with TOM) is used. Bas N-FeId (the Bits 23-13) of the control word determined in one's complement form the number of words to be transferred between the corresponding peripheral device and the memory 11. That N-FeId can specify up to 63 words. Dae C field (the i> its 1 / and 16) of the control word determines the Number of bytes still to be transmitted between the peripheral device and the memory 11 in order to enable the transmission of the to complete running word. The C-field is initially set in such a way that that it resembles the P field. The P field (bits 15 and 14) determines in two's complement form the number of bytes one, two, three or four - in each word between the peripheral device and the memory 11 is transferred.

Das Y-FeId (die Bits 13 - 0) des Steuerworteβ bestimmt zu Anfang die um 1 verminderte Anfangsadresse der Gruppe von Speicherplätzen, in die oder aus denen Daten übertragen werden sollen.The Y field (bits 13-0) of the control word determines the beginning the start address of the group of memory locations, reduced by 1, to or from which data is transferred should.

Die in der Anlage verwendeten fiegister sind aus Flipflope aufgebaut. In diesen Flipflops werden kurzzeitig eine Gruppe zusammengehöriger Binärziffern einer Daten- oder Steuerinformations gespeichert.The fiegisters used in the system are made from flip-flops. A group of related binary digits of data or control information are briefly stored in these flip-flops saved.

109853/1109853/1

Die für die Flipflops irgendeines .Registers verwendeten Bezugszeichen setzen sich aus einem für das Register verwendeten Kennzeichenbuchstaben und einer Zahl zusammen, die der Stellen-.-.erti^keit des darin gespeicherten Informationsbits entspricht. Das Flipflop A23 speichert also das vierundzwanzigste oder höchstwertige Bit, das im A-Eegister gespeichert ist, während das Flipflop BOO das niedrigstwertige Bit speichert, das im B-register gespeichert ist. Die in den einzelnen Flipflops eines Registers gespeicherten Bits werden normalerweise parallel von einem Register in ein anderes übertragen. Außerdem können die Bits auch zwischen einigen Registern seriell übertragen werden.The reference numerals used for the flip-flops of any register are composed of one used for the register Identifier letters and a number together, the digits -.-. Erti ^ ity of the information bits stored therein. So the flip-flop A23 stores the twenty-fourth or Most significant bit that is stored in the A register, while the flip-flop BOO stores the least significant bit that is stored in the B register is stored. The bits stored in the individual flip-flops of a register are normally stored in parallel by transferred from one register to another. In addition, the bits can also be transferred serially between some registers.

Der Speicher 11 der Rechenanlage ist in der Lage, bis zu 32 Wörter ä 24 Bits plus ein Paritätsbit zu speichern. Einige Speicherplätze sind für spezielle Zwecke reserviert, z.B. zur Bildung eines Hilfsrechenregisters (Q-Register), für Speicherschutzfehleransprechplatze, für Alarmfehlerplätze, Automatikprogrammunterbrechungssteuerwortspeicherplätze und ähnlichem.The memory 11 of the computer system is able to store up to 32 words of 24 bits plus one parity bit. Some Memory spaces are reserved for special purposes, e.g. to create an auxiliary arithmetic register (Q register), for memory protection error addresses, for alarm error locations, automatic program interruption control word storage locations and the like.

^peichervorrichtungen sind z.B. in dem Buch von CV.L. Smith, "Electronic Digital Computers", Kapitel 12, McGraw-Hill Company, Inc., New York, 1959 beschrieben. Um Informationen aus dem Speicher 11 zu holen, wird die entsprechende Adresse dem üpeicher-Ädressenregister 80 zugeführt. Nicht gezeigte Adressendekodierschal tungen und Abfrageverstärker bewirken die Übertragung des Inhalts des adressierten Speicherplatzes aus der Magnetkernspeichereinheit 13 ins Speicher-Datenregister 81 in an sich bekannter Weise, wobei das Datenwort dem Rechen- und Steuerwerk 10 zur Verfügung gestellt wird.Storage devices are described, for example, in the book by CV.L. Smith, "Electronic Digital Computers", Chapter 12, McGraw-Hill Company, Inc., New York, 1959. To get information from the memory 11, the corresponding address is the ü Speicher-Ädressenregister 80 supplied. Address decoder not shown lines and interrogation amplifiers effect the transmission the content of the addressed memory location from the magnetic core memory unit 13 into the memory data register 81 in in a manner known per se, the data word being made available to the arithmetic and control unit 10.

Beim Speichern eines Informationswortes in der Magnetkernspeichereinheit 13 wird das Informationswort über den Speicherlniultiplexer 12 aus dem Rechen- und Steuerwerk 10 ins Speicher-Datenregister 81 übertragen. Die Adresse des Speicherplatzes, in die'das Informationswort übertragen werden soll, ist im Speicher-Adressenregister 80 gespeichert. Nicht gezeigteWhen storing an information word in the magnetic core storage unit 13 becomes the information word via the memory multiplexer 12 is transferred from the arithmetic and control unit 10 into the memory data register 81. The address of the storage location, to which the information word is to be transferred is in Memory address register 80 stored. Not shown

109853/U8A109853 / U8A

Adressendekodiereinrichtungen und Sperrtreiberstufen des Speichers 11 bewirken die Übertragung des Inforaationewortes aus dem Speicher-Datenregister 81 in die Megnetkerne des adressierten Speicherplatzes der Megnetkernepeicheroinheit 13 in an sich bekannter Weise. ·Address decoders and lock driver stages of the Memory 11 cause the transmission of the information word from the memory data register 81 into the megnet kernels of the addressed memory location of the megnet core memory unit 13 in a manner known per se. ·

Das Speicher-Adressenregister 60 ist ein 15-Bit-Begteter, das einen Teil des Speichers 11 bildet, der eine. 15-Bit-i.dresse über den Speicher.-Multiplexer 12 erhält, die den Speicherplatz in der Magnetkernspeichereinheit 13 bestia&t, aue dem oder in den eine Information über das Speieher-Dateuregieter .81 übertragen werden soll. Das Speicher-Datenregieter 61 bildet ebenfalls einen Teil des Speichers 11 und lat ein 24-Bit-Begister zur Zwischenspeicherung eines Inforoationewortes, das während einer Speicherschreiboperation in der Hagnetkernspeichereinheit 13 gespeichert ist oder dad während einer Speicherleseoperation aus der Megnetkernspeichereinheit 13 geholt wird. Die Informationswörter werden über den Speicher-Multiplexer 12 aus dem Rechen- und Steuerwerk 10 ine Speicher-Datenregister 81 übertragen, während die in Speicher-Datenregister 81 während einer Speicherleeeoperation gespeicherten Informationswörter direkt in das Rechen- und Steuerwerk übertragen werden.The memory address register 60 is a 15-bit bit, the forms part of the memory 11, the one. 15-bit i.address via the Speicher.-Multiplexer 12 receives the storage space in the magnetic core storage unit 13 bestia & t, aue dem or in which information is to be transmitted via the storage file provider .81. The memory data register 61 forms also part of the memory 11 and lat a 24-bit master for the intermediate storage of an information word that during a memory write operation in the magnetic core memory unit 13 is saved or dad during a Memory read operation fetched from the megnet core memory unit 13 will. The information words are sent through the memory multiplexer 12 is transferred from the arithmetic and control unit 10 to a memory data register 81, while the memory data register 81 information words stored during a memory storage operation are transferred directly to the arithmetic and control unit will.

Während einer Speicherleseoperation gibt der Speicher 11 ein Signal MDEY ans Rechen- und Steuerwerk 10 ab, wenn die aus dem adressierten Speicherplatz geholte Information im Speicher-Datenregister 81 zur Verfügung steht· Ferner gibt der Speicher 11 ein Signal MRLB ans Rechen- und Steuerwerk 10 ab, wenn die Speicherlese- oder Speicherschreiboperation beendet ist. Die Signale MDRY und MRLS dienen zur Synchronisierung von Operationen des Rechen- und Steuerwerks 10 mit Operationen des Speichers 11.During a memory read operation, the memory 11 emits a signal MDEY to the arithmetic and control unit 10 if the The information fetched for the addressed memory location is available in the memory data register 81 · Furthermore, the Memory 11 sends a signal MRLB to arithmetic and control unit 10 when the memory read or memory write operation ends is. The signals MDRY and MRLS are used to synchronize operations of the arithmetic and control unit 10 with operations of memory 11.

Das Rechen- und Steuerwerk 10 steuert die Operation der Rechenanlage in Abhängigkeit von mehreren verschiedenen Befehlen, dieThe computing and control unit 10 controls the operation of the computing system depending on several different commands that

109853/U84109853 / U84

ihm vom Speicher 11 in der zur Ausführung spezieller Verarbeitungs- oder Steueroperationen erforderlichen Reihenfolge zugeführt werden. Die vom Rechen- und Steuerwerk 10 verarbeitete Information wird hauptsächlich aus dem Speicher 11 geholt. Diese Information wird gewöhnlich unter der Leitung des Rechen- und Steuerwerks 10 in den oder aus dem Speicher 11 übertragen.i hm are supplied from memory 11 in the order necessary to carry out special processing or control operations. The information processed by the arithmetic and control unit 10 is mainly fetched from the memory 11. This information is usually transferred to or from the memory 11 under the direction of the arithmetic and control unit 10.

Das Rechen- und Steuerwerk 10 (Fig. 1) enthält die folgenden Elemente, von denen nicht allein der erfindungsgemäßen Einrichtung verwendet werden, so daß sie nur kurz beschrieben werden, um das Verständnis der Anlage zu erleichtern: Ein B-Register 100, ein I-Register 101, ein A-Register 102, ein P-Register 103, ein V-Register 104, ein L-Register 105 und einen J-Zähler 106 sowie ein Paralleladdierwerk 110, ein Taktsteuerwerk 111, ein Operationssteuerwerk 112 und Steuersignalquellenflipflops 113. Die Übertragung von Informationen zwischen den Elementen der Anlage erfolgt parallel.The arithmetic and control unit 10 (FIG. 1) contains the following elements, of which not only the device according to the invention used so that they are only briefly described to facilitate understanding of the system: A B register 100, an I register 101, an A register 102, a P register 103, a V register 104, an L register 105 and a J counter 106 as well as a parallel adder 110, a clock control unit 111, an operation control unit 112 and control signal source flip-flops 113. The transfer of information between the elements of the system takes place in parallel.

Das B-ßegister 100 ist ein 24-Bit-Register mit Flipflops B23 BOO. Das B-Register 100 speichert alle Befehle und Datenwörter, die in den oder aus dem Speicher 11 übertragen werden. .während der Übertragung eines Befehlswortes aus dem Speicher 11 ins Rechen- und Steuerwerk 10, werden der Operationscode, Indexbits und ein Relativadressierungsbit des Befehlswortes parallel aus dem B-Register 100 ins I-Register 101 übertragen, während das xidressenfeld des Befehlswortes parallel aus dem B-Register 100 ins Paralleladdierwerk 110 übertragen wird. Der Gesamtinhalt des B-Registers 100 kann ebenfalls parallel ins Paralleladdierwerk 110 übertragen werden. Bei der Übertragung von Informationen aus dem Rechen- und Steuerwerk 10 in den Speicher 11 wird das im B-Register 100 gespeicherte Informationswort parallel in den Speicher-Multiplexer 12 übertragen. Die Informationen werden also parallel aus dem B-Reerister 100 in den Speicher-liultiplexer 12, das I-Register 101 und das Parallelada ierwerk 110 übertragen.The B register 100 is a 24-bit register with flip-flops B23 BOO. The B register 100 stores all commands and data words which are transferred to or from the memory 11. .while the transmission of a command word from the memory 11 into the arithmetic and control unit 10, the operation code, index bits and a relative addressing bit of the command word is transferred in parallel from the B register 100 to the I register 101, while the xidressenfeld of the command word parallel from the B register 100 is transferred to the parallel adder 110. The total content of the B register 100 can also be transferred in parallel to the parallel adder 110. When transferring information The information word stored in the B register 100 is transferred from the arithmetic and control unit 10 to the memory 11 transmitted in parallel into the memory multiplexer 12. The information are thus parallel from the B register 100 into the memory liultiplexer 12, the I register 101 and the parallelada ierwerk 110 transferred.

109853/U84109853 / U84

Das B-Register 100 ist in der Lage, den Inhalt des Speicher-Datenregisters 31 und der Ausgangssignale des Paralleladdierwerks 110 durch ParalIe!übertragung aufzunehmen, und das B-RegisterThe B register 100 is able to store the contents of the memory data register 31 and the output signals of the parallel adder 110 by parallel transmission, and the B register

100 kann als Verlängerung des A-Registers 102 verwendet100 can be used as an extension of the A register 102

werden.will.

Das I-hegister 101 ist ein 25-Bit-Register zur Speicherung des Befehlswortes, das vom Rechen- und oteuerwerk 10 ausgeführt werden soll. Das I-Register 101 enthält die Flipflops 123 IOü und IRA. Die zusätzliche Bitstelle dient zur Relativadreesierung. Der Operationscode des Befehlswortes kann irgendeine von mehreren Bitkonfigurationen aufweisen, wobei jede Konfiguration eine grundsätzlich verschiedene Verarbeitungs- oder Steueroperation in der Rechenanlage steuert. Das I-RegisterThe I-hegister 101 is a 25-bit register for storage the command word that is to be executed by the computing and control unit 10. The I register 101 contains the flip-flops 123 IOü and IRA. The additional bit position is used for relative addressing. The opcode of the command word can be any of several bit configurations, each configuration having a fundamentally different processing or Control operation in the computer controls. The I register

101 ist in der Lage, durch Parallelübertragung den Inhalt der Flipflops B23 - B14 des B-Registere 100, die Ausgangseignale des Paralleladdierwerks 110 und den Inhalt des J-Zählefs 106 aufzunehmen. Der Inhalt des I-Registers 101 wird parallel ins Paralleladdierwerk 110 übertragen. Die in den Flipflops 114 109 gespeicherte Information wird parallel ins V-Begister 104 übertragen. In ähnlicher Weise wird der Inhalt der Flipflops 114 - 100 parallel ins P-Register 103 übertragen, während der Inhalt der Flipflops 104 - 100 in den J-Zähler106 übertragen wird, während einer Multiplikationsoperation speichert das I-Register 101 den Multiplikanden und während einer Divisionsoperation den Divisor. 101 is able to transmit the contents of the flip-flops B23 - B14 of the B register 100, the output signals of the parallel adder 110 and the content of the J counter 106 to record. The content of the I register 101 is transferred in parallel to Parallel adder 110 transferred. Those in flip-flops 114 109 Stored information is parallel to the V-Begister 104 transfer. In a similar way, the contents of flip-flops 114-100 are transferred in parallel into P-register 103, during the The contents of the flip-flops 104-100 are transferred to the J counter 106 will, during a multiplication operation stores the I register 101 the multiplicand and, during a division operation, the divisor.

Das A-Register 102 ist ein 24-Bit-Register mit den Flipflope A23 - AOO. Es ist in der Lage, durch Parallelübertragung die Ausgangssignale des Faralleladdierwerks 110 aufzunehmen. Der Inhalt des A-Eegisters 102 wird ebenfalls parallel den Eingängen des Paralleladdierwerks 110 zugeführt. Das A-fiegisterThe A register 102 is a 24-bit register with the flip-flops A23 - AOO. It is able to receive the output signals of the parallel adder 110 by means of parallel transmission. Of the The content of the A register 102 is also fed in parallel to the inputs of the parallel adder 110. The A-fiegister

102 speichert während einer Additionsoperation den Augenden und während einer Subtraktionsoperation den Minuenden und die Summe oder Differenz am Schluß der Operation. Während einer Multiplikationsoperation speichert das A-Register 102 das Teilprodukt und während einer Divisionsoperation die 24 höchstwertig102 stores eye ends and during an addition operation the minute ends and the sum during a subtraction operation or difference at the end of the operation. During a multiplication operation The A register 102 stores the partial product and the 24 most significant during a division operation

109853/U84109853 / U84

gen Bits des Dividenden." Nach Beendigung einer Multiplikationoperation speichert das A-Register 102 die 24 höchstwertigen Bits des Produkts und nach Beendigung einer Divisionsoperation den 24-Bit-Rest. Wie schon in Bezug auf das B-Register erwähnt, kann der Inhalt des A-Registere 102 nach links oder rechts verschoben werden. Außerdem kann der Inhalt des A-Registers 102 so verschoben werden, daß der Inhalt ins Flipflop A23 übertragen wird, wobei jede Bitstelle, um die der Inhalt verschoben wird, vom Flipflop AOO oder einem anderen Flipflop des A-Registers 102 bestimmt wird. Während einer Linksverschiebung geht der Inhalt des Flipflop A23 verloren.gen bits of dividend. "After completing a multiplication operation The A register 102 stores the 24 most significant bits of the product and upon completion of a division operation the 24-bit remainder. As with the B register mentioned, the contents of the A register 102 can be left or moved to the right. In addition, the content of the A register 102 can be shifted so that the content into the flip-flop A23 is transmitted, with each bit position by which the content is determined by the flip-flop AOO or another flip-flop of the A register 102. During a left shift the content of flip-flop A23 is lost.

Das P-Register 105 ist ein 15-Bit-Zähler mit Flipflops P14 POO. Die Reihenfolge, in der aufeinanderfolgende Befehle ausgeführt werden, wird vom B-Register 103 gesteuert, das als Programmzähler dient. Die Zahl im P-Register 103 wird zur Bildung der Adresse der Befehlswörter im Speicher verwendet und bei Ausführung eines Befehls erhöht, um die Adresse des als nächsten auszuführenden Befehls zu bilden. Der Betrag, um den der Zählerstand des P-Registers erhöht wird, wird von der Art der vom Rechen- und Steuerwerk 10 geforderten Aktion wie folgt bestimmt:The P register 105 is a 15-bit counter with flip-flops P14 POO. The order in which successive instructions are executed is controlled by the B register 103, which serves as a program counter. The number in the P register 103 is used to form the address of the instruction words in the memory and is incremented when an instruction is executed in order to form the address of the instruction to be executed next. The amount by which the counter reading of the P register is increased is determined by the type of action required by the arithmetic and control unit 10 as follows:

a) Normale Programmreihenfolge: Zählerstand des P-Registers um 1 erhöht.a) Normal program sequence: counter reading of the P register increased by 1.

b) Sprung: Zahl im P-Register um 2 erhöht.b) Jump: Number in the P register increased by 2.

c) Verzweigung: Das P-Register wird auf eine vom Adressenfeld des Verzweigungsbefehls bestimmte Zahl gesetzt.c) Branch: The P register is set to a number determined by the address field of the branch instruction.

Das P-Register 103 ist in der Lage, durch Parallelübertragung Informationen aus den Flipflops 114 - 100 des I-Registers 101 aufzunehmen. Der Inhalt des P-Registers 103 kann parallel in den üpeicher-Multiplexer 12 und in das Paralleladdierwerk 110 übertragen werden. Der Inhalt der Flipflops 114 - P09 des P-Rep;isters 103 wird ins V-Register 104 übertreffen.The P register 103 is able to transfer information from the flip-flops 114-100 of the I register 101 in parallel to record. The content of the P register 103 can be fed into the storage multiplexer 12 and into the parallel adder 110 in parallel be transmitted. The contents of the flip-flops 114 - P09 des P-rep; isters 103 will surpass into V-register 104.

109853/ U84109853 / U84

Das V-Register 104 ist ein 6-Bit-Register mit Flipflops V05 VOO. Das V-Jftegister 104 wird Statuswortadressen- oder Volumenregister genannt und speichert die Adresse von 64 Schutzstatuswörtern, die zum Schutz des Inhalte der Magnetkernspeichereinheit 13 verwendet werden. Das y-legiater 104 ist in der Lage, durch ParallelübertragungMjQformationen entweder, aus dem F-Register 103 oder dem I-Register 101 aufzunehmen. während der Adressierung des Speichers 11 wird der Inhalt des Y-Registers 104 dazu verwendet, um festzustellen, ob das richtige bchutzstatuswort zur Verfügung steht oder nicht, um den Schutzstatus des adressierten Speicherplatzes zu identifizieren (kennzeichnen). The V register 104 is a 6-bit register with flip-flops V05 VOO. The V-Jftegister 104 becomes a status word address or volume register called and stores the address of 64 protection status words, to protect the contents of the magnetic core storage unit 13 can be used. The y-legiater is 104 able to transmit MjQ information either through parallel transmission, from F-Register 103 or I-Register 101. while the memory 11 is being addressed, the content of the Y register 104 is used to determine whether or not the correct protection status word is available to to identify (mark) the protection status of the addressed storage space.

Das L-Register 105 ist ein 16-Bit-Register mit Flipflops L15 LOO. Das L-Register 105 wird zur Speicherung des richtigen Schutzstatuswortes verwendet, das den Schutzstatue für acht 64-»Vort-Blöcke von Speicherplätzen in der Magnetkernspeichereinheit 13 kennzeichnet. Das L-Register 105 ist in der Lage, durch Farallelübertragung die Ausgangssignale ausgewählter Bits vom Paralleladdierwerk 110 zu empfangen. Der «!»Zähler ist ein 5-Bit-Binärzähler mit Flipflops J04 - JOO. Der J-Zähler 106 wird normalerweise zur Zählung der Verschiebungen während der Ausführung von Schiebeoperationen im Rechen- und Steuerwerk 10 und auch während Multiplikation- und Divisionsoperationen verwendet. Der J-Zähler 106 ist in der Lage, durch Parallelübertragung Informationen aus dem I-Register 101 aufzunehmen. Der Inhalt des J-Zählers 106 kann parallel ins I-Register 101 übertragen werden. Das Q-Register des Rechen- und Steuerwerks 10 enthält Speicherplätze 0010g der Magnetkernspeichereinheit 13 und ist ein Hilfsregister, das zur Unterstützung des A-Registers 102 bei der Ausführung von Rechenoperationen und logischen Operationen verwendet wird.The L register 105 is a 16-bit register with flip-flops L15 LOO. The L register 105 is used to store the correct one Protection status word used, which represents the protection status for eight 64- »Vort blocks of storage locations in the magnetic core storage unit 13 indicates. The L register 105 is able to receive the outputs of selected bits from parallel adder 110 by parallel transmission. The counter is a 5-bit binary counter with flip-flops J04 - JOO. The J counter 106 is normally used to count the displacements during the execution of shift operations in the arithmetic and control unit 10 and also used during multiplication and division operations. The J counter 106 is able to count through Receive parallel transmission information from the I register 101. The contents of the J counter 106 can be stored in the I register in parallel 101 are transmitted. The Q register of the arithmetic and Control unit 10 contains storage locations 0010g of the magnetic core storage unit 13 and is an auxiliary register that is used to support of the A register 102 is used in performing arithmetic and logical operations.

Das Q-Register wird zur Speicherung des Multiplikation und der niedrigstwertigen Bits eines Produkts bei einer Multiplikationsoperation verwendet. Während einer Divisionsoperation speichert The Q register is used to store the multiplication and the least significant bits of a product used in a multiply operation. Saves during a division operation

109853/U8A109853 / U8A

das Q-Register die niedrigstwertigen Bits des Dividenden und Quotienten. Das Q-Register kann zusammen mit dem A-Registerthe Q register the least significant bits of the dividend and Quotient. The Q register can be used together with the A register

102 zu einem Register doppelter Länge verbunden werden, dessen Inhalt nach links oder rechts verschiebbar ist. Der Inhalt des Q-Registers kann direkt durch vorbestimmte Befehle beeinflußt werden.102 can be connected to form a double-length register, the content of which can be shifted to the left or right. The content of the The Q register can be influenced directly by predetermined commands.

Das Paralleladdierwerk 110 ist ein herkömmlicher 24-3it-Paralleladdierer, der alle Rechenoperationen im Rechen- und Steuerwerk 10 ausführt. Das Paralleladdierwerk 110 ist in der La^e, durch Parallelübertragung den Inhalt des B-Regieters 100, des I-Registers 101, des A-Registers 102 und des P-RegistersThe parallel adder 110 is a conventional 24-3it parallel adder, which carries out all arithmetic operations in the arithmetic and control unit 10. The parallel adder 110 is in the La ^ e, the content of the B director 100 through parallel transmission, the I register 101, the A register 102 and the P register

103 aufzunehmen. Die Ausgangssignale des Paralleladdierwerks 110 kennen dem B-Kegister 100, dem I-Register 101, dem A-Register 102 und dem L-Register 105 zugeführt werden. Das Paralleladdierwerk 110 dient auch als Zwischenspeicher bei Eingabe/Ausgabe-Operationen, bei denen Datenübertragungen mit dem peripheren Eingabe/Ausgabe-Zwischenspeicher 16 und dem Eingabe/Ausgabe-Expander 18 vorkommen. Während der Eingabe/Ausgabe-Operationen erhält das Paralleladdierwerk 110 Eingangssignale über die Leitung 25 und gibt seine Ausgangssignale über die Leitung 25 ab.103 to be included. The output signals of the parallel adder 110 know the B register 100, the I register 101, the A register 102 and the L register 105 are supplied. The parallel adder 110 also serves as a buffer for input / output operations that involve data transfers with the peripheral input / output buffer 16 and the input / output expander 18 occur. During the input / output operations, the parallel adder 110 receives input signals over the line 25 and gives its output signals via line 25.

Das Taktsteuerwerk 111 gibt Taktsignale ab, die die Reihenfolge und den Zeitpunkt des Auftretens von Vorgängen im Rechen- und Steuerwerk 10 steuern. Das Operationssteuerwerk 112 wird vom Taktsteuerwerk 111, vom Operationecode der Befehlswörter im I-Register 101 über eine Leitung 110' und von der Auslösung von Eingabe/Ausgabe-Operationen durch die automatische Programmunterbrechungseinheit 15 über die Leitung 15' gesteuert. Dabei gibt das Operationssteuerwerk 112 die erforderlichen Durchschaltsignale und die logischen Signale ab, die das Auftreten geeigneter Operationen und die Informationsübertragungen im Rechen- und Steuerwerk 10 zur Ausführung des uefehls oder der Eingabe/Ausgabe-Operation bewirken. Bei den Flipflops 113 der öteuersignalquelle handelt es sich um 4- Flipflops, dieThe clock control unit 111 emits clock signals that determine the sequence and time of occurrence of processes in the computing and control unit 10. The operation control unit 112 is from the clock control unit 111, from the operation code of the command words im I register 101 via line 110 'and from the initiation of input / output operations by the automatic program interruption unit 15 controlled via line 15 '. The operational control unit 112 gives the necessary Switch-on signals and the logic signals that occur suitable operations and the information transfers in the arithmetic and control unit 10 for executing the uefehls or the input / output operation. The flip-flops 113 of the control signal source are 4-flip-flops which

109853/ U8(109853 / U8 (

kurzzeitig bei der Operation des Rechen- und Steuerwerke 110 verwendete Signale speichern.briefly during the operation of the arithmetic and control unit 110 save used signals.

Der periphere Eingabe/Ausgabe-Zwischenspeicner 16 der Bechenanlage enthält mehrere Informationsübertragungekanäle zwischen dem Rechen- und Steuerwerk 10 und der peripheren Vorrichtungen der Rechenanlage. Jeder Kanal ist mit einer peripheren Vorrichtung verbunden und überträgt die Daten nur in einer Richtung zwischen dem Rechen- und Steuerwerk 10 und der peripheren Vorrichtung. Der periphere Eingabe/Ausgabe-Zwiechenspeicher enthält auch eine "logische" Steuerschaltung, die die übertragung der Informationen über die Kanäle des Zwischenspeichers 16 zwischen den peripheren Vorrichtungen und dem Rechen- und Steuerwerk 10 in an sich bekannter Weise steuert· Die logische Steuerschaltung erhält vom Rechen- und Steuerwerk 10 Signale, die die im peripheren Eingabe/Ausgabe-Zwischenspeicher 16 und demjenigen Kanal auszuführende Operation bestimmt, über den die Daten übertragen werden sollen. Wenn eine periphere Vorrichtung, die an den Zwischenspeicher 16 angeschlossen ist, vom Rechen- und Steuerwerk 10 Informationen verlangt oder bereit ist, Informationen ans Rechen- und Steuerwerk 10 «u übertragen, gibt die logische Steuerschaltung des peripheren Eingabe/Ausgabe -Zwischenspeichers 16 ein entsprechendes Programmunterbrechungsbefehlssignal an die automatische Programmunterbrechungseinheit 15 über nicht gezeigte Leitungen ab, die den Kanal bestimmen, bei dem die Programmunterbrechung erforderlich ist. Der Zwischenspeicher 16 dient also zur Steuerung der Übertragung von Informationen zwischen dem Rechen- und Steuerwerk 10 und den angeschlossenen peripheren Nebensystemen und löst die Unterbrechung des Hauptprogramme in der Rechenanlage aus, wenn von einer angeschlossenen peripheren Vorrichtung eine Datenübertragung verlangt wird.The peripheral input / output buffer 16 of the cup system contains several information transmission channels between the computing and control unit 10 and the peripheral devices of the computing system. Each channel is with a peripheral device connected and transmits the data only in one direction between the computing and control unit 10 and the peripheral Contraption. The peripheral input / output cache also contains a "logic" control circuit that controls the transmission the information about the channels of the buffer 16 between the peripheral devices and the arithmetic and control unit 10 controls in a manner known per se · The logical The control circuit receives signals from the arithmetic and control unit 10, which are in the peripheral input / output buffer memory 16 and that channel determines the operation to be carried out via the the data is to be transferred. When a peripheral device connected to the buffer 16 is dated Arithmetic and control unit 10 requests information or is ready to transfer information to the arithmetic and control unit 10, gives the logical control circuit of the peripheral input / output -Buffer 16 a corresponding program interrupt command signal to the automatic program interruption unit 15 via lines not shown, which the Determine the channel for which the program interruption is required. The buffer 16 is used to control the Transmission of information between the computing and control unit 10 and the connected peripheral ancillary systems and triggers the interruption of the main program in the computer system when a peripheral device connected to a Data transfer is required.

Der Eingabe/Ausgabe-Expander 18 der Rechenanlage enthält mehrere Kanäle zur Bildung von Prüfinformationen, Steuerinformationen und Datenübertragungcswegen zwischen dem Rechen- und SteuerwerkThe computing system input / output expander 18 includes several Channels for the formation of test information, control information and data transmission paths between the arithmetic and control unit

109853/1484»109853/1484 »

und dem peripheren Eingabe/Ausgabe-Zwischenspeicher 16 und zwischen dem Rechen- und Steuerwerk 10 und denjenigen Vorrichtungen der Anlage, die mit dem gesteuerten und/oder überwachten Prozess verbunden sind, wie es schematisch durch die Leitung 18' angedeutet ist. Der Expander 18 enthält ebenfalls eine logische Schaltung, die die Übertragung von Informationen über den Expander 18 in der richtigen Beihenfolge steuert. Die Übertragung von Daten und Prüf- sowie Steuerinformationen aus dem Rechen- und Steuerwerk 10 an den Prozess erfolgt durch Gen-II-Befehle. In ähnlicher Weise erfolgt die Übertragung von Informationen vom Prozess ins Rechen- und Steuerwerk 10 durch die Ausführung von Gen-II-Befehlen durch die Anlage. Der bei einer Informationsübertragung verwendete Kanal des Eingabe/ Ausgabe-Expanders 18 wird durch Kanalidentifizierungssignale ausgewählt, die zum Eingabe/Ausgabe-Expander 18 übertragen werden. Den zeitlichen Ablauf der Operationen im Eingabe/Ausgabe-Expander 18 steuern Taktsignale, die im Rechen- und Steuerwerk 10 erzeugt werden.and the peripheral input / output latch 16 and between the computing and control unit 10 and those devices of the system that are controlled and / or monitored with the Process are connected, as indicated schematically by the line 18 '. The expander 18 also includes a logic circuit which controls the transfer of information through the expander 18 in the correct order. The transmission of data and test and control information from the arithmetic and control unit 10 to the process is carried out by Gen II commands. The transmission takes place in a similar manner of information from the process into the arithmetic and control unit 10 through the execution of Gen II commands by the system. Of the The channel of the input / output expander 18 used in information transmission is identified by channel identification signals selected to be transmitted to the input / output expander 18. The timing of the operations in the input / output expander 18 control clock signals that are generated in the arithmetic and control unit 10.

Die Übertragung von Informationen zwischen den Registern des .frechen- und Steuerwerks 10 und die relativ synchrone Ausführung anderer Operationen wird von einem gemeinsamen Taktgenerator gesteuert. Dieser Taktgenerator kann ein herkömmlicher stabiler Oszillator sein, der mit einer Impulsformerschaltung verbunden ist, um eine Folge gleichmäßig beanstandeter rechteckiger Impulse zu erzeugen, die als Taktimpulse TCK1 bezeichnet werden und in der Rechenanlage verwendet werden. Das Grundtaktsignal der Rechenanlage umfaßt eine Reihe von Impulsen, die 100 Nanosekunden auseinander liegen, wobei die Impulsfolgefrequenz 10 Megahertz beträgt. Die einzelnen Impulse der Impulsfolgen sind etwa 25 Kanosekunden bereit·The transfer of information between the registers of the computing and control unit 10 and the relatively synchronous execution other operations are controlled by a common clock generator. This clock generator can be a conventional stable one Be an oscillator connected to a pulse shaper circuit to produce a sequence of evenly spaced square Generate pulses called TCK1 clock pulses that are used in the computer system. The basic clock signal The computer includes a series of pulses that are 100 nanoseconds are apart, with the pulse repetition rate being 10 megahertz. The individual pulses of the pulse trains are about 25 canoseconds ready

Zur Steuerung der Reihenfolge der Operationen im Rechen- und Steuerwerk 10 ist eine nicht gezeigte Reihenfolgesteuerlogik vorgesehen, die fünf Reihenfolgesteuerflipflops SC1, SC2, SC3, bC4 und bC5 enthält, um fünf sich gegenseitig ausschließendeA sequence control logic (not shown) is used to control the sequence of operations in the arithmetic and control unit 10 provided, the five sequence control flip-flops SC1, SC2, SC3, bC4 and bC5 contains five mutually exclusive

109853/ U84109853 / U84

oder verriegelnde Reihenfolgesteuerzustände zu steuern, wenn das entsprechende Flipflop gesetzt ist. Die Reihenfolgesteuerlogik erhält Taktimpulse TCK1 vom Taktimpulsgeber.or to control locking sequence control states, if the corresponding flip-flop is set. The order control logic receives clock pulses TCK1 from the clock pulse generator.

Während des Reihenfolgesteuerzustands 1 wird das in demjenigen Speicherplatz der Magnetkernspeichereinheit 13 gespeicherte Befehlswort, der durch die Programmzahl im F-Register 103 bestimmt ist, aus dem Speicher-Datenregister 81 über das B-Register 100 ins I-Register 101 des Rechen- und Steuerwerks 10 übertragen. Zusätzlich kann die Frogrammzahl im B-Register inkremental erhöht werden, wenn die Befehlsausführung während des Reihenfolgesteuerzustands 1 beendet ist, so daß andere Informationsbewegungen zwischen anderen Registern erfolgen können.During the sequence control state 1, this becomes the one Memory location of the magnetic core storage unit 13, which is determined by the program number in the F register 103 is, from the memory data register 81 via the B register 100 into the I register 101 of the arithmetic and control unit 10 transfer. In addition, the number of programs in the B register can be incrementally increased if the command is being executed during of the sequence control state 1 has ended, so that other information movements between other registers take place can.

tfenn eine Änderung des Operandenadressenfeldes des Befehlswortes gewünscht wird, wird der Reihenfolpesteuerzustand 2 eingeleitet.tfenn a change in the operand address field of the command word is desired, the order control state 2 is initiated.

Der Reihenfolgesteuerzustand t> wird normalerweise nach den Reihenfolgesteuerzuständen 1 oder 2 während der Ausführung bestimmter Befehle und während der Ausführung einer Datenübertragungsoperation eingeleitet.The order control state t> is normally initiated after order control states 1 or 2 during the execution of certain instructions and during the execution of a data transfer operation.

Der Reihenfolgesteuerzustand 4 wird als nächster eingeleitet, und zwar während der Ausführung der meisten Befehlswörter und während einer Datenübertragungsoperation. Der Reihenfolgesteuerzustand 4 kann zeitlich verlängert werden wie es für bestimmte Befehle und Operationen erforderlich ist.Sequence control state 4 is initiated next, during the execution of most of the instruction words and during a data transfer operation. The order control state 4 can be extended in time as it is for certain Commands and operations is required.

Der fteihenfolgesteuerzustand 5 wird nach dem Reihenfolgesteuerzustand 4 bei bestimmten Befehlen eingeleitet und zur Ausführung zusätzlicher Punktionen verwendet, die bei bestimmten Befehlen und Operationen erforderlich sind. Die Ausführung dieser Befehle und einer Datenübertragungsoperation wird während des Eeihenfolgesteuerzustands 5 beendet.The order control state 5 becomes after the order control state 4 initiated with certain commands and used to carry out additional punctures, which with certain Commands and operations are required. Execution of these commands and a data transfer operation will occur during of the order control state 5 ended.

1098S3/U841098S3 / U84

Die zur Steuerung der Reihenfolge der Vorgänge in jedem Reihenfolgesteuerzustand und zur Ausführung zeitlicher Änderungen von einem Reihenfolgesteuerzustand in einen anderen erforderlichen Taktsteuersignale werden hauptsächlich von einem Reihenfolgetaktzähler erzeugt, der die Flipflops SCA, SGB und SCC enthält, und von vom Taktimpulsgeber abgegebenen Taktimpulsen TCK1 gesteuert wird. Die Zustände dieser Flipflops SCA, SCB und SCC bestimmen spezielle Taktintervalle, in denen verschiedene Operationen ausgeführt werden.The ones used to control the order of operations in each order control state and required to make changes in time from one sequence control state to another Clock control signals are mainly generated by a sequence clock counter that contains the flip-flops SCA, SGB and SCC, and controlled by clock pulses TCK1 emitted by the clock pulse generator will. The states of these flip-flops SCA, SCB and SCC determine special clock intervals in which different Operations are performed.

Ein Verzögerungszeitzähler ist an den Reihenfolgetaktzähler angeschlossen und sorgt für die Taktsteuerung während der Verlängerung der normalen Dauer des Reihenfolgesteuerzustands 4.A delay time counter is connected to the sequence clock counter and takes care of the clock control during the extension the normal duration of the sequence control state 4.

Datenübertragung in den Speicher (TIM) und aus dem Speicher (TOM)Data transfer to the memory (TIM) and from the memory (TOM)

Die Übertragung von Informationen zwischen dem Speicher 11 und dem gesteuerten und/oder überwachten Prozess und zwischen dem Speicher 11 und verschiedenen peripheren Vorrichtungen kann in der Rechenanlage auf drei verschiedene Arten erfolgen, nämlich in an sich bekannter Weise direkt in den Speicher, ebenfalls in an sich bekannter Weise durch spezielle Befehle von Unterprogrammen und erfindungsgemäß durch TIM/TOM-öperationen.The transfer of information between the memory 11 and the controlled and / or monitored process and between the Memory 11 and various peripheral devices can be done in the computer system in three different ways, viz in a manner known per se directly into the memory, likewise in a manner known per se by means of special commands from subroutines and according to the invention by TIM / TOM operations.

Bei dem Verfahren der direkten Übertragung in den Speicher werden Kanäle des Speicher-Multiplexers 12 verwendet, wobei im Speicher 11 gespeicherte Steuerwörter die "Direkt-in-den-Speicher"-Eingabe/Ausgabe-Operationen steuern. Die speziellen Befehle und die TIM/TOin-Operationen benutzen die Eingabe/Ausgabe-iviehrfachleitung 25 des Rechen- und Steuerwerks 10. Die Leitung 25 ist zeitlich auf die peripheren Vorrichtungen, die an den peripheren Eingabe/Ausgabe-Zwischenspeicher 16 angeschlossen sind, nach dem Zeitmultiplexverfahren aufgeteilt. JVenn eine Datenübertragung mit einer peripheren VorrichtungIn the method of direct transmission into the memory, channels of the memory multiplexer 12 are used, im Memory 11 stored control words the "direct-to-memory" input / output operations steer. The special commands and the TIM / TOin operations use the input / output multi-line 25 of the arithmetic and control unit 10. The Line 25 is timed to the peripheral devices that connected to the peripheral input / output buffer 16 are divided according to the time division multiplex method. JVenn a data transfer with a peripheral device

109853/1484109853/1484

gewünscht wird, wird die Adresse des betreffenden Zwischenspeichers und der Vorrichtung an die Leitung 25 angelegt, um die Datenübertragung mit der richtigen Vorrichtung einzuleiten. Jeder Zwiscnenspeicher ruft das Kechen- und. Steuerwerk 10 über die Leitung 25 auf. Während die Leitung 25 Zur übertragung von Daten einer peripheren Vorrichtung verwendet wird, steht sie während der Dauer der tatsächlichen Benutzung dieser Leitung durch diese periphere Vorrichtung keiner anderen peripheren Vorrichtung zur Verfügung.is required, the address of the relevant buffer is used and the device is applied to line 25 to initiate data transfer with the correct device. Each buffer calls the kitchen and. Control unit 10 over the line 25 on. While the line 25 to transmit Data of a peripheral device is used, it is available for the duration of the actual use of this line not available to any other peripheral device through this peripheral device.

Die Datenübertragung zwischen Bechen- und Steuerwerk 10 und peripheren Vorrichtungen durch Spezialbefehlsfolgen bzw. Unterprogramme erfordert die Ausführung von Befehlen für jedes Zeichen oder //ort, das über die Leitung 25 übertragen wird. Das A-Register 102, Paralleladdierwerk 110, der Eingabe/Ausgabe-Expander 18 und der Zwischenspeicher 16 bilden den !Datenübertragungskanal zwischen der peripheren Vorrichtung und dem Rechen- und Steuerwerk 10 während der Ausführung irgendeines Befehls. Es muß aber mehr als ein Befehl des Unterprogramms ausgeführt werden, um die Übertragung der Information von einer peripheren Vorrichtung zum Speicher 11 zu beenden.The data transmission between the bucket and control unit 10 and peripheral devices by special instruction sequences or subroutines requires the execution of instructions for each character or // location which is transmitted over the line 25. That A register 102, parallel adder 110, the input / output expander 18 and the buffer 16 form the data transmission channel between the peripheral device and the Arithmetic and control unit 10 during the execution of any command. But there must be more than one instruction of the subroutine to be carried out in order to transfer the information from a peripheral device to memory 11 to end.

Bei der erfindungsgemäßen Datenübertragung, wird ebenfalls die Leitung 25 verwendet, jedoch wird eine höhere Geschwindigkeit bei der Eingabe/Ausgabe-Datenübertragung erzielt als bei dem Unterprogrammbefehlsverfahren, weil normale organisatorische Operationen eliminiert werden. Der Datenübertragungskanal zwischen der kommunizierenden peripheren Vorrichtung und dem Speicher 11 während einer Datenübertragungsoperation umfaßt das B-Register 100 und das Earalleladdierwerk 110 des Sechen- und Steuerwerks 10, die Leitung 25 und den entsprechenden Kanal des Zwischenspeichers 16. Der Inhalt des A-ßegistere 102 und aller anderen Register des fiechen- und Steuerwerks 10 wird nicht beeinflußt.In the data transmission according to the invention, line 25 is also used, but a higher speed is used achieved in the input / output data transfer than in the subroutine instruction method because normal organizational Operations are eliminated. The data transmission channel between the communicating peripheral device and the Memory 11 during a data transfer operation includes the B register 100 and the earallel adder 110 of the six and Control unit 10, the line 25 and the corresponding channel of the buffer 16. The content of the A-ßegistere 102 and of all other registers of the fiechen- and control unit 10 unaffected.

Eine Datenübertragungs-Eingabe/Ausgabe-Operation umfaßt eineA data transfer input / output operation includes one

109853/U84109853 / U84

vorbestimmte Reihenfolge von Vorgängen, die automatisch in Abhängigkeit von einem Programmunterbrechungsbefehl aus einem von mehreren ausgewählten Kanälen des Zwischenspeichers 16, der an eine entsprechende Anzahl von ausgewählten peripheren Vorrichtungen angeschlossen ist, auftritt. Wenn die automatische Programmunterbrechungseinheit 15 einen Programmunterbrechungsbefehl ausführt, erzeugt sie eine automatische Programmunterbrechungeantwortadresse (API « Automatic Program Interrupt). Wenn das Rechen- und Steuerwerk 10 dem Unterbrechungswunsch (oder -befehl) nachkommt, wird der Inhalt des von der erzeugten Antwortadresse bestimmten Speicherplatzes aus dem Speicher geholt. Das in dem adressierten Speicherplatz adressierte Wort ist entweder ein ^MÜbertrag-in"-(TIM) oder ein "Übertrage-aus"-(TOM)-Steuerwort, und es wird zur Bestimmung a) des zu verwendenden Speicherplatzes, b) der Menge der zu übertragenden Informationen und c) des Aufbaus der übertragenen Daten, nämlich der Anzahl der in jedem 24-Bit-Wort enthaltenen Bytes, verwendet. Wenn der einen Programmunterbrechungsbefehl an die Programmunterbrechungseinheit 15 abgebende Kanal nicht mit einem derartigen Steuerwort assoziiert ist, erfolgt erfindungsgemäß keine Übertragungsoperation.predetermined sequence of processes which occurs automatically in response to a program interrupt command from one of a plurality of selected channels of the buffer memory 16 which is connected to a corresponding number of selected peripheral devices. When the automatic program interruption unit 15 executes a program interruption instruction, it generates an automatic program interruption response address (API "Automatic Program Interrupt"). When the arithmetic and control unit 10 complies with the interrupt request (or command), the content of the memory location determined by the response address generated is fetched from the memory. The word addressed in the addressed memory location is either an ^M carry-in (TIM) or a "carry-out" (TOM) control word, and it is used to determine a) the memory location to be used, b) the amount of The information to be transmitted and c) the structure of the transmitted data, namely the number of bytes contained in each 24-bit word, is used .

Diejenigen Teile der Rechenanlage nach Fig. 1, die bei einer Übertragungs-Eingabe/Ausgabe-Operation verwendet werden, und die diese Operation steuernden Vorrichtungen sind in Fig. 3 dargestellt. Die Kanäle des Zwischenspeichers 16 geben Programmunterbrechungsbefehle an die automatische Programmunterbrechungseinheit 15 über Leitungen 14-9 ab, wenn von der zugehörigen peripheren Vorrichtung während der Proprammausführung die Übertragung von Informationen verlangt wird. Das B-Register 100 erhält zusätzlich zum Inhalt der Speicherplätze, in die oder aus denen Daten aus der Magnetkernspeichereinheit 13 über das Speicher-Datenregister 18 übertragen werden sollen, TIM/TOM-Steuerwörter. Auf den neuesten Stand gebrachte TIM/TOM-Steuerwörter und während der ΤΙΜ/ΤΟΙύ-Operation übertragene Informationen werden aus dem B-Register 100 über den Speicher-Those parts of the computing system of FIG. 1 which are used in a transmission input / output operation, and the devices controlling this operation are shown in FIG. The channels of the buffer memory 16 issue program interruption commands to the automatic program interruption unit 15 via lines 14-9, if from the associated peripheral device during program execution the transfer of information is required. In addition to the content of the memory locations, the B register 100 contains into or from which data from the magnetic core memory unit 13 is to be transferred via the memory data register 18, TIM / TOM control words. Updated TIM / TOM control words and transmitted during the ΤΙΜ / ΤΟΙύ operation Information is obtained from the B register 100 via the memory

109863/U84109863 / U84

Multiplexer 12 und das Speicher-Datenregister 81 in,die Magnetkernspeichereinheit 'Ij üoertragen. Die Antwortadresse eines Speicherplatzes, der das ΐΙΜ/ΤθΜ-Steuerwort enthält, das demjenigen Kanal entspricht, dessen in Form eines Befehls geäußerter ,mnsch nach einer Programmunterbrechung gewährt wurde, wird von der Programmunterbrechungseinheit 15 über den Speicher-Multiplexer 12 ins Speicher-Adressenregister 80 übertragen. Die Adressen derjenigen Speicherplätze, in die oder aus denen während einer TIM/TOM-Operation übertragen wird, werden aus dem I-Hegister 101 über den Speicher-Multiplexer 12 ins Speicher-Adressenregister 80 übertragen. Das Paralleladdierwerk 112 dient als Informationsübertragungsweg zwischen dem B-Register 100 und dem I-Register 101 und zwischen dem B-Register 100 und den TIM-Kanälen und den TOM-Kanälen des Zwischenspeichers 16 während TIM/TOM-Operationen. Der Inhalt des B-Regieters 100 wird während der TIM/TOM-Informationsübertragung im Kreise nach links verschoben.Multiplexer 12 and the memory data register 81 in, the magnetic core memory unit 'Ij transfer. The reply address of a Storage location that contains the ΐΙΜ / ΤθΜ control word that is assigned to the Corresponds to the channel whose command expressed in the form of a command was granted after a program interruption, is from the program interruption unit 15 via the memory multiplexer 12 transferred to memory address register 80. The addresses of those memory locations into or from which transmitted during a TIM / TOM operation will be off the I-Hegister 101 via the memory multiplexer 12 into the memory address register 80 transferred. The parallel adder 112 serves as an information transmission path between the B register 100 and the I register 101 and between the B register 100 and the TIM channels and the TOM channels of the buffer memory 16 during TIM / TOM operations. The content of the B-Regieter 100 is shifted to the left in a circle during TIM / TOM information transmission.

Eine TIM/TOM-Matrix 150 erhält die Antwortadresse, die von der Programmunterbrechungseinheit 15 erzeugt wird, wenn der peripheren Vorrichtung, die entweder an einen TIM-Kanal oder einen TOM-Kanal des Zwischenspeichers 16 angeschlossen ist, Priorität gewährt wird. Die TIM/TOM-Matrix 150 erhält die von der Programmunterbrechungseinheit 15 erzeugte Antwortadresse und erzeugt eine Gruppe von Signalen, die zur Leitung 25 übertragen werden, um einen peripheren Eingabe/Ausgabe-Zwischenspeicher und eine periphere Vorrichtung auszuwählen und spezielle Unteroperationen zu bestimmen, die von der peripheren Vorrichtung ausgeführt werden sollen, und um die Richtung der Datenübertragung zwischen dem Speicher 11 und der, peripheren Vorrichtung zu bestimmen. Die TIM/TOM-Matrix 150 gibt auch als Ausgangssignal an ein TIM/TOM-Steuerwerk 155 ab. Das TIM/TOJä-Steuerwerk 155 enthält einen Zähler und weitere Logik, die zur Steuerung der ΤΙΜ/ϊΟΜ-Operation im Rechen- und Steuerwerk 10 verwendet wird. Wenn der Kanal, dem von der Programmunterbrechungseinheit 15 Priorität gewährt wird, kein TIM- oderA TIM / TOM matrix 150 receives the reply address sent by the Program interrupt unit 15 is generated when the peripheral device connected to either a TIM channel or a TOM channel of the buffer 16 is connected, priority is granted. The TIM / TOM matrix 150 receives the from Program interruption unit 15 generated response address and generates a group of signals which are transmitted on line 25 to select a peripheral input / output buffer and device and special sub-operations to determine which should be carried out by the peripheral device and to determine the direction of data transmission between the memory 11 and the peripheral device. The TIM / TOM matrix 150 is also an output to a TIM / TOM control unit 155. The TIM / TOJä control unit 155 contains a counter and further logic that is used to control the ΤΙΜ / ϊΟΜ operation in the arithmetic and control unit 10 is used. If the channel indicated by the program interruption unit 15 priority is granted, no TIM or

109853/1484109853/1484

TCM-Kanal ist, werden von der TIM/TOM-Matrix 150 keine Signale erzeugt, so daß weder eine TIM- noch eine TOM-Operation ausgeführt wird.TCM channel, the TIM / TOM matrix 150 does not receive any signals generated so that neither a TIM nor a TOM operation is performed.

In Fig. 4 ist die Matrix 150 ausführlicher dargestellt. Sie enthält mehrere Eingangsleitungen 160 und mehrere Ausgangsleitungen 161. Die Eingangs- und Ausgangsleitungen verlaufen quer zueinander. Ein NAND-Glied 162 ist an einem Ende jeder Eingangsleitung 160 angeschlossen, und alle iiAND-Glieder 162 erhalten vorbestimmte Ausgangssignale der Programmunterbrechungseinheit 15· Die anderen Enden der Eingangsleitung sind an NAND-Glieder 165 angeschlossen. Jede Ausgangsleitung 161 ist an ein NICHT-Glied 163 angeschlossen. Dioden 164 sind wahlweise zwischen jede Eingangsleitung 160 und vorbestimmten Ausgangsleitungen 161 angeschlossen, wobei die Anode der Diode mit der Ausgangsleitung 161 und die Kathode mit der Eingangsleitung 160 verbunden ist. Die Ausgänge der NAND-Glieder 165 sind mit Eingängen eines NOR-Gliedes 166 verbunden. Das Ausgangssignal des üOE-Gliedes 166 ist mit HT(CA bezeichnet.4, the matrix 150 is shown in greater detail. she includes multiple input lines 160 and multiple output lines 161. The input and output lines run across each other. A NAND gate 162 is at one end of each Input line 160 connected, and all iiAND gates 162 receive predetermined output signals from the program interruption unit 15. The other ends of the input line are connected to NAND gates 165. Each output line 161 is connected to a NOT gate 163. Diodes 164 are optionally between each input line 160 and predetermined Output lines 161 connected, the anode of the diode to the output line 161 and the cathode to the Input line 160 is connected. The outputs of the NAND gates 165 are connected to inputs of a NOR gate 166. That The output signal of the UOE element 166 is designated HT (CA.

Während des Betriebes wird eines der NAND-Glieder 162 in Abhängigkeit von der von der Programmunterbrechungseinheit 15 abgegebenen Anwortadresse durchgeschaltet, wenn die Einheit den Unterbrechungswunsch eines TIM- oder eines TOM-Kanals gewährt und die Unterbrechung des Programms einleitet, um den entsprechenden TIM- oder TOM-Kanal des peripheren Eingabe/Ausgabe-Zwischenspeichers 16 und die zugehörige periphere Vorrichtung zu bedienen. Das Ausgangssignal des durchgeschalteten i^Al.D-Gliedes 162 auf der angeschlossenen Eingangs leitung 160 der ..iatrix wird eine binäre 0. Die Signale auf dem über die Dioden 165 an die Eingangsleitung 160 angeschlossenen Ausgangsleitungen werden O-Signale und erscheinen am Ausgang der zugehörigen i.ICHT-Glieder 163 als 1-Signale. Die Auscrangssignale der übrigen i.ICIIT-Glieder 163 bleiben O-Signale. Die ^usgangssignale KTOO - HT12 der üICHT-Glieder 163 v/erden der Leitung 25 zugeiührt. Las oignal HT12 kennzeichnet eine TIM-During operation, one of the NAND gates 162 becomes dependent from the response address issued by the program interruption unit 15 when the unit the interrupt request of a TIM or a TOM channel granted and initiating the interruption of the program to the corresponding TIM or TOM channel of the peripheral input / output buffer 16 and the associated peripheral device to operate. The output signal of the connected i ^ Al.D member 162 on the connected input line 160 the ..iatrix becomes a binary 0. The signals on the via the Diodes 165 output lines connected to input line 160 become 0 signals and appear at the output of the associated i.ICHT elements 163 as 1 signals. The exit signals the remaining i.ICIIT elements 163 remain 0 signals. the ^ output signals KTOO - HT12 of the üICHT elements 163 v / earth the Line 25 supplied. Las oignal HT12 identifies a TIM

109853/U8A109853 / U8A

BAD ORIGINALBATH ORIGINAL

Operation, wenn ein 1-Signal, oder eine TOM-Operation, wenn ein O-Signal ebenfalls ins TIM/TOM-Steuerwerk 155 übertragen wird. Die Signale HTOO - HT11 bestimmen sowohl den peripheren Eingabe/Ausgabe-Zwischenspeicher und die periphere Vorrichtung, deren Kanalunterbrechungswunsch von der Programmunterbrechungeeinheit 15 Priorität gewährt wurde, als auch irgendwelche speziellen Nebenoperationen, die von der peripheren Vorrichtung ausgeführt werden sollen. Die Signale HTOO - HT11 auf der Leitung 25 werden ins Eingabe/Ausgabe-Steuerwerk und die vorbestimmte periphere Vorrichtung übertragen und von diesen dekodiert.Operation if a 1 signal, or a TOM operation if an O signal is also transmitted to the TIM / TOM control unit 155 will. The signals HTOO - HT11 determine both the peripheral Input / output buffer and the peripheral device, whose channel interrupt request from the program interrupt unit 15 priority was granted, as well as any special side operations to be performed by the peripheral device. The signals HTOO - HT11 on the line 25 are in the input / output control unit and the and from predetermined peripheral devices decoded.

Jedes i*AftD-Glied 165 gibt ein 1-Signal ab, wenn einer der Eingangsleitungen 160, die daran angeschlossen sind, ein O-Signal zugeführt wird, wodurch angezeigt wird, daß der TIM/TOM-Matrix von der Programmunterbrechungseinheit 15 ein Signal zugeführt wird, tfenn eines der NAND-Glieder 165 ein 1-Signal abgibt, wird das Ausgangssignal HTTA. des NOR-Gliedes 166 Null, wodurch angezeigt wird, daß eine THl- oder eine TOM-Operation von der Rechenanlage ausgeführt werden soll· Das Ausgangssignal HTTA wird dem TIM/TOM-Steuerwerk 155 zugeführt, um zu bewirken, daß entsprechende Operationen während der Ausführung der TIM- oder TOM-Eingabe/Ausgabe-Operation im Bechen- und Steuerwerk 10 auftreten.Each i * AftD element 165 outputs a 1 signal when one of the Input lines 160 connected thereto, a 0 signal is applied, indicating that the TIM / TOM matrix A signal is supplied from the program interruption unit 15 if one of the NAND gates 165 has a 1 signal outputs, the output signal becomes HTTA. of the NOR element 166 Zero, indicating that a THI or a TOM operation is to be performed by the computer · The output signal HTTA is fed to the TIM / TOM control unit 155 in order to to cause corresponding operations during the execution of the TIM or TOM input / output operation in the cup and control unit 10 occur.

Fig. 4 zeigt Diodenverbindungen zwischen zwei Eingangsleitungen 160 und Ausgangsleitungen 161. Das Diodenverbindungsechema zwischen der ganz linken oder ersten Eingangsleitung 160 in der Zeichnung und den Ausgangs leitungen 161 bewirkt» daß die Ausgangssignale beim Durchschalten des zugehörigen HAND-Gliedes 162 gleich HTO0·HfOT·HTO2·HTO3·HTW·I!TT55·HTO6·Hll07·Hl^^ ΗΤΌ9· ΗΤΊ O · HT11 ·HT12 sind. Das Signal HT12 kennzeichnet denjenigen Kanal, dem priorität gewährt ist, als einen TIM-Kanal. Die übrigen Signale kennzeichnen den speziellen Zwischenspeicher, die Vorrichtung und spezielle Nebenoperationen gemäß einem ^evninschten Code. Bei Erfüllung der NAND-Bedingung desFigure 4 shows diode connections between two input lines 160 and output lines 161. The diode connection scheme between the leftmost or first input line 160 in of the drawing and the output lines 161 causes the Output signals when switching through the associated HAND link 162 equals HTO0 · HfOT · HTO2 · HTO3 · HTW · I! TT55 · HTO6 · Hll07 · Hl ^^ ΗΤΌ9 · ΗΤΊ O · HT11 · HT12 are. The signal HT12 identifies that one Channel that is given priority as a TIM channel. The remaining signals identify the special buffer, the device and special secondary operations according to FIG a ^ evneinschten code. If the NAND condition of the

109853/1484109853/1484

an die zweite Eingangsleitung 160 angeschlossenen NAND-Gliedes sind die Matrixausgangssignale gleich HTOO«HT01·ΗΤ02·ΗΤ03·ΗΤ04. H⁷ÜÖ3'HTÖ^.H0O7.HTÖÜ.HT^.HT1O.!ifTT.HfT?. Das Signal WFT2 kennzeichnet denjenigen Kanal, dessen Unterbrechungswunsch Priorität gewährt wurde, als TOM-Kanal und die resultierende Operation als TOM-Operation. Die übrigen Signale kennzeichnen den Zwischenspeicher, die Vorrichtung und spezielle Nebenoperation gemäß einem vorbestimmten Code. Die übrigen Eingangsleitungen 160 können über Dioden 164 derart mit Ausgangsleitungen 161 verbunden werden, wie es erforderlich ist, um die gewünschten Ausgangssignale der Matrix beim Durchschalten (Erfüllen derof the NAND element connected to the second input line 160, the matrix output signals are equal to HTOO «HT01 · ΗΤ02 · ΗΤ03 · ΗΤ04. H ⁷ ÜÖ3'HTÖ ^ .H0O7.HTÖÜ.HT ^ .HT1O.! IfTT.HfT ?. The signal WFT2 identifies the channel whose interrupt request was granted priority as a TOM channel and the resulting operation as a TOM operation. The remaining signals identify the buffer, the device and special subsidiary operations according to a predetermined code. The remaining input lines 160 can be connected to output lines 161 via diodes 164 in such a way as is necessary to generate the desired output signals of the matrix when switching through (fulfilling the

der zugehörigen kAND-Glieder 162 zu erzeugen.the associated KAND gates 162 to generate.

TIM / TOM tax system

Der Aufbau des TIM/TOM-Steuerwerks 155 ist in den Fig. 5-7 dargestellt. Zunächst zu Fig. 5: Das Ausgangssignal HTTE des NAND-Gliedes 1?0 wird eine binäre 0, wenn alle vier Eingangssignale des NAND-Gliedes 170 binare Einsen sind, wodurch angezeigt wird, daß die Programmunterbrechungseinheit 15 das Programm in Abhängigkeit von einem Unterbrechungsbefehl (SCD1) unterbricht, die Programmunterbrechungseinheit 15 eine Eingabe -Antwort adreese an die TIM/TOM-Liatrix 150 abgegeben hat, wodurch bewirkt wird, daß die TIM/TOli-Llatrix 150 ein Ausgangssignal (ΗΤΤΑ) abgibt, und ein Ausgangssignal TSCC während des Heihenfolgesteuerzustands 1 (SCC1) vom Reihenfolgetaktzähler abgegeben wurde. Beim Auftreten des Signals HTTE und des Rücksetz-Ausgangssignals des TIM/TOM-Flipflops TTF (FTTF) wird das Ausgangssignal HTTF des NAND-Gliedes 171 eine binäre 1 und bewirkt, daß das Flipflop TTF in den 1-Zustand gesetzt wird, wenn der .Reihenfolge takt zähler das Taktsignal TSCA und der Taktimpulsgeber den Taktimpuls TCK1 abgibt. Das Flipflop TTF wird während des heihenfolgesteuerzustands 5 (SCO5) (in den 0-Zustand) zurückgesetzt, wenn das Signal LiRLS auftritt und dadurch das Ende eines Speicherzyklus und einer TIM/TOM-OperationThe structure of the TIM / TOM control unit 155 is shown in FIGS. 5-7 shown. First to FIG. 5: The output signal HTTE of the NAND gate 1? 0 becomes a binary 0 when all four input signals of the NAND gate 170 are binary ones, which indicates is that the program interruption unit 15 the program in response to an interrupt command (SCD1) interrupts, the program interruption unit 15 an input -Answer adreese submitted to the TIM / TOM-Liatrix 150, thereby causing the TIM / TOli matrix 150 to have an output (ΗΤΤΑ) emits, and an output signal TSCC during the order control state 1 (SCC1) from the order clock counter was delivered. When the HTTE signal occurs and the reset output signal of the TIM / TOM flip-flop TTF (FTTF) the output signal HTTF of the NAND gate 171 is a binary 1 and causes the flip-flop TTF to be set to the 1 state when the order of the clock counter, the clock signal TSCA and the Clock pulse generator emits the clock pulse TCK1. The flip-flop TTF is activated during the sequence control state 5 (SCO5) (in the 0 state) is reset when the LiRLS signal occurs and thereby the end of a memory cycle and a TIM / TOM operation

109853/U8A109853 / U8A

anzeigt. Das Flipflop TTF wird auch zu Anfang während des heihenfolgesteuerzustands 1 (SCO1) mit dem Taktsignal TSCC zurückgesetzt.indicates. The flip-flop TTF is also initially activated during the sequence control state 1 (SCO1) with the clock signal TSCC reset.

Das Ausgangssignal HTIM des NAND-Gliedes 172 wird eine binäre 0, wenn die TIM/TOM-Matrix 150 das Signal HT12 abgibt, das anzeigt, daß die Operation eine Till-Operation ist, d.h. daß Informationen aus einer peripheren Vorrichtung in den Speicher 11 übertragen werden sollen. Daß Ausgangssignal des NAND-Gliedes 172 wird im NICHT-Glied 173 negiert bzw. invertiert und den Eingängen von NAND-Gliedern 174- und 175 zugeführt. Das Alis gangs signal HCIiB des NAND-Gliedes 174 wird eine binäre 0, um das B-Register 100 während des Reihenfolgesteuerzuetands (SC04) einer TIM-Operation zu löschen, wenn die erste Übertragung von Informationen aus einer peripheren Vorrichtung in den vom TIM-Steuerwort bestimmten Speicherplatz erfolgen soll, wobei der zeitliche Ablauf des Ausgangssignals HCiB von den Signalen MRLS, TSCA und TSK1 gesteuert wird. Das Ausgangssignal HAU7 des NAND-Gliedes 175 wird eine binäre G, um die Übertragung der Informationen aus dem Paralleladdierwerk 110 ins B-Register 100 während des Taktintervalls 6 (TT6E) des Reihenfolgesteuerzustands 4 einer TIM-Operation zu bewirken, wobei der zeitliche Ablauf des Signals HAÜ7 von den Ausgangssignalen FAAF und FBFF des Verzögerungszeitzählers und vom Taktsignal TCK1 gesteuert wird.The output signal HTIM of the NAND gate 172 becomes a binary one 0 if the TIM / TOM matrix 150 asserts the signal HT12, which indicates that the operation is a till operation, i.e. that Information from a peripheral device into memory 11 should be transferred. That output signal of the NAND gate 172 is negated or inverted in NOT element 173 and fed to the inputs of NAND elements 174 and 175. That Alis gangs signal HCIiB of the NAND gate 174 is a binary 0, to clear the B register 100 during the sequence control state (SC04) of a TIM operation when the first transfer information from a peripheral device is to be transferred to the memory location determined by the TIM control word, the timing of the output signal HCiB from the Signals MRLS, TSCA and TSK1 is controlled. The output signal HAU7 of the NAND element 175 becomes a binary G in order to transfer the information from the parallel adder 110 into the B register 100 during clock interval 6 (TT6E) of the order control state 4 to effect a TIM operation, the timing of the signal HAÜ7 from the output signals FAAF and FBFF of the delay time counter and from the clock signal TCK1 is controlled.

Das Ausgangssignal H77X des NAND-Gliedes 176 ist während einer TIM/TOM-Operation eine binäre 0, wenn die AusgangsSignaIe U23S - U1öS des Paralleladdierwerics 110 anzeigen, daß das N-FeId des TIM/TOM-Steuerwortes 77₈ erreicht hat. Das Signal H77X zeigt also an, daß alle Datenwörter, die zwischen dem Speicher und einer peripheren Vorrichtung unter der Leitung des TB/t/TOM-Steuerwortes, das gerade im I-ßegister 101 gespeichert ist, übertragen werden sollen, vollständig übertragen sind.The output signal H77X of the NAND element 176 is a binary 0 during a TIM / TOM operation when the output signals U23S-U1öS of the parallel adder 110 indicate that the N field of the TIM / TOM control word 77 has reached _8. The signal H77X thus indicates that all data words which are to be transmitted between the memory and a peripheral device under the direction of the TB / t / TOM control word which is currently stored in the register 101 have been completely transmitted.

Das Ausgangssignal HECO des NOR-Gliedes 177 stellt eine binäreThe output signal HECO of the NOR gate 177 is binary

1098S3/H841098S3 / H84

1 dar, wenn beide Signale H77X und U17C binäre Nullen darstellen. Das Signal HEGO tritt also (als 1-Signal) auf, wenn das N-PeId des TIM/TOM-Steuerwortes 77o erreicht hat und in der Bitstelle 17 des Steuerwort-C-Feldes ein übertrag auftritt, der anzeigt, daß die letzte übertragung von Informationen zwischen dem Speicher und der peripheren Vorrichtung unter der Leitung des vorliegenden Steuerwortes erfolgt. Das Ausgangssignal HSTP eines ODEli-Gliedes 178 tritt auf, wenn aus dem K-FeId des Steuerwortes ein Übertrag auftritt, angezeigt durch das Signal U23C, oder wenn das N-FeId des Steuerwortes 77q erreicht hat und aus dem C-FeId bei der inkrementalen Erhöhung des C-Feldes während des Reihenfolgesteuerzustands 1 kein übertrag auftritt. Das Signal HSTP beendet sofort die TIM/TOM-Operation, wobei das K-FeId des Steuerwortes bei 77_Q im Speicher gelassen wird, so daß das Steuerwort danach nicht unabsichtlich zur Steuerung von Informationsübertragungen zwischen dem Speicher und einer peripheren Vorrichtung verwendet werden kann.1 when both signals H77X and U17C represent binary zeros. The signal HEGO occurs (as a 1 signal) when the N-PeId of the TIM / TOM control word has reached 77o and a carry occurs in bit position 17 of the control word C field, which indicates that the last transfer of Information between the memory and the peripheral device takes place under the direction of the present control word. The output signal HSTP of an ODEli element 178 occurs when a carry occurs from the K field of the control word, indicated by the signal U23C, or when the N field of the control word has reached 77q and from the C field during the incremental increase of the C-field during the sequence control state 1 no transfer occurs. The HSTP signal immediately terminates the TIM / TOM operation, leaving the K field of the control word at 77 _Q in memory so that the control word cannot be accidentally used to control information transfers between memory and a peripheral device thereafter.

Das Ausgangssignal HUH eines UND-Gliedes 179 tritt während des Heihenfolgesteuerzustands 1 (SC01) einer TIM/TOM-Operation (HTTF) auf, wobei der zeitliche Ablauf des Signals HUH von den Signalen «JELLS und TSCA gesteuert wird. Das Signal HUH bewirkt die Abgabe des Signals IUIU, um das C- und das N-FeId des Steuerwortes aus dem Paralleladdierwerk 110 ins I-Register 101 zu übertragen.The output signal HUH of an AND gate 179 occurs during the order control status 1 (SC01) of a TIM / TOM operation (HTTF), the timing of the HUH signal being controlled by the JELLS and TSCA signals. The signal HUH causes the output of the signal IUIU in order to add the C and N fields of the control word from the parallel adder 110 I register 101 to be transferred.

Nun zu Fig. 6: Das Ausgangesignal HCA4- des UND-Gliedes 180 erscheint während des Heihenfolgesteuerzustands 1 (SC01) einer TIM/TOM-Operation (HTTF), wenn der fieihenfolgetaktzähler beide Signale TSCA und TSCC. abgibt. Das Signal HCA4- wird zur Steuerung der Erzeugung des Ausgangssignals HI16 eines ODER-Gliedes 181 verwendet.Now to FIG. 6: The output signal HCA4- of the AND element 180 appears during sequence control state 1 (SC01) of a TIM / TOM operation (HTTF) if the sequence clock counter is both TSCA and TSCC signals. gives away. The HCA4- signal becomes the control the generation of the output signal HI16 of an OR gate 181 used.

Das Ausgangssignal HCA 5 eines ODEB-Gliedes 182 tritt auf (d.h. ist 1), wenn irgendeine der vier Signalkombinationen FB16»FB14,The output HCA 5 of an ODEB gate 182 occurs (i.e. is 1) if any of the four signal combinations FB16 »FB14,

109853/U84109853 / U84

FBi£'FB14, FB17'FB15 oder FBi7'FB15 auftritt und anzeigt, daß das C-FeId des TIM/TOM-Steuerwortes im B-Register 100 ungleich dem P-FeId des Steuerwortes ist. Das Signal HCA5 steuert die Erzeugung des Signal IJOO, das die inkrementale Erhöhung des Y-Feldes des TIM/TOM-Steuerwortes während des Reihenfolgesteuerzustands 1 einer THi- oder einer TOM-Operation bewirkt. Das Y-FeId des Steuerwortes wird nur dann inkremental erhöht, wenn das Signal HCA5 eine binäre O darstellt und dadurch anzeigt, daß die Felder C und P des Steuerwortes gleich sind und die erste Übertragung von Informationen in einen oder aus einem neuen Speicherplatz erfolgen soll.FBi £ 'FB14, FB17'FB15 or FBi7'FB15 occurs and indicates that the C field of the TIM / TOM control word in the B register 100 is not equal to the P field of the control word. The signal HCA5 controls the generation of the signal IJOO, which is the incremental increase of the Y field of the TIM / TOM control word during the Sequence control state 1 of a THi or a TOM operation causes. The Y field of the control word is only incrementally increased when the HCA5 signal represents a binary 0 and thereby indicating that fields C and P of the control word are equal and the first transmission of information to or from a new memory location.

Das Ausgangssignal HBAU eines UND-Gliedes 183 tritt im Reihenfolge steuerzustand 3 (SC03) einer TIM- oder einer TOM-Operation (HTTF) auf (d.h. stellt ein 1-Signal dar), wenn, der Inhalt des C-Feldes eines Steuerwortes OO ist und dadurch anzeigt, daß das letzte Byte des gerade vorliegenden Wortes übertragen worden ist. Die zeitliche Steuerung des Signals HBaU im iteihenfolgesteuerzustand 3 erfolgt durch die Ausgangssignale TSCA und TSCB des Reihenfolgetaktzählers und das Taktsignal TSK1. Das Signal HBAU steuert die Erzeugung der Signale BAUU und BAUL, um die Übertragung des Steuerwortes ins I-Register 101 über das Paralleladdierwerk 110 in das B-Eegister 100 zu bewirken.The output signal HBAU of an AND gate 183 occurs in sequence control state 3 (SC03) of a TIM or a TOM operation (HTTF) on (i.e. represents a 1 signal), if, the The content of the C field of a control word is OO and thus indicates that the last byte of the current word has been transmitted. The timing of the signal HBaU in the sequence control state 3 takes place through the output signals TSCA and TSCB of the sequence clock counter and the clock signal TSK1. The HBAU signal controls the generation of the signals BAUU and BAUL to transfer the control word to the I register 101 via the parallel adder 110 into the B register 100.

Das Ausgangssignal HH7 eines UND-Gliedes 184 erscheint (als 1-Signal) während des Reihenfolgesteuerzustands 3 (SC03) einer TIM- oder einer TOM-Operation (HTTF), wenn der Inhalt des C-Feldes des Steuerwortes 00 ist (FB17-FB16) und das höchstwertige Bit des P-Feldes eine binäre 1 (FI15) ist. Die zeitliche Steuerung des Signals HH7 während des Reihenfolgesteuerzustands 3 erfolgt durch die Ausgangseignale T*ScT und TSCC des Reihenfolgetaktzählers und durch das Taktsignal TCK1. In ähnlicher .Veise erscheint das Ausgangs signal HI16 eines ODER-Gliedes 181 während des BeihenfolgesteUerzustands 3 (SC03) einer TIM- oder einer TOM-Operation (HTTF), wenn der InhaltThe output signal HH7 of an AND element 184 appears (as a 1 signal) during the sequence control status 3 (SC03) of a TIM or a TOM operation (HTTF) if the content of the C field of the control word is 00 (FB17-FB16) and the most significant bit of the P field is a binary 1 (FI15). The timing of the signal HH7 during the sequence control state 3 is carried out by the output signals T * ScT and TSCC of the sequence clock counter and by the clock signal TCK1. Similarly, the output signal HI16 of an OR gate 181 appears during the sequence control state 3 (SC03) of a TIM or a TOM operation (HTTF) if the content

109853/U84109853 / U84

des C-Feldes des Steuerwortes OO (FB17'FB16) und das niedrigstwertige Bit des P-Feldes eine binäre 1 (FI14) ist. Die zeitliche Steuerung des Signals HI16 während des Reihenfolgesteuerzustands 3 wird vom Ausgangssignal TsGA des Reihenfolgetaktzählers und vom Taktsignal TCK1 gesteuert. Die Signale HH7 und HI16 dienen zur übertragung des Inhalts des P-Feldes ins G-FeId im I-Register 101, nachdem ein vollständiges »/ort unter der Leitung des TIM/TO;,:-Steuerwortes übertragen wurde. Das Steuerwort wird anschließend aus dem I-Register 101 ins B-Register 100 übertragen, und zwar gesteuert vom Signal HBAU. Das Signal HI16 erscheint auch während des Reihenfolgesteuerzustands 1 in Abhängigkeit vom Signal HCA4 und dem Taktsignal TCK1, um die inkrementell Erhöhung des C-Feldes des Steuerwortes zu bewirken.of the C field of the control word OO (FB17'FB16) and the lowest value Bit of the P-field is a binary 1 (FI14). The temporal Control of signal HI16 during sequence control state 3 is provided by the output signal TsGA of the sequence clock counter and controlled by the clock signal TCK1. The signals HH7 and HI16 are used to transmit the content of the P-field into the G field in I register 101, after a complete »/ ort under the direction of the TIM / TO;,: - control word was transferred. The control word is then transferred from the I register 101 to the B register 100, controlled by the HBAU signal. The signal HI16 also appears during the sequence control state 1 as a function of the HCA4 signal and the clock signal TCK1 to incrementally increase the C field of the control word to effect.

Fig. 7 zeigt den TIM/TOM-Zähler des TIM/TOM-Steuerwerks 155. Der TIM/TOM-Zahler enthält fünf Flipflops CFA, CFB, CFC, CFD und CFE. Er dient hauptsächlich zur Steuerung der Anzahl der Bitstellen, um die der Inhalt des B-Registers 100 während einer TILä/TOk-Operation verschoben wird, wenn das P-FeId des ΪΙΜ/'i'Ok-Steuerworts anzeigt, daß die Datenwörter, die zwischen dem Speicher und einer peripheren Vorrichtung übertragen werden sollen, 2, 5 oder 4 Bytes enthalten. Das Flipflop CFA des TIM/TÜLil-Zählers wird auch zur Speicherung der Tatsache verwendet, daß der Speicherplatz, der vom TBii/TOui-Steuerwort aufgerufen wird bzw. gekennzeichnet ist, zum ersten Mal für eine Datenübertragung während der TIM/TOLa-Operation verwendet wird.7 shows the TIM / TOM counter of the TIM / TOM control unit 155. The TIM / TOM counter contains five flip-flops CFA, CFB, CFC, CFD and CFE. It is mainly used to control the number of bit positions by which the content of the B register 100 is during a TILä / TOk operation is shifted if the P field des ΪΙΜ / 'i'Ok control word indicates that the data words between to be transferred to the memory and a peripheral device contain 2, 5 or 4 bytes. The CFA flip-flop the TIM / TÜLil counter is also used to store the fact uses the memory space assigned by the TBii / TOui control word is called or is marked, used for the first time for a data transfer during the TIM / TOLa operation will.

Im Betrieb werden die Flipflops CFB, CFC, GFD und CFE des TIM/TOM-Zählers während des fieihenfolgesteuerzustands 1 vom signal SC01 in Kombination mit dem Taktsignal I¹CKI in den 0-Zustand zurückgesetzt. Das Flipflop CFA wird während des Heihenfolgesteuerzustands 1 von der Signa!verknüpfung SC01'TSCA-TCKI (in den 1-Zustand) gesetzt. Das Flipflop CFA wird anschließend während des Reihenfolgesteuerzustands 1 einerIn operation, the flip-flops CFB, CFC, GFD and CFE of the TIM / TOM counter are reset to the 0 state ^{by the signal SC01 in combination with the clock signal I 1 CKI during the sequence control state 1.} The flip-flop CFA is set (to the 1 state) by the signal link SC01'TSCA-TCKI during the sequence control state 1. The flip-flop CFA then becomes one during the sequence control state 1

109853/1484109853/1484

einer TIM/TOM-Operation in einem von der Signalverknüpfung HCA4«TGK1 bestimmten Zeitpunkt zurückgesetzt, wenn das C-PeId des TIM/TOM-Steuerwortes gleich dem P-FeId (Hd?) ist und dadurch anzeigt, daß der vom Y-FeId bestimmte Speicherplatz des Steuerwortes während einer TIM/TOM-Operation, die von dem gerade im B-Register 100 gespeicherten Steuerwort gesteuert wird. Das Flipflop CFA des TIM/TOM-Zählers speichert diese Information für eine späetere Verwendung während der TIM/TOM-Operation. of a TIM / TOM operation at a point in time determined by the signal link HCA4 «TGK1 when the C-PeId of the TIM / TOM control word is equal to the P field (Hd?) and indicates that the memory location determined by the Y field of the control word during a TIM / TOM operation controlled by the control word currently stored in the B register 100 will. The flip-flop CFA of the TIM / TOM counter stores this Information for later use during the TIM / TOM operation.

Während des Reihenfolgesteuerzustands 3 der TIM/TOM-Operation wird eine der Anzahl der Bytes in jedem Wort entsprechende Zahl zwischen dem Speicher 11 und derjenigen peripheren Vorrichtung übertragen, die vom P-FeId des TIM/TOM-Steuerirortes, das im TIM/TOM-Zähler gespeichert ist, bestimmt wirdv Wenn das P-FeId des TIM/TOM-Steuerwortes, das in den Flipflops B15 und B14 des B-Registers 100 gespeichert ist, gleich OO ist und dadurch anzeigt, daß jedes Wort, das unter der Leitung des Steuerwortes übertragen werden soll, vier Bytes i sechs Bits enthält, wird das Flipflop CFB des TIM/TOM-Zählers (in den 1-Zustand) gesetzt. Die diese Zustandsänderung des Flipflops CFB bewirkende Signalkombination ist FB15·FB14·SC05·TSCB· TCK1, wie es in Fig. 7 gezeigt ist. Wenn die Zustände der Flipflops B15 und B14 des B-Registers 100 die Bitkombination 01 im P-FeId darstellen und dadurch anzeigen, daß jedes unter der Leitung des Steuerwortes übertragene Wort drei Bytes enthält, wobei jedes Byte 8 binäre Ziffern enthält, wird das Flipflop CFC während des Heihenfolgesteuerzustands 3 gesetzt. Die das Setzen des Flipflop CFC bewirkende Signalkombination ist FBT5.FB14.bC03''rSCB'TCK1. vVenn das P-FeId des TIM/TOM-Steuerwortes, das durch die Zustände der Flipflops B15 und B16 des B-Registers 100 dargestellt wird, die Bitkombination 10 enthält und anzeigt, daß jedes unter der Leitung des Steuerwortes zu übertragende t/ort zwei Bytes a 12 Bits enthält, bleiben die Flipflops UFB, CFC, CFD und CFE zurückgesetzt. Wenn das P-FeId des Steuerwortes die Bitkombination 11 enthält und dadurch einDuring order control state 3 of the TIM / TOM operation, one becomes corresponding to the number of bytes in each word Number transmitted between the memory 11 and that peripheral device that is received from the P field of the TIM / TOM control location, which is stored in the TIM / TOM counter is determined v If the P field of the TIM / TOM control word that is in the flip-flops B15 and B14 of the B register 100 is stored is equal to OO and thereby indicating that each word to be transmitted under the direction of the control word is four bytes i six bits contains, the flip-flop CFB of the TIM / TOM counter (in the 1 state) set. The signal combination causing this change of state of the flip-flop CFB is FB15 · FB14 · SC05 · TSCB · TCK1, as shown in FIG. When the states of the flip-flops B15 and B14 of the B register 100 the bit combination 01 in the P-field and indicate that each word transmitted under the control word contains three bytes, with each byte containing 8 binary digits, the CFC flip-flop is set during the order control state 3. The the The signal combination that causes the CFC to set the flip-flop is FBT5.FB14.bC03''rSCB'TCK1. vIf the P field of the TIM / TOM control word, that by the states of the flip-flops B15 and B16 of the B register 100 is shown, the bit combination 10 contains and indicates that each t / ort to be transmitted under the direction of the control word contains two bytes of 12 bits each, the remain Flip-flops UFB, CFC, CFD and CFE reset. If the P field of the control word contains the bit combination 11 and thereby a

109853/U84 BAD ORiQtNAL109853 / U84 BAD ORiQtNAL

_ 33 - 177A338_ 33-177A338

Byte pro Wort anzeigt, wird das Flipflop CFD von der Signalkombination FB15'FJ514.6CO3'TSCA«TCK1 gesetzt.Byte per word, the flip-flop will CFD from the signal combination FB15'FJ514.6CO3'TSCA «TCK1 set.

Die folgende Tabelle zeigt den Zustand, den die Flipflops CFB, CFC, CFD und CFE des TIM/TOM-Zählers während des Reihenfolgesteuerzustands 3 in Abhängigkeit von der Anzahl der Bytes einnehmen, die in jedem Wort enthalten sind, das von dem TIM/TOM-Steuerwort gesteuert übertragen werden soll.The following table shows the state that the flip-flops CFB, CFC, CFD and CFE of the TIM / TOM counter during the sequence control state 3 depending on the number of bytes that are contained in each word defined by the TIM / TOM control word should be transferred in a controlled manner.

TIM/TOM» 7-SHIpFIR BBIHBHFOIiGBSTEUERZUSIEAND 5TIM / TOM »7-SHIpFIR BBIHBHFOIg TAX RELIABILITY 5

CFB CFC CFD CFECFB CFC CFD CFE

OOOO 11 OO OO ■ ο■ ο 0101 OO 11 OO OO 1010 OO OO OO OO 1111 OO OO 11 OO

Während des Reihenfolgesteuerzustands 4, wenn das Signal MRIS (als 1-Signal) erscheint und dadurch das Ende des Taktintervalls 5 anzeigt, wird die im Flipflop CFD des TIM/TOM-Zählers gespeicherte Zählinformation ins Flipflop CFA übertragen. Wenn also das Flipflop CFD während des Reihenfolgesteuerzustands 3 gesetzt war, um anzuzeigen, daß Jedes unter der Leitung des TIM/TOk-Steuerwortes übertragene Wort ein Byte enthält, wird das Flipflop CFA in Abhängigkeit von der Signalkombination SC04«TCK1·MRLS·FCFD gesetzt, wenn es nicht bereits gesetzt war, In ähnlicher Weise wird das Flipflop CFA, wenn das Flipflop CFD zurückgesetzt ist, während des Reihenfolgesteuerzustands 4 am Ende des Taktintervalls 5 von der Signalkombination SC04»TCKI ·LiRLA·HTTF«fcW zurückgesetzt. Die Zustände der Flipflops des TIM/TOM-Zählers nach der Übertragung der im Flipflop During sequence control state 4 when the MRIS (as a 1-signal) appears and thereby the end of the clock interval 5 shows, the in the flip-flop CFD of the TIM / TOM counter Transfer stored counting information to the flip-flop CFA. if that is, the CFD flip-flop was set during sequence control state 3 to indicate that each was under the direction of the TIM / TOk control word contains a byte the flip-flop CFA is set depending on the signal combination SC04 «TCK1 · MRLS · FCFD, if it was not already set, Similarly, when the flip-flop CFD is reset, the flip-flop CFA becomes 4 during the order control state reset at the end of clock interval 5 by the signal combination SC04 "TCKI · LiRLA · HTTF" fcW. The states of the flip-flops of the TIM / TOM counter after the transmission in the flip-flop

109853/U8A109853 / U8A

CFD gespeicherten Information ins Flipflop VFA, wenn die Anlage mit dem Taktintervall 6 des Reihenfolgeeteuerzustands 4 beginnt, und die Zählreihenfolge des TIM/TOM-Zählers sind in der folgenden Tabelle dargestellt:CFD stored information in the flip-flop VFA when the system starts with the clock interval 6 of the sequence control state 4, and the counting sequence of the TIM / TOM counter are shown in the following table:

TIM/TOM- ZÄHIEHTIM / TOM- ZÄHIEH REIHMFOLGESTEUERZUSTAND ORDER CONTROL STATE 44th

FCFAFCFA FCFBFCFB FCFCFCFC FCFDFCFD FCFEFCFE P = 10
(zwei Bytes pro «/ort »
Verschiebung um 12 Plätze) P = 10
(two bytes per "/ location"
Shift by 12 places) OO OO OO 00 00 OO OO OO 00 11 OO OO O-O- 11 00 OO üü 00 11 11 P * 01P * 01
(drei Bytes pro Wort ■(three bytes per word ■
Verschiebung um 8 Plätze)Shift by 8 places) OO OO 11 00 00 OO OO 11 00 11 P-OOP-OO
(vier Bytes pro Wort »(four bytes per word » OO 11 00 00 00 Verschiebung um 6 Plätze)Shift by 6 places) OO 11 00 00 11 OO 11 00 11 00 OO 11 00 11 11 OO 11 11 00 00 OO 11 11 00 11 P » 11P »11 11 OO 00 00 00

(ein Byte pro Wort * keine Verschiebung) oder Ende der Verschiebung(one byte per word * no shift) or end of shift

in dieser Tabelle gezeigt ist, sind alle Flipflops des TIM/TOM-Zählers zurückgesetzt, wenn die Anlage mit dem Taktintervall 6 des Reihenfolpresteuerzustands 4 während einer TIM/TOM-Operation beginnt, wenn das P-FeId des TIM/TOM-Steuer- shown in this table , all flip-flops of the TIM / TOM counter are reset if the system starts with the clock interval 6 of the sequence control state 4 during a TIM / TOM operation, if the P field of the TIM / TOM control

109853/U84109853 / U84

wortes anzeigt, daß jedes Wort zwei Bytes a 12 Bit enthält. Der ü.nfanp;szustand des Zählers wird vom Endzustand, in dem das Flipflop CFA gesetzt ist und alle anderen Flipflops zurückgesetzt sind, durch 12 Zählerstände getrennt. Diese 12 Zwischenstände lassen den Inhalt des B-Registers 100 zirkulär um 12 Bitstellen verschieben, um den Inhalt des B-Registers 100 für die Übertragung von 12 Bit-Bytes richtig zu positionieren.word indicates that each word contains two bytes of 12 bits each. The initial state of the counter is determined by the final state in which the Flip-flop CFA is set and all other flip-flops are reset, separated by 12 counter readings. These 12 intermediate results allow the content of the B register 100 to be shifted circularly by 12 bit positions by the content of the B register 100 correctly positioned for the transmission of 12 bit bytes.

Der Anfangszustand des Zählers ist 00100, wobei das Flipflop GFC gesetzt ist und alle anderen Flipflops zurückgesetzt sind, wenn das P-FeId des Steuerwortes drei 8-Bit-Bytes pro Wort bestimmt. Acht Zustände des Zählers trennen dann den Anfangsund den Endzustand, um den Zähler in die Lage zu versetzen, den Inhalt des B-Kegisters 100 zirkulär um 8 Bitstellen verschieben zu lassen und dadurch den Inhalt des B-Registers in die zur übertragung von 8-Bit-Bytee richtige Lage zu verschieben. Der Anfangs zustand des TIM/TOlsd-Zählers ist 01000, wobei das Flipflop GFB gesetzt ist und alle anderen Flipflops zurückgesetzt sind, wenn das P-FeId des Steuerwortes vier 6-Bit-Bytes pro Wort anzeigt. Dann trennen sechs Zustände des Zahlers den Anfangs- und den Endzustand, damit der Zähler die Verschiebung des B-Registerinhalts um 6 Bitstellen bewirken kann und dadurch den B-Registerinhalt in die zur Übertragung von 6-Bit-Bytes richtige Lage zu bringen, vi/enn das P-FeId des bteuerwortes ein Byte pro Wort anzeigt, ist sowohl der Anfangs- als auch der Endzustand des Zählers gleich 10000, wobei das Flipflop GFA gesetzt ist und alle anderen Flipflops zurückgesetzt sind. Das Ausgangssignal FCFA des Flipflop CFA sperrt die Verschiebung des Inhalts des B-Registers 100 und verhindert das Kippen des niedrigstwertigen Flipflop GFE und aller anderen Flipflops des TIM/TOM-Zählers.The initial state of the counter is 00100, with the flip-flop GFC set and all other flip-flops reset, if the P field of the control word is three 8-bit bytes per word certainly. Eight states of the counter then separate the initial and the final state in order to enable the counter to Shift the content of the B register 100 circularly by 8 bit positions and thereby shifting the content of the B register into the correct position for the transmission of 8-bit bytes. The initial status of the TIM / TOlsd counter is 01000, the flip-flop GFB is set and all other flip-flops are reset if the P field of the control word is four Indicates 6-bit bytes per word. Then six states of the counter separate the initial and the final state so that the counter does the Shift the contents of the B register by 6 bit positions can and thereby bring the B register contents into the correct position for the transmission of 6-bit bytes, vi / hen the P field des control word displays one byte per word, both the initial and the final state of the counter is 10000, with the GFA flip-flop set and all other flip-flops are reset. The output signal FCFA of the flip-flop CFA blocks the shifting of the contents of the B register 100 and prevents the least significant flip-flop GFE and all other flip-flops of the TIM / TOM counter from tipping over.

Die Wirkungsweise des Tlk/TOivi-Zählers beim Zahlen von seinem Anfangszustand bis zu seinem Endzustand, wenn die während der TliVi/TOlvi-Uperation übertragenen Wörter 2, 3 oder 4 Bytes enthalten, wird nun beschrieben. Wenn das Ausgangssig-nal FCFA desHow the Tlk / TOivi counter works when paying his Initial state to its final state when the during the TliVi / TOlvi operation contain words 2, 3 or 4 bytes, will now be described. If the output signal FCFA of the

109853/H84109853 / H84

-36 - 177433&-36 - 177433 &

Flipflop CFA eine binäre 1 darstellt und dadurch anzeigt, daß jedes »/ort mehr als ein Byte enthält, wird das Signal HCS1 während des TaktIntervalls 6 (TT6E) erzeugt, damit der Inhalt des B-Registers 100 zirkulär nach links um eine Bitstelle pro iakt impuls TCK1 verschoben werden kann. Das Signal FCi¹A schaltet auch die Eingabeschaltglieder des Flipflop CFE im TIM/TOM-Zähler während des Taktintervalls 6 durch, damit das Flipflop CFE mit jedem Taktimpuls TCK1 seinen Zustand ändern kann.Flip-flop CFA represents a binary 1 and thereby indicates that each location contains more than one byte, the signal HCS1 is generated during clock interval 6 (TT6E) so that the content of the B register 100 moves circularly to the left by one bit position impuls TCK1 can be shifted. The signal FCi ¹ A also switches the input switching elements of the flip-flop CFE in the TIM / TOM counter through during the clock interval 6 so that the flip-flop CFE can change its state with each clock pulse TCK1.

Nimmt man als Anfangszustand den Wert 00000 im TDI/TOM-Zähler an (2 Bytes pro Wort), dann wird das Flipflop CFE vom dritten Taktimpuls TCK1 gesetzt und dadurch die erste Verschiebung des Inhalts des B-Registers 100 gespeichert. Mit dem zweiten Taktimpuls TCK1 wird das Flipflop CFE zurückgesetzt und das Flipflop CFD gesetzt und dadurch die zweite Verschiebung im B-Register 100 gezählt. Der TIM/TOM-Zähler spricht auf die nächsten drei Taktimpulse in normaler Weise an, indem der Zählerstand um drei Schritte auf 00101 weitergeschaltet wird. Beim Auftreten des nächsten Taktimpulses würde das Flipflop CFD normalerweise gesetzt werden, da das Flipflop CBB zurückgesetzt ist. Das ilipflop CFB wird jedoch mit dem nächsten Taktimpuls in Abhängigkeit von der Eingangesignalkombination i?CiE·FCFC.FCFB·TCKi. Gleichzeitig wird das Flipf^op CFlS von der Eingangssigna!kombination FCFE·FCFD»TCK1 zurückgesetzt, während das Setzen des Flipflop CFD vom Signal FCFC verhindert wird. Mithin schließt sich an den Zählerstand 00t01 des TIM/TOM-Zählers die Zahl 01000 an.If you take the value 00000 in the TDI / TOM counter as the initial state on (2 bytes per word), then the flip-flop CFE is set by the third clock pulse TCK1 and thereby the first shift of the content of the B register 100 is stored. With the second clock pulse TCK1, the flip-flop CFE is reset and that Flip-flop CFD set and thereby the second shift in B register 100 is counted. The TIM / TOM counter speaks to the the next three clock pulses in the normal way by incrementing the count by three steps to 00101. When the next clock pulse occurs, the flip-flop CFD would normally be set, since the flip-flop CBB is reset is. However, the ilipflop CFB is activated with the next clock pulse depending on the input signal combination i? CiE FCFC.FCFB TCKi. At the same time, the flipf ^ op CFIS of the input signal combination FCFE · FCFD »TCK1 is reset, while the setting of the flip-flop CFD is prevented by the signal FCFC. The counter reading 00t01 of the follows TIM / TOM counter shows the number 01000.

Der TIM/TOM-Zähler spricht auf die nächsten fünf Taktimpulse TCK1 in herkömmlicher Weise derart an, daß er um fünf Schritte auf 01101 weiterschaltet, nachdem der Inhalt des B-Kegisters 100 um 11 Bitstellen im Kreise nach links verschoben worden ist. In diesem Augenblick erscheint das AusRangssignal HBCE des UND-Gliedes 19o, da die Flipflops CFB, CFC und CFl in den 1-Zustand gesetzt sind. Mit dem nächsten Taktimpuls TCK1 wird dasThe TIM / TOM counter responds to the next five clock pulses TCK1 in a conventional manner such that it advances five steps to 01101 after the contents of the B register 100 has been shifted to the left by 11 bit positions in the circle. At this moment the out-of-rank signal HBCE des appears AND gate 19o, since the flip-flops CFB, CFC and CFl in the 1 state are set. With the next clock pulse TCK1 this will be

109853/U8A109853 / U8A

Flipflop CFA in .abhängigkeit von der Signalkombination EBCE«FCFA »TCK1 gesetzt. Der nächste Taktimpuls setzt das Flipflop CFB zurück, da dann die UND-Verknüpfung FCFE.FCFC.FCFB. ¹I¹CKI der Eingangssignale erfüllt ist. Das Flipflop GFC wird gleichzeitig von der Signalkombination FCFE«FCFD-FCK1 zurückgesetzt, während das Flipflop CFE ebenfalls zurückgesetzt und das Setzen des Flipflops CFD vom Signal fCFC verhindert wird. Mit dem zwölften Taktimpuls TCK1 steht der Zähler also auf 1GCCGO und zeigt dadurch an, daß der Inhalt des B-Registers 100 um 12 Bitstellen im Kreise nach links verschoben wurde. Der binäre O-Zustand des Ausgangssignals FCFA verhindert die Erzeugung des Signals HCE1 und dadurch eine weitere Verschiebung des Inhalts des B-Registers 100. Das O-Signal FCFA verhindert ferner ein Kippen des Flipflop CFE und anderer Flipflops des TIM/TOM-Zählers in Abhängigkeit von Taktimpulsen TCK1. Λβηη die AnfangsZählerstände des TIM/TGte-Zählers entweder OCIGO oder 01000 sind, entsprechend jeweils drei 8-Bit-Bytes oder vier 6-Bit-Bytes pro Aort, zählt der TIM/TOM-Zähler in der oben beschriebenen itfeise, nur daß die Anzahl der Taktimpulse TCK1, die gezählt wird, bis der Endzustand des Zählers erreicht ist, der Verschiebestrecke im B-itegister 100 entspricht, die von der Byte-Zahl im P-FeId des Steuerwortes verlangt wird.Flip-flop CFA set depending on the signal combination EBCE «FCFA» TCK1. The next clock pulse resets the flip-flop CFB, because then the AND link FCFE.FCFC.FCFB. ¹ I ¹ CKI of the input signals is fulfilled. The flip-flop GFC is simultaneously reset by the signal combination FCFE «FCFD-FCK1, while the flip-flop CFE is also reset and the setting of the flip-flop CFD is prevented by the signal fCFC. With the twelfth clock pulse TCK1 the counter is at 1GCCGO and thus indicates that the content of the B register 100 has been shifted to the left by 12 bit positions in a circle. The binary 0 state of the output signal FCFA prevents the generation of the signal HCE1 and thereby a further shifting of the content of the B register 100. The 0 signal FCFA also prevents the flip-flop CFE and other flip-flops of the TIM / TOM counter from toggling of clock pulses TCK1. If the initial counts of the TIM / TGte counter are either OCIGO or 01000, corresponding to three 8-bit bytes or four 6-bit bytes per aort, the TIM / TOM counter counts in the manner described above, only the number of the clock pulse TCK1, which is counted until the end state of the counter is reached, corresponds to the shift distance in the bit register 100, which is required by the number of bytes in the P field of the control word.

Während einer TIM-Gperation wird aus demjenigen Speicherplatz des Speichers 11, dessen Adresse von der Frogrammunterbrechungseinheit 15 erzeugt wird, ein TIM-Steuerwort geholt und ins Rechen- und Steuerwerk 10 übertragen. Die Felder Ii und C werden überprüft und die Felder C, K und Y des TIM-Steuerwortes schrittweise erhöht, falls erforderlich, um das TIM-Steuerwort auf den neuesten. Stand zu bringen. Das auf den neuesten Stand gebrachte TIM-Steuerwort wird in seinen Speicherplatz zurückgebracnt. Der Inhalt des vom Y-FeId des Tlto-Steuerwortes bestimmte Speicherplatz wird aus dem Speicher 11 ins Rechenunö Steuerwerk 10 übertragen. Der Inhalt des Speicherplatzes wird dann aus dem nechen- und Steuerwerk 1G gelöscht, wenn derDuring a TIM operation, this becomes memory space of the memory 11, the address of which from the program interruption unit 15 is generated, a TIM control word is fetched and transferred to the computing and control unit 10. The fields Ii and C become checked and the fields C, K and Y of the TIM control word incrementally increased by the TIM control word, if necessary up to date. To bring stand. The updated TIM control word is stored in its memory location burnt back. The content of the Y field of the TLto control word Certain storage space is transferred from the memory 11 to the computing unit 10. The content of the storage space is then deleted from the computer and control unit 1G when the

109853/ U8i109853 / U8i

Speicherplatz zum ersten Mal bei einer Datenübertsragungs-* operation verwendet wird (d.h. wenn das erste Byte des Wortes übertragen wird), und zwar gesteuert vom TIM-Steuerwort. Der Inhalt des Speicherplatzes wird dann im Rechen- und Steuerwerk 10 in der gewünschten Weise in Abhängigkeit von der Anzahl der Bytes pro Wort, die vom TILJ-Steuerwort bestimmt wird, verschoben. Die dann aus der peripheren Vorrichtung über die Leitung 25 übertragene Information wird dann mit dem verschobenen Inhalt des vom Y-FeId des TIM-Steuerwortes bestimmten Speicherplatzes kombiniert, wenn es sich nicht um die erste Benutzung dieses Speicherplatzes handelt, und wieder in den Speicherplatz gebracht. Diese Reihenfolge läuft jedesmal ab, wenn der Progranununterbrechungswunech des gleichen TIM-Kanals von der Programmunterbrechungeeinheit 15 gewährt wird, biß die von dem N-FeId des Steuerwortes bestimmte Anzahl von Wörtern aus der peripheren Vorrichtung, die an den TIM-Kanal angeschlossen ist, in den Speicher 11 übertragen ist. Jean die entsprechende Anzahl von Wörtern übertragen ist, wird das Echounterbrechungssignal HECO erzeugt, und das Programm füllt den bpeicherplatz, der mit dem Till-Kanal verbunden ist, mit einem anderen TIM-Steuerwort, um die nächste Datenübertragung aus der peripheren Vorrichtung in den Speicher 11 vorzubereiten.Storage space is used for the first time in a data * transfer operation (ie when the first byte of the word is transferred), controlled by the TIM control word. The content of the memory location is then shifted in the arithmetic and control unit 10 in the desired manner as a function of the number of bytes per word which is determined by the TILJ control word. The information then transmitted from the peripheral device via the line 25 is then combined with the shifted content of the memory space determined by the Y field of the TIM control word, if this is not the first use of this memory space, and brought back into the memory space. This sequence runs every time the program interruption request for the same TIM channel is granted by the program interruption unit 15, the number of words from the peripheral device connected to the TIM channel determined by the N field of the control word bit into the Memory 11 is transferred. Jean, the corresponding number is transmitted by words is generated the echo interrupt signal HECO and the program fills the bpeicherplatz which is connected to the Till channel, with another TIM control word to the next data transfer from the peripheral device in the memory 11 prepare.

während einer TOM-Operation wird das TOM-Steuerwort_t das in demjenigen Speicherplatz des Speichers 11, der durch die Adresse bestimmt wird, die von der Programmunterbrechungeeinheit 15 erzeugt wurde und demjenigen TOM-Kanal entspricht, dessen Programmunterbrechungswunsch gewährt wurde, ine Rechen- und Steuerwerk 10 übertragen. Die Felder JJ und C des TOM-Steuerwortes werden überprüft und die Felder K, G und Y inkremental erhöht, wie es erforderlich 1st, um das Φ01Ι-Steuerwort auf den neuesten Stand zu bringen,. Das auf den neuesten Stand gebrachte TOM-Steuerwort wird dann aus de» Rechen- und Steuerwerk 10 in seinen Speicherplatz im Speicher 11 gebracht. Der Inhalt des vom Y-FeId des TOM-SteuerwortesDuring a TOM operation, the TOM control word _t is in that memory location of the memory 11 which is determined by the address generated by the program interruption unit 15 and corresponds to the TOM channel whose program interruption request was granted, in a computing and control unit 10 transferred. The fields JJ and C of the TOM control word are checked and the fields K, G and Y incrementally increased as necessary to bring the "01" control word up to date. The updated TOM control word is then brought from the computing and control unit 10 to its storage location in the memory 11. The content of the Y field of the TOM control word

109853/U84109853 / U84

bestimmte Speicherplatz wird aus dem Speicher 11 ins Rechen- und Steuerwerk 10 übertragen, tfenn das P-FeId des TOM-Steuer-/.ortes mehr als ein riyte pro V/ort anzeigt, wird der Inhalt des Speicherplatzes zirkulär nach links um soviel Bitstellen verschoben, wie es erforderlich ist, um das in die periphere Vorrichtung über den TOM-Kanal zu übertragende Byte richtig zu positionieren. Dann wird die Information in die betreffende periphere Vorrichtung übertragen und der Inhalt des von der Y-Adresse des TO^-Steuerwortes identifizierte Speicherplatz wieder im speicher abgespeichert. Diese Reihenfolge läuft jedesmal ab, wenn ein Programmunterbrechungswünsch (oder Befehl) des TOk-Kanals von der Programmunterbrechuntrseinheit 15 gewährt wird, bis die vom N-FeId des TOto-Steuerwortes bestimmte Anzahl von ,Vörtern aus dem Speicher 11 in die periphere Vorrichtung übertragen ist. Wenn die richtige Anzahl von ./örtern übertragen ist, wird ein Echosignal HECO erzeugt, das bewirkt, daß das Programm den Speicherplatz, der das Steuerwort für diesen Kanal enthält, mit einem anderen TOM-Steuerwort belegt wird, um die nächste Übertragung von Informationen aus dem Speicher 11 in die periphere Vorrichtung vorzubereiten.Certain storage space is transferred from the memory 11 to the arithmetic and control unit 10, if the P field of the TOM control /. location shows more than one riyte per word, the content of the memory space is shifted circularly to the left by as many bit positions as is necessary to allow it to be in the peripheral Device correct bytes to be transmitted over the TOM channel to position. Then the information is transmitted to the relevant peripheral device and the content of the Y address of the TO ^ control word identified memory location stored in memory again. This order runs every time if a program interruption request (or command) of the TOk channel granted by the program interrupt unit 15 until it is determined by the N field of the TOto control word Number of words from the memory 11 into the peripheral device is transferred. If the correct number of ./words is transmitted, an echo signal HECO is generated, which causes the program to use the memory location that the control word for contains this channel, assigned a different TOM control word to prepare for the next transfer of information from the memory 11 to the peripheral device.

109853/ U8A109853 / U8A

Claims

1. ixechenanlage, in which information words are used, each consisting of a predetermined number of information bytes (Binary characters), which in turn are formed from several binary digits, and which have a memory with several storage locations, the capacity of which is sufficient to »store one word of information, and at least a peripheral device for receiving information bytes from or for transferring informational bytes into contains the memory, characterized in that that the kechenanlage control means (TIM / TOM word, P field, C field; 50; 155) for optional identification of the number of information bytes in each information word and thus the number of binary digits in each information byte that to be transmitted between the memory (11, 13) and the peripheral device (16, 18), and a transmission device (112) responsive to the control means and successive bytes of information between memory and the peripheral device transmits, and that a test device (CFA, signal fell; 183, signal HBAU) in the Control means (155) is included and is responsive to the transmission device (112) to indicate when a Information byte or a complete word is transferred between the memory and the peripheral device.

2. Plant according to claim 1, characterized in that the test device (CFA) so on Transfer of the designated number of bytes of information between the peripheral device and a selected location of the memory that it addresses the transmission device causes with the transmission of Bytes of information between the peripheral device and another location of the memory begin.

3. Plant according to claim 1 with an addressing device for

109853/U8A109853 / U8A

Identifiers of a storage location in the memory, thereby characterized in that the transmission device (112) successive bytes of information between the peripheral device and transferred to that memory location of the memory, which is characterized by the addressing device and that an address modification device (182, signal HCA5, IJOO) is provided in the control means (155) which is responsive to the transmission of a number of bytes of information such that it causes the addressing device to to mark a different location in the memory.

4 ·. Installation according to Claim 3, characterized in that the control means are based on a first local field (C) This selectable the number of information bytes in each between the memory and a peripheral device too transferring <Vort identifies (or determines) and a second Address field (P) showing the number of already between the peripheral device and that of the addressing device specific memory location of the memory transmitted information bytes that the address modification device (182) responds to the erate (C) or second (P) field or to both and the addressing device (Y field; 1-101) to indicate another memory location, if the one indicated by the first field (C) Number of bytes of information transferred between the peripheral device and the storage space.

5. Plant according to claim 3, characterized that the address modification device (182; 181, signal HCaA-) modifies the second field (P) in such a way, that after each transmission of a byte of information by the transmission device between the peripheral device and the memory location identified by the addressing device, the second field (P) in a predetermined rfeise is changed (increased by 1).

109853/1484109853/1484

6. Plant according to claim 3 <, dad, urch. characterized in that the second field (P) and the first field (C) are the same prior to the first transfer of a byte of information between the peripheral device and the memory.

7. System according to claim 1, characterized by an intermediate storage device (10O) ₁ via which the transmission device (112) transfers successive information bytes between a selected memory location of the memory and a peripheral device, and by a shift device (B14, B15; CFB, CFC , CFD, CFE), which responds to a control variable (P-field and shifts the content of the intermediate storage device (100) in such a way that the information byte of the information word of a fixed length which is transmitted between the selected memory location of the memory and the peripheral device, is correctly positioned.

8. Plant according to claim 7, characterized in that the control means (155) act on the control variables address by the first (C), the second (P), a third (Y) and a fourth (N) field of a control word be shown that the first field (C) the number of still between the peripheral device and that of the second ield marked o storage space to be transmitted information bytes determines that the second field (P) the number of bytes in each information word that is between the memory and transmitted to a peripheral device, determines that the third field (Y) is a storage location in the memory indicates that the fourth field (N) determines the number of words to be transmitted under the direction of the control variable, that the address modification device (181; HCA4-) the first * Field (C) of the control variable of the control word is increased by a predetermined amount (1) each time an information byte over the intermediate storage device (100) «« smell the peripheral device and that of the third PeW (Y)

109853/1484109853/1484

Marked space is exceeded that the tester (184, 181) on a license plate in the first field (C) the oteuer size that the number of bytes determined by the second field (P) between the peripheral device and the from the third field (Y) specified storage space 1st transferred, responds and the address of the third field (Y) changes (increased by 1) to a different memory location identify, and that the test device (signals HI16, HI17; fields P and G via I-register 101 into B-register 100) insert the content of the second field (P) into the first field (C) of the control variable and the field (N) of the control variable by one increase the predetermined amount (1).

9. Plant according to claim 8, characterized in that the sliding device on the second Field (P) responds to the control variable.

10. Plant according to claim 7 »characterized in that the sliding device has a counter (Fig. 7) contains.

11. System according to claim 1 with a program interruption unit, requests for a program interruption for the transmission of data are reported in the form of commands, characterized by memory logic (matrix 150) for storing information related to each of the refer to numerous peripheral devices, this memory logic input devices (160, 162) for receiving the output signal the program interruption unit (15) and on the output signal of the program interruption unit in such a way responds to the selected information stored in the memory logic to that peripheral device which is assigned to the output signal that the program interruption unit emits.

12. Anlare n ^ ch claim 11, thereby c ^r ekenn-

109853 / U3i

indicates that the memory logic (150) sends a selected stored information directly to that peripheral Outputs device that generates the interruption command.

1Y. Plant according to claim 11, wherein the peripheral devices of a predetermined type are characterized that the memory logic (150) on an interrupt command from a predetermined responds to output signals corresponding to the peripheral device and generates output signals corresponding to the predetermined peripheral device and the direction of data transmission (TIM or TOM) between the memory and this predetermined identify peripheral device.

14 ·. Plant according to claim 11, characterized that the memory logic (150) comprises a read-only memory with stored logic

15 · Plant according to claim 11, characterized that the memory logic (150) is designed so that by its construction it is the nature of the peripheral device (Signal HTOO-HT11) and the information transmission direction (Signal HT12 is 1 or 0).

16. System according to claim 15, characterized by first special channels for the transmission of information from memory to attached peripheral devices (TOM), second special channels for transmission of Information from connected peripheral devices in the memory (TIM) and by the fact that the memory logic a is pre-wired decoding matrix that a) the peripheral Special channel identifies the special interrupt command there, b) identifies this channel as the first special channel or second special channel and c) the direction of the transfer

Transfer of information via the computing and control unit (10) of the system between the storage tank and the marked special channel.

109853/U84109853 / U84

HSHS

LeerseiteBlank page