DE1764434A1 - Method for contacting a semiconductor component - Google Patents

Method for contacting a semiconductor component

Info

Publication number
DE1764434A1
DE1764434A1 DE19681764434 DE1764434A DE1764434A1 DE 1764434 A1 DE1764434 A1 DE 1764434A1 DE 19681764434 DE19681764434 DE 19681764434 DE 1764434 A DE1764434 A DE 1764434A DE 1764434 A1 DE1764434 A1 DE 1764434A1
Authority
DE
Germany
Prior art keywords
metal layer
insulating layer
layer
insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681764434
Other languages
German (de)
Inventor
Leonhardt Botzenhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19681764434 priority Critical patent/DE1764434A1/en
Priority to GB1229355D priority patent/GB1229355A/en
Publication of DE1764434A1 publication Critical patent/DE1764434A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

176U34176U34

PatentverwertungsgesellschaftPatent collecting society

m.b.H.
Ulm/Donau, Elisabethenstr. 3mbH
Ulm / Danube, Elisabethenstr. 3

Heilbronn, den 22.5.1968 FE/PT-La/N - Hn 33/68Heilbronn, May 22nd, 1968 FE / PT-La / N - Hn 33/68

"Verfahren zum Kontaktieren eines Halbleiterbauelementes" "Method for contacting a semiconductor component"

Die Erfindung betrifft ein Verfahren zum Kontaktieren eines Halbleiterbauelementes mit Hilfe von mindestens zwei übereinander liegenden Schichten, bei dem die Kontaktierung durch eine Öffnung in einer auf der Oberfläche des Halbleiterkörpers vorhandenen Isolierschicht erfolgt. Die Erfindung besteht bei einem solchen Verfahren darin, daß auf den durch die Öffnung freigelegten Bereich der Halbleiteroberfläche sowie auf die Isolierschicht eine zusammenhängende Metallschicht aufgebracht wird, die die Eigenschaften hat, daß sie in eine Isolierschicht umwandelbar ist und auf dem Halbleiterkörper sowie auf der unmittelbar auf dem Halbleiterkörper befindlichen Isolierschicht gut haftet* Auf der ersten Metallschicht wird dann eine auf dieser gut haftende und zum Kontaktieren geeignete zweite Metallschicht mit der vorgesehenen Elektrodenstruktur erzeugt, während die erste Metallschicht in eine The invention relates to a method for contacting a semiconductor component with the aid of at least two superimposed layers, in which the contact is made through an opening in an insulating layer present on the surface of the semiconductor body. In such a method, the invention consists in applying a coherent metal layer to the area of the semiconductor surface exposed through the opening and to the insulating layer, which metal layer has the properties that it can be converted into an insulating layer and is directly on the semiconductor body and on the the insulating layer located on the semiconductor body adheres well

109830/1571109830/1571

Isolierschicht umgewandelt wird, wobei jedoch der unter der zweiten Metallschicht liegende Teil der ersten Metallschicht von der Umwandlung ausgenommen und somit metallisch bleibt. Die in eine Isolierschicht umwandelbare Metallschicht besteht vorzugsweise aus einem Metall, das durch Oxydation in ein isolierendes Oxyd umwändeIuar ist.Insulating layer is converted, but the part of the first metal layer lying under the second metal layer is excluded from the conversion and thus remains metallic. The metal layer which can be converted into an insulating layer preferably consists of a metal which by oxidation into an insulating oxide.

Die Erfindung hat den Vorteil, daß durch die zweite Isolierschicht, die durch Oxydation der ersten Metallschicht entsteht, ein wesentlich besserer Schutz des Grenzbereiches zwischen den Elektroden und dem Isoliermaterial erzielt wird, als dies bei bekannten Verfahren der Fall ist. Ein weiterer Vorteil der Erfindung besteht darin, daß durch entsprechende Wahl des Materials für die Metallschichten das Anbringen von ZuMtungsdrahten oder Leitbahnen an der Elektrode erleichtert wird.The invention has the advantage that, through the second insulating layer, which is formed by oxidation of the first metal layer arises, a much better protection of the border area between the electrodes and the insulating material is achieved than is the case with known methods. Another advantage of the invention is that by appropriate choice of the material for the metal layers, the attachment of connecting wires or conductive paths to the electrode is facilitated.

Im allgemeinen wird man mit zwei Metallschichten auskommen, und wird nur dann mehr als zwei Metallschichten verwenden, wenn die zweite Metallschicht nicht bereits die Eigenschaften hat, daß sie erstens auf der ersten Metallschicht gut haftet und zweitens auch gut kontaktierbar ist.In general, you will get by with two metal layers, and only then will more than two metal layers be used use if the second metal layer does not already have the properties that it is first on the first Metal layer adheres well and, secondly, is also easy to contact.

109830/1571109830/1571

176U34176U34

Wenn im Vorangegangenen auch von einer teilweisen Umwandlung der ersten Metallschicht in ein isolierendes Oxyd die Rede ist, so soll darunter verstanden werden, daß diese Metallschicht durch Oxydation in ihrer gesamten Dicke oder nur in ihrem Oberflächenbereich in das isolierende Oxyd umgewandelt werden kann.If in the foregoing there was also a partial conversion of the first metal layer into an insulating oxide This is to be understood as meaning that this metal layer is oxidized in its entire thickness or only in their surface area in the insulating Oxide can be converted.

Die zweite Metallschicht kann beispielsweise mit Hilfe einer Maske aufgedampft werden, wobei ihr gleichzeitigThe second metal layer can, for example, be vapor-deposited with the aid of a mask, with you at the same time die vorgesehene Elektrodenstruktur verliehen wird/iEsthe intended electrode structure is awarded / iEs

■"'■""" t besteht aber auch die Möglichkeit, die zweite Metallschicht ohne Maske großflächig aufzubringen und anschließend die vorgesehene Elektrodenstruktur mit Hilfe der bekannten Fotolacktechnik zu ätzen. Die erste Metallschicht besteht beispielsweise aus Tantal oder Niob. It is also possible, however, to apply the second metal layer over a large area without a mask and then to etch the intended electrode structure with the aid of the known photoresist technology. The first metal layer consists, for example, of tantalum or niobium.

Für die zweite Metallschicht eignen sich beispielsweise Gold, Platin oder Rhodium.Gold, platinum or rhodium, for example, are suitable for the second metal layer.

Die Erfindung eignet sich in besonderer Weise zur Kontaktierung von Planaranordnungen, die auf der Halbleiteroberfläche ohnehin eine Isolierschicht aufweisen. Solche Planaranordnungen sind beispielsweise Planartransistoren, Planardioden sowie integrierte Halbleiter-Schaltkreise.The invention is particularly suitable for making contact with planar arrangements which anyway have an insulating layer on the semiconductor surface. Such planar arrangements are, for example, planar transistors, Planar diodes and integrated semiconductor circuits.

8AD ORIGINAL 109830MF718AD ORIGINAL 109830MF71

Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.The invention is illustrated below using an exemplary embodiment explained.

Zur Herstellung der nach der Erfindung zu kontaktierenden Halbleiterzone wird gemäß der Figur 1 auf einen Halbleiterkörper 1, der z.B. aus Silizium besteht, eine Isolierschicht 2 aufgebracht, die z.B. aus Siliziumdioxyd besteht. In diese Isolierschicht 2 wird gemäß der Figur eine Öffnung 3 eingebracht, durch die die zu kontaktierende Halbleiterzone k in den Halbleiterkörper 1 eindiffundiert wird. Hat die Halbleiterzone 4 den entgegengesetzten Leitungstyp wie der Halbleiterkörper 1, so ergibt sich zwischen der Halbleiterzone 4 und dem übrigen Halbleiterkörper ein pn-übergang 5» so daß die Anordnung der Figur als Diode verwendet werden kann.To produce the semiconductor zone to be contacted according to the invention, an insulating layer 2, which consists of silicon dioxide, for example, is applied to a semiconductor body 1, which consists, for example, of silicon, as shown in FIG. According to the FIGURE, an opening 3 is made in this insulating layer 2, through which the semiconductor zone k to be contacted is diffused into the semiconductor body 1. If the semiconductor zone 4 has the opposite conductivity type to the semiconductor body 1, a pn junction 5 'results between the semiconductor zone 4 and the rest of the semiconductor body, so that the arrangement of the figure can be used as a diode.

Zur Kontaktierung der Halbleiterzone 4 wird zunächst gemäß der Figur 2 auf die gesamte eine Oberflächenseite eine Metallschicht 6, beispielsweise durch Aufdampfen oder Aufsputtern, aufgebracht, die die Eigenschaft hat, daß sie auf dem Halbleiterkörper gut haftet und außerdem zu einem isolierenden Oxyd aufoxydierbar ist. Diese Bedingungen erfüllt bei einem Halbleiterkörper aus Silizium z.B. Tantul, welches beispielsweise zu Tantalpentoxyd (Ta 0.) aufoxydierbar ist. To contact the semiconductor zone 4, a metal layer 6 is first applied to the entire one surface side, for example by vapor deposition or sputtering, according to FIG. These conditions are met in the case of a semiconductor body made of silicon, for example tantulum, which can be oxidized to tantalum pentoxide (Ta 0), for example.

109830/1571109830/1571

Auf die unmittelbar auf dem Halbleiterköiper und der Isolierschicht befindliche und zu einem isolierenden Oxyd aufoxydierbare Metallschicht 6 wird gemäß der Figur 3 eine weitere Metallschicht 7 aufgebracht, die sich gut zum Kontaktieren eignet und außerdem gut auf der unteren Metallschicht 6 haftet. Diese Bedingungen erfüllt beispielsweise Gold, wenn die untere Metallschicht 6 z.B. aus Tantal besteht.On the directly on the semiconductor body and the insulating layer The metal layer 6 which is located and can be oxidized to form an insulating oxide is shown in FIG another metal layer 7 is applied, which is good suitable for contacting and also adheres well to the lower metal layer 6. These conditions are met, for example Gold, if the lower metal layer 6 consists of tantalum, for example.

Die zweite Metallschicht 7 wird im allgemeinen ebenfalls großflächig, d.h. ohne eine Maske, auf die gesamte eine Oberflächenseite aufgebracht und erhält erst nachträglich die Struktur der fertigen Elektrode. Letzteres geschieht vorzugsweise mit Hilfe eines Photolackprozesses durch strukturiertes Ätzen, wodurch die Anordnung der Figur 4 mit der strukturiert geätzten Elektrodenschicht 7 erhalten wird. Die Ätzlösung muß dabei so gewählt werden, daß durch die Ätzung nicht die Metallschicht 6, sondern nur die Me tallschicht 7 angegriffen wird.The second metal layer 7 is generally also applied over a large area, ie without a mask, on the entire one surface side and only subsequently receives the structure of the finished electrode. The latter is preferably done with the aid of a photoresist process by structured etching, whereby the arrangement of FIG. 4 with the structured etched electrode layer 7 is obtained. The etching solution must be chosen so that not the metal layer 6, but only the metal layer 7 Me is attacked by the etching.

Im Anschluß an die Ätzung der Elektrodenstruktur wird der von der Elektrodenschicht 7 nicht bedeckte Teil der Metallschicht 6 zu einem paesivierenden Oxyd aufoxydiert. Bei Verwendung von Tantal z.B. als Material für die Me- Following the etching of the electrode structure, that part of the metal layer 6 not covered by the electrode layer 7 is oxidized to form a passive oxide. When using tantalum, e.g. as a material for the metal

109830/1571109830/1571

176AA3A176AA3A

tallschicht 6 erhält man durch Oxydation in einem Sauerstoff strom das passivierende Tantalpentoxyd (Ta0O ).tall layer 6 is obtained by oxidation in an oxygen stream, the passivating tantalum pentoxide (Ta 0 O).

Den wesentlichen Vorteil der Erfindung läßt die Figur k erkennen. Durch die Umwandlung der Metallschicht 6 in eine Isolierschicht mit Ausnahme desjenigen Bereiches, der von der Elektrodenschicht 7 bedeckt ist, erhält man zusätzlich zu der ohnehin auf der Halbleiteroberfläche vorhandenen Isolierschicht 2 eine weitere isolierende Passivierungsschicht 6, die den kritischen Bereich 8 zwischen der Isolierschicht 2 und der Elektrode, die durch die Elektrodenschicht 7 sowie durch den darunter befindlichen und nicht in eine Isolierschicht umgewandelten Teil (Elektrodenschicht 9) der ersten Metallschicht 6 gebildet wird, besser schützt als bei bekannten Verfahren, da zwischen der durch Umwandlung erzeugten Isolierschicht 6 und der Elektrodenschicht 9 kein Spalt möglich ist. Figure k shows the essential advantage of the invention. By converting the metal layer 6 into an insulating layer with the exception of that area which is covered by the electrode layer 7, in addition to the insulating layer 2 which is already present on the semiconductor surface, another insulating passivation layer 6 is obtained, which covers the critical area 8 between the insulating layer 2 and the electrode, which is formed by the electrode layer 7 and by the part (electrode layer 9) of the first metal layer 6 located underneath and not converted into an insulating layer, is better protected than in known methods, since between the insulating layer 6 produced by conversion and the electrode layer 9 no gap is possible.

109830/1571109830/1571

Claims (5)

PatentansprücheClaims 1) Verfahren zum Kontaktieren eines Halbleiterbauelementes mit Hilfe von mindestens zwei übereinander liegenden Schichten, bei dem die Kontaktierung durch eine Öffnung in einer auf der Oberfläche des Halbleiterkörpers vorhandenen Isolierschicht erfolgt, dadurch gekennzeichnet, daß auf den durch die Öffnung freigelegten Bereich der Halbleiteroberfläche sowie auf die Isolierschicht eine zusammenhängende Metallschicht aufgebracht wird, die die Eigenschaften hat, daß sie in eine Isolierschicht umwandelbar ist und auf dem Halbleiterkörper sowie auf der unmittelbar auf dem Halbleiterkörper befindlichen Isolierschicht gut haftet, daß auf der ersten Metallschicht eine auf dieser gut haftende und zum Kontaktieren geeignete zweite Metallschicht mit der vorgesehenen Elektrodenstruktur erzeugt wird, unddaß die erste Metallschicht in eine Isolierschicht umgewandelt wird, wobei jedoch der unter der zweiten Metallschicht liegende Teil der ersten Metallschicht von der Umwandlung ausgenommen und somit metallisch bleibt.1) Method for contacting a semiconductor component with the aid of at least two superimposed Layers in which the contact is made through an opening in one of the surfaces of the semiconductor body Insulating layer takes place, characterized in that on the area exposed by the opening Semiconductor surface as well as on the insulating layer coherent metal layer is applied, which has the properties that it can be converted into an insulating layer is and on the semiconductor body and on the insulating layer located directly on the semiconductor body that on the first metal layer a second one, which adheres well and is suitable for contact, adheres well Metal layer is produced with the electrode structure provided, and that the first metal layer is converted into an insulating layer is converted, however, the part of the first metal layer lying under the second metal layer excluded from the transformation and thus remains metallic. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die in eine Isolierschicht umwandelbare Metallschicht2) Method according to claim 1, characterized in that the metal layer convertible into an insulating layer 109830/1571109830/1571 176U34176U34 durch Oxydation in ein isolierendes Oxyd unwandelbar ist. is immutable by oxidation into an insulating oxide. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß aus der zweiten Metallschicht durch Ätzen mit Hilfe der Photolacktechnik die erforderliche Elektrodenstruktur hergestellt wird*3) Method according to claim 1 or 2, characterized in that from the second metal layer by etching with With the help of the photoresist technology, the required electrode structure is produced * k) Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die erste Metallschicht aus Tantal oder Niob besteht. k) Method according to one of claims 1 to 3 »characterized in that the first metal layer consists of tantalum or niobium. 5) Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zweite Metallschicht aus Gold, Platin oder Rhodium besteht.5) Method according to one of claims 1 to 4, characterized in that the second metal layer consists of gold, platinum or rhodium. 109830/1571109830/1571
DE19681764434 1968-06-05 1968-06-05 Method for contacting a semiconductor component Pending DE1764434A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19681764434 DE1764434A1 (en) 1968-06-05 1968-06-05 Method for contacting a semiconductor component
GB1229355D GB1229355A (en) 1968-06-05 1969-06-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681764434 DE1764434A1 (en) 1968-06-05 1968-06-05 Method for contacting a semiconductor component

Publications (1)

Publication Number Publication Date
DE1764434A1 true DE1764434A1 (en) 1971-07-22

Family

ID=5697988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681764434 Pending DE1764434A1 (en) 1968-06-05 1968-06-05 Method for contacting a semiconductor component

Country Status (2)

Country Link
DE (1) DE1764434A1 (en)
GB (1) GB1229355A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252832A1 (en) * 1971-11-15 1973-05-24 Nippon Electric Co SEMICONDUCTOR ELEMENT WITH ELECTRODES AND THE METHOD OF ITS MANUFACTURING

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3664702D1 (en) * 1985-03-13 1989-08-31 Siemens Ag Thin-film layer structure with a reactive intermediate layer for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252832A1 (en) * 1971-11-15 1973-05-24 Nippon Electric Co SEMICONDUCTOR ELEMENT WITH ELECTRODES AND THE METHOD OF ITS MANUFACTURING

Also Published As

Publication number Publication date
GB1229355A (en) 1971-04-21

Similar Documents

Publication Publication Date Title
EP0002185B1 (en) Process for interconnecting two crossed conducting metal lines deposited on a substrate
DE69408005T2 (en) Semiconductor device with piezoresistive pressure transducer
DE2723944C2 (en) Method for producing an arrangement from a structured layer and a pattern
DE4138842A1 (en) GATE ELECTRODE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE2346565A1 (en) PROCESS FOR MANUFACTURING MULTI-LAYER METALIZATION WITH INTEGRATED SEMICONDUCTOR ARRANGEMENTS
DE69315278T2 (en) Pad structure of an integrated circuit and method for its manufacture
DE69615423T2 (en) Field effect transistor with comb-like electrode structure
DE1930669A1 (en) Semiconductor integrated circuit and process for its manufacture
DE3043289A1 (en) MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE
EP0012220A1 (en) Method of making a Schottky contact with a self aligned guard ring
DE68922085T2 (en) Semiconductor device and method for manufacturing a semiconductor device.
DE3689971T2 (en) PRODUCTION OF A SEMICONDUCTOR ARRANGEMENT.
DE68922474T2 (en) Method of making an integrated circuit including steps to make a connection between two layers.
DE2252832A1 (en) SEMICONDUCTOR ELEMENT WITH ELECTRODES AND THE METHOD OF ITS MANUFACTURING
DE3039622A1 (en) GUIDING COMPONENT STRUCTURES IN INTEGRATED CIRCUITS AND METHOD FOR THEIR PRODUCTION
DE1639061B1 (en) DISTRIBUTED RC CIRCUIT IN THIN-LAYER DESIGN
DE2010502A1 (en) Semiconductor device and method for manufacturing the same
DE1764434A1 (en) Method for contacting a semiconductor component
DE2539193B2 (en) PROCESS FOR PRODUCING A PLANAR CONDUCTOR TRACK SYSTEM FOR INTEGRATED SEMICONDUCTOR CIRCUITS
DE2540301C2 (en) Method for manufacturing a semiconductor device having a conductor pattern
DE2132099A1 (en) Method for the interconnection of electrical components
DE1764937C3 (en) Process for the production of insulation layers between multilayered metallic line connections for a semiconductor arrangement
DE1927645A1 (en) Method of manufacturing a semiconductor element
DE2057204C3 (en) Process for the production of metal-semiconductor contacts
DE19921015A1 (en) Adjustment mark for detecting location of coupling layer on insulation layer of semiconductor component

Legal Events

Date Code Title Description
OHW Rejection