DE1614395B2 - METHOD OF MANUFACTURING A THIN FILM FIELD EFFECT TRANSISTOR WITH AN INSULATED GATE ELECTRODE - Google Patents
METHOD OF MANUFACTURING A THIN FILM FIELD EFFECT TRANSISTOR WITH AN INSULATED GATE ELECTRODEInfo
- Publication number
- DE1614395B2 DE1614395B2 DE19671614395 DE1614395A DE1614395B2 DE 1614395 B2 DE1614395 B2 DE 1614395B2 DE 19671614395 DE19671614395 DE 19671614395 DE 1614395 A DE1614395 A DE 1614395A DE 1614395 B2 DE1614395 B2 DE 1614395B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- channel
- gate electrode
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000079 presaturation Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 210000002105 tongue Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors mit isolierter Gateelektrode, welcher auf einem Substrat hohen spezifischen Widerstandes eine den Kanal bildende Halbleiterschicht eines über ihre gesamte Dicke einheitlichen Leitungstyps mit an den Enden des Kanals befindlichen Source- bzw. Drainelektroden sowie eine über der Halbleiterschicht angeordnete und von ihr durch eine Isolierschicht aus Siliziumoxid getrennte Gateelektrodenanordnung, die aus einer oder mehreren Gateelektroden bestehen kann und die sich näher an der Sourcezone als an der Drainzone befindet, aufweist.The invention relates to a method for producing a thin-film field effect transistor with an insulated Gate electrode, which forms the channel on a substrate with high resistivity Semiconductor layer of a uniform conductivity type over its entire thickness with at the ends of the channel located source or drain electrodes and one arranged above the semiconductor layer and gate electrode arrangement separated from it by an insulating layer of silicon oxide, which consists of may consist of one or more gate electrodes and which are closer to the source zone than to the Drain zone is located.
Es sind Dünnschicht-Feldeffekttransistoren bekannt (Proceedings of the IRE, Juni 1962, S. 1462 bis 1469), welche auf einem Substrat aufgebaut sind und einen Kanal aus Halbleitermaterial aufweisen, der mit einer Source- und einer Drainelektrode sowie mit einer oder mehreren gegen den Kanal isolierten Gateelektroden versehen ist. Hierbei ist es ferner bekannt (Electronics, November 1964, S. 52), die Gateelektrode näher an der Sourceelektrode anzuordnen, wodurch sich die Koppelkapazität zwischen Gateelektrode und Drainelektrode vermindert. Ferner ergibt sich durch eine solche Gateelektrodenanordnung eine günstigere Potentialverteilung innerhalb des Kanals, so daß die einen Lawinendurchbruch im Kanal auslösende Source-Drain-Spannung höher als bei einer symmetrischen Gateelektrodenanordnung liegt.Thin-film field effect transistors are known (Proceedings of the IRE, June 1962, p. 1462 to 1469), which are built on a substrate and have a channel made of semiconductor material, the one with a source and a drain electrode as well as with one or more isolated from the channel Gate electrodes is provided. It is also known (Electronics, November 1964, p. 52), the gate electrode closer to the source electrode, which increases the coupling capacitance between the gate electrode and drain electrode decreased. Such a gate electrode arrangement also results a more favorable potential distribution within the channel, so that an avalanche breakdown in the Channel-triggering source-drain voltage higher than with a symmetrical gate electrode arrangement lies.
Weiterhin ist es bekannt (französische Patentschrift 1 389 820), in die Isolierschicht zwischen Kanal und Gateelektrode elektrisch geladene Dotierstoffatome einzubauen, welche infolge elektrischer Influenzwirkung im Kanal eine Anreicherung geladener Partikeln des entgegengesetzten elektrischen Vorzeichens bewirken, welche dann ihrerseits im Kanal als Ladungsträger des von der Sourceelektrode zur Drainelektrode fließenden Stromes zur Verfügung stehen.It is also known (French patent 1 389 820), in the insulating layer between the channel and gate electrode to incorporate electrically charged dopant atoms, which as a result of electrical Influence effect in the channel an accumulation of charged particles of the opposite electrical sign cause which in turn in the channel as the charge carrier of the source electrode to Drain electrode flowing current are available.
Die Aufgabe der Erfindung besteht nun in der Schaffung eines besonders günstigen Herstellungsverfahrens für derartige Dünnschicht-Feldeffekttransistoren, welche sich in Planartechnik außerordentlich wirtschaftlich in großer Anzahl herstellen lassen sollen. Insbesondere soll das erfindungsgemäße Verfahren die Ausbildung einer großen Anzahl von Transistoren auf kleiner Fläche in integrierten Schaltungen erleichtern. Die Feldeffekttransistoren sollen sich namentlich mit Spannungen von wesentlich mehr als 100 Volt betreiben lassen, was bisher etwa die obere Spannungsgrenze war, da oberhalb dieses Wertes ein Lawinendurchbruch im stromführenden Kanal infolge hochenergetischer Ladungsträger, die durch das starke Driftfeld im Kanal erzeugt wurden, aufgetreten ist und außerdem Durchschläge durch die in Sperrichtung vorgespannte Sperrschicht zwischen Drainzone und Substrat eingetreten sind.The object of the invention is to create a particularly favorable manufacturing process for such thin-film field effect transistors, which are extraordinarily in planar technology can be produced economically in large numbers. In particular, the method according to the invention the formation of a large number of transistors in a small area in integrated circuits facilitate. The field effect transistors are said to deal with voltages of significantly more than Let it operate 100 volts, which was previously about the upper voltage limit, as above this value a Avalanche breakdown in the current-carrying channel as a result of high-energy charge carriers caused by the strong drift field has been generated in the duct and breakdowns through the in Reverse biased barrier between drain zone and substrate have occurred.
Diese Aufgabe wird bei einem Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors mit isolierter Gateelektrode, welcher auf einem Substrat hohen spezifischen Widerstandes eine den Kanal bildende Halbleiterschicht eines über ihre gesamte Dicke einheitlichen Leitungstyps mit an den Enden des Kanals befindlichen Source- bzw. Drainelektroden sowie eine über der Halbleiterschicht angeordnete und von ihr durch eine Isolierschicht aus Siliziumoxid getrennte Gateelektrodenanordnung, die aus einer oder mehreren Gateelektroden bestehen kann und die sich näher an der Sourcezone als an der Drainzone befindet, aufweist, erfindungsgemäß dadurch gelöst, daß zur Herstellung der Source- undThis object is achieved in a method for producing a thin-film field effect transistor insulated gate electrode, which forms a channel on a substrate of high resistivity Semiconductor layer of a uniform conductivity type over its entire thickness with at the ends of the channel located source or drain electrodes and one arranged above the semiconductor layer and gate electrode arrangement separated from it by an insulating layer of silicon oxide, which consists of may consist of one or more gate electrodes and which are closer to the source zone than to the Drain zone is located, has, according to the invention achieved in that for the production of the source and
Drainzonen in die auf den Substrat aufgebrachte dotierte, in an sich bekannter Weise aus Silizium bestellende Halbleiterschicht zusätzliches, den gleichen Leitungstyp erzeugendes Dotiermaterial in beabstandete Gebiete der Siliziumschicht eindiffundiert wird, daß das Plättchen in einer oxydierenden Atmosphäre so lange und auf eine solche Temperatur erhitzt wird, daß auf der Siliziumschicht die aus Siliziumdioxid bestehende Isolierschicht gebildet wird, welche geladenes Dotiermaterial enthält, dessen Ladungspolaritat derjenigen der Ladungsträger im Kanal zwischen Source- und Drainzone entgegengesetzt ist, daß das Plättchen anschließend in einer Wasserstoffatmosphäre so lange auf eine solche Temperatur zusätzlich erhitzt wird, daß die Ladung in der Siliziumdioxidschicht auf einen vorbestimmten Wert erhöht wird und daß anschließend auf der Siliziumdioxidschicht die Gateelektrodenanordnung in Form mindestens einer nur einen Teil des Kanals überdeckenden Ga-, teelektrode ausgebildet wird.Drain zones in the doped, applied to the substrate, made of silicon in a manner known per se Semiconductor layer additional doping material generating the same conductivity type in spaced apart Areas of the silicon layer is diffused in that the platelet in an oxidizing atmosphere so long and heated to such a temperature that the silicon dioxide on the silicon layer existing insulating layer is formed, which contains charged dopant, its charge polarity that of the charge carriers in the channel between the source and drain zone is opposite, that the The platelets are then kept at such a temperature in a hydrogen atmosphere is heated so that the charge in the silicon dioxide layer is increased to a predetermined value and that then on the silicon dioxide layer, the gate electrode arrangement in the form of at least a gate electrode covering only part of the channel is formed.
Auf diese Weise hergestellte Feldeffekttransistoren können mit Spannungen betrieben werden, die um das Dreifache höher sind als die bisher zulässigen Betriebsspannungen. Außerdem ermöglicht dieses Verfahren eine wirtschaftlichere Herstellung derartiger verbesserter Transistoren.Field effect transistors produced in this way can be operated with voltages that are around are three times higher than the previously permissible operating voltages. In addition, this enables Method a more economical manufacture of such improved transistors.
Vorzugsweise wird als Material für den Substrat monokristallines Aluminiumoxid verwendet, und die Siliziumschicht wird mit Dotiermaterial dotiert, welches den entgegengesetzten Leitungstyp erzeugt, wie er im Substrat vorliegt. Die Siliziumschicht wird zweckmäßigerweise durch epitaktisches Aufwachsen auf dem Aluminiumoxidsubstrat bis zu einer Dicke im Bereich zwischen etwa 0,5 und 10 Mikron ausgebildet. Die Dotierung des den Kanal bildenden Teils der Siliziumschicht erfolgt so, daß der spezifische Widerstand zwischen etwa 0,5 und 100 Ohm-cm liegt.Monocrystalline aluminum oxide is preferably used as the material for the substrate, and the Silicon layer is doped with doping material, which produces the opposite conductivity type as it is present in the substrate. The silicon layer is expediently grown by epitaxial growth formed on the alumina substrate to a thickness ranging between about 0.5 and 10 microns. The part of the silicon layer forming the channel is doped so that the specific Resistance is between about 0.5 and 100 ohm-cm.
Die Erfindung ist im folgenden an Hand der Darstellungen von Ausführungsbeispielen näher erläutert. Es zeigtThe invention is explained in more detail below with reference to the representations of exemplary embodiments. It shows
F i g. 1 einen Schnitt eines Planar-Feldeffekttransistors gemäß dem Stand der Technik,F i g. 1 shows a section of a planar field effect transistor according to the prior art,
F i g. 2 einen Schnitt einer Ausführungsform des erfindungsgemäßen Feldeffekttransistors,F i g. 2 shows a section of an embodiment of the field effect transistor according to the invention,
F i g. 3 einen Schnitt einer anderen Ausführungsform des erfindungsgemäßen Feldeffekttransistors, F i g. 3 shows a section of another embodiment of the field effect transistor according to the invention,
F i g. 4 ein Drainstrom-Drainspannungs-Kennliniendiagramm für ein typisches Bauelement gemäß dem Stand der Technik nach F i g, 1,F i g. 4 is a drain current-drain voltage characteristic diagram for a typical component according to the prior art according to FIG. 1,
F i g. 5 ein entsprechendes Drainstrom-Drainspannungs-Kennliniendiagramm für ein erfindungsgemäßes Bauelement nach F i g. 2 oder 3 undF i g. 5 shows a corresponding drain current-drain voltage characteristic diagram for a component according to the invention according to FIG. 2 or 3 and
F i g. 6 ein entsprechendes Kennliniendiagramm für eine andere Ausführungsform des Bauelementes nachFig, 2 oder 3.F i g. 6 shows a corresponding characteristic curve diagram for another embodiment of the component according to Fig, 2 or 3.
F i g. 4 bis 6 sind im gleichen Maßstab wiedergegeben. F i g. 4 to 6 are shown on the same scale.
Fig. 1 zeigt einen Planar-Isolierschicht-Feldeffekttransistor 10 nach dem Stand der Technik. Der Transistor 10 hat ein Substrat 12, das gewöhnlich aus p-leitendem Silizium mit einem spezifischen Widerstand von 1 bis 25 Ohm-cm besteht. An der einen Hauptfläche 14 des Substrats 12 sind die aktiven Komponenten des Transistors angeordnet. Eine Sourcezone 16 und im Abstand hiervon eine Drainzone 18 sind in den Substrat 12 durch dessen Hauptfläche 14 eindiffundiert, um die ohmsche Kontaktierung des stromführenden Kanals 20 des Bauelementes zu ermöglichen. Vom Kanal 20, durch eine Schicht 24 aus Isoliermaterial getrennt, ist eine Gateelektrode 22 so angeordnet, daß sie nur einen Teil des Kanals 20 überlagert, wobei dieser Teil gegen die Sourcezone 16 versetzt ist, so daß sich sein eines Ende näher bei der Sourcezone 16 als sein anderes Ende bei der Drainzone 18 befindet. Die Sourcezone 16 und die Drainzone 18 sind durch metallische Elektroden 26 bzw. 28 elektrisch kontaktiert. Der Kanal 20 ist ein sogenannter Inversionsschichtkanal, d. h. der Transistor 10 ist so ausgebildet, daß das Oberflächengebiet des p-leitenden Substrats 12 durch Feldeffekt umgekehrt wird und mit Elektronenleitung arbeitet (n-Leitungstyp). Die Isolierschicht 24 besteht gewöhnlich aus thermisch aufgewachsenem Siliziumdioxid, das unter solchen Bedingungen erzeugt wird, daß es — wahrscheinlich auf Grund der Anwesenheit von positiv geladenen Störstellen im Oxid — eine permanente positive Ladung aufweist. Die positive Ladung im Oxid zieht durch Feldeffekt Elektronen an das Oberflächengebiet, d.h. den Kanal 20 heran, so daß das Oberflächengebiet zu einer η-leitenden Inversionsschicht wird.Fig. 1 shows a planar insulated gate field effect transistor 10 according to the state of the art. The transistor 10 has a substrate 12, which is usually consists of p-type silicon with a specific resistance of 1 to 25 ohm-cm. At the The active components of the transistor are arranged on a main surface 14 of the substrate 12. One Source zone 16 and at a distance therefrom a drain zone 18 are in the substrate 12 through its main surface 14 diffused in to the ohmic contacting of the current-carrying channel 20 of the component to enable. A gate electrode is separated from the channel 20 by a layer 24 of insulating material 22 arranged so that it overlaps only a part of the channel 20, this part against the Source zone 16 is offset so that its one end is closer to the source zone 16 than its other End at the drain zone 18 is located. The source zone 16 and the drain zone 18 are metallic Electrodes 26 and 28 electrically contacted. The channel 20 is a so-called inversion layer channel, d. H. the transistor 10 is designed so that the surface area of the p-conductive substrate 12 through Field effect is reversed and works with electron conduction (n-conduction type). The insulating layer 24 usually consists of thermally grown silicon dioxide that is generated under such conditions becomes that - probably due to the presence of positively charged impurities in the Oxide - has a permanent positive charge. The positive charge in the oxide pulls through the field effect Electrons to the surface area, i.e. the channel 20, so that the surface area to an η-conducting inversion layer.
Mittels Anschlußleitungen 30, 32 und 34 kann der Transistor 10 mit einer äußeren Schaltung verbunden werden. Bei einem Bauelement mit η-leitendem Kanal sind gewöhnlich die Drainzone positiv gegenüber der Sourcezone und das Gate negativ gegenüber der Sourcezone vorgespannt. Das Substrat wird gewöhnlich mittels einer äußeren Verbindung (nicht gezeigt) zwischen dem Kontakt 26 und einer ohmisch mit dem Substrat 12 kontaktierten Metallelektrode 36 auf Sourcepotential gehalten.The transistor 10 can be connected to an external circuit by means of connecting lines 30, 32 and 34 will. In the case of a component with an η-conducting channel, the drain zones are usually positive in relation to one another the source zone and the gate negatively biased with respect to the source zone. The substrate becomes ordinary by means of an external connection (not shown) between the contact 26 and an ohmic with the substrate 12 contacted metal electrode 36 held at source potential.
Durch die versetzte Anordnung der Gateelektrode 22 wird die Gate-Drain-Kapazität des Transistors verkleinert und außerdem die Feldstärke am drainseitigen Ende des gesteuerten Teils des Kanals 20 verringert, so daß eine verhältnismäßig hohe Spannung an die Drainelektrode gelegt werden kann, ehe der Durchschlag auftritt. Wie bereits erwähnt, ist die zulässige Drainspannung bei diesem Bauelement auf ungefähr 100 Volt beschränkt.The offset arrangement of the gate electrode 22 increases the gate-drain capacitance of the transistor and also the field strength at the drain-side end of the controlled part of the channel 20 reduced so that a relatively high voltage can be applied to the drain electrode before the breakdown occurs. As already mentioned, the permissible drain voltage for this component is on limited to about 100 volts.
F i g. 2 zeigt eine Ausführungsform des -erfindungsgemäßen Feldeffekttransistors 40. Der Transistor 40 hat ein Substrat 42, das in diesem Falle aus monokristallinem Isoliermaterial, z.B. synthetischem Saphir besteht. Das Substrat 42 hat eine Planarfläche 44, die in bezug auf das Kristallgitter des Substrats so orientiert ist, daß der Abstand der Atome an der Oberfläche 44 das epitaktische Aufwachsen von meriokristallinem Silizium begünstigt. Vorzugsweise ist dies eine (1TO2)-Ebene des Substrats, obwohl auch andere Kristallebenen wie die (0001)- und die (22?3)-Ebene verwendet werden können.F i g. 2 shows an embodiment of the field effect transistor 40 according to the invention. The transistor 40 has a substrate 42, which in this case is made of monocrystalline insulating material such as synthetic sapphire consists. The substrate 42 has a planar surface 44 which with respect to the crystal lattice of the substrate as is oriented that the distance between the atoms at the surface 44 the epitaxial growth of meriocrystalline Silicon favors. Preferably this is a (1TO2) plane of the substrate, although also other crystal planes such as the (0001) and the (22-3) planes can be used.
Auf der Oberfläche 44 ist eine Schicht 46 aus epitaktisch aufgewachsenem Silizium angebracht. Typischerweise wird die Siliziumschicht 46 dadurch gebildet, daß man das Substrat 42 in einer Silan (SiH4) enthaltenden Atmosphäre auf eine Temperatur erhitzt, die ausreicht, um das Silan unter Bildung von elementarem Silizium zu zersetzen, das epitaktisch auf die Oberfläche 44 aufwächst.A layer 46 made of epitaxially grown silicon is applied to the surface 44. Typically, silicon layer 46 is formed by heating substrate 42 in an atmosphere containing silane (SiH 4 ) to a temperature sufficient to decompose the silane to form elemental silicon that epitaxially grows onto surface 44.
Die Dicke und der spezifische Widerstand der Siliziumschicht 46 sind je nach dem beabsichtigten Anwendungszweck des Transistors verschieden. Gewöhnlich hat die Siliziumschicht 46 eine Dicke von 0,5 bis 10 Mikron und einen spezifischen WiderstandThe thickness and the resistivity of the silicon layer 46 vary depending on the intended application of the transistor different. Usually the silicon layer 46 has a thickness of 0.5 to 10 microns and a specific resistance
5 65 6
von 0,5 bis 100 Ohm-cm. Die Siliziumschicht 46 Bauelement beispielsweise als Mischtransistor verkann bei η-leitenden Bauelementen z.B. mit Arsen wendet werden kann.from 0.5 to 100 ohm-cm. The silicon layer 46 component, for example as a mixing transistor, can be turned with, for example, arsenic in η-conductive components.
oder Phosphor dotiert sein, um den gewünschten Die Kennlinienschar im Diagramm nach F i g. 4or phosphorus be doped in order to achieve the desired The family of characteristics in the diagram according to FIG. 4th
spezifischen Widerstand zu erzeugen. gibt die Änderung des Drainstroms in Abhängigkeitto generate specific resistance. gives the change in the drain current as a function of
Durch die Sourcezone 48 und die hiervon im Ab- 5 von der Drainspannung für verschiedene Gatespanstand befindliche Drainzone 50, die stärker dotierte nungen beim bekannten Transistor 10 wieder. Dabei Gebiete vom gleichen Leitungstyp wie der übrige gilt die oberste Kurve für die Gatespannung Null, Teil der Schicht 46 sind, werden die Enden eines La- während die unterste Kurve für eine Gatespannung dungsträgerkanals 51 gebildet. Auf der Oberfläche gilt, die gleich ist der Schwellenspannung des Transi-54 der Siliziumschicht 46 ist eine Schicht 52 aus Iso- io stors, welche gerade ausreicht, um so viele Ladungsliermaterial, und zwar vorzugsweise eine Siliziumdi- träger aus dem Kanal abzuziehen, daß der Dramoxidschicht, die durch Erhitzen des Transistors 40 in strom effektiv auf Null reduziert wird. Die Kurven einer oxydierenden Atmosphäre, beispielsweise Was- haben zwei Hauptteile oder -äste. Der untere Teil jeserdampf, auf ungefähr 1080° C, gebildet wird, an- der Kurve entspricht dem Gebiet des Vorsättigungsgebracht. Dabei ergibt sich wie beim bekannten Bau- 15 betriebs, in dem der Transistor 10 als spannungsabelement eine erhebliche positive Ladung, angedeutet hängiger Widerstand arbeitet. Dies ist das Gebiet durch die Pluszeichen » + « in der Schicht 52. Durch zwischen den Punkten A und Z? in Fig. 4. Das Gebiet zusätzliches Erhitzen in einer Wasserstoffatmosphäre zwischen den Punkten B und C, dem Durchbruchskann diese Ladung auf einen gewünschten Wert er- punkt, ist das Sättigungsgebiet des Transistors, in höht werden. Der Transistor 40 hat ferner eine Sour- 20 dem der Ausgangsstrom weitgehend unabhängig von ceelektrode 56, eine Drainelektrode 58 und eine Ga- der Drainspannung ist und ausschließlich von Ändeteelektrode 60 mit entsprechenden Anschlußleitun- rungen der Gatespannung abhängt. In diesem Gebiet gen 62, 64 bzw. 66. Die Gateelektrode 60 ist über arbeitet der Transistor als hochohmiger Spannungsdem Kanal 51 in der gleichen Weise versetzt an- verstärker.Due to the source zone 48 and the drain zone 50 located therefrom at a distance from the drain voltage for different gate voltage levels, the more heavily doped voltages in the known transistor 10 again. The uppermost curve for gate voltage zero applies to areas of the same conductivity type as the rest; if they are part of layer 46, the ends of a charge carrier channel 51 are formed while the lowest curve is formed for a gate voltage. On the surface, which is the same as the threshold voltage of the transistor 54 of the silicon layer 46 is a layer 52 of iso-io stors, which is just sufficient to remove as much charge material, preferably a silicon carrier, from the channel that the Dram oxide layer which is effectively reduced to zero by heating transistor 40 in current. The curves of an oxidizing atmosphere, for example what- have two main parts or branches. The lower part of this vapor, at around 1080 ° C, is formed, the other curve corresponds to the area of presaturation. As in the known construction, this results in operation in which the transistor 10 functions as a voltage cable element with a considerable positive charge, indicated by a pending resistance. This is the area through the plus signs "+" in layer 52. Through between points A and Z? in Fig. 4. The area of additional heating in a hydrogen atmosphere between points B and C, the breakdown, this charge can be increased to a desired value, is the saturation area of the transistor. The transistor 40 also has a source 20 for which the output current is largely independent of the core electrode 56, a drain electrode 58 and a gate drain voltage and depends exclusively on the changed electrode 60 with corresponding connection lines of the gate voltage. In this area 62, 64 and 66, respectively. The gate electrode 60 is over, the transistor works as a high-resistance voltage to the channel 51 in the same way an amplifier.
geordnet wie die Gateelektrode 22 bei dem bekann- 25 Die Transistoren 40 und 70 werden in weitgehendordered like the gate electrode 22 in the known 25 The transistors 40 and 70 are largely
ten Bauelement nach Fig. 1. der gleichen Weise wie der Transistor 10 vorge-th component according to FIG. 1 in the same way as the transistor 10.
F i g. 3 zeigt eine andere Ausführungsform des er- spannt und betrieben und haben Kennlinien ähnli-F i g. 3 shows another embodiment of the cocked and operated and have characteristics similar to
findungsgemäßen Feldeffekttransistors 70. Der Tran- eher Form. Jedoch sind der verfügbare Strom undfield effect transistor 70 according to the invention. The tran- rather form. However, the available power are and
sistor 70 ist auf einem Scheibchen oder Plättchen 72 die maximal zulässige Drainspannung viel höher, wiesistor 70, the maximum allowable drain voltage is much higher on a wafer or wafer 72, such as
mit einem Substrat 74 gebildet, das in diesem Falle 3° sich aus der nachstehenden Erläuterung ergibt,formed with a substrate 74, which in this case 3 ° results from the explanation below,
aus eigenleitendem oder mit hohem spezifischem Man betrachte die Kennlinienschar nach F i g. 5,from an intrinsic or with a highly specific one consider the family of characteristics according to FIG. 5,
Widerstand behaftetem monokristallinem Silizium be- die für ein Bauelement nach F i g. 2 oder 3 gilt, wobeiResistance-afflicted monocrystalline silicon results in a component according to FIG. 2 or 3 applies, where
steht. Auf der einen Hauptfläche 78 des Substrats 74 jedoch die Isolierschicht für das Gate keine einge-stands. On one main surface 78 of the substrate 74, however, the insulating layer for the gate is not
ist eine epitaktische Siliziumschicht 76 von dem des bauten Ladungen enthält. Unter diesen Vorausset-is an epitaxial silicon layer 76 of which contains the built-up charges. Under these conditions-
Substrats entgegengesetzten Leitungstyp angebracht. 35 zungen werden die verfügbaren LeitungselektronenSubstrate of opposite conductivity type attached. 35 tongues become the available conduction electrons
Die Dicke und die Dotierungskonzentration der im wesentlichen gleichmäßig über die Dicke der SiIi-The thickness and the doping concentration of the substantially uniformly over the thickness of the SiIi-
Schicht 76 liegen in den gleichen Bereichen wie die ziumschicht 46 oder 76 verteilt, vorausgesetzt natür-Layer 76 are distributed in the same areas as the zium layer 46 or 76, provided natural-
der Siliziumschicht 46 des Transistors 40. lieh, daß die Schicht einheitlich dotiert ist. Eine voll-the silicon layer 46 of the transistor 40. borrowed that the layer is uniformly doped. A full
Eine Sourcezone 80 und eine Drainzone 82 vom ständige Abschnürung des Kanals kann erhalten wer-A source zone 80 and a drain zone 82 from the constant constriction of the channel can be obtained
gleichen Leitungstyp wie die übrigen Teile der 40 den, wenn die Dicke und die Dotierungsdichte in densame conductivity type as the rest of the parts of 40 den when the thickness and doping density in the
Schicht 76, jedoch mit stärkerer Dotierung, bilden oben angegebenen Bereichen liegen. Die zulässigeLayer 76, but with a heavier doping, form the areas indicated above. The permissible
die Enden des Ladungsträgerkanals 84. Auf der Drainspannung ist sehr hoch, da die Feldstärke imthe ends of the charge carrier channel 84. On the drain voltage is very high because the field strength im
Oberfläche 86 der Schicht 76 ist eine Schicht 85 aus gesteuerten Teil des Kanals wegen der VersetzungSurface 86 of layer 76 is a layer 85 of controlled part of the channel because of the offset
Isoliermaterial, die in der gleichen Weise wie die der Gateelektroden und wegen des hohen spezifi-Insulating material, which in the same way as that of the gate electrodes and because of the high specific
Schicht 52 des Transistors 40 hergestellt sein kann, 45 sehen Widerstandes des Substrats 42 bzw. 74 verhält-Layer 52 of transistor 40 can be made, 45 see resistance of substrate 42 or 74 behaves-
angebracht. Die Sourcezone 80 und die Drainzone 82 nismäßig niedrig ist. Bei der Ausführungsform nachappropriate. The source region 80 and the drain region 82 are moderately low. In the embodiment according to
sind mittels der Sourceelektrode 88 bzw. der Drain- F i g. 3 ist die Dotierungsdichte im Substrat niedrigare by means of the source electrode 88 and the drain F i g. 3, the doping density in the substrate is low
elektrode 90 und der Anschlußleitungen 92 bzw. 94 (typischerweise weniger als 1014 cm"3), so daß derelectrode 90 and the leads 92 and 94 (typically less than 10 14 cm " 3 ), so that the
an eine äußere Schaltung anschließbar. Drain-Substrat-Durchbruch bei einem höheren Wertcan be connected to an external circuit. Drain-substrate breakdown at a higher value
Die Gateelektrodenanordnung 95 besteht beim 50 auftritt als der Kanaldurchbruch.The gate electrode arrangement 95 exists at 50 occurs as the channel breakdown.
Transistor 70 aus mehr als einer Gateelektrode, und Bei fehlender Oxidladung ist, wie erwähnt, die zu-Transistor 70 consists of more than one gate electrode, and if there is no oxide charge, as mentioned, the
zwar sind über einem näher an der Sourcezone 80 lässige Drainspannung sehr hoch, während jedochalthough over a closer to the source zone 80, permissible drain voltages are very high, while however
befindlichen Teil des Kanals 84 eine erste Gateelek- der Strom niedrig ist, da der ungesteuerte Teil deslocated part of the channel 84 a first gate electrode current is low because the uncontrolled part of the
trode 96 und über einem anderen Teil des Kanals 84 Kanals einen sehr großen Serienwiderstand bildet,trode 96 and over another part of the channel 84 channel forms a very large series resistance,
eine zweite Gateelektrode 97 angebracht. Da die Er- 55 Daraus ergeben sich Kennlinien von der in F i g. 5a second gate electrode 97 is attached. Since the er 55 This gives rise to characteristic curves of the in FIG. 5
findung nicht auf eine Anordnung mit nur einer Ga- dargestellten Form, und zwar ist das Gebiet unter-finding is not on an arrangement with only one form shown, namely the area is under-
teelektrode beschränkt ist, sondern auch Anordnun- halb der Sättigung, d. h. das Gebiet zwischen denteelelectrode is limited, but also anordnund the saturation, d. H. the area between the
gen umfaßt, bei denen mehrere Gateelektroden, die Punkten A und B in F i g. 5 ziemlich weit. Der maxi-genes in which a plurality of gate electrodes, the points A and B in FIG. 5 pretty far. The maxi-
als Ganzes in der beschriebenen Weise versetzt sind, mal verfügbare Strom ist niedrig, und zwar begrenztas a whole are offset in the manner described, times available current is low and limited
vorgesehen sind, wird hier für die Gateelektrode(n) 60 durch die verhältnismäßig geringe Dotierungsdichteare provided, is here for the gate electrode (s) 60 due to the relatively low doping density
der allgemeinere Ausdruck »Gateelektrodenanord- im Kanal, die zur Erzielung einer hohen Draindurch-the more general expression »gate electrode arrangement - in the channel, which is used to achieve a high drainage through-
nung« verwendet. Die Gateelektroden 96 und 97 bruchsspannung erforderlich ist.tion «is used. The gate electrodes 96 and 97 breaking voltage is required.
sind über Leitungen 98 bzw. 99 an die äußere Schal- Die Kennlinienform kann zwecks Erzeugung einesare via lines 98 and 99 to the outer circuit
tung anschließbar. Transistors mit weit besserer Anwendbarkeit da-connection can be connected. Transistor with far better applicability because
Der Transistor 70 wird in weitgehend der gleichen 65 durch verändert werden, daß man die Gateisolier-The transistor 70 will be changed in much the same way 65 by adding the gate insulation
Weise betrieben wie der Transistor 40. Die zusatz- schicht in der bei Transistoren mit p-leitendemOperated in the same way as transistor 40. The additional layer in the transistors with p-conducting
liehe Gateelektrode 86 ermöglicht jedoch einen Be- Hauptteil üblichen Weise, d. h. so herstellt, daß nach trieb mit mehr als einem Steuersignal, so daß das einem beliebigen bekannten Verfahren erheblicheHowever, the borrowed gate electrode 86 enables a major part of the conventional manner, i. H. so manufactures that after drove with more than one control signal, so that any known method is significant
positive Ladungen in die Isolierschicht eingebracht werden. Dadurch werden an das Oberflächengebiet zusätzliche Leitungselektronen durch Feldeffekt herangezogen, so daß die Ladungsträgerdichte in diesem Gebiet sich beträchtlich erhöht. Auf Grund dieser zusätzlichen Ladungsdichte können viel höhere Ströme erreicht werden und wird außerdem der Ort des Sättigungspunktes B auf einen verhältnismäßig niedrigen Wert verschoben, wie man in F i g. 6 sieht. Dadurch wird der Drainspannungsbereich, in dem der Transistor als Spannungsverstärker betrieben werden kann, beträchtlich erweitert und wird außerdem der maximale Nutzstrom erhöht.positive charges are introduced into the insulating layer. As a result, additional conduction electrons are drawn into the surface area by the field effect, so that the charge carrier density in this area increases considerably. Because of this additional charge density, much higher currents can be achieved and, moreover, the location of the saturation point B is shifted to a relatively low value, as can be seen in FIG. 6 sees. As a result, the drain voltage range in which the transistor can be operated as a voltage amplifier is considerably expanded and the maximum useful current is also increased.
Durch das Einbauen positiver Ladung in die Oxidschicht wird die maximale Durchbruchsspannung des Transistors nicht erniedrigt, weil dabei die elektrische Feldstärke in der Siliziumoberfläche sich nicht erhöht. Das zusätzliche elektrische Feld, das durch die erhöhte Anzahl von Ladungsträgern im Kanal erzeugt wird, endet an den positiven Ladungen im Oxid.By incorporating positive charge into the oxide layer, the maximum breakdown voltage of the Transistor is not lowered, because the electric field strength in the silicon surface is not elevated. The additional electric field created by the increased number of charge carriers in the channel ends at the positive charges in the oxide.
Im experimentellen Betrieb verarbeitete ein Bauelement in der Ausbildung nach F i g. 2 eine Leistung von ungefähr 25 Watt, was eine ungefähr fünfzehnmal größere Leistung ist, als sie von den bekannten Bauelementen nach F i g. 1 verarbeitet werden kann.In the experimental operation, a component in the training according to FIG. 2 an achievement of about 25 watts, which is about fifteen times more power than known ones Components according to FIG. 1 can be processed.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59808066A | 1966-11-30 | 1966-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1614395A1 DE1614395A1 (en) | 1970-08-20 |
| DE1614395B2 true DE1614395B2 (en) | 1973-07-19 |
Family
ID=24394147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19671614395 Pending DE1614395B2 (en) | 1966-11-30 | 1967-11-24 | METHOD OF MANUFACTURING A THIN FILM FIELD EFFECT TRANSISTOR WITH AN INSULATED GATE ELECTRODE |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS497392B1 (en) |
| DE (1) | DE1614395B2 (en) |
| ES (1) | ES347711A1 (en) |
| GB (1) | GB1174361A (en) |
| NL (1) | NL6716233A (en) |
| SE (1) | SE345929B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5318155B2 (en) * | 1971-12-29 | 1978-06-13 |
-
1967
- 1967-11-10 GB GB5121567A patent/GB1174361A/en not_active Expired
- 1967-11-24 DE DE19671614395 patent/DE1614395B2/en active Pending
- 1967-11-28 JP JP7696267A patent/JPS497392B1/ja active Pending
- 1967-11-28 ES ES347711A patent/ES347711A1/en not_active Expired
- 1967-11-29 NL NL6716233A patent/NL6716233A/xx unknown
- 1967-11-29 SE SE1638867A patent/SE345929B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE1614395A1 (en) | 1970-08-20 |
| GB1174361A (en) | 1969-12-17 |
| ES347711A1 (en) | 1969-06-01 |
| SE345929B (en) | 1972-06-12 |
| NL6716233A (en) | 1968-05-31 |
| JPS497392B1 (en) | 1974-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853778T2 (en) | Method of manufacturing a semiconductor device. | |
| DE2853736C2 (en) | Field effect arrangement | |
| DE102008055689B4 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| DE102005052731B4 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| DE19649686B4 (en) | Structure and Method of Producing a High Voltage Metal Oxide Silicon Field Effect Transistor (MOSFET) | |
| DE2455730C3 (en) | Field effect transistor with a substrate made of monocrystalline sapphire or spinel | |
| DE102008000660B4 (en) | The silicon carbide semiconductor device | |
| DE1564411C3 (en) | Field effect transistor | |
| DE112010005271B4 (en) | Bipolar semiconductor devices | |
| DE2047777A1 (en) | Surface field effect transistor with adjustable threshold voltage | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE2143029B2 (en) | INTEGRATED SEMI-CONDUCTOR PROTECTION ARRANGEMENT FOR TWO COMPLEMENTARY INSULATING LAYER FIELD EFFECT TRANSISTORS | |
| DE102014019915B3 (en) | IGBT with reduced reverse capacitance | |
| DE102006030631A1 (en) | Semiconductor component assembly, has trench which extends within semiconductor body starting from side and gate electrode is arranged in trench which is insulated by gate dielectric opposite to semiconductor body | |
| DE3737790A1 (en) | CROSS-DOUBLE GATE THYRISTOR AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3440674A1 (en) | FIELD EFFECT TRANSISTOR | |
| DE202015105413U1 (en) | Integrated, floating diode structure | |
| DE102014113746A1 (en) | TRANSISTOR COMPONENT WITH A FIELD ELECTRODE | |
| DE102007055290B4 (en) | Semiconductor device | |
| DE1614300B2 (en) | Field effect transistor with isolated control electrode | |
| DE69414169T2 (en) | Dielectrically insulated semiconductor device and method for its production | |
| DE1514020A1 (en) | Method for improving at least one operating parameter of semiconductor components | |
| DE2218680C2 (en) | Semiconductor device and method for its manufacture | |
| DE102012108142A1 (en) | Device and method for a MOS transistor | |
| DE69009820T2 (en) | Semiconductor arrangement with one-dimensional doping conductors and method for producing such a semiconductor arrangement. |