DE1589529C3 - Planar transistor - Google Patents
Planar transistorInfo
- Publication number
- DE1589529C3 DE1589529C3 DE1967B0093060 DEB0093060A DE1589529C3 DE 1589529 C3 DE1589529 C3 DE 1589529C3 DE 1967B0093060 DE1967B0093060 DE 1967B0093060 DE B0093060 A DEB0093060 A DE B0093060A DE 1589529 C3 DE1589529 C3 DE 1589529C3
- Authority
- DE
- Germany
- Prior art keywords
- zone
- diffusion
- collector
- base
- serving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000007704 transition Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Dne 12 eindiffundiert, die als Basiszone dient und mit er nicht dargestellten Basiselektrode des Transistors ersehen ist Die Kollektorzone 11 und die als Basiszone ienende erste p-leitende Diffusionszone 12 bilden wischen sich einen ersten pn-Übergang, der sich an die weite Hauptoberfläche (Oberseite) des Halbleiterplättnens 11 erstreckt. Von der zweiten Hauptoberfläche 3berseite) des Halbleiterplättchens 11 aus ist in dieses ine zweite p-leitende Diffusionszone 1 eindiffundiert, -eiche ringförmig ausgebildet ist, den ersten pn-Überang umschließt und zwischen sich und der Kollektorone 11 einen den ersten pn-Übergang umschließenden weiten pn-Übergang bildet. Von der zweiten Hauptberfläche des Halbleiterplättchens 11 aus ist in dieses ine dritte p-leitende Diffusionszone 2 eindiffundiert, velche wie die zweite p-leitende Diffusionszone 1 ingförmig ausgebildet ist und zwischen sich und der Collektorzone 11 einen dritten pn-Übergang bildet, der en zweiten pn-Übergang umschließt. Schließlich ist on der zweiten Hauptoberfläche des Halbleiterplätthens 11 aus in dieses eine vierte p-leitende Diffusionsone 3 eindiffundiert, welche ebenfalls ringförmig usgebildet ist und zwischen sich und der Kollektorzone 1 einen vierten pn-Übergang bildet, der den dritten in-Übergang umschließt.Dne 12 diffused in, which serves as the base zone and with he base electrode of the transistor, not shown, is the collector zone 11 and the base zone A first p-type diffusion zone 12 forms between a first pn junction, which is connected to the wide main surface (upper side) of the semiconductor die 11 extends. From the second main surface 3 topside) of the semiconductor chip 11 from is in this into a second p-conductive diffusion zone 1 diffused-oak is ring-shaped, the first pn transition encloses and between itself and the collector zone 11 enclosing the first pn junction forms a wide pn junction. From the second main surface of the semiconductor chip 11 is in this diffused into a third p-conducting diffusion zone 2, like the second p-conducting diffusion zone 1 is designed in the shape of a ring and forms a third pn junction between itself and the collector zone 11, which en second pn junction encloses. Finally, it is on the second major surface of the semiconductor wafer 11 diffused into this a fourth p-conductive diffusion zone 3, which is also ring-shaped is formed and between itself and the collector zone 1 forms a fourth pn junction, which is the third in-transition encloses.
Die von der zweiten Hauptoberfläche des Halbleiter-)lättchens 11 in dieses eindiffundierten p-leitenden Diffusionszonen 12,1, 2,3 stimmen in ihrer Diffusionsiefe, in ihrem Diffusionsprofil und in ihrer Oberflächenzonzentration überein, da sie in einem einzigen Diffusionsvorgang mit Hilfe einer entsprechend ausgeüldeten Diffusionsmaske gleichzeitig hergestellt werlen. Diese Maske enthält außer der für die erste Diffusionszone 12 vorgesehenen runden öffnung noch eweils eine ringförmige öffnung für die zweite, dritte md vierte Diffusionszone 1,2 und 3.From the second main surface of the semiconductor) lamina 11 diffused into this p-conductive Diffusion zones 12,1, 2,3 are correct in their diffusion depth, in their diffusion profile and in their surface concentration as they are in a single diffusion process with the help of a suitably shaped The diffusion mask is produced at the same time. This mask also contains the one for the first The round opening provided in the diffusion zone 12 also has an annular opening for the second, third md fourth diffusion zone 1, 2 and 3.
Von der zweiten Hauptoberfläche (Oberseite) des halbleiterplättchens 11 aus ist schließlich in die als Basiszone dienende erste Diffusionszone 12 eine als imitterzone dienende n+-leitende Diffusionszone 13 •indiffundiert, die mit der nicht dargestellten Emitter- ;lektrode versehen ist. From the second main surface (upper side) of the semiconductor plate 11, an n + -conducting diffusion zone 13 serving as the imitter zone is finally indiffused into the first diffusion zone 12 serving as the base zone, which is provided with the emitter electrode (not shown).
Die ringförmigen Diffusionszonen 1, 2, 3 sind dagegen nicht mit Elektroden versehen und haben von der als Basiszone dienenden ersten Diffusionszone 12 jnd voneinander einen solchen Abstand, daß bei neigender Sperrspannung die sich in die Kollektorzone 11 ausdehnende Sperrschicht, bei der innersten ringförmigen Diffusionszone 1 beginnend, jeweils auf eine der aufeinanderfolgenden ringförmigen Diffusionszonen 1, 2, 3 überspringt, bevor die Krümmung des on-Übergangs einen Durchbruch verursacht.The annular diffusion zones 1, 2, 3, however, are not provided with electrodes and have from serving as the base zone first diffusion zone 12 jnd from one another such a distance that at with a tendency towards reverse voltage, the barrier layer extending into the collector zone 11, in the case of the innermost starting annular diffusion zone 1, each jump to one of the successive annular diffusion zones 1, 2, 3 before the curvature of the on transition causes a breakthrough.
Die Spannungsfestigkeit des bekannten Planartransistors nach F i g. 1 wird anhand der in den F i g. 2 und 3 dargestellten Ausführung eines Planartransistors erläutert, die sich von dem in F i g. 1 dargestellten Planartransistor dadurch unterscheidet, daß bei ihr von der zweiten Hauptoberfläche des Halbleiterplättchens 11 aus in die p-leitenden ringförmigen Diffusionszonen i, 2,3 jeweils eine η+-leitende ringförmige Diffusions- :one la, 2a, 3a gleichzeitig, also in einem Diffusionsvor- ?ang, mit Hilfe einer entsprechend ausgebildeten Diffusionsmaske eindiffundiert ist; die Ausführung des Planartransistors nach den F i g. 2 und 3 ist jedoch nicht 3egenstand der durch das Patent geschützten Erfiniung. The dielectric strength of the well-known planar transistor according to FIG. 1 is based on the in FIGS. 2 and 3 illustrated embodiment of a planar transistor explained, which differs from that shown in FIG. 1 shows the planar transistor in that it differs from the second main surface of the semiconductor die 11 into the p-type annular diffusion zones i, 2,3 each have an η + -conducting ring-shaped diffusion : one la, 2a, 3a simultaneously, i.e. in a diffusion ? ang, is diffused in with the aid of a correspondingly designed diffusion mask; the execution of the Planar transistor according to FIGS. However, 2 and 3 are not the subject of the invention protected by the patent.
In F i g. 3 ist die Oxidschicht 15 dargestellt, die an der •weiten Hauptoberfläche des Halbleiterplättchens 11 angebracht ist und die ringförmigen Diffusionszonen 1, 2, 3 und la, 2a, 3a abdeckt. In dieser Figur ist auch die Kollektorelektrode 14 dargestellt, die an der ersten Hauptoberfläche des Halbleiterplättchens 11 angebracht ist.In Fig. 3 shows the oxide layer 15 which is attached to the • wide main surface of the semiconductor wafer 11 is attached and the annular diffusion zones 1, 2, 3 and la, 2a, 3a covers. In this figure, the collector electrode 14 is shown, which is attached to the first Main surface of the semiconductor die 11 is attached.
Mit gestrichelten Linien ist in Fig.3 die jeweilige Grenze der Raumladungsschicht in der Kollektorzone 11 für verschiedene Sperrspannungen V eingezeichnet, die zwischen der Kollektorelektrode 14 und der mit derThe respective boundary of the space charge layer in the collector zone 11 for different blocking voltages V , which between the collector electrode 14 and the one with the
ίο als Basiszone dienenden ersten Diffusionszone 12 verbundenen, in der Zeichnung nicht dargestellten Basiselektrode angelegt sind.ίο serving as the base zone first diffusion zone 12 connected base electrode, not shown in the drawing, are applied.
Betrachtet man die bei steigender Sperrspannung sich aus der ersten Diffusionszone 12 in die Kollektorzone 11 ausbreitende Raumladungsschicht bei der Spannung Vi = 200 V, so sieht man aus F i g. 3, daß bei dieser Spannung die Raumladungsschicht die zweite Diffusionszone 1, die bei niedrigerer Sperrspannung von der ersten Diffusionszone 12 noch durch einen raumladungsfreien Streifen der Kollektorzone getrennt war, gerade berührt. Bei weiter steigender Sperrspannung dehnt sich nun nicht nur die Raumladungsschicht um die erste Diffusionszone 12 weiter aus, sondern um die zweite Diffusionszone 1 bildet sich ebenfalls eine solche.If one considers the flow from the first diffusion zone 12 into the collector zone 11 as the reverse voltage rises expanding space charge layer at the voltage Vi = 200 V, one can see from FIG. 3 that at this one Voltage the space charge layer the second diffusion zone 1, which at lower reverse voltage of the the first diffusion zone 12 was still separated by a space charge-free strip of the collector zone, just touched. If the reverse voltage continues to rise, not only does the space charge layer expand around the first diffusion zone 12, but around the second diffusion zone 1 is also formed.
Dadurch wird das restliche Gebiet der Kollektorzone zwischen der ersten Diffusionszone 12 und der zweiten
Diffusionszone 1 sehr schnell durch die Raumladungsschicht ausgefüllt, d. h. die Krümmung der Grenze der
Raumladungsschicht des Kollektor-Basis-Übergangs an dieser Stelle abgeflacht. Rechnungen zeigen nämlich,
daß Vorsprünge von der hochohmigen Kollektorzone allgemein schnell durch die wachsende Raumladungsschicht
ausgefüllt werden.
Hierbei ist wesentlich, daß bei steigender Sperrspannung die Dicke der Raumladungsschicht zunächst sehr
schnell, später aber langsamer steigt Bei der Sperrspannung von 250 V, bei der die erste Diffusionszone 12
allein infolge der Krümmung der Grenze der Raumladungsschicht des pn-Übergangs bereits in die Nähe des
Durchbruchs kommen würde, hat sich um die zweite Diffusionszone 1 schon eine relativ dicke Raumladungsschicht
gebildet, obwohl dafür nur 50 V zur Verfügung stehen. Ferner ist günstig, daß der Übergang vom
gekrümmten zum ebenen Teil der Grenze derAs a result, the remaining area of the collector zone between the first diffusion zone 12 and the second diffusion zone 1 is filled very quickly by the space charge layer, ie the curvature of the boundary of the space charge layer of the collector-base junction is flattened at this point. Calculations show that projections from the high-resistance collector zone are generally quickly filled by the growing space charge layer.
It is essential that the thickness of the space charge layer rises very quickly when the reverse voltage rises, but later more slowly If a breakthrough were to occur, a relatively thick space charge layer has already formed around the second diffusion zone 1, although only 50 V are available for this. It is also favorable that the transition from the curved to the flat part of the boundary of the
Raumladungsschicht des Kollektor-Basis-Übergangs allmählich, d. h. unter steigendem Krümmungsradius verläuft. Trotzdem sollte zur Sicherheit der Abstand zwischen der als Basiszone dienenden ersten Diffusionszone 12 und der zweiten Diffusionszone 1 nicht größer The space charge layer of the collector-base junction gradually, d. H. with increasing radius of curvature runs. Nevertheless, for safety the distance between the first diffusion zone 12, which is used as the base zone, and the second diffusion zone 1 should not be greater
so als etwa das Vierfache des Krümmungsradius des Kollektor-Basis-Übergangs, der etwa gleich der Tiefe des Kollektor-Basis-Übergangs ist, gewählt werden.about four times the radius of curvature of the collector-base transition, which is roughly equal to the depth of the collector-base transition is to be selected.
Nachdem die Grenze der Raumladungsschicht innerhalb der Kollektorzone 11 die zweite Diffusionszone 1 übersprungen hat, ist für die Sperrspannung die Krümmung der Grenze der Raumladungsschicht des pn-Übergangs der zweiten Diffusionszone 1 an der der dritten Diffusionszone 2 zugewandten Seite maßgebend. Aber an diesem pn-Übergang liegt bei derAfter the boundary of the space charge layer within the collector zone 11, the second diffusion zone 1, the curvature of the boundary of the space charge layer is for the reverse voltage pn transition of the second diffusion zone 1 on the side facing the third diffusion zone 2 is decisive. But this pn junction is due to the
M) Gesamtsperrspannung V nur die Sperrspannung V— V\. Wenn diese den Wert Vi erreicht, wird die dritte Diffusionszone 2 berührt usw. Auf diese Weise wird die Gesamtsperrspannung V in mehrere kleinere Spannungen Vi unterteilt, die jeweils zwischen den p-leitenden M) Total blocking voltage V only the blocking voltage V— V \. When this reaches the value Vi, the third diffusion zone 2 is touched, etc. In this way, the total reverse voltage V is divided into several smaller voltages Vi, each between the p-conducting
·'■> Diffusionszonen 12, 1, 2, 3 liegen und gerade mit der
durch die Tiefe dieser Diffusionszonen gegebenen Krümmung noch keinen Durchbruch erzeugen.
Um mit einer möglichst kleinen Anzahl von· '■> Diffusion zones 12, 1, 2, 3 lie and do not yet produce a breakthrough with the curvature given by the depth of these diffusion zones.
In order to use the smallest possible number of
p-leitenden ringförmigen Diffusionszonen 1, 2, 3 auszukommen, ist bei dem Planartransistor nach der Erfindung anders als bei den Planartransitoren nach den Fig. 1, 2, 3 ein Abstand zwischen den p-leitenden Diffusionszonen 12, 1, 2, 3 vorgesehen, der, bei der ersten, als Basiszone dienenden Diffusionszone 12 beginnend, von innen nach außen zunimmt.To get along with p-type annular diffusion zones 1, 2, 3 is the planar transistor according to the Invention, unlike the planar transistors according to FIGS. 1, 2, 3, a distance between the p-conducting Diffusion zones 12, 1, 2, 3 are provided, in the case of the first diffusion zone 12 serving as the base zone starting, increasing from the inside out.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967B0093060 DE1589529C3 (en) | 1967-06-19 | 1967-06-19 | Planar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967B0093060 DE1589529C3 (en) | 1967-06-19 | 1967-06-19 | Planar transistor |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1589529A1 DE1589529A1 (en) | 1970-04-09 |
DE1589529B2 DE1589529B2 (en) | 1978-12-14 |
DE1589529C3 true DE1589529C3 (en) | 1982-10-14 |
Family
ID=6986741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1967B0093060 Expired DE1589529C3 (en) | 1967-06-19 | 1967-06-19 | Planar transistor |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1589529C3 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE628619A (en) * | 1962-02-20 | |||
GB1013424A (en) * | 1963-05-13 | 1965-12-15 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
GB1030050A (en) * | 1963-11-13 | 1966-05-18 | Motorola Inc | Punchthrough breakdown rectifier |
-
1967
- 1967-06-19 DE DE1967B0093060 patent/DE1589529C3/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1589529A1 (en) | 1970-04-09 |
DE1589529B2 (en) | 1978-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718773C2 (en) | Semiconductor device | |
DE112010005278B4 (en) | PIN Diodes | |
CH660649A5 (en) | MOSFET ARRANGEMENT. | |
DE19908477B4 (en) | Semiconductor device | |
DE2633324C2 (en) | Process for the production of semiconductor components with high reverse voltage loading capacity | |
DE2047342C3 (en) | Bidirectional thyristor triode | |
DE2747668A1 (en) | THYRISTOR COMPONENT | |
DE1514335B1 (en) | Area transistor | |
DE1216435B (en) | Switchable semiconductor component with four zones | |
DE2922250C2 (en) | ||
DE1564790C3 (en) | Voltage dependent semiconductor capacitor | |
DE1589529C3 (en) | Planar transistor | |
DE2458431A1 (en) | HIGH SPEED POWER THYRISTOR. | |
DE2746406C2 (en) | Thyristor with internal ignition gain and high dV / dt value | |
DE2507104C2 (en) | Thyristor for high frequencies | |
DE1789195C2 (en) | Planar transistor | |
DE2520134C3 (en) | Thyristor with a rectangular semiconductor element | |
DE2164644C3 (en) | Controllable semiconductor rectifier | |
DE19818296C1 (en) | High-voltage edge terminal for semiconductor component | |
DE2107566C3 (en) | Thyristor | |
DE2457106A1 (en) | THYRISTOR | |
DE2261819A1 (en) | BIDIRECTIONAL THYRISTOR WITH IMPROVED FINISHING PROPERTIES | |
EP0039875B1 (en) | Thyristor | |
DE2108111C3 (en) | Thyristor with short-circuit ring | |
DE2123322C3 (en) | Thyristor with short-circuit emitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OI | Miscellaneous see part 1 | ||
OI | Miscellaneous see part 1 | ||
C3 | Grant after two publication steps (3rd publication) | ||
AH | Division in |
Ref country code: DE Ref document number: 1789195 Format of ref document f/p: P |