DE1564856A1 - Method for soldering semiconductor components on carrier bodies - Google Patents

Method for soldering semiconductor components on carrier bodies

Info

Publication number
DE1564856A1
DE1564856A1 DE19661564856 DE1564856A DE1564856A1 DE 1564856 A1 DE1564856 A1 DE 1564856A1 DE 19661564856 DE19661564856 DE 19661564856 DE 1564856 A DE1564856 A DE 1564856A DE 1564856 A1 DE1564856 A1 DE 1564856A1
Authority
DE
Germany
Prior art keywords
components
semiconductor
soldering
contacting
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564856
Other languages
German (de)
Other versions
DE1564856B2 (en
DE1564856C3 (en
Inventor
Anton Roesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1564856A1 publication Critical patent/DE1564856A1/en
Publication of DE1564856B2 publication Critical patent/DE1564856B2/en
Application granted granted Critical
Publication of DE1564856C3 publication Critical patent/DE1564856C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

"Verfahren zum Auflöt.sn von Halbleiterbauelementen auf Träger-körpc3rn" Die Erfindung betrifft ein Verfahren zum Auflöten von Halbleiterbauelementen auf Trägerkörpern, das zur Rationalisierung, Zeit- und Personaleinsparung bei der Fertigung der Halbleiterbauelemente führt. Halbleiterbauelemente werden heute vielfach in großer An= zahl aus einer Halbleiterscheibe gefertigt, die zu deren Herstellung den verschiedensten Arbeitsprozessen, wie Diffusior»- und Maskierungsvorgängen unterworfen wird. Nachdem die Bauelemente auf der Halbleiterscheibe fertig gestellt sind, muß die Halbleiterscheibe in Einzelelemente zerbrochen werden, was durch Ritzen und anschließendes Brechen der Scheibe geschieht. Die nun In großer Anzahl vorliegenden, meist recht kleinen Einzelelemente wurden nun bei dem bisherigen Verfahren vorsortiert, indem man die als brauchbar gekennzeichneten Elemente auf eint mit einem schachbrettartigen Raster ,versehenen Glasplatte auflegte. In einer beispielsweise halbautomatischen Lötvorrichtung wird dann durch eine Saugpinzette je ein Element von der Glasplatte aufgenommen und zum Kontaktierungskörper transportiert; dort wird das Bauelement abgesetzt und anschließend auf- gelötet. Da diese Lötung in der normalen Atmosphäre statt- findet, muß, um eine Oxydation des Lotmaterials zu ver- meiden, die Lötdauer möglichst kurz sein. Dies bedingt eine relativ hohe Löttemperatur, die leicht zur Zer- störung des Halbleiterbauelementes führen kann. Da jedes Element einzeln und unter Kontrolle auf den Trägerkörper aufgelötet werden muß, ist trotz der kurzen Lötzeit die Zahl der angelöteten Bauelemente in der Zeiteinheit relativ gering und bei der heute üblichen Massenfertigung sind daher zahlreiche Lötmaschinen und ein hoher Personalstand erforderlich. "Method for soldering semiconductor components on carrier bodies" The invention relates to a method for soldering semiconductor components on carrier bodies, which leads to rationalization, time and personnel savings in the manufacture of semiconductor components. Semiconductor components are now often manufactured in large numbers from a semiconductor wafer which, for their manufacture, is subjected to a wide variety of work processes, such as diffusion and masking processes. After the components have been completed on the semiconductor wafer, the semiconductor wafer must be broken into individual elements, which is done by scoring and then breaking the wafer. The now available in large numbers, mostly quite small individual elements were now pre-sorted in the previous method by placing the elements marked as usable on a glass plate provided with a checkerboard-like grid. In a, for example, semi-automatic soldering device, one element is then picked up from the glass plate by suction tweezers and transported to the contacting body; there the component is set down and then soldered on. Since these soldering takes Instead in the normal atmosphere, must avoid an oxidation of the solder material to comparable, the soldering time to be short as possible. This requires a relatively high soldering temperature, which can easily lead to the destruction of the semiconductor component . Since each element has to be soldered individually and under control on the carrier body , the number of soldered components in the unit of time is relatively small despite the short soldering time, and in today's mass production , numerous soldering machines and a high staffing level are therefore required.

Es wurde nun bereits früher ein leiterförmiger Kontaktierungsstreifen vorgeschlagen,*auf dessen Sprossen eine Vielzahl von Bauelementen befestigt und deren Elektroden mit be- nachbarten Sprossen kontaktiert werden können. Dieser Strei- fen durchläuft bei dem bisher angewandten Kontaktierungsverfahren eine Lötvorrichtung, in der auf jede dazu vorgesehene Sprosse ein Bauelement aufgesetzt, und unter einer Hin- und Herbewegung zur Zerstörung der sich bildenden Oxydhaut bei relativ hoher Löttemperatur auf den Kontaktierungsstreifen ,aufgelötet wird. Dabei muß entweder der Vorratsteller mit den ausgelegte=n und vorsortierten Bauelementen oder die Saugpinzette beim Transport des Bauelementes so auf den Kontaktierungsstreifen einjustiert werden, daß das Element dort in der vorgesehenen Lage festgelötet wird. A ladder-shaped contacting strip was proposed earlier, * on the rungs of which a large number of components can be attached and the electrodes of which can be contacted with adjacent rungs. In the contacting method used up to now, this strip runs through a soldering device in which a component is placed on each rung provided for this purpose and is soldered onto the contacting strip with a back and forth movement to destroy the oxide skin that forms at a relatively high soldering temperature. Either the storage device with the laid out and pre-sorted components or the suction tweezers during the transport of the component must be adjusted to the contacting strip in such a way that the element is soldered there in the intended position.

Dieses Verfahren ist auch deshalb zweitaufwendig und beschäftigungsintensiv, da bis zur Kontaktierung mindestens ein Sortier- und ein Justiervorgang erforderlich ist und jedes Element einzeln auf den Kontaktierungsstreif en aufgebracht und aufgelötet wird.This procedure is therefore also time-consuming and labor-intensive, since at least one sorting and one adjustment process is required before contact is made is and each element is applied and soldered individually to the contacting strips will.

Ähnlich liegen die Verhältnisse, wenn die Halbleiterbauelemente direkt auf die Oberfläche eines Gehäusesockels aufzulöten sind. Auch -hierbei wurde bisher jedes Element in normaler Luftatmosphäre einzeln auf die metallische Oberfläche des Gehäusesockels, die zuvor mit einem Lotmaterial versehen wurde, aufgesetzt und anschließend bei hoher Löttemperatur in möglichst kurzer Lötzeit aufgelötet. Auch hierbei ist durch die Einzelfertigung die Taktzeit für die Auflötung einer bestimmten Anzahl. vön .Halbleiterbauelementen relativ groß.The situation is similar if the semiconductor components are direct are to be soldered onto the surface of a housing base. Also - this has been done so far each element individually on the metallic surface in a normal air atmosphere of the housing base, which was previously provided with a solder material, put on and then soldered on at a high soldering temperature in the shortest possible soldering time. Even The cycle time for soldering on a specific one is due to the individual production Number. of. Semiconductor components relatively large.

Zur Vermeidung dieser Nachteile und zur Vereinfachung und Rationalisierung des Lötverfahrens wird daher erfindungsgemäß vorgeschlagen, daß die Halbleiterbauelemente serienweise in Prägungen, Vertiefungen oder Aussparungen von gegenüber dem Trägerkörper einjustierten Hilfsvorrichtung(en) eingelegt werden, daß eine große Anzahl von Bauelementen in einem Ofen unter Schutzgasatmosphäre gleichzeitig mit den zugeordneten Trägerkörpern verlötet und dabei gegen die Trägerkörper gepresst werden.To avoid these disadvantages and to simplify and rationalize of the soldering process is therefore according to the invention suggested that the semiconductor components in series in embossing, depressions or recesses are inserted by auxiliary device (s) adjusted in relation to the carrier body, that a large number of components in a furnace under a protective gas atmosphere at the same time soldered to the associated carrier bodies and pressed against the carrier bodies in the process will.

Dieses Verfahren läßt sich sowohl bei der Benutzung der leiterförmigen Kontaktierungsstreifen wie auch bei herkömmlichen Gehäusesockelns als Trägerkörper für die Halbleiterbauelemente vorteilhaft verwenden. In den meisten Fällen wird durch die Auflötung der Halbleiterbauelemente gleichzeitig eine Zone kontaktiert; bei Planartransistoren beispielsweise die Kollektorzone, bei Dioden eine der bei- den die Diode bildenden Zonen. Durch das erfindungsgemäße Verfahren werden eine Vielzahl von Halbleiterbauelementen gleichzeitig kontaktiert bzw. aufgelötet, d.h. in der glei- chen Zeit in vier bisher ein einziges Element aufgelötet wur- de, kann nun eine beliebig große Anzahlaufgelötet werden. Anstelle der bisher üblichen Vorsortierung werden die Bau- elemente sofort nach dem Ritzen und Brechen der Halbleiter- Scheibe in die Vertiefungen oder Aussparungen der Hilfs- vorrichtung, beispielsweise einer Platte eingelegt. Eine derartige Platte kann praktisch beliebig viele Vertie-fungen aufweisen. Auf die Platte mit den eingelegten Bau- elementen müssen nun die Trägerkörper, also Kontaktierungsstreifen oder Gehäusesockel so aufgesetzt werden, daß die Bauelemente mit ihrer anzulötenden Oberfläche den Lötstellen auf den Trägerkörpern mixgewandt sind. Durch Beschwerungsstempel oder eine Beschwerungsplatte muß nun noch dafür gesorgt werden, daß die Bauelemente während der Lötung gegen die Trägerkörper gepresst werden. Eine derart vorbereitete Anordnung wird dann in einen Ofen, vorteilhafterweise in einen Durchlaufofen mit eingestellter Durchlaufzeit eingeschoben, und die in der. Anordnung befindliche Vielzahl von Bauelementen wird bei relativ niederer Löttemperatur und einer entsprechend verlängerter Lötzeit mit den Trägerkörpern verlötet, ohne daß dazu eine Überwachung oder weitere Arbeitsgänge erforderlich sind.This method can be used advantageously both when using the ladder-shaped contacting strips and also with conventional housing bases as carrier bodies for the semiconductor components. In most cases, contact is made with one zone at the same time as the semiconductor components are soldered on; in the case of planar transistors, for example, the collector zone; in the case of diodes, one of the two zones forming the diode. The inventive method, a plurality of semiconductor devices are simultaneously contacted or soldered, ie in the same chen time in four previously soldered a single element wur- de, can now be an arbitrarily large Anzahlaufgelötet. Instead of the previously usual presorting , the components are placed in the depressions or recesses of the auxiliary device, for example a plate, immediately after the semiconductor wafer has been scored and broken. Such a plate can have virtually any levies many deepen. The carrier bodies, that is to say contacting strips or housing bases, must now be placed on the plate with the inserted components in such a way that the components with their surface to be soldered face the soldering points on the carrier bodies. By means of a weighting stamp or a weighting plate, it must now be ensured that the components are pressed against the carrier body during the soldering. An arrangement prepared in this way is then pushed into an oven, advantageously into a continuous oven with a set throughput time, and the in the. The plurality of components located in the arrangement is soldered to the carrier bodies at a relatively low soldering temperature and a correspondingly longer soldering time, without the need for monitoring or further operations.

Die Erfindung soll noch anhand einiger AusführungsbeispieleThe invention is intended to be based on a few exemplary embodiments näher erläutert werden.closer explained.

Figur 1 zeigt im Schnitt eine Lötanordnung zur Durchführung des erfindungsgemäßen Lötverfahrens für Kontaktierungsstreifen, bei der die Beschwerungsstempel in einem Grundkörper untergebracht sind.Figure 1 shows in section a soldering arrangement for implementing the invention Soldering process for contact strips in which the weighting stamp in one Base body are housed.

Figur 2 zeigt dieselbe Anordnung bei der Einführung in einen Lötofen, während die Figur ,3 eine Aussehnittsvergrößerung der in Figur 1 dargestellen .Anordnung zeigt. Bei der Anordnung nach Figur 4 wird anstelle der Vertiefungen in einem Grundkörper ein streifenförmiges Gitter mit Aussparungen für- die Halbleiterbauelemente verwendet. Figur 5 und 6 erläutern des erfindungsgemäße Verfahren bei der Verwendung herkömmlicher Gehäusesockel als Trägerkörper für die Halbleiterbauelemente.Figure 2 shows the same arrangement when introduced into a soldering furnace, while FIG. 3 shows an enlarged detail of the arrangement shown in FIG shows. In the arrangement according to FIG. 4, instead of the depressions in a base body a strip-shaped grid with cutouts for the semiconductor components used. FIGS. 5 and 6 explain the method according to the invention in use conventional housing base as a carrier body for the semiconductor components.

Figur 1 zeigt einen Grundkörper I, auf den ein Kontaktierungsstreifen 2 aufgelegt wurde. Ein derartiger Streifen kann beispielsweise dann zur Kontaktierung von Planartransistoren verwendet werden, wenn eine der beiden für die Kontaktierung jedes Transistors vorgesehenen Sprossen aufgetrennt ist. Auf den einen Teil der aufgetrennten Sprosse wird dann dei Tran-sistor mit seinem Kollektorkörper aufgelötet, während die Basis- und die Emitterelektrode durch dünne Zuleitungs- drähte mit dem anderen Teil der aufgetrennten Sprosse bzw. mit der unzerteilten Sprosse verbunden wird. Nach der voll- ständigen Kontaktierung wird der Streifen in jeweijs einen Transistor enthaltende Teile zerteilt und die Sprosse bzw. Sprossenteile werden auf die zugeordneten Enden der Sockeldurchführungen eines herkömmlichen Gehäusesockels .nufs@=ac@tat und anschließend aufgelötet oder aufgeschweißt. Erst tieiiaatr werden die die Sprossen verbindenden Holmenteile abgetrennt und damit die einzelnen Elektroden des Baiiel ement es elektrisch voneinander isoliert. In der Figur 1 wird beispielsweise ein derartiger Kont sktierungsstreif en mit zwei Sprossen für jedes aufzulötende Planarelement verwendet. In dem Grundkörper sind in einer Reihe bewegliche Stempel 3 angeordnet, die den gleichen Abstand voneinander haben, wie die Anlötflächen für die Bauelemente auf dem Kontaktierungss.treifen. Diese Stempel haben auf der dem Kontaktierungsstreifen zugewandten Seite Vertiefungen 4, die den Abmessungen der aufzulötenden Bauelemente entsprechen. In diese Vertiefungen wird nun jeweils ein Baueleriaerit 5 so eingelegt, daß die Emitter-und die Basiselektrode nach innen zu liegen kommen, während die anzulötende Fläche des Kollektorkörpers dem anschließend aufgelegten Kontaktierungsstreifen 2 zugewandt ist. Der Kontaktierungsstreifen wird mit Hilfe von Zentrierstiften 6 auf die Stempel eirÄjusti,ert und auf den Grundkörper aufgesetzt. Die so bestückte Anordnung wird danach noch mit einer Abschlußplatte 7 abgedeckt, die gleichfalls über die Zentrierstifte mit dem Kontaktierungsstreifen und dem Grundkörper verbunden wird. Die Teile der so vorbereiteten Anordnung können noch miteinander verschraubt, verklammert oder mit Hilfe von Nuten oder Führungen zusammengesteckt werden, so daß die Teile nicht mehr auseinander fallen können. Anschließend wird die ganze Anordnung, wie aus der Figur 2 hervorgeht, um 18o0 gedreht, so daß die Beschwerungsstempel 3 # nun die Halbleiterbauelemente 5 gegen die Sprossen des Kontakt.%erungsstreif enN 2 pressen. Durch die vorangegangene der die Lötanordnung bildenden Teile ist gewährleistet, daß die Bauelemente in denn Durchlaufofen 8 an die richtigen, mit Lot versehenen Stellen der Kontaktierungsstreifen angelötet. werden. Der Vorteil eines Durchlaufofens besteht darin, daß die Lötanordnung, die eine den Abmessungen des I:c.r@takti eru ngsstxeifex@s entsprechende Anzahl von Bauelemente enthält, nur auf ein Transportband 9 aufzusetzen ist und über dteses in den Ofen und aus diesem wieder heraus transportiert wird. Im Ofen selbst herrscht eine S-hutzgasatmosphäre, beispielsweise eine Wasserstoffatmosphäre, so daß eine Oxydation des Lotmaterials ausgeschlossen ist. Jetzt ist es auch möglich, die Löttemperatur sehr niedrig zu halten und dafür die Lötzeit zu verlängern. Durch diese Maßnahme kann der Ausfall durch zu hohe Löttemperaturen wesentlich gewinkt werden. War beispielsweise bisher bei der Auflötung der Silizium Plenartransistoren eine Löttemperatur von über $oooc notwendig, so reicht jetzt eine Löttemperatur von 400°c aus. In Figur 3 ist nochmals in vergrößerter Form ein Bauelement in der Lage dargestellt, in der es in den Lötofen gelangt. Hierbei ist ersichtlich, wie der Stempel 3 mit seinem Eigen- gewicht das Halbleiterbauelement 5 gegen die mit einer Lotschirht 1o versehene Sprosse des Träger. stä:i. f@=n5 2 presst. Der @temF@el, weist in seiner VFrtiefairie, riri#.h vr@r#t.::ili:a:fterweise eine friägirn;; 11 aufs de der C)herflächenbesrhaffenheia des eingelegten fialb,le.iterbauelempntes entspricht. Figur 4 erläutert ein etwas abgeändertes Ari)iitverfahren.FIG. 1 shows a base body I on which a contacting strip 2 has been placed. Such a strip can be used, for example, to make contact with planar transistors when one of the two rungs provided for making contact with each transistor is separated. The transistor with its collector body is then soldered onto one part of the split rung , while the base and emitter electrodes are connected to the other part of the split rung or to the undivided rung by thin lead wires. After the complete contact, the strip is divided into parts containing a transistor and the rung or rung parts are soldered or welded onto the associated ends of the socket openings of a conventional housing socket .nufs @ = ac @ tat. Only then are the spar parts connecting the rungs separated and the individual electrodes of the ball element are electrically isolated from one another. In FIG. 1, for example, such a contact strip is used with two rungs for each planar element to be soldered on. In the base body movable punches 3 are arranged in a row, which have the same distance from one another as the soldering surfaces for the components on the Kontaktierungss.treifen. On the side facing the contacting strip, these stamps have depressions 4 which correspond to the dimensions of the components to be soldered on. A construction element 5 is then inserted into each of these depressions in such a way that the emitter and base electrodes come to lie inward, while the surface of the collector body to be soldered on faces the contacting strip 2 that is subsequently placed. The contact strip is adjusted with the help of centering pins 6 on the stamp and placed on the base body. The arrangement so equipped is then covered with a closing plate 7, which is also connected to the contacting strip and the base body via the centering pins. The parts of the arrangement prepared in this way can still be screwed, clamped or plugged together with the aid of grooves or guides so that the parts can no longer fall apart. Then, as can be seen from FIG. 2, the entire arrangement is rotated by 180 ° so that the weighting stamps 3 # now press the semiconductor components 5 against the rungs of the contact strip 2. The preceding parts that form the soldering arrangement ensure that the components are soldered in the continuous furnace 8 to the correct locations on the contacting strips provided with solder. will. The advantage of a continuous furnace is that the soldering arrangement, which contains a number of components corresponding to the dimensions of the I: cr @ takti eru ngsstxeifex @ s, only needs to be placed on a conveyor belt 9 and transported into and out of the furnace via dteses will. In the furnace itself there is a protective gas atmosphere, for example a hydrogen atmosphere, so that oxidation of the solder material is excluded. Now it is also possible to keep the soldering temperature very low and to extend the soldering time. With this measure, failure due to excessively high soldering temperatures can be significantly waved. For example, if a soldering temperature of over $ oooc was previously required when soldering the silicon plenary transistors, a soldering temperature of 400 ° C is now sufficient. In Figure 3, a component is shown again in enlarged form in the position in which it reaches the soldering furnace. It can be seen here how the die 3, with its own weight, pushes the semiconductor component 5 against the rung of the carrier which is provided with a plumb line 1o. stä: i. f @ = n5 2 presses. The @ temF @ el, has in his VFrtiefairie, riri # .h vr @ r # t. :: ili: a: often a friägirn ;; 11 on de the C) herflächenbesrhaffenheia of the inserted fialb, le.iterbauelempntes corresponds. FIG. 4 illustrates a somewhat modified arithmetic method.

Es ist ein txr-undli:ßy@pcr 1;: vorhanden, _ .n den allerdings keine Beschwerungsste.vppel mehr eirxgr- lassen sind. Auf diesen Grundkörper 12 wird dc;ro..t..kt.ier°ungs:xt.r"eifen 2 aufgelegt, auf den ein weiterer C::i tierstreifen l'3 ju(Aert aufgelegt: wird. Die Justierung erfolgt uter Zentr:.erstlf te 6, die dafür sorgen, daß Jeweils eine Öffnung 14 im Gitt.ErstreIfen über eine mit einer L.otqcha.cht. 15 versehene: Stelle des Kontaktierungsstreifens zu liegen kommt. Anschließend werden in die Aussparungen im Gitterstreifen, die den Abmessungen der Halbleiterbauelemente angepasst sind, die Baueleroente ,5 mit den anzulötenden Fläche nach unten eingelegt. Die Abschlußplatte 16 wird gleichfalls über die Zentrierstifte geschoben, so daß die in der Platte befindlichen, beweglichen Beschwerungsstempel 1'7 auf die Halbl ei terbanel emente ein-Justiert werden. Die .Stempelköpfe 18 pressen nur- die anzulötende Oberfläche der Halblelterbauelemente gegen die Sprossen der Kontakt.i.eriirpgßstreifen, dabei kann die Abgehlußplatte 16 selbst als zusätzliche Beschwerung dienen, oder diese wird über Abst.üizw%)rrit.h@tungen,, h#-eispielsweise axa den Zentrierstiften daran gehindert, die Brs::h.,terung@>stempel noch zusätzl.:ia°.h zu l:r:la!en.There is a txr-undli: ßy @ pcr 1 ;: available, _ .n den, however, none Complaints are more relaxed. On this base body 12 is dc; ro..t..kt.ier ° ungs: xt.r "tires 2 placed on top of which another C :: i tier stripe l'3 ju (Aert: is placed. Adjustment takes place at the center: first 6, which ensure that one Opening 14 in the grille. Access via one with a L.otqcha.cht. 15 marked: position of the contact strip comes to rest. Then go into the recesses in the grid strips, which are adapted to the dimensions of the semiconductor components, die Baueleroente, 5 inserted with the surface to be soldered facing down. The end plate 16 is also pushed over the centering pins so that the in the plate Movable weight stamp 1'7 located on the half-liner bar elements be adjusted. The punch heads 18 only press the surface to be soldered of the half-parent building elements against the rungs of the contact the Abgehlußplatte 16 itself can serve as additional weighting, or this is via Abst.üizw%) rrit.h@tungen ,, h # - for example axa the centering pins to it prevented, the Brs :: h., terung @> stamp still additional.: ia ° .h to l: r: la! en.

Die zur Zeit -verwendeten Kdntakta.erungsstrei fen sind so lang, daß mit ,je einem i,j.o aal h 1 @_ i r er brLZr1 ement e, beispielsweise Pl.anartransisteren,k:intaktier-t Hcrien Irünren. Man wird daher a.:rr.ti wert ailhatterw,-i se jl:we i t.-: io@> Elemente mit einem der bE@ravsi.eriener@. Verfah-sen gLeichzeitig au.f1ö-V ten. Natürlich tct diese Z.:kr,l Gien @lma!ände-ii tentsprechend beliebig va:rii.e@ ba:°. L'sie Zahl ciew .i r, der Ze=z tpinht>i.t a4sfgelöteten Bauelemen t e. ig l somi t ntir n3 -h uort cJen Of enab Y messungen und ven der Dur#hl.aufgese.hwrridigk.ei t. dtuwz.h den Ofen abhängig.The contact strips currently in use are so long that with, each one i, j.o aal h 1 @_ i r er brLZr1 ement e, for example Pl.anartransisteren, k: intaktier-t Hcrien lunatic. One therefore becomes a.:rr.ti worth ailhatterw, -i se jl: we i t.-: io @> Elements with one of the bE @ ravsi.eriener @. Proceed at the same time. Of course, this Z.:kr,l Gien @lma! Änd-ii correspondingly arbitrarily va: rii.e @ ba: °. L'sie number ciew .i r, the time = z tpinht> i.t a4sf soldered building elements t e. ig l somi t ntir n3 -h uort cJen oven from Y measurements and ve the dur # hl.aufgese.hwrridigk.ei t. dtuwz.h depending on the oven.

In den beiden weiteren Ausführungsbeispielen tia^h Figur 5 und 6 wird nun noch ein L6 t verfahren beschrieben, das dann Anwendung findet, nenn HalbleLterbaxtelemente direkt auf die metallisierte Oberfläche von Gettäusc-sookeln konventioneller Halbleitergehause aufgelötet werden sollen. In der Regel wird es sich dabei um Dioden, Planartransis tonen lind integrierte Halbleiterschaltungen handeln.In the two further exemplary embodiments, FIGS. 5 and 6, a method will now be described which is then used when semiconducting elements are to be soldered directly onto the metallized surface of Gettäusc-sockets of conventional semiconductor housings. As a rule , these will be diodes, planar transistors and integrated semiconductor circuits.

Figur 5 zeigt einen Gehäugesorkel 1'3 reit zwei. .iookeldurchführungen 2o und 21 als elektr1-^hp Zuleitungen für die Basis- bzw. Frnltrere:@Ektrod-. Das Gehausa selbstdient bei. dessen Verwendung zur Kontaktierung von Pl.arrartrarts.i.gtoren als Anschluß für die Kollektoraone. Weiterhin ist eine Beschwhrungs- edel Zentrierscheibe 22 vorhanden, die an einer Stelle, beispielsweise in der Mitte eine Vertiefung 23 aufweist.., in die ein Halbleiterbauelement 5 eingelegt wird. An@rls.'li.eßend werden d.trrrh die LoClta.t.rysparungen 24 und 25 2n der Besrixwer°ungsscl#eil@e d.@c@ Kn#äen der Sor keil dya.re:hf`tir@T xr@g .ja gt s t E- J;kt , bis das H@:l b1. e r t er-Liauel-ernent mit seiner aufz,trl ist enden @tferia-ä.he auf der me t:al1.it3olren Oberflache 26 d(-i iir##isd'xe5cysee#kals aufliegt Land durch die Bc@soh.srrerungssai@zih gegen, diese gepresst wird. Zur VeraxE.atä:h-@,@.txa.i.t~:hu3?g wurde In FJ.grsr 5 ein Tel-l der ie>sci@sverungs_ platte abgeschnitten, tun die Lage des Halbleiterbauelementes vor dem l#ütprozc_:3is zu zeigen. Danach können die so vorbereiteten Bauelemenl e im Ofen aufgelötet werden. Nach der Auflötung fier Elemente .in Schutzgasatmosphäre und bei einer niederen Lƒttemperatur werden die Beschwerungsscheiben von den Gehäusesockeln wieder abgenommen, und die übrigen Elek- troden der Halbleiterbarxelemente können nun mit den Sockeldurchführun gen t=lpktrysch leitend verbunden werden..FIG. 5 shows a shell 1'3 riding two. .iookel leadthroughs 2o and 21 as electr1- ^ hp supply lines for the base or front panel: @ Ektrod-. The housing itself serves. its use for contacting Pl.arrartrarts.i.gtoren as a connection for the collector zone. Furthermore, there is a special centering disk 22 which has a recess 23 at one point, for example in the middle, into which a semiconductor component 5 is inserted. An@rls.'li.eßend d.trrrh the LoClta.t.ry Savings 24 and 25 2n the Besrixwer ° ungsscl # eil @ e d. @ C @ Kn # äen the Sor wedge dya.re:hf`tir@T xr @ g .ja gt st E- J; kt until the H @: l b1. ert he-liauel-ernent with his Aufz, trl is ending @ tferia-ä.he on the me t: al1.it3olren surface 26 d (-i iir ## isd'xe5cysee # kals land is laid by the Bc@soh.srrerungssai @zih against, this is pressed. To VeraxE.atä: h - @, @. txa.it ~: hu3? g In FJ.grsr 5 a part of the ie> sci @ sverungs_ plate was cut off, do the location of the semiconductor device of l # ütprozc_.:. to show 3IS Thereafter, the thus prepared Bauelemenl e can be soldered in the furnace After be soldered fier elements .in protective gas atmosphere and at a low Lƒttemperatur be taken off the Beschwerungsscheiben of the housing sockets again, and the remaining electron The trodes of the semiconductor bar elements can now be conductively connected to the socket leadthroughs t = lpktrysch ..

Zum Abschluß sei. anhand der Figur f noch ein weiteres Lütverfahen erläutert, bei. dem die Halbleiterbauelemente gleichfalls auf herki@armslche Gehäusesockel aufgelötet werden.. Die Figur 6 zeigt eine Grundplatte 27 die Vertl efungen 2$ aufweist. Am Boden der fertiefcingen .ist eine Prägung vorhanden, die die Aufnahme 29 für die Enden der, Sockeldurchführungen 2o und 21 b.i lden und in deren mittleren Teil 30 das Halbleiterbauelement 5 eingelegt, wird. Zunächst wird in die Prägung, 3o jeweils ein Bauelement 5 eingesetzt; dann wird der f,.h:au.?E,r@or.k.el. in der dargestellten Waise darüber- gest.üll)t, his dessen 0)4-rflär;he mit der anzulötenden Jberf'Iäehe deci H lbleitert)auelementes in Berührung kommt. Dabei w arde die Lötstelle auf dem Gehäusesockel zuvor mit. einer Schicht aus hot.anateri.al bede#.:kt. Wahrond dr:r Lotung iix einem Dixrctilti.5iP0fen dienen die Gehäusesockel selbst als Beschwerung und pressers die Lötflächen gegeneinander.To conclude it is. a further Lütverfahen explained with reference to the figure f, at. which the semiconductor components are also soldered onto the Herculean housing base. FIG. 6 shows a base plate 27 which has openings. At the bottom of the fertiefcingen there is an embossing which forms the receptacle 29 for the ends of the base bushings 2o and 21 and the semiconductor component 5 is inserted into the middle part 30 thereof. First, a component 5 is inserted into the embossing, 3o; then the f, .h: au.? E, r @ or.k.el. in the orphan shown above gest.üll) t, until its 0) 4-rflär; he comes into contact with the surface to be soldered on the semiconductor element. The soldering point on the housing base was also included beforehand. a layer of hot.anateri.al bede # .: kt. The housing base itself serves as a weight and pressers the soldering surfaces against each other.

Es ist selbstverständlich, daß zahlreiche Einzelheiten des hier beschriebenen Verfahrens abgeändert oder den jeweiligen Umständen angepasst werden können. Wichtig ist, daß durch das erfindungsgemäße Verfahren zahlreiche Bauelemente gleichzeitig angelötet werden, daß Vorsox°tierax°beiten entfallen und die Anlötung der Bauelemente an die ,jeweiligen Trägerkörper rationalisiert, vereinfacht und beschleunigt werden kann. Die Beschwerungsstempel-- oder Platten der beschriebenen Anordnungen bestehen vorteilhafterweise- aus S tyria-Chr om.It goes without saying that numerous details of what is described herein Process can be modified or adapted to the respective circumstances. Important is that by the method according to the invention numerous components at the same time be soldered so that Vorsox ° tierax ° beiten and the soldering of the components are omitted to which the respective carrier bodies are rationalized, simplified and accelerated can. The weight stamps or plates consist of the arrangements described advantageously- from S tyria-Chr om.

Claims (1)

P a t e n t ans p r ü c h e 1) Verfahren zum Auflöten von Halbleiterbauelementen auf Trägerkörpern, dadurch gekennzeichnet, daß die Bauelemente serienweise in Prägungen, Vertiefungen oder Aussparungen von gegenüber den Trägerkörpern einjustierten Hilfsvorrichtung(en) eingelegt werden, daß eine große Anzahl von Bauelementen in einem Ofen unter Schutzgasatmosphäre gleich- zeitig mit den zugeordneten Trägerkörpern verlötet und da- bei gegen die Trägerkörper gepresst werden. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Trägerkörper ein leiterförmiger, zur Kontaktierung zahlreicher Bauelemente vorgesehener', metallischer Kontaktierungsstreifen verwendet Wird, bei dem Sprossen oder Sprossenteile zur Aufnahme der Halbleiterbauelemente und zur Kontaktierung deren Elektroden vorgesehen sind. 3) Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Halbleiterbauelemente in die Prägungen bzw. Ver- tiefungen von in einem Grundkörper beweglich eingebauten Stempel eingelegt: werden, daß der Kontaktierungsstreifen justiert: auf den Grundkörper aufgesetzt und mit einer Ab- schlußplatte beschwert wird, daß die mit Bauelementen-be- stückte Anordnung anschließend um 18o0 gewendet wird, so daß die im Grundkörper beweglichen Stempel die Bauelemen- te gegen die Anlötstellen auf dem Kontaktierungsstreifen pressen, und daß die Anordnung anschließend zum Auflöten der Hauelemente auf den Kontaktierungsstreifen in einen Ofen eingeschoben wird. 4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Kontaktierungsstreifen über mit dem Grundkörper verbun- dene Zentrieratifte gegen die Stempel des Grundkörpers ein- justiert wird, und daß die Abschlußplatte am Grundkörper gehaltert wird. 5).Yerfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Abschlußplatte am Grundkörper angeschraubt, mit dieser verklammert oder auf diese aufgesteckt wird: 6) Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß auf einem ebenen Grundkörper ein leiterförmiger Kontaktierungsstreifen aufgelegt wird, daß auf diesen Streifen ein weiterer Git terstreifen derart aufgelegt wird, daß die Aussparungen im Gitterstreifen über die Stellen des Kontaktierungsstreifens zu liegen kommen, die zur Auflötung der Halbleiterbauelemente vorgesehen sind, ciaß in die Aussparungen des Gittersireiftene Bauelemente eingelegt werden, daß die so bestückte Anordnung reit einer Abschlußplatte versehen wird, die über den Lochaussparungen des (ti t ter> tre ifens angeordnete ßeschwerungsstempel aufweist, und daß anschließend die durch die Sterßpel belasteten Halbleiterbauelemente in einem Ofen auf den Kontaktierungsstreifen aufgelötet werden. 7) Verfahren nach Anspruch 6s dadurch gekennzeichnet, daß der Grundkörperyder Kontäktierungssts-oi-fen, der Gitterstreifen und die Abs chlußplat t e über Zent ri ers tift e miteinander verbunden und aufeinander einjustiert werden. L) Verfahren nach Anspruch 3 -bis 6, dadurch gekennzeichnet, daß die Liftstellen. des Kontaktierungsstrelfens vor dem Auflegen der Halbleiterbauelemente mit Lotmaterial bedeckt werden. 9) Verfahren nach. Anspruch 1, dadurch gekennzeichnet, daß als Trägerkörper für die Halbleiterbauelemente der Gehäusesockel eines Halbleitergehäuses verwendet wird. 1o) Verfahren nach Anspruch 1 und g, dadurch gekennzeichnet, daß in die Vertiefung oder Prägung einer Beschwerungsscheibe ein Halbleiterbsuelement eingelegt wird, daß durch die Lochaussparungen in der Beschwerungsseheibe die als Zentrierstifte dienenden Sockeldurchführungen des Gehäusesockels gesteckt werden, daß anschließend die Anordnung so gewendet wird, daß die Beschwerungsplat te die anzulÖtende Oberfläehe des Halbleitertauelementes gegen die metallisc:lxe Oberfläche des Gehäusesockels presst, und daß die Anordnung zum Anlöten des Bauelementes in eine viele Bauelemente aufnehmende Naseette eingesetzt und in dies(-t- in Reinen Durchlaufofe.tn eingeführt wird. 11) Verfahren nach An.epruch 1 und 9, dadurch gekennzeichnet, daß in Vertiefungen E=ines Grundktirpers 11aa.bl ei t.erbauelemente eingelegt werden, daß außerdem in die Vertiefungen Gehäusesockel: so eingesetzt werden, daß deren zur Aufnahme des Halbleiterbauelementes vorgesehene Oberflächenseite dem in der Vertiefung untergebrachten Halbleiterbauelement zugewandt ist, daß der Gehäusesockels als Beschwerung dient und die Oberfläche des Halbleiterbauelementes gegen die Lötfläche des Gehäusesockels presst, und daß die dem Halbleiterbauelement zugewandten Enden der Sockeldurchführungen als Zentrierstifte dienen und die Gehäuse-sockel gegen die Halbleiterbauelemente justieren. 12) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Lötung in einem Durchlaufofen in einer Wasserstoffatmosphäre erfolgt. 13) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Beschwerungsstempel- oder Platten aus Styria-Chrom bestehen. P at e n t ans pr u c e 1) Method for soldering semiconductor components on support bodies, characterized in that the components einjustierten serially in embossments, grooves or recesses of opposing the support bodies auxiliary device (s) are inserted that a large number of components in a furnace under a protective gas atmosphere at the same time with the associated carrier bodies are soldered and pressed at DA against the carrier body. 2) The method according to claim 1, characterized in that a ladder-shaped, provided for contacting numerous components ', metallic contacting strip is used as the carrier body , are provided in the rungs or rung parts for receiving the semiconductor components and for contacting their electrodes. 3) Method according to claim 1 and 2, characterized in that the semiconductor components are inserted into the embossings or depressions of stamps movably built into a base body: that the contacting strip is adjusted: placed on the base body and weighted with an end plate is that the -be- ded to with components assembly is then turned by 18o0, so that the movable body in the punch te Bauelemen- press against the Anlötstellen on the bonding pad, and the arrangement then for soldering the Hauelemente on the bonding pad in a Oven is pushed in. 4) Method according to claim 3, characterized in that the bonding pad is adjusted over one dene connectedness with the base body Zentrieratifte against the punch of the base body, and in that the closure plate is supported on the base body. 5) .Yerfahren according to claim 4, characterized in that the end plate is screwed to the base body, clamped with this or pushed onto this : 6) method according to claims 1 and 2, characterized in that a ladder-shaped contacting strip is placed on a flat base body, that on this strip a further grid strip is placed in such a way that the recesses in the grid strip come to lie over the points of the contacting strip that are provided for soldering the semiconductor components, ciaß are inserted into the recesses of the Gittersireiftee components that the so populated arrangement rides a closing plate is provided which has weighting stamps arranged over the hole recesses of the (ti t ter> meeting point, and that then the semiconductor components loaded by the Sterßpel are soldered onto the contacting strip in a furnace. 7) Method according to Claim 6s, characterized in that the The base body of the contacting pins, the grid strips and the terminating plate are connected to one another and adjusted to one another via center pins. L) Method according to claim 3 to 6, characterized in that the lift points. of the contacting strip are covered with solder material before the semiconductor components are applied. 9) Procedure according to. Claim 1, characterized in that the housing base of a semiconductor housing is used as the carrier body for the semiconductor components. 1o) Method according to claim 1 and g, characterized in that a semiconductor element is inserted into the recess or embossing of a weighting disc that the base bushings of the housing base serving as centering pins are inserted through the hole recesses in the weighting disc so that the arrangement is then turned so that the weighting plate presses the surface of the semiconductor cable element to be soldered against the metallic surface of the housing base, and that the arrangement for soldering the component is inserted into a lug that accommodates many components and is introduced into this (-t- in pure continuous furnace. 11 ) Method according to An.epruch 1 and 9, characterized in that in depressions E = ines Grundktirpers 11aa.bl ei t.erbauelemente are inserted that also in the depressions housing base: are inserted so that their intended for receiving the semiconductor component surface side in the recess The eighth semiconductor component is facing, that the housing base serves as a weight and presses the surface of the semiconductor component against the soldering surface of the housing base, and that the ends of the socket leadthroughs facing the semiconductor component serve as centering pins and adjust the housing base against the semiconductor components. 12) Method according to one of the preceding claims, characterized in that the soldering takes place in a continuous furnace in a hydrogen atmosphere. 13) Method according to one of the preceding claims, characterized in that the weighting stamp or plates are made of Styria chrome .
DE19661564856 1966-06-22 1966-06-22 Method for soldering semiconductor components onto contact fingers of a contacting strip Expired DE1564856C3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0031415 1966-06-22
DET0031415 1966-06-22

Publications (3)

Publication Number Publication Date
DE1564856A1 true DE1564856A1 (en) 1969-10-16
DE1564856B2 DE1564856B2 (en) 1975-06-05
DE1564856C3 DE1564856C3 (en) 1976-01-15

Family

ID=

Also Published As

Publication number Publication date
DE1564856B2 (en) 1975-06-05

Similar Documents

Publication Publication Date Title
DE2311915A1 (en) METHOD FOR PRODUCING INTEGRATED MOS CIRCLES
DE2656019C3 (en) Device for aligning and soldering pedestals or discs with respect to or on the solderable ohmic contacts) of semiconductor components
DE10308382B3 (en) Bracing a high temperature fuel cell stack
DE2101028C2 (en) Method for manufacturing a plurality of semiconductor components
DE2108850C2 (en) Method for attaching leads to semiconductor wafers
DE1564867C3 (en) Method for contacting diodes, planar transistors and integrated circuits
DE1052572B (en) Electrode system which contains a semiconducting single crystal with at least two parts of different types of conduction, e.g. B. crystal diode or transistor
DE2259133C3 (en) Method for contacting a semiconductor arrangement and application of the method
DE1564856A1 (en) Method for soldering semiconductor components on carrier bodies
EP0715351A1 (en) Semiconductor power component
EP0104580B1 (en) Process for making electrical chip components
DE608697C (en) Electric heating plate, consisting of two ceramic plates placed flat on top of one another, the top of which serves as a cover plate
DE2109499B2 (en) Securing electric battery lids - by welding
DE1564856C3 (en) Method for soldering semiconductor components onto contact fingers of a contacting strip
DE1238517B (en) Method for producing a plate made of insulating material in which areas of semiconductor material that are insulated from one another and are continuous from one main side of the plate to the other are embedded
DE2718781C2 (en) Method for manufacturing a plurality of semiconductor components
DE1514883C3 (en) Process for the serial production of semiconductor components
DE19804877A1 (en) Contacting system for plate-shaped solar cells
DE2537327A1 (en) SEMICONDUCTOR DEVICE WITH A PN JUNCTION OF UNIFORM CURRENT DENSITY DISTRIBUTION AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE
DE2553591C2 (en) Memory matrix with one or more single-transistor memory elements
DE10219456A1 (en) Fuel cell and method for producing such
DE29516161U1 (en) Circuit board
DE1564770A1 (en) Method for the simultaneous manufacture of a multiplicity of semiconductor components
EP0202254B1 (en) Semiconductor device provided with a metal layer
DE2757821C3 (en) Method of manufacturing a mesa semiconductor device with pressure contact

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee