DE1524210C - Circuit arrangement for controlling the data traffic between peripheral devices and a central unit of a data processing system - Google Patents

Circuit arrangement for controlling the data traffic between peripheral devices and a central unit of a data processing system

Info

Publication number
DE1524210C
DE1524210C DE19661524210 DE1524210A DE1524210C DE 1524210 C DE1524210 C DE 1524210C DE 19661524210 DE19661524210 DE 19661524210 DE 1524210 A DE1524210 A DE 1524210A DE 1524210 C DE1524210 C DE 1524210C
Authority
DE
Germany
Prior art keywords
peripheral device
peripheral
central unit
input
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19661524210
Other languages
German (de)
Other versions
DE1524210A1 (en
DE1524210B2 (en
Inventor
James Joseph North Palm Beach Fla Schell jun (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US453254A external-priority patent/US3370276A/en
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1524210A1 publication Critical patent/DE1524210A1/en
Publication of DE1524210B2 publication Critical patent/DE1524210B2/en
Application granted granted Critical
Publication of DE1524210C publication Critical patent/DE1524210C/en
Expired legal-status Critical Current

Links

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Steuern des Datenverkehrs zwischen einer Anzahl von peripheren Geräten unterschiedlicher Datenverarbeitungsgeschwindigkeiten und einer diese während ineinander verschachtelter Zeitabschnitte bedienenden Zentraleinheit einer Datenverarbeitungsanlage.. The present invention relates to a circuit arrangement for controlling the data traffic between a number of peripheral devices of different data processing speeds and one this central unit of a data processing system serving during interleaved time segments ..

Die Zentraleinheit einer Datenverarbeitungsanlage kann normalerweise Daten mit viel höheren Geschwindigkeiten empfangen und ausgeben als die peripheren Geräte oder Randorgane, wie Magnetbandeinheiten, . Magnettrommelspeichern, Karten- und Streifenlochern bzw. -lesern, Druckwerken usw. Um die Arbeitsgeschwindigkeit der Datenverarbeitungsanlage trotz der geringen Arbeitsgeschwindigkeit der Randorgane möglichst weitgehend ausnutzen zu können, läßt man die Zentraleinheit entsprechend dem gespeicherten Programm arbeiten und unterbricht dieses periodisch für den Austausch von Daten mit einem.oder mehreren Randorganen, die ihrerseits kontinuierlich arbeitet. Datenverarbeitungsanlagen enthalten jedoch gewöhnlich eine so große Anzahl von Randorganen, daß die Fähigkeit der Zentraleinheit, die Randorgane zu bedienen, überschritten wird, wenn alle oder ein großer Teil der Randorgane gleichzeitig arbeitet. Wieviele Randorgane gleichzeitig arbeiten und von der Zentraleinheit bedient werden können, ohne daß Daten verlorengehen, hängt von den Arbeitsgeschwindigkeiten der Randorgane ab. Diese ist jedoch ziemlich unterschiedlich und hängt von den jeweiligen mechanischen Konstruktionen ab. Die Zentraleinheit kann dementsprechend eine größere Anzahl von langsam ar-. beitenden Randorganen, eine verhältnismäßig kleine Anzahl von schnell arbeitenden Randorganen oder eine mittelgroße Anzahl von schnellen und langsamen Randorganen bedienen.The central processing unit of a data processing system can normally process data at much higher speeds receive and output as the peripheral devices or peripheral organs, such as magnetic tape units, . Magnetic drum memories, card and strip punches or readers, printing units, etc. To the working speed of the data processing system despite the low working speed To be able to utilize the peripheral organs as much as possible, the central unit is left accordingly work with the stored program and interrupt it periodically for the exchange of data with one or more peripheral organs, which in turn works continuously. Data processing systems but usually contain such a large number of peripheral organs that the ability of the central unit to to operate the peripheral organs is exceeded when all or a large part of the peripheral organs works at the same time. How many peripheral organs work at the same time and are served by the central unit without data being lost depends on the working speeds of the peripheral organs away. However, this is quite different and depends on the particular mechanical Constructions. The central unit can accordingly slow a larger number of ar-. working peripheral organs, a relatively small number of rapidly working peripheral organs or serve a medium number of fast and slow peripheral organs.

Die Anschaltung einer das Verarbeitungsvermögen der Zentraleinheit übersteigenden Anzahl von Randorganen unterschiedlicher Arbeitsgeschwindigkeiten kann dadurch verhindert werden, daß man jedem Randorgan eine aus Binärziffern bestehende Geschwindigkeitskennzahl zuordnet. Beim Adressieren oder Arbeiten eines Randorgans wird die zugehörige Geschwindigkeitskennzahl gespeichert. Wenn ein zusätzliches Rahdorgan bedient werden soll, wird dessen Geschwindigkeitskennzahl zu der Summe der bereits gespeicherten Geschwindigkeitskennzahlen addiert und die resultierende Summe wird mit einer dem Verarbeitungsvermögen des Zentralteiles entsprechende »Arbeitskapazitätszahl« verglichen, um festzustellen, ob die Zuschaltung des betreffenden Randorgans den Zentralteil überlasten würde. Dieses j Verfahren hat jedoch den Nachteil, daß entweder zusätzliche Schaltungseinheiten oder zusätzlicher Speicherplatz und/oder zusätzliche Arbeitszeit benötigt werden. . - The connection of a number of peripheral organs that exceeds the processing capacity of the central unit Different working speeds can be prevented by each Randorgan assigns a speed index consisting of binary digits. When addressing or when a peripheral organ is working, the associated speed index is saved. If an additional Rahdorgan is to be served, its speed index becomes the sum of the already saved speed indicators are added and the resulting sum is combined with a compared to the processing capacity of the central part corresponding "work capacity figure" to determine whether the connection of the relevant peripheral organ would overload the central part. This j However, the method has the disadvantage that either additional circuit units or additional Storage space and / or additional working time are required. . -

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine einfache Schaltungsanordnung zum Steuern des Datenverkehrs zwischen peripheren Geräten unterschiedlicher Datenverarbeitungsgeschwindigkeiten und einer Zentraleinheit einer Datenverarbeitungsanlage anzugeben, die eine Überlastung der Zentraleinheit ohne größeren Schaltungs- oder Zeitaufwand verhindern.The present invention is based on the object a simple circuit arrangement for controlling data traffic between peripheral devices different data processing speeds and a central unit of a data processing system indicate that an overload of the central unit without major circuit or Avoid wasting time.

Gemäß der Erfindung wird diese Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß jedes periphere Gerät mit einem im Betrieb oder bei Anforderung des betreffenden peripheren Gerätes erregten und ein Gewicht entsprechend der vom zugehörigen peripheren Gerät benötigten Verarbeitungszeit aufweisenden Eingang einer Schwellwertschaltung gekoppelt ist, die ein Ausgangssignal liefert, das die Bedienung eines zu- ,,According to the invention, this object is achieved with a circuit arrangement of the type mentioned at the beginning solved in that each peripheral device with one in operation or when requested by the relevant peripheral device excited and a weight corresponding to that of the associated peripheral device Required processing time having input of a threshold circuit is coupled to the Provides an output signal that the operation of a

sätzlichen peripheren Gerätes verhindert, wenn die ^ Summe der mit Gewichten versehenen Eingangssignale für das zusätzliche periphere Gerät und die peripheren Geräte, die bereits bedient werden, einer Gesamtbearbeitungszeit entspricht, die die Verarbeitungskapazität der Zentraleinheit übersteigt.additional peripheral device prevented if the ^ Sum of the weighted input signals for the additional peripheral device and the peripheral devices that are already being operated, corresponds to a total processing time that corresponds to the processing capacity the central unit.

Bei einer Datenverarbeitungsanlage, deren Zentraleinheit eine Startanforderungsausgangsleitung aufweist und jedes periphere Gerät eine Besetztsignalausgangsleitung hat, ist vorzugsweise die Startanforderungsausgangsleitung und die Besetztausgangsleitung jedes peripheren Gerätes über ein ODER-Glied mit dem zugehörigen Eingang der Schwellwertschaltung verbunden.In the case of a data processing system, the central unit has a start request output line and each peripheral device has a busy signal output line, is preferably the start request output line and the busy output line of each peripheral device via an OR gate with the associated input of the Threshold circuit connected.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, es zeigtAn embodiment of the invention is explained in more detail below with reference to the drawing, it shows

F i g. 1 ein Blockschaltbild einer Datenverarbeitungsanlage mit einer Schaltungsanordnung gemäß dem Ausführungsbeispiel der Erfindung und
F i g. 2 ein Schaltbild eines Teiles der Datenverarbeitungsanlage gemäß Fig. 1. .:
F i g. 1 shows a block diagram of a data processing system with a circuit arrangement according to the exemplary embodiment of the invention and
F i g. 2 is a circuit diagram of part of the data processing system according to FIG. 1.

Fi g. 1 zeigt den zentralen Leitwerks- und Datenverarbeitungsteil 10 einer Datenverarbeitungsanlage jFi g. 1 shows the central control unit and data processing part 10 a data processing system j

ist mit einem Eingang an eine entsprechende Startanrufleitung 41', 42', 43', 44' angeschlossen. Weitere übliche Steuerverbindungen (nicht gezeigt) können zwischen den Randorganen und dem Verarbeitungsteil 10 vorgesehen sein. Jedes Randorgan hat ferner einen eigenen Besetzsignalausgang, der über eine entsprechende Leitung 57 an einen Eingang eines entsprechenden ODER-Gliedes 58 angeschlossen ist. Die einzelnen ODER-Glieder 58 sind ίο ferner mit einem Eingang an eine entsprechende der Startanrufleitungen 41, 42, 43 und 44 angeschlossen. Jedes der ODER-Glieder 58 ist mit seinem Ausgang 59 über eine entsprechende Schalterstufe 60 und einen entsprechenden Geschwindigkeitsbewertungs-has an input connected to a corresponding start call line 41 ', 42', 43 ', 44'. Further Usual control connections (not shown) can be between the edge organs and the processing part 10 may be provided. Each edge organ also has its own occupancy signal output, the connected via a corresponding line 57 to an input of a corresponding OR element 58 is. The individual OR gates 58 are also provided with an input to a corresponding one of the Start call lines 41, 42, 43 and 44 connected. Each of the OR gates 58 has its output 59 via a corresponding switch stage 60 and a corresponding speed evaluation

mit einem Hauptschnellspeicher 12 mit Adressenregister 14 und Datenregister 16. Das Adressenregister 14 empfängt Adressen vom Adressenerzeuger 18, der durch einen Programmzähler 20 gesteuert werden kann. Der Programmzähler 20 hat einen Dekrementiereingang 22, um den Zählwert auf einen der Adresse eines vorausgegangenen Befehls entsprechenden Wert zurückzustellen d. h. zu erniedrigen. Das Datenregister 16 ist über Leitungen 24 an die Datensammelschiene 26 angeschlossen.with a main high-speed memory 12 with address register 14 and data register 16. The address register 14 receives addresses from the address generator 18, which is controlled by a program counter 20 can be. The program counter 20 has a decrementing input 22 to the count value to a reset the value corresponding to the address of a previous command d. H. to humiliate. The data register 16 is connected to the data busbar 26 via lines 24.

Die Datensammelschiene 26 ist über Leitungen 28 mit Eingängen eines Befehlsregisters verbunden, das ein Operationscoderegister 30 und ein Register 32 enthält, das als Randorganregister verwendet wird,The data busbar 26 is connected via lines 28 to inputs of a command register, the an operation code register 30 and a register 32 which is used as marginal organ register,

wenn in den betreffenden Befehl ein Randorgan ein- 15 widerstand 61, 62, 63, 64 an eine Summiersammel-if in the relevant command a peripheral organ is a resistance 61, 62, 63, 64 to a summing collector

bezogen ist. Der Inhalt des Registers 32 gelangt zum schiene 65 angeschlossen. Die einzelnen Bewertungs-is related. The content of the register 32 is connected to the rail 65. The individual evaluation

Decodierer 34 mit vier Ausgängen, von denen jeweils widerstände 61, 62, 63 und 64 haben jeweils einenDecoder 34 with four outputs, of which resistors 61, 62, 63 and 64 each have one

einer einen Startanruf für eines von einer entspre1 Wert, der den von dem relativen Zeitbedarf des Ver-a start call for one of a corresponding 1 value that depends on the relative time required by the

chenden Anzahl von Randorganen peripheren Ge- arbeitungsanteils 10 für die Bedienung der enträten liefert. Die Ausgänge des Decodierers 34 sind 20 sprechenden Randorgane 51, 52, 53 bzw. 54 zu be-Corresponding number of peripheral organs of peripheral processing part 10 for the service of the debris supplies. The outputs of the decoder 34 can be used by 20 speaking peripheral organs 51, 52, 53 and 54, respectively.

auf Torschaltungen 36 mit Ausgängen 41, 42, 43 und dienen. Die Werte der Bewertungswiderstände 61, 62,on gate circuits 36 with outputs 41, 42, 43 and serve. The values of the evaluation resistors 61, 62,

44 geschaltet. Das Operationscoderegister 30 ist an 63 und 64 sind umgekehrt proportional derjenigen44 switched. The opcode register 30 is at 63 and 64 are inversely proportional to that

einen Decodierer 38 angeschaltet, der über einen Zeit, die für die zeitlich verschachtelte Bedienunga decoder 38 switched on, which has a time for the time-interleaved operation

Ausgang 39 die Torschaltungen 36 dann auftastet der betreffenden Randorgane durch den Verarbei- oder voraktiviert, wenn der in den Decodierer 38 ein- 25 tungsteil 10 erforderlich ist. Die Summiersammel-Output 39 then opens the gate circuits 36 of the relevant peripheral organs by the processing or preactivated, if the device part 10 in the decoder 38 is required. The summing collection

gespeiste Operationscode einen von einer Anzahl schiene 65 ist an den gemeinsamen SignaleingangOperational code fed one of a number of rail 65 is connected to the common signal input

von Eingabe-Ausgabebefehlen betrifft. Derartige Ein- eines Stromschwellwertdetektors 66 angeschlossen.of input-output commands. Such input of a current threshold value detector 66 is connected.

gabe-Ausgabebefehle können z. B. Lösch-, Vorwärts- Ein Ausgang 67 des Detektors 66 ist über die Lei-Gabe output commands can e.g. B. Erase, forward An output 67 of the detector 66 is via the line

lese-, Rückwärtslese-, Abfrage-, Einschreib- und Ein- tung 48 mit einem Sperreingang der Torschaltungen Schreibsteuerbefehle sein. An die Ausgänge 41, 42, 30 46 und über die Leitung 69 und einen Inverter / mitread, read back, query, write in and input 48 with a blocking input of the gate circuits Be write control commands. To the outputs 41, 42, 30, 46 and via the line 69 and an inverter / with

43 und 44 der Torschaltungen 36 sind Torschaltun- dem Dekrementiereingang 22 des Programmzählers gen 46 mit ihren Eingängen angekoppelt. Die Tor- 20 verbunden.43 and 44 of the gate circuits 36 are gate circuits and the decrement input 22 of the program counter gen 46 coupled with their inputs. The gate 20 connected.

schaltungen 46 haben entsprechende Anrufsignal- F i g. 2 zeigt Einzelheiten der Schalterstufen 60,Circuits 46 have corresponding call signal F i g. 2 shows details of the switch stages 60,

ausgänge 41', 42', 43' und 44' sowie einen Entsperr- der Bewertungswiderstände 61, 62, 63 und 64 und Sperreingang 48. Die vier Leitungen 41, 42, 43 und 35 des Stromschwellwertdetektors 66. Der Stromschwell-outputs 41 ', 42', 43 'and 44' as well as an unlocking of the evaluation resistors 61, 62, 63 and 64 and Blocking input 48. The four lines 41, 42, 43 and 35 of the current threshold value detector 66. The current threshold

44 und die vier Leitungen 41', 42', 43' und 44' die- wertdetektor 66 enthält einen Schwellwerttransistor nen der Beförderung von Startanrufsignalen für vier T 7 und einen Eingangstransistor T 6 mit einem geentsprechende Randorgane. Die Anzahl von vier meinsamen Emitterwiderstand 72, so daß ein Strom-Randorganen ist hier lediglich beispielsweise gewählt, anstieg im einen Transistor eine Stromerniedrigung um das Vorhandensein einer Mehrzahl von entspre- 40 im anderen Transistor bewirkt. Die Transistoren T 5 chenden Organen oder Apparaten anzudeuten. Die und T 6 sind ebenso wie die Transistoren Tl und Γ 8 Steuereinheit 49 repräsentiert die übrigen üblichen als sogenanntes Darlington-Paar geschaltet. Die Basis Einheiten des Datenverarbeitungsteils 10. Natürlich des Schwellwerttransistors T 7 erhält über die Stromsind zusätzlich zu den hier zur Erläuterung der Er- kreise der Transistoren T 8 und T 9 eine konstante findung gezeigten Verbindungen noch zahlreiche üb- 45 Bezugsschwellenspannung. Die zur Basis des Einliche Verbindungen (nicht gezeigt) vorgesehen. gangstransistors T 6 gelangende Eingangsspannung44 and the four lines 41 ', 42', 43 'and 44' diewertdetektor 66 contains a Schwellwerttransistor nen transporting start call signals for four T 7 and an input transistor T 6 with a corresponding edge element. The number of four common emitter resistors 72, so that a current edge element is selected here merely as an example, an increase in one transistor causes a current decrease by the presence of a plurality of corresponding ones in the other transistor. The transistors T 5 indicate organs or apparatuses. The and T 6 are just like the transistors Tl and Γ 8 control unit 49 represents the other usual connected as a so-called Darlington pair. The base units of the data processing part 10. Of course, the threshold value transistor T 7 receives numerous reference threshold voltages via the currents in addition to the connections shown here to explain the circuits of the transistors T 8 and T 9, a constant connection. The ones provided at the base of the unified compounds (not shown). output transistor T 6 reaching input voltage

Die Randorgane oder Eingabe-Ausgabevorrichtungen 51, 52, 53 und 54 sind jeweils über entsprechende Leitungen 56 an die Datensammelschiene 26The edge organs or input-output devices 51, 52, 53 and 54 are each via respective ones Lines 56 to data bus 26

wird durch den Stromfluß durch den Widerstand R bestimmt. (Am Basis-Emitterübergang des Transistors T 5 tritt nur ein geringer Spannungsabfallis determined by the current flow through the resistor R. (Only a small voltage drop occurs at the base-emitter junction of transistor T 5

zur Übermittlung und zum Empfang von Daten an- 50 auf.) Der den Widerstand R durchfließende Stromfor the transmission and reception of data to 50.) The current flowing through the resistor R

geschlossen. Die einzelnen Randorgane enthalten jeweils eine übliche Eingabe-Ausgabevorrichturig mit der dazugehörigen Steuerschaltung. Jedes Randorgan kann eine oder mehrere gleichartige Eingabe-Ausgabevorrichtungen enthalten. Beispielsweise können 55 das Randorgan 51 eine oder mehrere Magnetbandeinheiten, das Randorgan 52 eine oder mehrere Magnettrommelspeichereinheiten, das Randorgan 53 eine oder mehrere Lochkartenableseeinheiten undclosed. The individual edge organs each contain a conventional input-output device the associated control circuit. Each edge element can have one or more input-output devices of the same type contain. For example, 55 the edge element 51 can be one or more magnetic tape units, the edge element 52 has one or more magnetic drum storage units, the edge element 53 one or more punch card reading units and

wird seinerseits durch die Leitungszustände der Schaltertransistoren Γ1, T 2, Γ 3 und Γ 4 in den Schalterstufen 60 beeinflußt. Der Stromweg durch die Widerstände 61, 62, 63 und 64 verläuft von der + 30-Volt-Klemme 74 über den Widerstand R und die Summiersammelschiene 65, dann sich verzweigend über die einzelnen Widerstände 61, 62, 63 und 64 sowie die Kollektor-Emitterstrecken der dazugehörigen Transistoren T1, Γ 2, T 3 und T 4 nachis in turn influenced by the conduction states of the switch transistors Γ1, T 2, Γ 3 and Γ 4 in the switch stages 60. The current path through the resistors 61, 62, 63 and 64 runs from the +30 volt terminal 74 via the resistor R and the summing busbar 65, then branches out via the individual resistors 61, 62, 63 and 64 and the collector-emitter paths the associated transistors T 1, Γ 2, T 3 and T 4 after

das.Randorgan 54 einen oder mehrere Zeilendrucker 60 Masse,
aufweisen. Wenn in einem Randorgan mehrere Infolge des Stromes, der in dem durch den Widergleichartige Eingabe-Ausgabevorrichtungen vornan- stand R und die Zenerdiode 76 gebildeten Spannungsden sind, ist jeweils immer nur eine dieser Vorrich- teiler fließt, ist der Schwellwerttransistor Tl normatungen in Betrieb.. Sollen mehrere gleichartige Vor- lerweise gesperrt und der Eingangstransistor Γ6 norrichtungen, z. B. Magnetbandeinheiten, gleichzeitig 65 malerweise geöffnet. Der Eingangstransistor T betrieben werden, so sind diese Vorrichtungen auf bleibt geöffnet, außer wenn oder so lange bis die verschiedene Randorganeinheiten verteilt. Summe der von den Transistoren T1, T2, Ti und Jede der Randorganeinheiten 51, 52, 53 und 54 7 4 über den Widerstand/? entnommenen Ströme
das.Randorgan 54 one or more line printers 60 mass,
exhibit. If in a peripheral organ several results of the current, which are in the front line R and the Zener diode 76 formed by the matched input / output devices, is always only one of these device dividers flows, the threshold transistor Tl normatungen is in operation .. If several of the same type are supposed to be blocked and the input transistor Γ6 directions, e.g. B. magnetic tape units, opened simultaneously 65 times. The input transistor T is operated, so these devices remain open unless or until the various peripheral organ units are distributed. Sum of the transistors T1, T2, Ti and each of the peripheral organ units 51, 52, 53 and 54 7 4 across the resistor /? withdrawn streams

die Spannung an der Basis des Transistors T 5 und an der Basis des Transistors T 6 auf einen Wert herunterdrückt, der niedriger ist als der Wert des Bezugspotentials an der Basis des Schwellwerttransistors T 7. Dies bewirkt eine Erniedrigung des vom Transistor T 6 durch den gemeinsamen Emitterwiderstand 72 flließenden Stromanteils, wodurch der Schwellwerttransistor T 7 in den leitenden Zustand geschaltet wird. Der Ausgangsimpuls des Schwellwerttransistors T 7 erregt dann den Ausgangstransistor T10, so daß dieser ein Ausgangssignal am Punkt 67 erzeugt.the voltage at the base of the transistor T 5 and at the base of the transistor T 6 to a value depresses which is lower than the value of the reference potential 7 to the base of Schwellwerttransistors T This causes a lowering of the transistor T 6 through the common Emitter resistor 72 flowing current component, whereby the threshold value transistor T 7 is switched to the conductive state. The output pulse of the threshold value transistor T 7 then excites the output transistor T 10, so that it generates an output signal at point 67.

Die Arbeitsweise der Anlage soll jetzt an Hand der F i g. 1 beschrieben werden. Es sei angenommen, daß anfänglich keines der Randorgane 51, 52, 53 und 54 in Tätigkeit ist und daß der Datenverarbeitungsteil 10 die Durchführung von Befehlen eines im Schnellspeicher 12 gespeicherten Programms abwikkelt. Jeder im Speicher gespeicherte Befehl wird durch eine Adresse aufgerufen, die vom Adressenerzeuger 18 dem Adressenregister 14 des Speichers zugeleitet wird. Der aufgerufene Befehl wird von seinem Speicherplatz im Speicher 12 in das Speicherdatenregister 16 übergeben, von wo er über die Leitungen 24 in die Datensammelschiene 26 und von dort über die Leitungen 28 in das Befehlsregister mit dem Operationscoderegister 30 und dem Randorganregister 32 geschickt wird.The mode of operation of the system will now be based on FIG. 1 to be described. Suppose that initially none of the edge organs 51, 52, 53 and 54 is in operation and that the data processing part 10 the execution of commands of a program stored in the high-speed memory 12 is handled. Each instruction stored in memory is called up by an address given by the address generator 18 is fed to the address register 14 of the memory. The called command is from its storage location in the memory 12 in the memory data register 16, from where it is via the Lines 24 into the data busbar 26 and from there via lines 28 into the command register with the operation code register 30 and the marginal organ register 32 is sent.

Wenn der auf diese Weise statisierte (d. h. serienparallelgewandelte) Befehl eines der Randorgane 51, 52,53 oder 54 betrifft, so erkennt der Decodierer 38 im Operationscoderegister 30 einen Randorgan-Operationscode, woraufhin der Decodierer 38 über seinen Ausgang 39 die Torschaltungen 36 entsperrt oder voraktiviert. Der Decodierer 34 erkennt aus dem Inhalt des Randorganregisters 32, welches der Randorgane durch den betreffenden Befehl angerufen wird. Der entsprechende aktivierte Startanruf ausgang des Decodierers 34, beispielsweise der Ausgang 41, schickt ein Signal durch die entsperrten Torschaltungen 36 zum einen Eingang des entsprechenden ODER-Glieds 58. Das Signal, daß das aktivierte ODER-Glied durchläuft, aktiviert den entsprechenden Schalter 60 und bewirkt einen Stromfluß durch den Transistor T1 und den dazugehörigen Bewertungswiderstand 61. Der Wert des vom Transistor T1 über den Bewertungswiderstand 61 entnommenen Stromes wird durch den Wert dieses Widerstandes bestimmt und ist proportional der prozentualen Zeit, die der Verarbeitungsteil 10 für die zeitlich verschachtelte Bedienung des dazugehörigen Randorgans 51 benötigt. Der also vom Eingang des Schwellwertdetektors 66 entnommene Strom reicht nicht aus, um den Schwellenwert des Detektors zu übersteigen, so daß kein Sperrsignal erzeugt wird und über die Leitungen 67 und 48 zu den Torschaltungen 46 gelangt.If the command statized in this way (ie converted in parallel to series) concerns one of the edge organs 51, 52, 53 or 54, the decoder 38 recognizes an edge organ operation code in the operation code register 30, whereupon the decoder 38 unlocks or preactivates the gate circuits 36 via its output 39 . The decoder 34 recognizes from the content of the edge organ register 32 which of the edge organs is called by the relevant instruction. The corresponding activated start call output of the decoder 34, for example the output 41, sends a signal through the unlocked gate circuits 36 to an input of the corresponding OR gate 58. The signal that the activated OR gate passes through activates the corresponding switch 60 and causes a current flow through the transistor T 1 and the associated evaluation resistor 61. The value of the current drawn from the transistor T 1 via the evaluation resistor 61 is determined by the value of this resistor and is proportional to the percentage time that the processing part 10 for the time-nested operation of the associated peripheral organ 51 is required. The current drawn from the input of the threshold value detector 66 is not sufficient to exceed the threshold value of the detector, so that no blocking signal is generated and reaches the gate circuits 46 via the lines 67 and 48.

Das Startanrufsignal am Ausgang 41 der Torschaltungen 36 gelangt sodann durch die Torschaltungen 46 und über die Leitung 41' zum Randorgan 51, das dadurch in Betrieb gesetzt oder aktiviert wird. Das aktivierte Randorgan schickt anschließend ein Bcsetzlsignal über seine Leitung 57 und das "dazugehörige ODI'iR-Glicd 58 zur entsprechenden Schallcrstufc 60. Daraufhin entnimmt der Schallertransislor 71 über den Bcwerliingswiclerstand 61 so lange weiter Strom, wie das betreffende Randorgan in Betrieb ist.The start call signal at the output 41 of the gate circuits 36 then passes through the gate circuits 46 and via the line 41 'to the edge element 51, which is thereby put into operation or activated. The activated edge organ then sends a Bcsetzlsignal over its line 57 and the "associated ODI'iR-Glicd 58 for the corresponding sound level 60. Thereupon the Schallertransislor 71 continues to take from the Bcwerliingswiclerstand 61 for so long Current, how the relevant peripheral organ is in operation.

Das aktivierte Randorgan 51 wird von der Anlage in zeitlicher Verschachtelung mit der Durchführung des gespeicherten Programms bedient. Die Anlage kann dann einen anderen Befehl erreichen, der den Verkehr mit einem anderen Randorgan, beispielsweise dem Organ 53, verlangt. Das resultierende Startanrufsignal vom Ausgang 43 der Torschaltungen 36The activated edge element 51 is interleaved in time with the implementation of the system of the saved program. The system can then receive another command that will send the Intercourse with another peripheral organ, for example organ 53, is required. The resulting start call signal from output 43 of gate circuits 36

ίο gelangt zur entsprechenden Schalterstufe 60 mit dem Transistor T 3 und dem Bewertungswiderstand 63, wodurch der vom Eingang des Schwellwertdetektors 66 entnommene Strom sich erhöht. Wenn die Gesamtstromentnahme durch den zum bereits aktivierten Randorgan 51 gehörigen Transistor Γ1 und den zum nunmehr angerufenen Randorgan 53 gehörigen Transistor Γ 3 den Schwellenwert des Schwellwertdetektors 66 nicht übersteigt, wird auch das zweite Randorgan 53 aktiviert und in zeitlicher Verschachtelung bedient.ίο arrives at the corresponding switch stage 60 with the transistor T 3 and the evaluation resistor 63, whereby the current drawn from the input of the threshold value detector 66 increases. If the total current consumption by the transistor Γ1 belonging to the already activated edge element 51 and the transistor Γ 3 belonging to the now called edge element 53 does not exceed the threshold value of the threshold value detector 66, the second edge element 53 is also activated and served in a temporal interleaving.

Die Anlage kann dann einen Befehl erreichen, der ein drittes Randorgan, beispielsweise das Organ 54 betrifft, wobei es geschehen kann, daß durch die Erregung der entsprechenden Schalterstufe 60 und des dazugehörigen Bewertungswiderstandes 64 der Gesamtstromfluß vom Eingang des Schwellwertdetektors 66 den gegebenen Bezugsstromschwellenwert des Detektors übersteigt. In diesem Falle schickt der Detektor 66 in die Leitungen 67 und 48 ein Ausgangssignal, das die Torschaltungen 46 sperrt und die Inbetriebsetzung oder Aktivierung des entsprechenden Randorgans 54 verhindert. Zugleich gelangt das am Ausgang 67 des Schwellwertdetektors 66 anstehende Signal über die Leitung 69 und den Inverter / zum Dekrementiereingang 22 des Programmzählers 20. Dadurch wird die Anlage veranlaßt, einen vorausgegangenen Befehl wieder zu durchlaufen, wonach die Anlage erneut den das betreffende Randorgan ansprechenden Befehl, dessen Durchführung gerade verhindert worden ist, erreicht. Die Anlage kann somit in einer Leerschleife arbeiten, bis eines der besetzten Randorgane seine Tätigkeit beendet und zu arbeiten aufhört. Sobald dies der Fall ist, wird das Startanrufsignal für das dritte Randorgan 54 akzeptiert, falls für die Bedienung dieses Randorgans durch die Verarbeitungscinheit genügend Zeit zur Verfügung steht. In der geschlossenen Leerschleifenanordnung der Anlage können Vorkehrungen getroffen sein, die eine Unterbrechung eines kein Randorgan betreffenden Programms oder Programmablaufs ermöglichen.The system can then reach a command that a third peripheral organ, for example the organ 54 concerns, it can happen that by the excitation of the corresponding switch stage 60 and of the associated evaluation resistor 64, the total current flow from the input of the threshold value detector 66 exceeds the given reference current threshold of the detector. In this case the sends Detector 66 in lines 67 and 48 an output signal which blocks the gate circuits 46 and the commissioning or activation of the corresponding peripheral element 54 is prevented. Arrived at the same time the signal present at the output 67 of the threshold value detector 66 via the line 69 and the Inverter / to the decrementing input 22 of the program counter 20. This causes the system to to run through a previous command again, after which the system repeats the relevant Randorgan responding order, the implementation of which has just been prevented. The system can thus work in an empty loop until one of the occupied peripheral organs has reached its end Finished activity and stopped working. As soon as this is the case, the start call signal for the third edge element 54 accepted, if for the servicing of this edge element by the processing unit enough time is available. In the closed loop arrangement of the plant arrangements may be made to interrupt a program that is not related to a marginal organ or enable the program sequence.

Die Arbeitsweise des Systems ist so, daß ein Befehl, der den Verkehr mit einem Randorgan verlangt, nur dann ausgeführt wird, wenn diejenige Zeit, die der Verarbeitungsteil für die zeitlich verschachtelte Bedienung des Randorgans benötigt, zusätzlich zu derjenigen Zeit, die für die Bedienung der bereits aktivierten Randorgane benötigt wird, das" Leistungsvermögen des Vcrarbeitungsteils nicht übersteigt. Die Anzahl der Randorgane, die gleichzeitig tätig sein können, hängt von der für ihre Bedienung erforderlichen Zeit ab. Gleichzeitig können eine große Anzahl von langsamen Randorganen, eine verhältnismäßig kleine Anzahl von schnellen Randorganen oder eine mittlere Anzahl von schnellen und langsamen Randorganen tätig sein.The way the system works is such that an order requiring communication with a peripheral organ is only executed if the time that the processing part for the time-interleaved Operation of the peripheral organ is required, in addition to the time required for the operation of the already activated peripheral organs is required, the "capacity of the processing part does not exceed. The number of peripheral organs that can be active at the same time depends on the one responsible for their operation required time. At the same time, a large number of slow marginal organs, one relatively small number of rapid peripheral organs or a medium number of rapid and slow marginal organs are active.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zum Steuern des Datenverkehrs zwischen einer Anzahl von peripheren Geräten unterschiedlicher Datenverarbeitungsgeschwindigkeiten und einer diese während ineinander verschachtelter Zeitabschnitte bedienenden Zentraleinheit einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß jedes periphere Gerät (51 bis 54) mit einem im Betrieb oder bei Anforderung des betreffenden peripheren Gerätes erregten und ein Gewicht entsprechend der vom zugehörigen peripheren Gerät benötigten Verarbeitungszeit aufweisenden Eingang einer Schwellwertschaltung (61 bis 66) gekoppelt ist, die ein Ausgangssignal liefert, das die Bedienung eines zusätzlichen peripheren Gerätes verhindert, wenn die Summe der mit Gewichten versehenen Eingangssignale für das zusätzliche periphere Gerät und die peripheren Geräte, die bereits bedient werden, einer Gesamtbearbeitungszeit entspricht, die die Verarbeitungskapazität der Zentraleinheit übersteigt. 1. Circuitry for controlling traffic between a number of peripheral devices Devices with different data processing speeds and one of these during central unit of a data processing system serving nested time segments, characterized in that each peripheral device (51 to 54) with an im Operation or excited when requested by the peripheral device concerned and a weight accordingly the input having the processing time required by the associated peripheral device a threshold circuit (61 to 66) is coupled which provides an output signal that the operation of an additional peripheral device prevents when the sum of the weights provided input signals for the additional peripheral device and the peripheral Devices that are already being operated correspond to a total processing time that exceeds the processing capacity of the central unit. 2. Schaltungsanordnung nach Anspruch 1, bei welcher die Zentraleinheit für jedes periphere Gerät eine Startanrufleitung aufweist und jedes periphere Gerät eine Besetztsignalausgangsleitung hat, dadurch gekennzeichnet, daß die Startanrufleitung (41 .bis 44) und die Besetzsignalausgangsleitung (57) jedes peripheren Gerätes (51 bis 54) über ein ODER-Glied (58) mit dem zugehörigen Eingang der Schwellwertschaltung (61 bis 66) gekoppelt ist.2. Circuit arrangement according to claim 1, wherein the central unit for each peripheral Device has a start call line and each peripheral device has a busy signal output line has, characterized in that the start call line (41 .to 44) and the busy signal output line (57) of each peripheral device (51 to 54) via an OR gate (58) with the associated one Input of the threshold value circuit (61 to 66) is coupled.
DE19661524210 1965-05-05 1966-05-03 Circuit arrangement for controlling the data traffic between peripheral devices and a central unit of a data processing system Expired DE1524210C (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US453254A US3370276A (en) 1965-05-05 1965-05-05 Computer peripheral device control
US45325465 1965-05-05
DER0043182 1966-05-03

Publications (3)

Publication Number Publication Date
DE1524210A1 DE1524210A1 (en) 1972-02-24
DE1524210B2 DE1524210B2 (en) 1972-08-03
DE1524210C true DE1524210C (en) 1973-03-08

Family

ID=

Similar Documents

Publication Publication Date Title
DE2829550C2 (en)
DE2517565C3 (en) Circuit arrangement for a data processing system
DE2313724A1 (en) ELECTRONIC DATA PROCESSING SYSTEM
DE2448212A1 (en) ASYNCHRONOUS COLLECTIVE LINE FOR SELF-DETERMINED COMMUNICATION BETWEEN PARENT COMPUTER DEVICES AND SUBSIDIARY DEVICES
DE1424762B2 (en) DATA PROCESSING SYSTEM
DE1524111C3 (en) Electronic data processing system
DE1549479B1 (en) CIRCUIT ARRANGEMENT FOR ADDRESSING A MEMORY CONSISTING OF SEVERAL MODULES
DE2148956C3 (en) Data transmission system
DE2165765C3 (en) Information memory with shift registers
CH631386A5 (en) TEXT PROCESSING MACHINE.
DE1499206B2 (en) COMPUTER SYSTEM
DE4137336C2 (en) IC card
CH495584A (en) Data processing system
DE1524210C (en) Circuit arrangement for controlling the data traffic between peripheral devices and a central unit of a data processing system
DE3828289C2 (en)
DE2022256A1 (en) Permanent storage
DE2004846A1 (en) Arrangement for changing the memory content of a digital memory using bits, bytes or words
DE2343501A1 (en) INPUT / OUTPUT RESERVATION SYSTEM FOR THE DATA PROCESSING DEVICE
DE1549428A1 (en) Switching and control devices in a computing machine system
DE1524210B2 (en) CIRCUIT ARRANGEMENT FOR CONTROLLING THE DATA TRANSFER BETWEEN PERIPHERAL DEVICES AND A CENTRAL UNIT OF A DATA PROCESSING SYSTEM
DE1449816C3 (en) Circuit arrangement for controlling access to a magnetic drum memory
DE3642003C2 (en)
DE2801707A1 (en) Text processing machine for automatic typewriters - has two position switch which controls electronic circuit for rapid text recall
DE2226856A1 (en) Stack memory with display of exceedance or overflow for the transmission of data in the chronological order of their entry
DE1549479C (en) Circuit arrangement for addressing a memory consisting of several modules