DE1514865B2 - METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT - Google Patents
METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENTInfo
- Publication number
- DE1514865B2 DE1514865B2 DE19651514865 DE1514865A DE1514865B2 DE 1514865 B2 DE1514865 B2 DE 1514865B2 DE 19651514865 DE19651514865 DE 19651514865 DE 1514865 A DE1514865 A DE 1514865A DE 1514865 B2 DE1514865 B2 DE 1514865B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor body
- recess
- diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Description
Quarzschicht wird durch ein Diffusionsfenster in dieser Quarzschicht die Emitterzone eindiffundiert und im Anschluß an die Emitterdiffusion die Quarzschicht an den Kontaktierungsstellen geöffnet, so daß die Basis- und die Emitterzone kontaktiert werden können.Quartz layer, the emitter zone is diffused through a diffusion window in this quartz layer and Following the emitter diffusion, the quartz layer is opened at the contacting points, so that the base and emitter zones can be contacted.
Während sich dieses Verfahren besonders zur Herstellung von npn-Transistoren eignet, besteht ein anderes Verfahren zum Herstellen eines Transistors gemäß der Erfindung darin, daß in einem Halbleiterkörper vom Leitungstyp der Kollektorzone auf einer Oberflächenseite eine Vertiefung hergestellt wird, und daß anschließend zur Herstellung der Emitterzone in die gleiche Oberflächenseite des Halbleiterkörpers ohne Diffusionsmaske eine Zone vom Leitungstyp der Emitterzone eindiffundiert wird, deren Eindringtiefe geringer ist als die der Vertiefung. Der Halbleiterkörper wird dann auf der gleichen Seite so weit abgetragen, daß die Vertiefung verschwindet und aus der Zone vom Leitungstyp der Emitterzone die Emitterzone entsteht. Auf diesen Halbleiterkörper wird schließlich noch eine Quarzschicht aufgebracht und durch ein Diffusionsfenster in dieser Quarzschicht die Basiszone durch die Emitterzone hindurch in den Halbleiterkörper eindiffundiert. Im Anschluß an die Basisdiffusion wird die Quarzschicht an den Kontaktierungsstellen geöffnet, so daß die Basis- und die Emitterzone kontaktiert werden können. Dieses Verfahren eignet sich besonders zur Herstellung von Transistoren mit pnp-Schichtenfolge.While this method is particularly suitable for manufacturing npn transistors, there is another Method for manufacturing a transistor according to the invention in that in a semiconductor body of the conductivity type of the collector zone, a recess is made on one surface side, and that subsequently for the production of the emitter zone in the same surface side of the semiconductor body Without a diffusion mask, a zone of the conductivity type of the emitter zone is diffused in, whose Penetration depth is less than that of the recess. The semiconductor body is then on the same side like this far removed that the depression disappears and from the zone of the conduction type of the emitter zone the emitter zone is created. Finally, a quartz layer is also applied to this semiconductor body and through a diffusion window in this quartz layer, the base zone through the emitter zone diffused through into the semiconductor body. The quartz layer is added to the base diffusion opened at the contacting points so that the base and emitter zones can be contacted. This method is particularly suitable for producing transistors with a pnp layer sequence.
Ein anderes Verfahren zum Herstellen eines Transistors nach der Erfindung besteht darin, daß in einem Halbleiterkörper vom Leitungstyp der Kollektorzone auf einer Oberflächenseite eine erste Vertiefung und in dieser eine zweite Vertiefung hergestellt werden. Danach wird zur Herstellung der Emitterzone in die gleiche Oberflächenseite des Halbleiterkörpers ohne Diffusionsmaske eine Zone vom Leitungstyp der Emitterzone eindiffundiert, deren Eindringtiefe geringer ist als die der zweiten Vertiefung. Der Boden und die Wand der ersten Vertiefung werden dann so weit abgetragen, daß die zweite Vertiefung verschwindet und aus der Zone vom Leitungstyp der Emitterzone die Emitterzone entsteht. Zum Herstellen der Basiszone wird in die gleiche Oberflächenseite des Halbleiterkörpers ohne Diffusionsmaske eine Zone vom Leitungstyp der Basiszone eindiffundiert, deren Eindringtiefe geringer ist als die der noch vorhandenen Vertiefung. Schließlich wird der Halbleiterkörper auf der gleichen Seite so weit abgetragen, daß die Vertiefung verschwindet und aus der Zone vom Leitungstyp der Basiszone die Basiszone entsteht. Im Anschluß an die Emitterdiffusion wird die Quarzschicht noch an den Kontaktierungsstellen geöffnet, so daß die Basis- und die Emitterzone kontaktiert werden können.Another method of manufacturing a transistor according to the invention is that in a semiconductor body of the conductivity type of the collector zone on a surface side a first recess and in this a second recess can be made. After that, the emitter zone is produced a zone of the conductivity type in the same surface side of the semiconductor body without a diffusion mask diffused into the emitter zone, the depth of which is less than that of the second recess. The bottom and the wall of the first recess are then removed so far that the second recess disappears and the emitter zone arises from the zone of conduction type of the emitter zone. To manufacture the base zone is in the same surface side of the semiconductor body without a diffusion mask a zone of the conductivity type of the base zone diffuses in, the penetration depth of which is less than that of the still existing recess. Finally, the semiconductor body is removed on the same side so far that that the depression disappears and the base zone arises from the zone of the conductivity type of the base zone. Following the emitter diffusion, the quartz layer is opened at the contact points, so that the base and emitter zones can be contacted.
Die Erfindung wird im folgenden an einigen Ausführungsbeispielen näher erläutert.The invention is explained in more detail below using a few exemplary embodiments.
Die Fig. 1 bis 4 betreffen die Herstellung einer planaren Germanium-Diode, bei der die Diffusionszone im Halbleiterkörper durch Eindiffusion von Gallium hergestellt wird. Zum Herstellen dieser Germanium-Diode wird nach der F i g. 1 in einen n-Germanium-Halbleiterkörper 1 erfindungsgemäß eine Vertiefung 2 eingeätzt, die im folgenden immer als Grube bezeichnet wird. Nach dem Ätzen der Grube wird in die Oberflächenseite mit der Grube ohne Diffusionsmaske Gallium eindiffundiert, wobei nach der F i g. 2 die Diffusionszone 3 vom p-Leitungstyp entsteht, die sich über die gesamte eine Oberflächenseite erstreckt. Nach dem Diffusionsprozeß wird der Halbleiterkörper 1 nach der F i g. 3 auf derjenigen Seite, auf der sich die Grube 2 befindet, so weit abgetragen, daß die Grube verschwindet und daß der durch die Abtragung entstehende Oberflächenteil 4 mit dem Boden 5 der Grube 2 in einer Ebene liegt. Die Abtragung erfolgt beispielsweise durch Ätzen; damit der Boden der Grube nicht auch abgeätzt wird, wird vor oder nach der Gallium-Diffusion in den Boden der Ätzgrube eine Schutzschicht 6 eingebracht, die als Ätzschutz beim Ätzprozeß dient.1 to 4 relate to the production of a planar germanium diode in which the diffusion zone is produced in the semiconductor body by diffusion of gallium. For making this germanium diode is after the F i g. 1 in an n-germanium semiconductor body 1 according to the invention a recess 2 etched in, which is always referred to below as Pit is called. After etching the pit, go into the surface side with the pit without a diffusion mask Gallium diffused in, wherein according to the F i g. 2 the diffusion zone 3 of the p-conductivity type arises, which extends over the entire one surface side. After the diffusion process, the semiconductor body 1 according to FIG. 3 on the side on which the pit 2 is located, so far removed, that the pit disappears and that the surface part 4 created by the removal with the Floor 5 of the pit 2 lies in one plane. The removal takes place, for example, by etching; so that the The bottom of the pit is not also etched away before or after the gallium diffusion into the bottom of the pit Etching pit introduced a protective layer 6 which serves as protection against etching during the etching process.
Die Abmessungen der Ätzgrube sowie die Eindringtiefe der Diffusionszone sind so zu wählen, daß die nach der Abtragung entstehende Halbleiterzone?, die den nach dem Abätzen von der Diffusionszone 3 verbleibenden Teil darstellt, die erforderlichen Abmessungen aufweist. Vor allem muß die Bedingung erfüllt sein, daß die Eindringtiefe der Diffusionszone 3 geringer ist als die Tiefe der Ätzgrube 2.The dimensions of the etching pit and the depth of penetration of the diffusion zone are to be selected so that the semiconductor zone created after the ablation? which is the one after the etching from the diffusion zone 3 represents the remaining part, which has the required dimensions. First of all, the condition must be satisfied that the depth of penetration of the diffusion zone 3 is less than the depth of the etching pit 2.
Die fertige Germanium-Diode zeigt die F i g. 4. Zum Schutz der Halbleiteroberfläche und vor allem des pn-Überganges ist auf die Halbleiteroberfläche noch eine Quarzschicht 8 aufgebracht, die in der Mitte, beispielsweise mit Hilfe des Photoresistverfahrens, mit einer Öffnung zur Kontaktierung der p-leitenden Halbleiterzone 7 versehen wird. Wird das Material für die Schutzschicht 6 so gewählt, daß es gleichzeitig als Kontaktierungsmaterial verwendet werden kann, so kann das Schutzschichtmaterial als Kontaktierungsmaterial auf der Halbleiteroberfläche belassen werden. Als Schutzschichtmaterial, das gleichzeitig als Kontaktierungsmaterial verwendet werden kann, eignen sich beispielsweise leitende Metalloxyde wie Titanmonoxyd, Chrommonoxyd oder auch Metalle wie z. B. Molybdän, Titan, Chrom, Wolfram oder Platin. Natürlich können zur Ätzmaskierung auch andere Materialien wie z. B. Quarz, SiIiciumoxyd oder Fluoride verwendet werden, die jedoch nicht leitend sind und deshalb auch nicht als Kontaktierungsmaterial Anwendung finden können.The finished germanium diode is shown in FIG. 4. To protect the semiconductor surface and above all of the pn junction, a quartz layer 8 is also applied to the semiconductor surface, which is in the Middle, for example with the help of the photoresist process, with an opening for contacting the p-conducting Semiconductor zone 7 is provided. If the material for the protective layer 6 is chosen so that it can be used at the same time as contacting material, the protective layer material can be used as Contacting material are left on the semiconductor surface. As a protective layer material that can be used simultaneously as contacting material, for example, conductive metal oxides are suitable such as titanium monoxide, chromium monoxide or metals such. B. molybdenum, titanium, chromium, Tungsten or platinum. Of course, other materials, such as e.g. B. quartz, silicon oxide or fluorides are used, but they are not conductive and therefore not as Contacting material can be used.
Die F i g. 5 bis 7 betreffen die Herstellung eines npn-Transistors nach der Erfindung. Zunächst wird wieder eine Grube 2 in einen η-leitenden Halbleiterkörper 1 vom Leitungstyp der Kollektorzone eingeätzt, deren Abmessungen derart gewählt werden, daß sich nach der Eindiffusion einer Zone vom Leitungstyp der Basiszone durch Abtragung des Halbleiterkörpers die Basiszone ergibt. Nach der Herstellung der Ätzgrube 2 wird in die gesamte Oberflächenseite mit der Ätzgrube ein Störstellenmaterial eindiffundiert, welches im Halbleiterkörper den p-Leitungstyp erzeugt. Hierfür eignen sich beispielsweise Gallium, Indium oder Zink. Durch diesen Diffusionsprozeß erhält man nach der F i g. 5 die p-leitende Zone 3 vom Leitungstyp der Basiszone. Die Basiszone 7 selbst erhält man nach der F i g. 6 durch Abtragen der einen Oberflächenseite des Halbleiterkörpers bis zum Boden S der Ätzgrube 2. Vor dieser Ätzabtragung wird auf den Boden der Grube 2 eine Schutzschicht 6, z. B. eine Quarzschicht oder auch eine Lackschicht, gebracht, die nach dem Ätzprozeß abgelöst wird.The F i g. 5 to 7 relate to the manufacture of a npn transistor according to the invention. First, a pit 2 is again made in an η-conductive semiconductor body 1 etched in the conduction type of the collector zone, the dimensions of which are chosen such that after the diffusion of a zone of the conductivity type of the base zone by removal of the semiconductor body gives the base zone. After the etching pit 2 has been produced, the entire surface side is applied an impurity material diffuses in with the etch pit, which material has the p-conductivity type in the semiconductor body generated. Gallium, indium or zinc, for example, are suitable for this. Preserved by this diffusion process one after the F i g. 5 the p-conductive zone 3 of the conductivity type of the base zone. The base zone 7 receives itself one after the F i g. 6 by removing one surface side of the semiconductor body down to the bottom S of the etching pit 2. Before this etching removal, a protective layer 6 is applied to the bottom of the pit 2, z. B. a quartz layer or a lacquer layer, which is peeled off after the etching process.
Da zur Herstellung einer η-leitenden Halbleiterzone diffusionshemmende Schichten wie z. B. Quarz zur Verfügung stehen, kann die Emitterzone 9 im Gegegensatz zur Basiszone 7 nach dem üblichen Planarverfahren hergestellt werden. Zu diesem Zweck wirdSince diffusion-inhibiting layers such. B. Quartz are available, the emitter zone 9 can, in contrast to the base zone 7, according to the usual planar method getting produced. To this end, will
nach der F i g. 7 auf die Halbleiteroberfläche eine Quarzschicht 8 aufgebracht, die zunächst mit einem Emitterdiffusionsfenster 10 ui*d nach der Emitterdiffusion mit zwei weiteren Fenstern 11 zur'Kontaktierung der Basiszone versehen wird. Die Kontaktierung der Kollektorzone kann auf der gegenüberliegenden Oberflächenseite erfolgen.according to FIG. 7 a quartz layer 8 is applied to the semiconductor surface, which is initially coated with a Emitter diffusion window 10 ui * d after the emitter diffusion is provided with two further windows 11 zur'Kontaktierung the base zone. The contacting the collector zone can be on the opposite side of the surface.
In ähnlicher Weise lassen sich gemäß den F i g. 8 bis 11 Transistoren mit pnp-Struktur herstellen. Hierbei geht man nach der F i g. 8 von einem p-leitenden Kollektorkörper 1 aus, in den wiederum eine Grube 2 eingeätzt wird. Danach wird eine p-Diffusion (3) durchgeführt, jedoch nicht zur Herstellung der Basiszone, sondern zur Herstellung der Emitterzone; der Boden der Grube wird wieder mit einer Schutzschichtö gegen den späteren Ätzangriff überdeckt. Diese Schutzschicht kann hier z. B. bereits eine Metallschicht, etwa Molybdän, sein. Die F i g. 8 zeigt die Anordnung nach der p-Diffusion und nach dem Aufbringen der Schutzschicht 6. Nach einem Ätzprozeß, bei dem wieder die Oberfläche des Halbleiterkörpers auf die Höhe des Bodens der Grube 2 herabgeätzt und dadurch die Emitterzone 9 hergestellt wird, wird die ganze Halbleiteroberfläche mit einer Quarzschicht 8 überzogen und gemäß Fig. 9 das Fenster 12 für die Basisdiffusion geöffnet. Danach wird die Bisiszone 7 durch das Fenster 12 und durch die Emitterzone9 hindurchdiffundiert. Die Fig. 10 und 11 zeigen den fertigen Transistor.In a similar way, according to FIGS. Manufacture 8 to 11 transistors with a pnp structure. Here one goes to the fig. 8 from a p-conducting collector body 1, in which a pit 2 is etched. Then a p-diffusion (3) is carried out, but not to produce the base zone, but for the production of the emitter zone; the bottom of the pit is covered with a protective layer again covered against the later etching attack. This protective layer can here, for. B. already a metal layer, such as molybdenum. The F i g. 8 shows the arrangement after p-diffusion and after deposition the protective layer 6. After an etching process, in which the surface of the semiconductor body is etched down to the level of the bottom of the pit 2 and thereby the emitter zone 9 is produced the entire semiconductor surface is covered with a quartz layer 8 and, as shown in FIG. 9, the window 12 opened for the base diffusion. Thereafter, the bisis zone 7 through the window 12 and through the Emitter zone9 diffused through. Figures 10 and 11 show the completed transistor.
Die Fig. 12 bis 16 zeigen die Herstellung eines Planartransistors, bei der für keines der beiden Diffusionsmaterialien, d. h. weder für die den n-Leitungstyp noch für die den p-Leitungstyp ergebenden Diffusionsmaterialien, Diffusionsmasken verwendet werden. Dieses Verfahren eignet sich also zur Herstellung von Planartransistoren, Planardioden sowie Festkörperschaltkreise aus beliebigem Halbleitermaterial und mit beliebigen Diffusionsmaterialien. Als Ausführungsbeispiel soll die Herstellung eines Planartransistors in Germanium, bei dem Phosphor und Gallium oder Phosphor und Indium als Diffusionsmaterialien Verwendung finden, beschrieben werden. In einem ersten Verfahrensschritt werden gemäß der Erfindung nach der Fig. 12 in die Oberfläche eines p-leitenden Halbleiterkörpers 1 zwei Ätzgruben eingebracht, von denen eine, die weniger tiefe (13) der Größe der späteren Basiszone entspricht, und die zweite, kleinere (14), innerhalb dieser ersten Ätzgrube der Größe der späteren Emitterfläche entspricht.Figures 12 to 16 show the manufacture of a Planar transistor in which neither of the two diffusion materials, d. H. neither for the n-line type Diffusion masks can still be used for the diffusion materials resulting in the p-conductivity type. This method is therefore suitable for the production of planar transistors, planar diodes as well Solid-state circuits made of any semiconductor material and with any diffusion material. as Embodiment is to produce a planar transistor in germanium, in which phosphorus and Gallium or phosphorus and indium are used as diffusion materials. In a first method step according to the invention according to FIG. 12 in the surface of a p-type semiconductor body 1 introduced two etch pits, one of which is less deep (13) of the Size of the later base zone corresponds, and the second, smaller (14), within this first etch pit corresponds to the size of the later emitter area.
Nach der Herstellung der beiden ineinander greifenden Gruben 13 und 14 wird in den p-leitenden Kollektorkörper 1 zur Herstellung der Emitterzone die p-leitende Zone 3 vom Leitungstyp der Emitterzone eindiffundiert. Die Diffusionstiefe dieser Zone 3 muß geringer sein als die Tiefe der Grube 14, damit bei der Abtragung gemäß der Fi g. 14 von der Diffusionszone 3 nur noch die Emitterzone 9 übrigbleibt. Die Schutzschicht 6 dient wiederum als Ätzmaske bei der Ätzabtragung, die in diesem Ausführungsbeispiel jedoch so erfolgt, daß nicht die ganze eine Oberflächenseite bis zum Boden der Ätzgrube 14 abgetragen wird, sondern nur der mittlere Bereich, während am Rand die Bereiche 15 stehenbleiben. Diese Bereiche sind derart bemessen, daß sich bei der nächsten Diffusion in Verbindung mit einer erneuten Abtragung die Basiszone ergibt. Zur Herstellung der Basiszone wird nach der Fig. 15 in den Halbleiterkörper die Zone 16 vom Leitungstyp der Basiszone eindiffundiert, deren Diffusionstiefe geringer ist als die Tiefe der Ätzgrube 13. Die Basiszone? wird dann gemäß der Fig. 16 durch Abtragung hergestellt, wobei vor dem Ätzen wieder eine Schutzschicht 17 auf den nicht abzutragenden Teil der Halbleiteroberfläche aufgebracht wird. Schließlich ist auf die Halbleiteroberfläche noch eine Quarzschicht 8 aufgebracht, die öffnungen 10 und 11 zur Kontaktierung der Emitterzone bzw. der Basiszone des Transistors enthält.After the two intermeshing pits 13 and 14 have been made, the p-type Collector body 1 for producing the emitter zone, the p-conductive zone 3 of the conductivity type of the emitter zone diffused. The diffusion depth of this zone 3 must be less than the depth of the pit 14 so in the removal according to Fi g. 14 of the diffusion zone 3 only the emitter zone 9 remains. The protective layer 6 in turn serves as an etching mask during the etching removal, which in this exemplary embodiment however, it is done in such a way that the entire one surface side is not eroded down to the bottom of the etching pit 14 becomes, but only the middle area, while the areas 15 remain at the edge. These areas are dimensioned in such a way that the next diffusion in connection with a renewed erosion gives the base zone. To produce the base zone, according to FIG. 15, the Zone 16 diffused from the conductivity type of the base zone, the diffusion depth of which is less than the depth the etching pit 13. The base zone? is then produced according to FIG. 16 by removal, with before After the etching, a protective layer 17 is again applied to the part of the semiconductor surface that is not to be removed will. Finally, a quartz layer 8, the openings, is also applied to the semiconductor surface 10 and 11 for contacting the emitter zone and the base zone of the transistor.
Besonders einfach läßt sich nach dem Verfahren nach der Erfindung eine hyperabrupte Diode herstellen, deren Herstellungsverfahren in Verbindung mit den Fig. 17 bis 20 näher erläutert wird. In einen η-leitenden Ausgangskörper 1 wird nach der Fig. 17 zunächst eine Grube 2 eingeätzt, die der Größe des pn-Überganges der Diode entspricht. Danach wird, z. B. mit Hilfe von Galliumarsenid oder Galliumantimonid, eine Doppeldiffusion von Antimon und Gallium durchgeführt. Da der Diffusionskoeffizient von Antimon größer ist als der von Gallium, entsteht an der Oberfläche eine sehr stark p-dotierte Schicht 18 und darunter eine antimondotierte Schicht 19, die einen starken Gradienten der elektrischen Leitfähigkeit nach dem Innern des Halbleiterkörpers aufweist. Die Fig. 18 zeigt die auf diese Weise erhaltene Anordnung, bei der der Boden der Ätzgrube wiederum mit einer ätzfesten Schutzschicht 6 versehen ist. In der Fig. 19 ist der Halbleiterkörper auf die Höhe des Bodens der Ätzgrube 2 abgeätzt. Die Abtragung der Ätzgrube kann natürlich in allen Ausführungsbeispielen im Prinzip auch über den Boden der Ätzgrube hinaus erfolgen. Fig. 20 zeigt schließlich die fertige Diode, deren Halbleiterkörper mit einer Quarzschicht 8 überzogen ist, in die ein Diodenfenster eingebracht wird, in dem der Metallkontakt 20 abgeschieden wird.A hyperabrupt diode can be produced particularly easily by the method according to the invention, the manufacturing process of which is explained in more detail in connection with FIGS. 17 to 20. In a η-conductive starting body 1, a pit 2 is etched in according to FIG. 17, the size of the pn junction of the diode. Thereafter, z. B. with the help of gallium arsenide or gallium antimonide, a double diffusion of antimony and gallium was carried out. Since the diffusion coefficient of Antimony is larger than that of gallium, a very heavily p-doped layer 18 is formed on the surface and underneath an antimony-doped layer 19, which has a strong gradient in electrical conductivity having to the interior of the semiconductor body. 18 shows the arrangement obtained in this way, in which the bottom of the etching pit is in turn provided with an etch-resistant protective layer 6. In 19, the semiconductor body is etched off to the level of the bottom of the etching pit 2. The removal of the In principle, the etching pit can of course also be located above the bottom of the etching pit in all the exemplary embodiments take place beyond. Finally, Fig. 20 shows the finished one Diode, the semiconductor body of which is coated with a quartz layer 8, into which a diode window is introduced in which the metal contact 20 is deposited.
Hierzu 2 Blatt Zeichnungen 209 530/337For this purpose 2 sheets of drawings 209 530/337
Claims (13)
hergestellt. Darunter versteht man im wesentlichen Bei einem anderen bekannten Verfahren wird zur sehr dünne diffusionshemmende Schichten auf der Herstellung eines Transistors die eine Oberflächen-Halbleiteroberfläche, die über einen Photoätzprozeß 25 seite eines Halbleiterkörpers mit einer Vertiefung Öffnungen erhalten, durch die das Diffusionsmaterial versehen und anschließend werden in den gesamten hindurchdiffundieren kann. Im allgemeinen verwen- Halbleiterkörper zwei Zonen vom entgegengesetzten det man als diffusionshemmende Schichten bei Leitungstyp eindiffundiert. Nach dieser Eindiffusion Silizium-, Germanium- und Gallium-Arsenid- wird die der Vertiefung gegenüberliegende Oberflä-Planar-Transistoren dünne Quarzschichten, die 3° chenseite des Halbleiterkörpers so weit abgetragen, eine hinreichende Maskierungsfähigkeit gegen Dotie- daß die eindiffundierten Halbleiterzonen auf dieser rungssubstanzen wie z. B. Phosphor, Arsen und Anti- Seite verschwinden. Eine weitere Abtragung erfolgt mon sowie gegen Bor besitzen. Andere Diffusions- bei diesem bekannten Verfahren auch auf der Seite materialien wie z. B. Gallium, Indium oder Alumi- der Vertiefung, und zwar derart, daß durch diese Abnium werden durch dünne Quarzschichten in ihrer 35 tragung die tiefer eindiffundierte Halbleiterzone frei-Diffusion nicht gehemmt und scheiden deshalb bei gelegt wird. Anschließend werden die drei Halbleiterder Herstellung von planaren Strukturen mit Hilfe lo- zonen kontaktiert,
kaier Eindiffusion aus. Zum Herstellen einer Halbleiterdiode mit abrup-Planar arrangements such as planar transistors, Pia 20 side only remain in the depressions. The standard diodes or solid-state circuits are used.
manufactured. In another known method, for very thin diffusion-inhibiting layers on the manufacture of a transistor, the one surface semiconductor surface, which is provided with a recess via a photo-etching process 25 side of a semiconductor body, through which the diffusion material is provided and then in can diffuse through the whole. In general, semiconductor bodies use two zones from the opposite one as diffusion-inhibiting layers in the case of conduction type. After this diffusion of silicon, germanium and gallium arsenide, the surface planar transistors opposite the recess are thin layers of quartz, the 3 ° chseite of the semiconductor body is removed so far, a sufficient masking ability against doping that the diffused semiconductor zones on this like z. B. Phosphorus, arsenic and anti-side disappear. Another removal takes place mon as well as against boron. Other diffusion in this known method also on the side materials such. B. gallium, indium or Alumi- the recess, in such a way that through this Abnium are not inhibited by thin quartz layers in their 35 wear the deeply diffused semiconductor zone free diffusion and is therefore placed at. Then the three semiconductors for the production of planar structures are contacted with the help of lo-zones,
kaier diffusion out. For manufacturing a semiconductor diode with abrupt
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0029358 | 1965-09-08 | ||
DET0029358 | 1965-09-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1514865A1 DE1514865A1 (en) | 1970-02-12 |
DE1514865B2 true DE1514865B2 (en) | 1972-07-20 |
DE1514865C DE1514865C (en) | 1973-02-15 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE1514865A1 (en) | 1970-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718894C2 (en) | Method for manufacturing a semiconductor device | |
DE2928923C2 (en) | ||
DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
DE1614283B2 (en) | Method for manufacturing a semiconductor device | |
DE3334624A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT AND SEMICONDUCTOR ASSEMBLY PRODUCED BY THIS METHOD | |
DE2646300A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS | |
DE1808928C2 (en) | Semiconductor component with polycrystalline regions and method of manufacturing | |
DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
DE2453279C3 (en) | Semiconductor device | |
DE1918054A1 (en) | Process for the production of semiconductor components | |
DE1514865C (en) | Method for manufacturing a semiconductor device | |
DE7100215U (en) | SEMI-CONDUCTOR ARRANGEMENT WITH RELATIVELY SMALL GEOMETRIC DIMENSIONS | |
DE1806980A1 (en) | Semiconductor component | |
DE2453528C2 (en) | Masking process | |
DE1514865B2 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE1218618B (en) | Diffusion process for manufacturing a transistor | |
DE2245368A1 (en) | SEMICONDUCTOR MANUFACTURING PROCESS | |
DE2105164C2 (en) | Semiconductor component with base and emitter zone and resistance layer and process for its production | |
DE2105178C3 (en) | Integrated semiconductor circuit | |
DE1589946B2 (en) | PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
DE1292759B (en) | Method for producing a feed line to a diffused semiconductor zone | |
DE1944416A1 (en) | Process for the production of flat transistors with low capacitance | |
DE1514912C3 (en) | Method of manufacturing a transistor | |
DE2131993C2 (en) | Planar epitaxial transistor - has low-resistance connection to collector region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |