DE1292759B

DE1292759B - Method for producing a feed line to a diffused semiconductor zone

Info

Publication number: DE1292759B
Application number: DE1964ST022582
Authority: DE
Inventors: Adam; Dr Fritz Gunter
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1963-08-28
Filing date: 1964-08-25
Publication date: 1969-04-17
Also published as: GB1048424A

Description

1 21 2

Die Erfindung betrifft ein Verfahren zum Herstellen werden hier durch Ätzung von der Oxydschicht einer auf eine Oxydschicht auf einem Halbleiter- gelöst und von der Halbleiterkörperoberfläche wegkörper eines Planar-Halbleiterbauelements aufge- gebogen.The invention relates to a method of production here by etching the oxide layer one dissolved on an oxide layer on a semiconductor body and away from the semiconductor body surface of a planar semiconductor component bent open.

brachten Zuleitung zu einer diffundierten Halbleiter- Aufgabe der Erfindung ist es, Mittel zur Reduzie-brought lead to a diffused semiconductor object of the invention is to provide means for reducing

zone, bei dem die Zuleitung nach dem EindifEundie- 5 rung der durch die Basis- und Emitterzuleitungen ren der Halbleiterzonen auf die zum Eindiffundieren gebildeten Kapazitäten bis auf einen Bruchteil oder verwendete Oxydmaske aufgebracht wird. bis um eine Größenordnung anzugeben, ohne daßZone in which the feed line after diffusion through the base and emitter feed lines Ren of the semiconductor zones on the capacities formed for diffusion down to a fraction or Oxide mask used is applied. to indicate an order of magnitude without

Ein derartiges Verfahren ist aus der französischen die Zuleitungen von der Oxydschicht abgehoben Patentschrift 1 318 391 bekannt. werden müssen, und die es ermöglichen, dennochSuch a method is lifted from the French, the supply lines from the oxide layer Patent 1,318,391 known. must be, and which make it possible, nevertheless

Aus der schweizerischen Patentschrift 351031, io an den Orten der pn-Überzüge die für ihren Schutz den USA.-Patentschriften 2 890 395, 2 981 877 sowie optimale Oxydschichtdicke beizubehalten, der genannten französischen Patentschrift 1318 391 Diese Aufgabe wird erfindungsgemäß dadurchFrom Swiss patent 351031, io at the locations of the pn coatings for their protection the USA patents 2,890,395, 2,981,877 as well as maintaining optimal oxide layer thickness, the aforementioned French patent specification 1318 391. This object is achieved according to the invention

sind Halbleiterbauelemente, beispielsweise diffun- gelöst, daß auf der ebenen Oberfläche des Halbleiterdierte Silizium-Planartransistoren, bekannt, deren körpers eine gegenüber der beim Diffundieren verBasis- und Emitterzuleitungen teilweise über eine 15 wendeten, 0,5 bis 1 μ starken Oxydmaske dicke Oxydschicht auf der Oberfläche des Halbleiterkörpers Oxydschicht aufgebracht wird, daß in dieser dicken aufgedampft sind und sich bis über den unter ihnen Oxydschicht eine Öffnung angebracht wird, in der liegenden Oberflächenbereich der Emitter- und Basis- die Oxydmaske für die Diffusion mit einer Diffuzone hinaus erstrecken. Die entsprechende Oxyd- sionsöffnung, die etwas kleiner als die Öffnung in schicht bei Planartransistoren besteht im allgemeinen ao der dicken Oxydschicht ist, erzeugt wird und daß aus Siliziumdioxyd und bedeckt die gesamte Ober- nach dem Diffundieren die Zuleitung zu der diffunfläche mit Ausnahme von kleinen in die Oxydschicht dierten Halbleiterzone sowohl auf der Oxydmaske an ausgewählten Stellen eingeätzten Aussparungen, als auch auf der dicken Oxydschicht aufgebracht durch die Störstoffe eindiffundiert werden, um die wird.are semiconductor components, for example diffused, that dated on the flat surface of the semiconductor Silicon planar transistors, known, the body of which has a base compared to the diffusion process and emitter leads partially turned over a 0.5 to 1 μ thick oxide mask Oxide layer is applied to the surface of the semiconductor body, that thick in this are vapor-deposited and an opening is made in the lying surface area of the emitter and base - the oxide mask for diffusion with a diffuzone extend beyond. The corresponding oxidation opening, which is slightly smaller than the opening in layer in planar transistors generally consists of the thick oxide layer that is produced and that made of silicon dioxide and covers the entire surface - after diffusion, the supply line to the diffuse surface with the exception of small semiconductor zones dated into the oxide layer both on the oxide mask Recesses etched into selected places as well as applied to the thick oxide layer through which impurities are diffused in, around which is.

verschiedenen einzelnen p- und η-leitenden Zonen 25 Bei dem Verfahren der Erfindung wird also eine und die sie trennenden Übergänge herzustellen. Ent- besonders dicke Oxydschicht zwischen der Zuleitung sprechendes gilt für integrierte Schaltungen in einem und der Halbleiteroberfläche hergestellt, während Halbleiterplättchen. die Oxydschicht im Bereich der Oxydmaske diedifferent individual p- and η-conductive zones 25 In the method of the invention is a and to create the transitions that separate them. Particularly thick oxide layer between the supply line The same applies to integrated circuits made in one and the semiconductor surface while Semiconductor wafers. the oxide layer in the area of the oxide mask

Zweck dieser oben skizzierten Technik der sich dafür vorgesehene normale Dicke hat. über die Oxydschicht erstreckenden Kontakte ist es, 30 Bei dem obigen Verfahren kann vorteilhafterweise ausreichend große Kontaktflächen für die Anschluß- vor dem Anbringen der Zuleitung, wie aus der drähte herzustellen. Die unvermeidlichen Kapazi- französischen Patentschrift 1318 391 bekannt ist, im täten, insbesondere die Kollektor-Basis-Kapazität, Halbleiterkörper eine zusätzliche Zone vom entniedrig zu halten, stellt aber ein schwerwiegendes gegengesetzten Leitfähigkeitstyp wie der des HaIb-Problem dar. 35 leiterkörpers im Bereich, der später unter der Zu-Purpose of this technique outlined above has the normal thickness intended for it. over the oxide layer extending contacts is, 30 In the above method can advantageously Sufficiently large contact surfaces for the connection before attaching the supply line, as from the to manufacture wires. The inevitable capaci- French patent 1318 391 is known im would do, in particular the collector-base capacitance, semiconductor body an additional zone from the de-low but poses a serious opposite conductivity type to that of the Halb problem 35 conductor body in the area that will later be

Bei Planartransistoren tragen die aufgedampften leitung liegt, erzeugt werden, um die durch die Basis- und Emitterzuleitungen merkbar zur Kapazität Zuleitungen gebildete Kapazität herabzusetzen, bei, da die normale Dicke der Oxydschicht nur Das obige Verfahren soll nun an Hand der Zeich-In the case of planar transistors, the vapor-deposited line is generated around the by the Base and emitter feed lines noticeably reduce the capacitance formed in the feed lines, because the normal thickness of the oxide layer is only The above procedure should now be based on the drawing

0,5 bis 1 μ beträgt. Die einfache Vergrößerung der nungen beschrieben werden.Is 0.5 to 1 μ. The simple magnification of the calculations will be described.

Oxydschichtstärke auf der Halbleiterscheibe ist mit 40 Fig. 1 zeigt eine nach dem obigen Verfahren Schwierigkeiten verbunden. Die Qualität des Oxyds hergestellte Zuleitung in einem Schnitt durch eine zum Schutz des pn-Überganges weist nämlich für Scheibe aus η-leitendem Halbleitermaterial aus den oben angegebenen Dickenbereich ein Optimum Silizium in dem Gebiet eines Planartransistors; auf und verschlechtert sich mit wachsender Schicht- F i g. 2, die einen ähnlichen Schnitt zeigt, verstärke auffallend. 45 anschaulicht eine nach dem obigen Verfahren her-Oxide layer thickness on the semiconductor wafer is 40. Fig. 1 shows one according to the above method Difficulties associated. The quality of the oxide produced lead in a cut through a to protect the pn junction, namely, has for a disk made of η-conductive semiconductor material the thickness range given above an optimum silicon in the area of a planar transistor; and worsens as the layer increases. F i g. 2, which shows a similar section, reinforce striking. 45 illustrates a process produced by the above

Im konkreten Fall beträgt die durch eine Metall- gestellte Zuleitung mit der aus der französischen Schicht auf dem Siliziumoxyddielektrikum von 1 μ Patentschrift 1318 391 bekannten zusätzlichen Zone Stärke hervorgerufene Kapazität etwa 30 pF pro vom entgegengesetzten Leitfähigkeitstyp, wie der des Quadratmillimeter. Diese Kapazität folgt der Be- Halbleiterkörpers unterhalb der Zuleitung im Halbziehung: 50 leiterkörper.In the specific case, the lead made by a metal with that from the French Layer on the silicon oxide dielectric of 1 μ Patent 1318 391 known additional zone Strength evoked capacitance about 30 pF each of the opposite conductivity type as that of the Square millimeters. This capacitance follows the loading semiconductor body below the lead in half-drawing: 50 ladder bodies.

\.1ka In Fig. 1 bezeichnet die Ziffer 1 den Halbleiter- \ .1ka In Fig. 1, the number 1 denotes the semiconductor

C = —-τ—-j— [pF]. körper aus η-leitendem Silizium mit einer bestimmten C = -τ- -j - [pF]. body made of η-conductive silicon with a certain

Leitfähigkeit, der aus einer epitaxialen Schicht bestehen kann, die auf einer nicht dargestellten Unter-Conductivity, which can consist of an epitaxial layer on a not shown sub-

Hierbei stellt d die Dicke des Dielektrikums in 55 lage von wesentlich höherer Leitfähigkeit erzeugt Zentimeter, k die Dielektrizitätskonstante und α die wurde und einen ohmschen Anschluß mit niedrigem Fläche der auf dem Oxyd liegenden Zuleitung in spezifischen Widerstand für das Halbleitermaterial Quadratzentimeter dar. Für Siliziumdioxyd ist Jc = 3,5. mit geringer Leitfähigkeit herstellt. Das dargestellte Daraus kann entnommen werden, daß das Hoch- Stück ist für ein Halbleiterbauelement, wie beispielsfrequenzverhalten von Halbleiterbauelementen, die 60 weise für einen Transistor, vorgesehen und stellt im solche Zuleitungen verwenden, ihre Anwendbarkeit allgemeinen einen kleinen Teil einer viel größeren stark einschränkt. Scheibe dar, auf welcher Hunderte solcher Anord-Here, d represents the thickness of the dielectric in 55 layer of much higher conductivity generated centimeters, k the dielectric constant and α which was and an ohmic connection with a low surface area of the lead lying on the oxide in specific resistance for the semiconductor material represents square centimeters. For silicon dioxide, Jc = 3.5. with low conductivity. From this it can be seen that the high piece is intended for a semiconductor component, such as, for example, frequency behavior of semiconductor components, the 60 wise for a transistor, and is used in such leads, their applicability generally a small part of a much larger severely restricts. Disk on which hundreds of such arrangements

Aus der französischen Patentschrift 1333 007 ist nungen gleichzeitig hergestellt werden, es bekannt, daß die zwischen den Zuleitungen und Der nicht diffundierte Bereich des aus n-leitendemFrom the French patent specification 1333 007, calculations can be made at the same time, it is known that the area between the leads and the non-diffused area of the n-type

dem Halbleiterkörper gebildete Kapazität in dem 65 Silizium bestehenden Halbleiterkörpers 1 bildet die Maße abnimmt, in dem die Dicke des dazwischen- Kollektorzone la, und in dem Planarprozeß zur liegenden Dielektrikums wächst. Die auf die Oxyd- Herstellung von Transistoren, auf welche sich diese schicht aufgedampften Emitter- und Basiszuleitungen Figur bezieht, wird Störstoffmaterial in den Halb-The capacitance formed in the semiconductor body in the semiconductor body 1 consisting of 65 silicon forms the extent to which the thickness of the intermediate collector zone la, and in the planar process, grows towards the lying dielectric. The figure on the oxide production of transistors, to which this layer of vapor-deposited emitter and base leads refers, is contaminated material in the semi-

leiterkörper durch Fenster eindiffundiert, die aus den Siliziumdioxydschichten auf der Oberfläche des Siliziums ausgeätzt wurden, um den pn-übergang 2 zwischen Kollektorzone la und Basiszone 2a sowie den pn-übergang 3 zwischen Basiszone la und Emitterzone 3 α herzustellen.Conductor body diffused through windows that were etched out of the silicon dioxide layers on the surface of the silicon in order to produce the pn junction 2 between collector zone la and base zone 2a and the pn junction 3 between base zone la and emitter zone 3 α.

Zunächst soll das Verfahren der Behandlung einer Scheibe aus Halbleitermaterial, wie beispielsweise η-leitendem Silizium, zur Erzeugung einer Reihe normaler Transistoren beschrieben werden. Die Siliziumscheibe mit der erforderlichen Leitfähigkeit oder eine epitaxiale Schicht, welche diese Leitfähigkeit besitzt, wird optisch plan geläppt.First, the method of treating a wafer of semiconductor material, such as η-conductive silicon, used to produce a number of normal transistors. The silicon wafer with the required conductivity or an epitaxial layer that has this conductivity is lapped optically flat.

Zu Beginn des Verfahrens wird eine sehr dicke Oxydschicht 10 unter Benutzung eines langsamen Wachstumsprozesses beispielsweise mit Wasserdampf aufgebracht. Unter »dick« sind in diesem Zusammenhang 2 bis 4 μ gemeint. Dann wird eine Grundmaske aufgebracht, die Öffnungen enthält, welche etwas, beispielsweise 50 bis 150 μ, größer sind als die normalen Diffusionsöffmmgen, Diese Grundmaske wird benutzt, um Fenster in die dicke Oxydschicht zu ätzen.At the beginning of the process a very thick layer of oxide 10 is made using a slow one Growth process applied, for example, with water vapor. Under "thick" are in this context 2 to 4 μ meant. Then a basic mask is applied which contains openings which something, for example 50 to 150 μ, are larger than the normal diffusion openings, this basic mask is used to etch windows into the thick oxide layer.

Bevor die Diffusion stattfindet, wird die Scheibe nochmals unter Benutzung des normalen, langsame- as ren Verfahrens oxydiert, um eine dünnere Oxydschicht aufzubringen.Before the diffusion takes place, the disk is once again using the normal, slow-as Ren process oxidized to apply a thinner oxide layer.

Diese Siliziumdioxydschicht wird von einer Dicke, wie bei 4 dargestellt, auf der gesamten freigeätzten Oberfläche erzeugt. Die Dicke dieser Schicht kann geringer als die »optimale« Dicke sein, da die aufeinanderfolgenden Verfahrensstufen eine Vergrößerung der Dicke mit sich bringen.This silicon dioxide layer is of a thickness as shown at 4, etched free all over Surface generated. The thickness of this layer can be less than the "optimal" thickness, since the successive Process steps bring about an increase in thickness.

Eine übliche Maske zur Herstellung der Diffusionsöffnung der Basiszone (aa) wird nun so auf die Halbleiterscheibe justiert, daß die Diffusionsöffnungen der Basiszone symmetrisch innerhalb der frisch oxydierten, etwas größeren Fläche der Oxydmaske 4 liegen und auf allen Seiten ein Abstand von 25 bis 50 μ zwischen der Kante der Basiszone la und der Kante der dicken Oxydschicht 10 frei gelassen wird. Das weitere Verfahren entspricht dem üblichen bekannten Prozeß, und es wird eine Halbleiterscheibe erhalten, in welcher der Hauptteil des Oxyds zwischen jedem einzelnen Halbleiterbauelement und seiner unmittelbaren Umgebung aus dickem Oxyd besteht, wie es bei 10 in F i g. 1 für ein einzelnes Halbleiterbauelement dargestellt ist.A conventional mask for producing the diffusion opening of the base zone (aa) is now adjusted to the semiconductor wafer in such a way that the diffusion openings of the base zone lie symmetrically within the freshly oxidized, somewhat larger area of the oxide mask 4 and a distance of 25 to 50 μ between them on all sides the edge of the base zone la and the edge of the thick oxide layer 10 is left free. The further procedure corresponds to the usual known process, and a semiconductor wafer is obtained in which the main part of the oxide between each individual semiconductor component and its immediate vicinity consists of thick oxide, as shown at 10 in FIG. 1 is shown for a single semiconductor component.

Mit Hilfe der üblichen Maske, die eine Anzahl genau verteilter Öffnungen enthält, und einem bekannten fotolithografischen Verfahren wird in die Oxydschicht eine Anzahl von Fenstern geätzt, die der Anzahl der in der Halbleiterscheibe unterzubringenden Anordnungen entspricht, und zwar jeweils zwischen den Linien aa, so daß das darunterliegende Silizium freigelegt wird. Jedes Fenster nimmt die ganze durch die beiden Grenzen aa bestimmte Fläche ein. Anschließend wird p-Leitung erzeugendes Störstoffmaterial, wie beispielsweise Bor, durch diese Fenster a α in das Silizium unter bestimmten Temperatur-, Zeit- und Konzentrationsbedingungen eindiffundiert und breitet sich im Halbleitermaterial aus, wodurch eine Anzahl von Basiszonen 2 a mit p-Leitfähigkeit aufgebaut werden, die von der Kollektorzone la des η-leitenden Halbleiterkörpers 1 6g durch die pn-Übergänge 2 getrennt sind.With the help of the usual mask, which contains a number of precisely distributed openings, and a known photolithographic process, a number of windows is etched into the oxide layer, which corresponds to the number of arrangements to be accommodated in the semiconductor wafer, in each case between the lines aa, so that the underlying silicon is exposed. Each window occupies the entire area determined by the two borders aa . Subsequently, impurity material generating p-conduction, such as boron, is diffused through this window a α into the silicon under certain temperature, time and concentration conditions and spreads in the semiconductor material, as a result of which a number of base zones 2 a with p-conductivity are built up which are separated from the collector zone la of the η-conductive semiconductor body 1 6g by the pn junctions 2.

Während des Diffusionsprozesses wird die Oberfläche nochmals oxydiert, wodurch die Fenster mit Oxyd ausgefüllt werden, und die bereits vorhandene Schicht, die sich bis zu den Kanten der dicken Oxydschicht 10 erstreckt, verdickt wird. Dann wird eine zweite Maske aufgebracht, die kleinere, den Linien bb entsprechende Öffnungen enthält, welche über die diffundierte Basiszone 2 a des jeweiligen Halbleiterbauelements justiert werden. Dann wird eine neue Serie von Fenstern in die Oxydschicht eingeätzt, die sämtlich zwischen den Linien b b liegen. Danach wird eine zweite Diffusion durch die Fenster bb unter Verwendung von beispielsweise Phosphor ausgeführt, um bei jedem einzelnen Halbleiterbauelement eine η-leitende Emitterzone 3 α von begrenzter Ausdehnung innerhalb der p-leitenden Basiszone 2 a herzustellen.During the diffusion process, the surface is oxidized again, as a result of which the windows are filled with oxide and the existing layer, which extends up to the edges of the thick oxide layer 10, is thickened. Then a second mask is applied which contains smaller openings corresponding to the lines bb , which are adjusted over the diffused base zone 2a of the respective semiconductor component. Then a new series of windows is etched into the oxide layer, all of which lie between lines bb. A second diffusion is then carried out through the window bb using, for example, phosphorus in order to produce an η-conducting emitter zone 3 α of limited extent within the p-conducting base zone 2 a for each individual semiconductor component.

Während dieses zweiten Diffusionsprozesses wird eine letzte Oxydschicht aufgebracht und eine letzte Maskierung und Ätzung ausgeführt, um die Kontaktfenster 6 herzustellen. Die resultierende Oxydschicht hat dann die bei 4, 5 und 7 dargestellte abgestufte Form und wird annähernd die optimale Dicke über den Enden der pn-Übergänge 2 und 3 haben. Aber es wird eine gewisse Differenz der Dicke an den Enden der unterschiedlichen pn-Übergänge bestehen. Die Differenzen sind jedoch nicht so groß, wie vermutet werden könnte. Denn das Oxyd wächst nicht gleichförmig über der bereits vorhandenen Oxydschicht und der planen Oberfläche des Halbleiters, sondern über der bereits vorhandenen Oxydschicht entstehen in der gleichen Zeit wesentlich dünnere Oxydschichten. So ist eine natürliche Tendenz zur Ausbildung einer gleichmäßigen Oxydschichtstärke auf der Halbleiterscheibe gegeben.During this second diffusion process, a final layer of oxide is applied and a final one Masking and etching carried out in order to produce the contact windows 6. The resulting oxide layer then has the stepped shape shown at 4, 5 and 7 and is approximately the optimum thickness about the ends of the pn junctions 2 and 3 have. But there will be some difference in thickness on the There are ends of the different pn junctions. However, the differences are not so great as might be suspected. Because the oxide does not grow uniformly over the existing one Oxide layer and the flat surface of the semiconductor, but over the already existing oxide layer At the same time, much thinner oxide layers are created. So is a natural tendency to form a uniform oxide layer thickness on the semiconductor wafer.

Es werden Zuleitungen 8, 8 a; 9, 9 a, beispielsweise aus Aluminium, vorzugsweise durch ein Aufdampfverfahren auf das an den Fenstern frei liegende Halbleitermaterial und auf die Oxydschicht aufgebracht, wie durch die schraffierten Flächen angedeutet ist. Diese Zuleitungen bilden im Fall einer einzelnen Anordnung den Basisanschluß 8 und den Emitteranschluß 9. Die Kollektorzone la bildet der Halbleiterkörper 1, und der Kollektoranschluß ist im allgemeinen eine Montageplatte, eine Wärmeableitung, ein Träger od. ä., worauf der Halbleiterkörper montiert ist, obgleich auch ein besonderer Anschluß auf der Oberfläche der Kollektorzone Ια angebracht sein kann, wenn es erforderlich ist.There are leads 8, 8 a; 9, 9 a, for example made of aluminum, preferably applied by a vapor deposition process to the semiconductor material exposed on the windows and to the oxide layer, as indicated by the hatched areas. In the case of a single arrangement, these leads form the base connection 8 and the emitter connection 9. The collector zone 1 a forms the semiconductor body 1, and the collector connection is generally a mounting plate, a heat sink, a carrier or the like, on which the semiconductor body is mounted, although a special connection can also be attached to the surface of the collector zone Ια, if necessary.

Die Zuleitungen liegen, wie bei 8 a und 9 a ersichtlich ist, über der Kollektorfläche und bilden eine gewisse Kapazität mit dieser Fläche, und es müssen Schritte unternommen werden, um diese Kapazität zu reduzieren, wenn die Anordnung im Hochfrequenzgebiet benutzt werden soll.The leads are, as can be seen at 8 a and 9 a, above the collector surface and form a some capacity with this area and steps must be taken to increase that capacity to be reduced if the arrangement is to be used in the high-frequency area.

Der größere Teil der aufgedampften Kontakte wird deshalb auf die dickere Oxydschicht 10 aufgebracht und besitzt eine reduzierte Kapazität pro Flächeneinheit. Bei einer »dicken« Schicht von 4 μ und einer angenommenen »optimalen« Schichtstärke über den pn-Übergängen von 0,7 μ erhält man eine sechsfache Verminderung der Kapazität.The greater part of the vapor-deposited contacts is therefore applied to the thicker oxide layer 10 and has a reduced capacity per unit area. With a "thick" layer of 4 μ and an assumed "optimal" layer thickness over the pn junctions of 0.7 μ is obtained six times reduction in capacity.

In Fig. 2 ist eine nach dem an Hand von Fig. 1 erläuterten Verfahren hergestellte Zuleitung mit einer zusätzlichen p-leitenden Zone 11a dargestellt, wie sie aus der eingangs erwähnten französischen Patentschrift 1 318 391 bekannt für die Verminderung der Zuleitungskapazität ist.In FIG. 2 there is one according to the one shown in FIG. 1 illustrated method produced lead with an additional p-conductive zone 11a, as shown from the aforementioned French patent 1 318 391 known for reducing the Feed line capacity is.

Die Herstellung der zusätzlichen Zonella entspricht nach dieser französischen Patentschrift imThe production of the additional Zonella corresponds according to this French patent specification im

wesentlichen dem Standardverfahren, mit der Ausnahme, daß die Ausgangs-Basismaske eine Spezialmaske mit einem zusätzlichen Satz von Ausschnitten zur Herstellung von Diffusionsfenstern außerhalb der Basisgebiete auf den zusätzlichen Flächen α'α' darstellt, durch die die zusätzlichen p-leitenden Zonen lla diffundiert werden und die später durch die überlappenden Zuleitungen bedeckt werden. Die zusätzlichen Flächen da haben von den Basisflächen aa einen Abstand von 25 bis 50 μ. Mit der Basiszone 2 α wird dann gleichzeitig die zusätzliche Zone lla diffundiert.essentially the standard method, with the exception that the initial basic mask is a special mask with an additional set of cutouts for the production of diffusion windows outside the base regions on the additional surfaces α'α 'through which the additional p-conductive zones 11a are diffused and which are later covered by the overlapping leads. The additional surfaces da have a distance of 25 to 50 μ from the base surfaces aa. The additional zone 11a is then diffused at the same time as the base zone 2 α.

Das an Hand von Fig. 1 beschriebene Verfahren kann auch mit dem bekannten Verfahren in der Weise kombiniert werden, daß die Diffusionsfenster für die zusätzlichen p-leitenden Zonen in einer besonderen Maske enthalten sind, und die zusätzlichen p-leitenden Zonen lla werden diffundiert, bevor das Oxydationsverfahren zur Erzeugung einer dicken Oxydschicht 10 nach Fig. 1 vorgenommen wurde. Jedoch würde das eine weitere Voroxydierung des Halbleiterkörpers 1 notwendig machen.The method described with reference to FIG. 1 can also be combined with the known method in such a way that the diffusion window for the additional p-type regions are contained in a special mask, and the additional P-type zones 11a are diffused before the oxidation process to produce a thick one Oxide layer 10 according to FIG. 1 was made. However, this would further pre-oxidize the Make semiconductor body 1 necessary.

Die Behandlung der Halbleiterscheibe wird in der üblichen Weise fortgesetzt. Nach der letzten Diffusion und dem Anbringen von Zuleitungen befindet as sich ein pn-übergang 11 unterhalb der überlappenden Zuleitungen für die Basiszone la, bedeckt mit einer Oxydschicht. Es kann ein einfacher Übergang unterhalb der Zuleitung 9 α oder seiner nicht dargestellten Ausdehnung für die Emitterzone 3 α vorhanden sein. Dadurch werden in dem fertigen Halbleiterbauelement die Zuleitungsflächen über der Oxydschicht von dem Kollektormaterial erstens durch die Oxydschicht und zweitens durch die zusätzliche p-leitende Zonella von einigen Mikron Tiefe getrennt. Eine zwischen der Basis- oder Emitterzuleitung und dem Kollektor angelegte Spannung wird deshalb teilweise über die Oxydschicht und teilweise über den zusätzlichen Übergang abfallen. The treatment of the semiconductor wafer is continued in the usual manner. After the last diffusion and the attachment of feed lines, there is a pn junction 11 below the overlapping feed lines for the base zone 1 a , covered with an oxide layer. There can be a simple transition below the feed line 9 α or its extension, not shown, for the emitter zone 3 α. As a result, in the finished semiconductor component, the lead areas above the oxide layer are separated from the collector material, firstly by the oxide layer and secondly by the additional p-conducting Zonella, several microns deep. A voltage applied between the base or emitter lead and the collector will therefore drop partly across the oxide layer and partly across the additional junction.

Die Kapazität wird bei einer Oxydschichtstärke von etwa 0,7 μ und einer Breite des pn-Überganges von 2 μ etwa um den Faktor 2 vermindert.The capacity is at an oxide layer thickness of about 0.7 μ and a width of the pn junction reduced by a factor of 2 from 2 μ.

Obwohl das Verfahren zur Herstellung der Zuleitungen zu diffundierten Halbleiterzonen an n-leitendem Silizium beschrieben wurde, ist es ebenso auf p-leitendes oder eigenleitendes Silizium anwendbar. Bei Germanium oder Verbindungshalbleitern, wie beispielsweise Galliumarsenid, wurde der Planarprozeß bis heute nicht im großen Umfang angewendet, da die Oxyde dieser Stoffe im allgemeinen ungeeignet sind und eine Schicht aus Siliziumoxyd als bevorzugter Isolierstoff gesondert auf diesen Stoff erzeugt werden muß. Nichtsdestoweniger können hier die gleichen Kapazitätsprobleme auftauchen und mit Hilfe des oben beschriebenen Verfahrens verbessert werden.Although the method for producing the leads to diffused semiconductor zones on n-conducting Silicon has been described, it is also applicable to p-type or intrinsic silicon. For germanium or compound semiconductors such as gallium arsenide, the planar process has been used up to now not used on a large scale, since the oxides of these substances in general are unsuitable and a layer of silicon oxide as the preferred insulating material separately on this material must be generated. Nonetheless, the same capacity problems can arise here and can be improved using the method described above.

Claims

Patent claims:

1. A method for producing a lead applied to an oxide layer on a semiconductor body of a planar semiconductor component to a diffused semiconductor zone, in which the lead is applied after the diffusion of the semiconductor zones to the oxide mask used for diffusion, characterized in that on the flat surface of the Semiconductor body (1) a 0.5 to 1 μ thick oxide mask (7; 5; 4) thick oxide mask (7; 5; 4) used during diffusion is applied that an opening is made in this thick oxide layer (10) in which the Oxide mask (7; 5; 4) for diffusion with a diffusion opening which is slightly smaller than the opening in the thick oxide layer is produced and that after diffusion the feed line (8 a, 9 a) to the diffused semiconductor zone on both the Oxide mask (7; 5; 4) as well as on the thick oxide layer (10) is applied.

2. The method according to claim 1, characterized in that before attaching the lead (8 α, 9 α) to the diffused semiconductor zone another semiconductor zone to be contacted within the area delimitation of the first Zone is diffused.

3. The method according to claim 1 or 2, characterized in that the thick oxide layer (10) is applied in a thickness of 2 to 4 μ.

4. The method according to any one of claims 1 to 3, characterized in that the thickness Oxide layer (10) is applied with a thickness that is ten times greater than the thickness the oxide mask (7; 5; 4).

5. The method according to any one of claims 1 to 4, characterized in that the opening in the thick oxide layer (10) 50 to 100 μ larger than the diffusion opening of the oxide mask is.

6. The method according to any one of claims 1 to 5, characterized in that before attaching the lead in the semiconductor body (1) an additional zone (lla) of the opposite conductivity type as that of the semiconductor body (1) in the area that will later be under the lead ( 8 b) is generated.

7. The method according to claim, characterized in that the additional zone (Ha) is produced using an oxide mask which, in addition to an opening for diffusion of the zone (la) to be contacted with the supply line (8 a, 9 a), has an opening for diffusion the additional zone (Ha) contains.

8. The method according to any one of claims 1 to 7, characterized in that a plurality of planar transistors with leads to the emitter and base zones on a common Semiconductor plate is manufactured.

9. The method according to any one of claims 1 to 8, characterized in that as a thickness Oxide layer (10) and as an oxide mask (7; 5; 4) silicon oxide is used.

1 sheet of drawings