DE1514284A1 - Structure consisting of semiconductor switching elements - Google Patents
Structure consisting of semiconductor switching elementsInfo
- Publication number
- DE1514284A1 DE1514284A1 DE19651514284 DE1514284A DE1514284A1 DE 1514284 A1 DE1514284 A1 DE 1514284A1 DE 19651514284 DE19651514284 DE 19651514284 DE 1514284 A DE1514284 A DE 1514284A DE 1514284 A1 DE1514284 A1 DE 1514284A1
- Authority
- DE
- Germany
- Prior art keywords
- layers
- layer
- type
- semiconductor
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
Description
J Dr. Bx j? J Dr. Bx j?
DipL-Ιπ" R!1":·! Γ·. VHAI.THER ™DipL-Ιπ "R! 1 ": ·! Γ ·. VHAI.THER ™
iHSmmlmSSLiHSmmlmSSL
aJo/QfnaJo / Qfn
PHN- 1041 .,, .■ 15. Nov. 1965PHN-1041 . ,,. ■ Nov. 15, 1965
"Au· Halblei ter-Schaltelementen beaUhendee Otbild*""On · semiconductor switching elements watch out Otbild *"
Die Erfindung betrifft ein Oebild· too Schaltelementen mit eine« Halbleiterkörper, in dem durch diffundierte Zonen mindeateneswei Salbleiter-Schalteleaente untergebracht aind.The invention relates to an image too Switching elements with a semiconductor body in which at least two semiconductor switching elements are housed through diffused zones aind.
Bei bekannten Konstruktionen rorervlhnter Art BinA die Schaltelemente gewöhnlich in einer Oberfllohanaohioht dea Halbleiterkörper» untergebracht. DieM OberflEcheneoÜiamt kanu durch epitaxialea Anvachaen auf d»a angrensenden Toil dea HaIbleiterkorpera angebracht aein. Si· Oberfllohenachicht kann eine andere Leitung und/oder einen anderen Leitflhifkeitatjrp al β daa angreneende Teil dea HalbleiterkJJrpera haben· Oa bei dieaen bekannten Konstruktionen die Schaltelemente in einer einsigeη Ober*In known constructions of the same type, BinA the switching elements usually in a Oberfllohanaohioht dea Semiconductor body »housed. The surface of the canoe attached by epitaxial anvachaen on the adjoining toilet of the semiconducting body. Si · surface flea report can be a other line and / or another Leitflhifkeitatjrp al β daa Adjacent parts of the semiconductor body have Oa in the known constructions, the switching elements in a single upper *
909833/0445909833/0445
BADBATH
- 2 - PHH.1041- 2 - PHH.1041
flloheneohioht untergebracht werden, sind die Möglichkeiten dieser Gebilde beschrankt. Ee ist z.B. schwierig, ein solches Gebilde mit s.B. einem n-p-n und eines p-n-p Transistor oder mit einer n-p und einer p-n Diode tu versehen.flloheneohioht are the possibilities of this Constructed restricted. E.g. it is difficult to use such a structure s.B. an n-p-n and a p-n-p transistor or with an n-p and a p-n diode tu is provided.
Sind in einer Schaltungsanordnung z.B. n-p-n und p-n-p Transistoren erwünscht, so werden oft zwei Gebilde benutzt, Ton denen «in·· den n-p-n oder das andere den p-n-p Transistor enthalt. Di·· ist Jedoch uaettndlich.If, for example, n-p-n and p-n-p transistors desired, two structures are often used, Sound those «in ·· the n-p-n or the other the p-n-p transistor contains. Di ·· is however different.
•t Die Erfindung bezweckt unter andere* eine Struktur• The invention aims among other things * a structure
eines Gebildes ron Halbleitervorrichtungen mit eines Halbleiterkörper zu schaffen, in den durch Anbringung diffundierter Zonen mindestens zwei Schaltelemente vorgesehen sind, wobei die erwähnte Beschränkung nicht auftritt.of a structure of semiconductor devices with a semiconductor body in which diffused zones are attached at least two switching elements are provided, the aforementioned restriction not occurring.
Gemäss der Erfindung ist eine Vorrichtung eingangs erwähnter Art dadurch gekennzeichnet, dass der Halbleiterkörper •ine Anzahl aufeinanderfolgander Schichten abwechselnden Leitfähigkeit· typ· besitzt, wobei durch-örtliche Entfernung mindestens einer dieser Schichten mindestens zwei aufeinanderfolgende Schichten " abwechselnden Leitfähigkeit·typβ je einen freien Teil besitzen,According to the invention, a device is introduced of the type mentioned, characterized in that the semiconductor body • has a number of successive layers of alternating conductivity · typ ·, whereby by-local distance at least one of these layers has at least two successive layers "alternating conductivity typβ each have a free part,
in welohen freien Teilen diffundierte Zonen vorgesehen «ind, so da·· sie je ein Schaltelement der gleichen Art z.B. je einen Translator oder eine Diode enthalten und entsprechende Zonen dieser Schaltelement· entgegengeeetzten Leitfähigkeit·type »ind.in which free parts diffused zones are provided «, see above because they each contain a switching element of the same type, e.g. a translator or a diode each, and corresponding zones of these Switching element · opposite conductivity · type »ind.
Vorzugsweise sind die beiden Schichten sit eines freien Teil epitaxial angewachsene Schichten. Dabei bildet ein Teil de· Halbleiterkörper· einen Tragerkörper für die epitaxial angewachsenen Schichten.The two layers are preferably epitaxially grown layers on a free part. In doing so, a Part of the · semiconductor body · a support body for the epitaxial accumulated layers.
9 0 9 8 3 3/04459 0 9 8 3 3/0445
k ■■-■ 3 --..-. PHlM(Htk ■■ - ■ 3 --..-. PHlM (Ht
■' Zum Erzielen einer guten Isolierung swisohen den verschiedenen Schaltelementen ist es empfehlenswert» den freien Teil einer Schicht in ata ein Schaltelement untergebracht ist, durch eine Nut von dem weiteren Teil dieser Schicht su trennen«■ 'To obtain good insulation, switch the various switching elements, it is recommended »the free Part of a layer in ata a switching element is housed, separate from the rest of this layer with a groove «
Ee «ei bemerkt, dass Gebilde aus Halbleiter-Schalt-θlementen bekannt sind, bei denen die Schaltelementen nur Zonen aus einer epitaxial angewachsenen Schicht enthalten· Diese Art von Gebilden eind jedoch von den Gebilden nach der Erfindung gene verschieden, in denen die Schaltelemente durch Anbringung diffun- M Ee «ei notes that structures made of semiconductor switching elements are known in which the switching elements contain only zones of an epitaxially grown layer diffund M
dierter Zonen erhalten werden.dated zones can be obtained.
Die Erfindung wird nachstehend an Hand einiger AusfUhrungebeispiele näher erläutert, die in der Zeichnung dargeeteilt sind·The invention is explained in more detail below with reference to some exemplary embodiments, which are shown in the drawing are·
Fig. 1 teigt Bohematisch im Schnitt ein Beispiel einet Halbleiterkörper*, mittels dessen ein Gebilde nach der Erfindung hergestellt werden kann*Fig. 1 shows an example in section Semiconductor body *, by means of which a structure according to the invention can be produced *
Pig. 2 eeigt sohematiseh im Querschnitt einen HaIbleiterkßrper nach Fig· 1 nach dem Entfernen von Teilen von ewei Schichten des fialbleiterkBrpert.Pig. 2 shows, in cross section, a semiconductor body according to FIG. 1, after parts have been removed from one another Layers of the fialbleiterkBrpert.
Die Fig. 3, 4 und 5 seigen achematisch in Querschnitt AusfQhrungsforaen von Gebilden nach der Erfindung·3, 4 and 5 seigen achematically in cross section Execution fora of structures according to the invention
Die Fig. 5a und 5b »eigen Schaltbilder entsprechend Teilen des Ausfahrungebeispiels nach Fig.■ 5·FIGS. 5a and 5b correspond to their own circuit diagrams Share the working example according to Fig. ■ 5 ·
Fig. 6 seigt perspektivisch und schematieöh einen Teil eines Ausfahrungebeispiels eines Gebildes nach^ der Erfindung·Fig. 6 shows, in perspective and schematic view, a part of an exemplary embodiment of a structure according to the invention.
Fig. 1 seigt im Schnitt eine Halbleiterplatt· s.S. aus Silizium, die einen p-Typ Tragkörper enthalt, auf dem dreiFig. 1 shows in section a semiconductor plate · see p. made of silicon, which contains a p-type support body on which three
909833/0445909833/0445
- 4 - PHK. 1041- 4 - PHK. 1041
Schichten 2, 3 und 4 abwechselnden Leitfähigkeitetype angebracht sind. Sie Schichten 2, 3 und 4 sind vorzugsweise durch epitaxialen Anwache vorgesehen.Layers 2, 3 and 4 alternating conductivity type attached are. They layers 2, 3 and 4 are preferably epitaxial by means of Wake up provided.
Diese Schichten sind durch p-n Uebergänge 5t 6 und voneinander getrennt.These layers are characterized by p-n transitions 5t 6 and separated from each other.
Fig. 2 zeig,t die gleiche Platte, bei der durch selektive» Aeteeη ein Teil 3a der Schicht 3 und ein Teil 4a der Schicht 4 entfernt sind. Sie Schichten 2, 3 und 4 haben somit je £ einen freien Teil, wodurch durch Anbringung diffundierter Zonen inFig. 2 shows t the same plate in which by selective »Aeteeη a part 3a of the layer 3 and a part 4a of the Layer 4 are removed. You have layers 2, 3 and 4 each £ a free part, whereby diffused zones in
einfacher Weise n-p-n und p-n-p Transistoren und/oder n-p und p-n Sioden angebracht werden können»simply n-p-n and p-n-p transistors and / or n-p and p-n Siodes can be attached »
Tragkörper auegehen, auf dem Schichten abwechselnden Leitfähigkeitstyps angebracht werden. Es ist ferner möglich, statt zwei aufeinanderfolgenden Schichten verschiedenen Leitfähigkeitetype zwei aufeinanderfolgende Schichten des gleichen Leitfähigkeitstyps aber mit verschiedenem spezifischem Widerstand anzuwenden.The support body on which layers of alternating conductivity types are applied. It is also possible, instead of two successive layers of different conductivity types, to have two to apply successive layers of the same conductivity type but with different resistivities.
Sie Anwendung einer Scheibe mit mindestens zwei Schichten auf einem Trägerkörper hat viele Vorteile. Eine solche Scheibe ermöglicht in einfacher Weise, Transistoren verschiedenen Typs in einem einzigen Halbleiterkörper unterzubringen, so dass Gebilde mit einem einzigen Halbleiterkörper erhalten werden können die bisher zwei Halbleiterkörper erforderten. Sie Montage wird dadurch leichter und der Gestehungepreis verringert, während die Betriebssicherheit durch den Wegfall von Verbindungen zwischen zwei Halbleiterkörpern zunimmt.There are many advantages to using a disk with at least two layers on a carrier body. Such Disk allows transistors of different types to be accommodated in a single semiconductor body in a simple manner, so that Structures with a single semiconductor body can be obtained which previously required two semiconductor bodies. You will assemble thereby lighter and the cost price reduced, while the Operational safety through the elimination of connections between two semiconductor bodies increases.
Es lassen sich ausserdem passive Elemente in eehr, einfacher Weise verschiedenstartig anbringen. Ein Widerstand kannIn addition, passive elements can be easy to attach in different ways. A resistance can
909 8 33/0445909 8 33/0445
- 5 - PHH.1041- 5 - PHH.1041
z.B. in der oberen Schioht 4 gebildet werden, Wobei dessen geometrische Gestalt mit grosser Genauigkeit durch Aetzbehandlungen bestimmt werden kann.e.g. be formed in the upper layer 4, whereby its geometric Shape determined with great accuracy by etching treatments can be.
Fig. 3 steigt ein Gebilde mit zwei Transistoren T. und T2des p-n-p bzw. n-p-n Typs. Nach partieller Entfernung der oberen Schicht 3 sind die Transistoren T1 und T2 in den freien Teilen der Schichten 2 bzw. 3 düroh die Diffusion von Donatoren und Akzeptoren angebracht« Der Emitter E. und die Basis B1 des p-n-p Transistors (T1) werden dadurch erhalten, dass zunächst die Basis B1 durch örtliche Diffusion von Donatoren in die Schicht 3 und dann der Emitter E. durch 8rtilohe Diffusion von Akzeptoren in die Basis B. angebracht werden* Der Kollektor C. wird duroh den verbleibenden Teil der Schicht 3 gebildet. Der n-p-n Transistor T2 Bit den Kollektor Cp, der Basis B2 und dem Emitter E2 ist in Ihnlicher Heise hergestellt. Die beiden Transistoren T. und T 'sind durch die Hut Sg und die Uebergänge $t und 5g,. getrennt, die im Betrieb in der Sperrrichtung vorgespannt werden.Fig. 3 rises a structure with two transistors T. and T 2 of the pnp and npn type, respectively. After the upper layer 3 has been partially removed, the transistors T 1 and T 2 are placed in the free parts of the layers 2 and 3, respectively, threatening the diffusion of donors and acceptors. The emitter E. and the base B 1 of the pnp transistor (T 1 ) are obtained by first applying the base B 1 through local diffusion of donors into the layer 3 and then the emitter E. through the diffusion of acceptors into the base B. * The collector C. becomes duroh the remaining part of the layer 3 educated. The npn transistor T 2 bit the collector Cp, the base B 2 and the emitter E 2 is made in the same manner. The two transistors T. and T 'are through the hat Sg and the transitions $ t and 5g ,. separated, which are biased in the reverse direction during operation.
Die Herstellung eines aolohen Gebildes erfordert bestimmte Vorkehrungen. Eine oder mehrere epitazlale Schichten, gemeinsam oder nicht gemeinsam nlt einer oder mehreren diffundierten Zonen können parasitäre Transistoren bilden. Die gute Wirkung des Transistors T2 (Fig. 5) erfordert z.B. einen Ausgleich der Wirkung des parasitären p-n-p Transistors, der durch den Emitter B2, die Basis C2 und den Kollektor 1, gebildet wird. Da der Verstärkungsfaktor und die Abachnittfrequenz la allgemeinen bei abnehmender Dicke der Basiszone sunebaen, hat die Basisione des parasitären Transistors, also der Kollektor C2, ein· grosse Dicke» was bedeutet, dass die Schicht 2 dick ist. Aus dieses Grunde werden die TransistorenThe manufacture of a separate structure requires certain precautions. One or more epitaxial layers, common or not common and one or more diffused zones, can form parasitic transistors. The good effect of the transistor T 2 (FIG. 5) requires, for example, a compensation for the effect of the parasitic pnp transistor, which is formed by the emitter B 2 , the base C 2 and the collector 1. Since the amplification factor and the section frequency Ia generally decrease with decreasing thickness of the base zone, the base zone of the parasitic transistor, that is to say the collector C 2 , has a large thickness, which means that the layer 2 is thick. It is for this reason that the transistors become
90 9833/04 4590 9833/04 45
- 6 - PHI. 1041- 6 - PHI. 1041
der Gebilde vorzugsweise aus dioken Schiohteη gebildet·the structure is preferably formed from dioken schiohteη
Die Fig. 4 und 5 »eigen Gebilde mit Dioden. Die beiden Dioden D. und D2 der S1Ig. 4 de· n-p bzw. p-n Type sind durch eine Hut S- und die UebergSnge 5h und 5i, die im Betrieb in der Sperrrichtung vorgespannt werden, voneinander getrennt, ^e Diode D. wird durch die η-Typ Zone Z . gebildet, die durch Diffusion in der P-Typ Schicht 3 angebracht ist und durch die ρ-Typ Zone Z ., die aus dea benachbarten Teil der Schicht 3 besteht. Die Diode D„ besteht aus der durch Diffusion erhaltenen p-Typ Zone Z 2 und der η-Typ Zone Z 2, die aus den benachbarten Teil der Schioht 2 besteht· Die beiden Diodenpaare gleicher Art nach Fig. 5 Bind in gleioher Heise wie die nach Fig. 4 erhalten. Die erste Gruppe besteht aus swei n-p Dioden D^ und D,. Die beiden η-Typ Zonen Z, und Z . sind durch Diffusion in der p-Typ Schicht 3 angebracht, die an sich die p-Typ Zonen Z . und Z . bildet» Die zweite Gruppe besteht aus den beiden p-n Dioden D1. und Dg, die durch eine p-Typ Zone (Z- und Z ,) gebildet werden, welche durch Diffusion in der η-Typ Sohioht 2 angebracht sind, welche an sich die beiden η-Typ Zonen Z _ und Z g bildet« Die beiden Gruppen von Dioden sind durch die Hut Sg und die Uebergange 31c und 5i voneinander getrennt, die in Betrieb in der Sperrichtung vorgespannt werden.FIGS. 4 and 5 »own structures with diodes. The two diodes D. and D 2 of the S 1 Ig. 4 of the np or pn type are separated from one another by a hat S and the transitions 5h and 5i, which are biased in the reverse direction during operation. formed by diffusion in the P-type layer 3 and by the ρ-type zone Z., which consists of the adjacent part of the layer 3. The diode D "consists of the p-type zone Z 2 obtained by diffusion and the η-type zone Z 2 , which consists of the adjacent part of the layer 2. The two pairs of diodes of the same type according to FIG obtained according to Fig. 4. The first group consists of two diodes D ^ and D ,. The two η-type zones Z, and Z. are applied by diffusion in the p-type layer 3, which per se are the p-type zones Z. and Z. forms »The second group consists of the two pn diodes D 1 . and Dg, which are formed by a p-type zone (Z- and Z-), which are attached by diffusion in the η-type surface 2, which in itself forms the two η-type zones Z_ and Zg two groups of diodes are separated by the hat i Sg and the transitions 31c and 5 from each other, which are biased in operation in the reverse direction.
Ss ist bekannt, dass solche Diodenpaare in einer grossen insahl von Halbleiter-SchaltungeanOrdnungen von Bedeutung sind· Ss werden z.B. oft Halbleiterdioden als regelbare Kapazitäten benut»t und es ist dann hEufig bedenklich, dass die als KapasitSt verwendete Diode in der Durchlassrichtung einen geringen Widerstand hat. Dieser Fachten tritt nicht ein bei der Verwendung von swei Dioden, die ■dt entgegengesetzten Durchlassrichtungen in Reihe geschaltet sind.Ss is known that such pairs of diodes in a large in terms of semiconductor circuit arrangements, · Ss For example, semiconductor diodes are often used as controllable capacitances and it is then often questionable that the used as KapasitSt Diode has a low resistance in the forward direction. This Multiplying does not occur when using two diodes which are connected in series in opposite directions.
9 09833/04459 09833/0445
■ ■.: - -.- - : :-. ■ ■ ■■ ■ ■■ ■ ■ ■ :■-. ■ ■ J m ■ ■ .: - -.- -:: -. ■ ■ ■■ ■ ■■ ■ ■ ■: ■ -. ■ ■ J m
. - 7 - PHN.1041·. - 7 - PHN.1041
Die Pig. 5a und 5b zeigen die Ersatzschaltbilder jeder dieser Dioden. Die Dioden D'. und D1, der Fig· 5* entsprechen den Dioden D. bzw. D, und die Dioden D'und BVder Pig. $b entsprechenThe Pig. 5a and 5b show the equivalent circuit diagrams of each of these diodes. The diodes D '. and D 1 , of FIG. 5 * correspond to the diodes D. and D, respectively, and the diodes D 'and BV of the Pig. $ b match
den Dioden D_ und D,.
5 · -o the diodes D_ and D ,.
5 -o
Ee eei bemerkt, dass man eine der Schichten desEe eei noticed that one of the layers of the
Gebildes z.B. die obere zur Herstellung eines Teiles der Verbindungen benutzen kann. Diese Schicht muss zu diesem Zweck gut leitend sein. Die erwünschten Verbindungsbahnen werden auf der Oberfläche dieser Schicht angedeutet und z.B. durch Aetzen werden die weiteren Schicht- M Structure, for example, the upper can be used to produce part of the connections. This layer must be highly conductive for this purpose. The desired connection paths are indicated on the surface of this layer and the further layer M
teile entfernt.parts removed.
Die Schaltungselemente brauoheη nicht notwendigerweise in einer Reihen nebeneinander zu liegen) vie dies in den Fig. 1 bis 5 dargestellt ist. Sie können in dem Halbleiterkörper verteilt angeordnet werden, was in Fig. 6 dargestellt ist. In Fig. 6 bezeichnen die gleichen Bezugsziffern die gleichen Dioden wie Fig. 7*The circuit elements do not necessarily need to be in a row next to each other) as in the Fig. 1 to 5 is shown. You can in the semiconductor body be arranged distributed, which is shown in FIG. In Fig. 6 the same reference numerals denote the same diodes as in Fig. 7 *
Die Herstellung der Gebilde nach den Fig. 5 und 6 wird nachstehend näher erläutert.The production of the structures according to FIGS. 5 and 6 is explained in more detail below.
Das Ausgangsmaterial ist eine p-n-p Scheibe, die durch epitaxialen Anwachs einer η-Typ Schicht (2) und einer p-Typ Schicht (3) auf einem p-Typ TrSgerkörper (1) erhalten ist. Zum Vermeiden von parasitären Transistoren sind die Schichten 2 und 3 verhältnism&seig dick. An dem Tragkörper 1 mit einem spezifischen Widerstand von 30 Ohm.cm wird eine η-Typ Schicht 2 mit einem spezifischen Widerstand von 3 Ohm.cm und einer Dicke von 40 μ und dann eine p-Typ Schicht 3 mit einem spezifischen Widerstand von 0,5 Ohm.om und einer Dicke von 30 μ in üblioher Weise angewachsen.The starting material is a p-n-p disk, the by epitaxial growth of an η-type layer (2) and a p-type Layer (3) is obtained on a p-type support body (1). Layers 2 and 3 are to avoid parasitic transistors relatively thick. On the support body 1 with a specific Resistance of 30 Ohm.cm becomes an η-type layer 2 with a specific Resistance of 3 Ohm.cm and a thickness of 40 μ and then a p-type layer 3 with a resistivity of 0.5 ohm.om. and a thickness of 30 μ grown in the usual way.
Die das Leitfahigkeitstyp bestimmenden Verunreinigungen der Schichten 2 und 3 sind vorzugsweise Verunreinigungen mit niedrigerThe impurities that determine the conductivity type of layers 2 and 3 are preferably lower impurities
909833/CU45909833 / CU45
- 3. -· . PHH.1041- 3. - ·. PHH.1041
Diffusionsgeschwindigkeit. iUr eine Siliziumscheibe wird ale η-Typ Verunreinigung vorzugsweise Wismut, Arsen, Antimon und nicht Phosphor oder Bor und als p-<-Typ Verunreinigung jb.B. Indium und nicht Aluminium benutzt. Auf diese Weise wird die Diffusion der das Leitfähigkeitetyp bedingenden Verunreinigungen während der Anbringung der Diffusion«- zonen der Dioden beschränkt.Diffusion rate. For a silicon wafer, all η-type is used Impurity preferably bismuth, arsenic, antimony and not phosphorus or boron and as p - <- type impurity jb.B. Indium and not aluminum used. In this way the diffusion becomes the the conductivity type conditional impurities during the application of the diffusion «- zones of the diodes.
Darauf wird in üblicher Weise durch photographische Aetzverfahren der Teil 3a der Schicht 3 entfernt.Part 3a of layer 3 is then removed in the usual way by photographic etching processes.
Damit die Oberfläche der Schicht 2 vollkoeaen rein ist, soll auch eine dünne Schicht des frei werdenden Teiles der Schicht 2 entfernt werden. Dies ist in den Figuren nicht angedeutet.So that the surface of layer 2 is completely pure, should also be a thin layer of the exposed part of layer 2 removed. This is not indicated in the figures.
Durch Aetzen werden dann die Nuten Sg angebracht, worauf in üblicher Weise die diffundierten Zonen angebracht werden und dann lassen sich Anschlueskontakte anbringen.The grooves Sg are then made by etching, whereupon the diffused zones are applied in the usual way and then connection contacts can be attached.
Selbstverständlich sind dem Fachmann innerhalb dee Rahmens der Erfindung viele Abarten möglich.Of course, those skilled in the art are within dee Many variations are possible within the scope of the invention.
909833/044909833/044
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR995606A FR1448776A (en) | 1964-11-19 | 1964-11-19 | Improvements to semiconductor arrangements comprising several defined-function elements integral with a single support |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1514284A1 true DE1514284A1 (en) | 1969-08-14 |
Family
ID=8842917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19651514284 Pending DE1514284A1 (en) | 1964-11-19 | 1965-11-17 | Structure consisting of semiconductor switching elements |
Country Status (5)
| Country | Link |
|---|---|
| CH (1) | CH440461A (en) |
| DE (1) | DE1514284A1 (en) |
| FR (1) | FR1448776A (en) |
| GB (1) | GB1121495A (en) |
| NL (1) | NL6514836A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2216678B1 (en) * | 1973-02-02 | 1977-08-19 | Radiotechnique Compelec | |
| DE10328008B4 (en) | 2003-06-21 | 2008-04-03 | Infineon Technologies Ag | Integrated circuit arrangement with pnp and npn bipolar transistors and manufacturing method |
-
1964
- 1964-11-19 FR FR995606A patent/FR1448776A/en not_active Expired
-
1965
- 1965-11-15 CH CH1569965A patent/CH440461A/en unknown
- 1965-11-16 GB GB4862265A patent/GB1121495A/en not_active Expired
- 1965-11-16 NL NL6514836A patent/NL6514836A/xx unknown
- 1965-11-17 DE DE19651514284 patent/DE1514284A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CH440461A (en) | 1967-07-31 |
| GB1121495A (en) | 1968-07-31 |
| NL6514836A (en) | 1966-05-20 |
| FR1448776A (en) | 1966-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE2212168A1 (en) | MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR STRUCTURE | |
| DE2217456B2 (en) | Transistor circuit with anti-saturation circuit | |
| DE2262297A1 (en) | MONOLITHICALLY INTEGRATED, DIGITAL BASIC CIRCUIT | |
| DE1952614A1 (en) | Method of manufacturing a semiconductor device | |
| DE1924726A1 (en) | Field effect device with controllable pn transition | |
| DE2427307A1 (en) | INTEGRATED CIRCUIT ARRANGEMENT | |
| DE2054863C3 (en) | Voltage amplifier | |
| DE2116106A1 (en) | Inverse transistor | |
| DE2615553C3 (en) | Threshold switching with hysteresis | |
| DE1514867C3 (en) | Integrated semiconductor diode | |
| DE2214993C3 (en) | Transistor circuit with anti-saturation circuit | |
| DE2940975T1 (en) | ||
| DE1955272A1 (en) | Voltage regulator and method of voltage regulation | |
| DE1514284A1 (en) | Structure consisting of semiconductor switching elements | |
| DE2247911C2 (en) | Monolithic integrated circuit arrangement | |
| DE1813130A1 (en) | A method of manufacturing a semiconductor device having a Zener diode and a semiconductor device manufactured by this method | |
| DE3404875A1 (en) | Semiconductor configuration | |
| DE2444589A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2263075A1 (en) | MONOLITHIC INTEGRATED SEMI-CONDUCTOR ARRANGEMENT | |
| DE1090330B (en) | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones | |
| DE2133980C3 (en) | Method for manufacturing an integrated semiconductor circuit | |
| DE2348262A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT | |
| DE2004090B2 (en) | Monolithically integrated transistor with reduced inverse gain factor | |
| DE1931201C3 (en) | Method of manufacturing a zener diode |