DE1499727A1 - Wortauswahlschaltung fuer Speicheranordnungen - Google Patents

Description

IBM DEUTSCHLAND INTERNATIONMJB BÜRO-MASCHINEN OESStLSCHAFT Anmelde rim Amtliches Aktenzeichen: Aktenzeichen der Anmelder im

IBM Deutschland« Internationale BUro-Maeohinen Gesellschaft obH.

Neuanmeldung

Docket 7936 OE 69/65

WORTAUSWAHLSCHALTUNG FÜR SPEICHERANORDNUNGEN

Die Erfindung betrifft- eine Schaltung zur Steuerung von Speicheranordnungen elektronischer Datenverarbeitungssysteme insbesondere eine Schaltung zur vereinfachten Auswahl von Datenworten aus einem sich selbst adressierenden Speicher.

In Datenverarbeitungsanlagen werden Speicher verwendet, die sowohl im technischen Aufbau als auch in ihrer organisatorischen Struktur verschieden sind. So sind z. B. Speicher bekannt geworden, die in einem .Speicherwort die Adresse bzw. ein Adressenteil des nächstfolgenden Wortes, das aus dem Speicher laut Programm entnommen werden muß, enthalten. Diese Speicher eignen sich besonders als Programmspeicher, da darin eine Folge von Befehlen, die das Programm dar-■ stellen, gespeichert werden kann und ohne großen Zeitaufwand und technischen Aufwand nacheinander wieder gelesen werden kann. Ein solcher Speicher,insbesondere eine Adressensuchvorrichtung für einen

209816/1065

Docket?936

H99727

solchen Speicher Ist im DBP 1 106 990 beschrieben. In modernen Computern Jedoch sind die Programme aus Mikrobefehlen zusammengesetzt, deren Aufeinanderfolge durch Makrobefehle oder Übergeordnete Befehle bestimmt wird. Jeder Mikrobefehl eines derartigen bekannten Steuerwerkes besteht im allgemeinen aus zwei Teilen, von denen der erste Teil eine verschlüsselte Steuerangabe enthält, die die jeweils auszuführende Operation angibt sowie die Adresse der Daten enthält, auf die sich diese Operation bezieht. Der zweite Teil oder auch Folgeadressierungsteil enthält die Adresse des jeweils nächsten Mikrobefehls, der beim Programmablauf an der Reihe 1st. Diese Mikrobefehle werden in den bekannten Datenverarbeitungsanlagen meistens in sogenannten Festwertspeichern gespeichert. Diese haben nämlich die Fähigkeit ein sehr schnelles Lesen der in ihnen gespeicherten Informationen zu gestatten. Ein Mikrobefehl wird aus einem solchen Speicher parallel, d. h. in seiner gesamten Länge in einem einzigen Speicherzyklus entnommen. Der Speicher ist daher so aufgebaut, daß Jeweils eine von der Speieherbreite bestimmte feste Anzahl Bitstellen für einen Mikrobefehl zur Verfügung steht. Die Kosten eines Festwertspeichers sind direkt von der Anzahl der Bitpositioneh in jedem Speicherwort abhängig und es ist deshalb wünschenswert, so wenig wie möglich Speicherpositionen für die Mikrobefehle zu benötigen. Die Länge der Folgeadresse des nächsten Mikrobefehls ist bei den bekannten Mikroprogramm-Steuerwerken stets lang genug, um den Zugriff zu jedem Mikrobefehl innerhalb des Festwertspeichers zu ermöglichen. Die Länge des Steuerteils eines Mikrobefehls kann zwischen einer einzigen Bitstelle bis zu einer beliebigen Anzahl von Bitstellen liegen, wobei die Begrenzung durch das Ausmaß der Steueroperationen gegeben 1st, die vom jeweiligen Mikrobefehl durchzuführen sind. 209816/1065
Docket 7936 ' '■"

" ?" H9.9727

Es 1st bekannt, daß bei den normalen Operationsabläufen innerhalb einer Datenverarbeitungsanlage jeweils aufeinanderfolgende Mikrobefehle in Jedem spezifischen Unterprogramm oft in aufeinanderfolgenden Speicherpositionen liegen. Dementsprechend unterscheidet sich die Adresse eines folgenden Mikrobefehls von der Adresse des vorhergehenden Mikrobefehls lediglich durch Wertdifferenzen in den niedrigen Adressenteilen. Es ist außerdem bekannt, daß viele Mikrobefehle nicht die Fähigkeit haben müssen, alle Positionen innerhalb des Festwertspeichers durch eine Folgeadresse adressieren zu können, sondern nur einen begrenzten Teil innerhalb des Speichers. Deshalb wurde in der amerikanischen Anmeldung mit der Serial-Nummer 415 878 ein Mikroprogrammsteuerwerk mit einem Mikroprogrammspeicher vorgeschlagen, das dadurch charakterisiert ist, daß der Steuerteil und der Folgeadressierungsteil der Mikrobefehle variable, sich zu einer vorgegebenen festen Mikrobefehlslängen ergänzende Teillängen aufweisen, und daß eine Abtastschaltung vorgesehen ist, die aus dem Steuerteil eines Mikrobefehls die Zahl der In diesem Mikrobefehl enthaltenden Folgeadressierungsstellen angebende Steuersignale bildet und an eine Folgeadressensteuerschaltung weiterleitet, die diesen Folge_r adressierungsstellen zugeordnete Adressenregistersteilen auswählt und die bis dahin gespeicherte Folgeadresse durch die neue Folgead resse ersetzt, während der Inhalt der nicht ausgewählten Adressenregistersteilen unverändert bleibt. Hier jedoch hat auch dieses Mikroprogramm den Nachteil, daß der Speicherplatz im vorhandenen Festwertspeicher nicht optimal ausgenützt wird.

Der Erfindung liegt deshalb die Aufgabe zu Grunde, eine Schaltungsanordnung zur Selbstauswahl von Befehlen innerhalb eines aus dem Speicher gelesenen Wortes zu schaffen/wodurch eine bessere Ausnützung

209816/1065

Docket 7936

■■ ⁴ ■.-■■"■■ U99727

des zur Verfügung stehenden Mikroprogrammspeicherraumes gegeben ist als bei den geschilderten bekannten-Speicheranordnungen.

Die erfindungsgemäße Lösung der Aufgabe besteht nun darin* daß mit dem vorhandenen Ausgangsregister zur Auswahl von Teilen aus einem in einem Ausgangsreigster bereitstehenden Wort ein Wortauswahldecoder verbunden ist, dem über eine Leitung und das Adrescenregister Bitkombinationen von einem Teil des Ausgangsregisters zugeführt werden, da-, die zu identifizierenden Worte enthält.

Die Erfindung wird nun an Hand eines in den Zeichnungen dargestellten Ausführungsbeispieles näher erklärt.

In den Zeichnungen bedeuten:

Fig. 1: ein Blockschaltbild der erfindungsgemäßen Steuereinheit für Speieheranordnungen,

Fig. 2: ein Schaltbild des in der Fig. 1 benützten ROS-Registers und die logische Verknüpfung der Ausgänge dieses Registers.

Die Fig. 1 zeigt ein Schaltbild einer Steuereinheit 20 für Speicheranordnungen, die einen Festwertspeicher 22 enthält, weiterhin ein Ausgaberegister 24 für diesen Festwertspeicher und einen Wortauswähldecoder 26, der zur Steuerung der Auswahl von einem der ßefehlsworte (A, B, C) aus dem Festwertspeicherwort 0-59 dient. Die Speicher-Steuereinheit beinhaltet weiter ein Eingabeadressenregister oder auch Adressenregister 28 und zwei Binärdecoder ^O und j52 zur Deco-

209816/1065
Docket 7956

BAD

dierung der niedrlgstelligen und hochstelligen Adressenbits, wenn die Schaltkreise des Festwertspeichers 22 direkt angesteuert werden , sollen. Die Ausgangsgrößen des Registers 24 werden zu verschiedenen Bitkomoiriationen miteinander verknüpft, die auf verschiedene Schaltkreise gegeben werden können. In erster Linie sind die Bits 10 bis 17 zum Ansteuern der entsprechenden Bitspeicherstellen vom Adressenregister 28 verwendet. Diese umfassen die höchststelligen Adressenbits 10 Dis 15 und die Wortauswahlbits 16, 17 von der Adresse des nächsten Befehls. Die niedrigststelligen Adressenbits der Adresse des nächsten Befehls 18 bis 21 werden vom Register 24 des Pestwertspeichers 22 zu einem Schaltkreis 3^ übertragen. Die vorstehend genannten Bits können in dem Schaltkreis Jk mit einer gleichen Anzahl von Bits auf der Hauptdatensammelleitung J>6 des Rechners mit Hilfe einer sogenannten USE-Instruktion verknüpft, wodurch eine Modifikation durchgeführt werden kann, oder unverändert zu den niedrigststelligen Bitstellen des Festwertspeicher-Adressenregisters 28 übertrager werden. Die Bits 1 bis 9. vom Register 24 werden in den verschiedensten Kombinationen zu verschiedenen Teilen eines Decoders 38 übertragen. Der Decoder J>8 wird verwendet zur Entschlüsselung des Operationsschlüssels und zur Registersteuerung 70* welche die Steuerung zur Rückstellung und nachfolgenden Einstellung der Ärbeitsregister 44 einschließt, weiterhin zur Steuerung der Auswahl verschiedener Eingabe- und Ausgabefunktionen I/O, zur Steuerung der Übertragung von Ausgangsdaten von einem der ausgewählten Arbeitsregister 44 zur Datensammelleltung >6. Eine Stufe des Decoders 38 ist mit dem vorgeschalteten Pufferspeicher 48 verbunden, so daß diese Stufe die Steuerung der Arbeitsregister 44 zu einem bestimmten Zeitpunkt innerhalb eines Zykluses ermöglicht. Aus Fig. 1 ist zu ersehen, daß der Ausgang den Decoders' 58 ebenso wie die Taktsteuersehaltun?; 40 mit -

209816/1065
Docket 7936 '

H99727

allen Teilen des Rechners zur Steuerung der Abläufe verbunden Ist. Zu diesen Teilen gehören auch der Hauptspeicher 42, Arbeitsregister 44, eine Erhöhungsschaltung 46 und andere für die vorliegende Erfindung nicht erforderliche Schaltkreise des jeweilig benutzten Rechners, weshalb hier nicht näher darauf eingegangen wird.

Während des Arbeitens des Rechners wird in Jedem Mikrobefehls^yklus ein Wort vom Pestwertspeicher 22 bereitgestellt, welches drei Befehlswörter (A, 3, C) enthält. Da nur eines dieser Befehlswörter vorn

Wortauswahldecoder 26 ausgewählt wird, werden entweder 22 oder YC Bits zu dem Pestwertspeicherregister 24 übertragen. Einzelheiten rles Wortauswahldeooders 26 sind im Zusammenhang mit dem in der Fl_;j. 2 gezeigten Register 24 zu sehen. Wird ein 16 Bit langes Wort ausgev/ählt (A), dann bleiben die Bits 10 bis 15 des Fe3twertspeicherre_£~lsters 24 unbeeinflußt. Im nächstfolgenden Zyklus wird ein Speieherwort vom Festwertspeicher 22 In Abhängigkeit von den Vorhandensein der Bits 10 bis 21 ausgewählt. Wenn eine USE-Instruktion ausgeführt wird, dann erstreckt sich diese Abhängigkeit auch auf die iiits 0 bis 3 der Datensammelleitung 36. Daher definiert jeder Zyklus, zumindestens teilweise, die Adresse für den nächsten Zyklus. In jedem Zyklus werden auch die Operationsbits 1 bis 9 zur Steuerung der an- · deren Teile des Rechners (42, 44, 46) bereitgestellt.

Erfindungsgemäß kann die Schaltung nach Fig. 1 die Auswahl zwischen den Worten A, B und C vornehmen. Dabei ist das Work A nur 1.6 Bit lang. Die übrigen 6 Bits, die ein volles 22-Bit-Refehlswort umfaßt, sind vom vorhergehenden Speicherwort. Die Auswahl zwischen den Horten A, B und C wird durch den Wortauswahldecoder 26 -iuf Veranlassung der Bits 16 und 17 vom FeRtv/ertspelcherreginter ?4 duruh'iSe führt.

209 3 16/1065

H99727

Auf diese Art und Weise werden Worte durch Adressenbits ausgewählt, die in jedem 'dort erscheinen, so daß immer das Kurzwort (A) ausgewählt wird, und es dennoch die Fähigkeit besitzt, selbst ein anderes Kurzwort (A)- oder eines von den langen Worten (D, C) auszuwählen. Auf diese Art und Weise 1st eine sehr einfache effektive Methode zur Heduzierung des Aufwandes von Speichersystemen möglich. In diesem speziellen Ausführungsbeispiel wird angenommen, daß 1024 adressierbare Speicherworte vorhanden sind, wobei jedes ein Wort A, 13 und C umfaßt. Man bedenke, daß jedes Wort 6 Bits weniger hat,

daß als anderweitig (dies ist bedingt dadurch)" das Wort A nur 16 31t lang ist anstatt 22 Hit), so daß von den 60.000 vorhandenen Bits im Speicher 6.000 Bits eingespart werden. Mit anderen Worten, durch diese Erfindung wird eine Möglichkeit gezeigt, eine 10 prozentlge Einsparung an Speicherplatz zu schaffen. Natürlich, wenn auch B 16 Bit lang ist, so daß eine volle Adressierung nur durch WDC ausführbar ist, ist eine 20 prozentige Einsparung möglich, jedoch mit dem Nachteil, daß mehrere Einschränkungen in bezug auf das Mikroprogramm hingenommen werden müssen. Jedoch läßt sich auch diese Methode in bestimmten Systemen mit großem Vorteil anwenden.

In der Fig. 2 ist das Festwertspeicherregister 24 zu sehen, welches eine Vielzahl von Selbsthalteschaltungen, wovon nur die Schaltungen 50 bis 53 zu sehen sind, enthält, wobei eine Selbsthalteschaltung für ein Bit im Register vorhanden ist. Jede von diesen Selbsthalteschaltungen ist schaltbar in Abhängigkeit von den Bits des ausgewählten Speicherworts vom Festwertspeicher 22. Die Selbsthalteschaltungen 50, 51 und 55 stehen in Verbindungen zu den Bits 0 bis 9 und 16 bis 21 und werden geschaltet durch bestimmte Bits von irgendeinem der Speieherworte (Λ, Ώ, C), wooei der Selbsthalteschaltkreis 52,

* 2098 16/106 5
Docket 7936 ■■·

U99727

welcher zu den Bits 10 bis 15 in Verbindung steht, nur durch die Worte D und C geschaltet wird. Jeder von diesen Selbsthalteschaltkreisen wird durch die mit ihm verbundenen Oder-Schaltkreise 54, die wiederum mit den Und-Schaltungen 56 und 48 in Verbindung stehen, geschaltet. Dabei sind die Und-Schaltkreise 58 in Verbindung mit den Bits der Worte B oder C und die Und-Schaltkreise 56 in Verbindung zu dem Wort A. Die Auswahl zwischen A, B und C ist möglich mit der Steuerung von Signalen, die auf den Leitungen To", 60^! und 62' auftreten. Diese Leitungen werden durch spezielle Kombinationen der Bits 16 und 17 vom Festwertspeicheradressenregister 24 erregt. Wenn dabei das dj.t 16 nicht vorhanden ist, dann wird automatisch durch ein Signal das Wort A ausgewählt; wenn die Bits 16 und 17 beide vorhanden sind, dann wird am Und-Schaltkreis 62 ein Signal erzeugt, welches das Wort C auswählt; wenn das Bit 16 vorhanden ist, aber das Bit 17 abwesend ist, dann wird am Und-Schaltkreis 60 ein Signal erzeugt, das das Wort B auswählt.

Wenn irgendeLn Wort ausgewählt ist, dann schalten die entsprechenden Und-Schaltkreise in Verbindung mit dem Oder-Schaltkreis 54 die entsprechenden Selbsthalteschaltungen 50 bis 53 nur, wenn ein Bitsignal auf dner Bitleitung vorhanden ist (z. B. als Bit 15 vom Wort B). Wenn jedoch auf der Bitleitung kein Signal vorhanden ist, dann ist durch die Definition das Komplement auf der Leitung vorhanden (z. B. als "Nicht 15" im Wort B).

Um zu gewährleisten, daß die Selbsthalteschaltkreise 50 bis 53 auch dann immer richtig geschaltet werden, wenn kein Bit vorhanden istj werden diese Selbsthalteschaltkreise 50 bis 53 durch ein allgemeines Rfickstellsignal RST ROSREG (welches hier nur zur Illustration verwendet wird) über die Oder-Schaltkreise 64 rUckgestellt oder in

Docket 7936 209816/1065

: BAD ORIGINAL

Abhängigkeit von mehreren Und-Schaltkreisen 66, 68. Für jeden Und-Schaltkreis 56 ist ein entsprechender Und-Schaltkreis 66 und für jeden Und-Schaltkreis 58 der entsprechende Und-Schaltkreis 68 vorhanden. Dies bedeutet, daß irgendeiner der Oder-Schaltkreise 54 oder der Oder-Schaltkreise 64 durch einen von -den Und-Schaltkreisen 56j 58, 66, 68 in Abhängigkeit von irgendeinem Signal oder dessen Komplement (z. B. 15 oder T5) für das entsprechende auszuwählende Wort erregt wird. Das Signal an der Leitung RST ROSREG das hler nur zur Illustration verwende-t wird, dient zur Rückstellung des Festwertspeicherregisters 24, damit neue Daten die vom Wortauswähldecoder 26 ausgewählt wurden, eingetragen werden können.

Hier ist also ein Datenverarbeitungssystem insbesondere eine Steuerschaltung für ein solches System beschrieben, welche die Fähigkeit besitzt, ein Wort von verschiedener Länge aus einem Festwertspeicher 22 auszuwählen. Die Fähigkeit, irgend eines der Worte auszuwählen, wird nicht durch die einzelnen Worte, welche ausgewählt werden sollen oder welche ausgewählt werden, beeinträchtigt. Deshalb ist es durch diese Erfindung möglich, beträchtliche Einsparungen im Speicher- oder im Decoderaufbau vorzunehmen, indem jede Adresse die Darstellung zusammenhängender Wortgruppen verursacht, wobei die Adresse eine der Gruppen auswählt. Der Teil von der Adresse, welcher die Auswahl vornimmt, ist ein Teil von irgendeinem ausgewählten Wort. Ein Teil von einem Wort, welches sich auf die Auswahl von einem nächsten Wort bezieht, wird in einigen der ausgewählten Worte weggelassen. Der weggelassene Teil (z*ß. die Bits 10 bis 15 im Wort

se A)'wird vom Festwertspeieherregister 24 zugeführt. Die''Bits können getrennt ebenso gut im Adressenregister 2Ö eines jeden beliebigen Systems eingespart werden. Die vorliegende Erfindung, die in den Zeichnungen dargestellt ist und in der oben stehenden' t3eschreibung

2098167 1065

BAD

- ίο - U99727

näher beschrieben wurde, ist nicht nur auf dieses Ausführungsbei-

spiel beschränkt, sondern es ist sehr leicht ohne erfinderisches

Zutun möglich, die vorliegende Erfindung auch auf andere ähnliche Systeme mit Vorteil anzuwenden.

209816/1065 BAD ORIGINAL

Claims (6)

Darf nicttfgeSndert werden PATENTANSPRÜCHE

1. Wortauswahlschaltung für Speiehersysteme mit einem Adressenauswahlregister und einem Ausgangsregister, in dem während eines Speicherzykluses eine im Speicher gespeicherte Informationsgruppe bereitgestellt wird, die aus mehreren Teilen besteht, dadurch gekennzeichnet, daß mit dem Ausgangsregister (24) zur Auswahl von Teilen (A, B, C) aus einer im Ausgangsregister bereitstehenden Informationsgruppe ein Wortauswahldecoder (f'6) verbunden ist, dem über eine Leitung (?) und das Adressenregister Bitkombinationen (16, 17) von einem Teil des Ausgangsregisters (24) zugeführt werden, das die zu identifizierenden Worte (A, 3, C) enthält.

2. Wortauswahlschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Wortauswahldecoder (26) irgendjeinS von mehreren zu identifizierenden Teilen (A, B, C) von einem im Ausgangsregister (24) stehenden Wort, das aus mehreren ungleich langen. Teilen besteht, in einem Speicherzyklus in Abhängigkeit von auftretenden 3its (16, 17) in bestimmten Stellen irgendeines der zu Identifizierenden Teile, auswählt.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Ausgangsregister (?4) in drei Teile unterteilt ist, die ungleich lang sind, weil einer (A) der zu identifizierenden Teile weniger Bits enthält als einer, der anderen Teile (B, C) und der genannte eine Teil (A) die 3its (16, 17) enthält, die zyr Auswahl dem Auswahldecoder (26) zu-

• BAD

geführt werden.

4. Wortauswahlschaltung nach den Ansprüchen 1 bis j>, dadurch gekennzeichnet, daß das Festwertspeicheradressenregister 28,über das die Auswahlbits (1.6, 17) dem Wortauswahldecoder (26) zugeführt werden, außerdem Über einen Schaltkreis (34) zur Modifizierung von Befehlen mit den niedrigststelligen Adressenoits der Adresse des nächsten Befehls und mit den höcists teil igen Adressenbits (10 bis 15) im Register (24) verbunden ist und daß das Festwertspeicheradressenregister (28) zur Weiterleitung der genannten Adressenbits zum Festwertspeicher (22) mit zwei binären Decod -»!erem (jJO, 52) verbunden ist.

5· Wortauswahlschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der mit dem Ausgangsregister (24) verbundene Wortauswahldecoder (26) aus zwei Und-Schaltungen (60, 62) besteht, denen die Komplemente und die wäVerfierte der Wortauswahlbits (16, 17) zugeführt werden.

6. Schaltungsanordnung nach den Ansprüchen 1 bis 5» dadurch gekennzeichnet, daß das Ausgangsregister (24) aus Selbsthalteschaltungen (50, 51 und 53) besteht, die je ein Bit speichern können und in Verbindung zu den Bits 0 bis 9 und 16 bis 21 des Festwertspeichers (22) stehen, wodurch nur üestimmte Bits von irgendeinem der Speicherworte (A, B, C) geschaltet werden

halte
und wobei der Selbstschaltkreis (52), welcher mit den Bits 10 bis 15 verbunden ist, nur durch die Worte B und C geschaltet wird.

209816/1065

BAD ORIGWÄt

*3

Leerseite