DE1464226C - Process for the production of electrically asymmetrically conductive semiconductor arrangements - Google Patents

Process for the production of electrically asymmetrically conductive semiconductor arrangements

Info

Publication number
DE1464226C
DE1464226C DE19621464226 DE1464226A DE1464226C DE 1464226 C DE1464226 C DE 1464226C DE 19621464226 DE19621464226 DE 19621464226 DE 1464226 A DE1464226 A DE 1464226A DE 1464226 C DE1464226 C DE 1464226C
Authority
DE
Germany
Prior art keywords
production
conductive semiconductor
zone
semiconductor arrangements
asymmetrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19621464226
Other languages
German (de)
Inventor
Willi Dipl.-Phys. 6000 Frankfurt; Kohl Günter Dr.rer. nat. 6240 Königstein; Mönch Winfried Dr.rer.nat. 6078 Neu Isenburg Gerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Application granted granted Critical
Publication of DE1464226C publication Critical patent/DE1464226C/en
Expired legal-status Critical Current

Links

Description

Oberfläche bei höherer Spannung als im Volumen erreicht wird.Surface at higher tension than is reached in volume.

In der oben erwähnten französischen Patentschrift 1 279 484 ist eine Halbleiteranordnung mit einem Einkristallkörper beschrieben, bei dem eine hochdotierte Zone eines Leitungstyps und eine schwachdotierte Zone entgegengesetzten Leitungstyps aneinandergrenzen und einen pn-übergang bilden, und bei dem mittels einer die hochdotierte Zone ringförmig umgebenden schwachdotierten Zone gleichen Leitungstyps, welche gleichfalls an die vorerwähnte schwachdotierte Zone entgegengesetzten Leitungstyps und ferner an die Oberfläche des Einkristallkörpers angrenzt, die kritische Feldstärke an dem an die Oberfläche tretenden pn-übergang zwischen diesen schwachdotierten Zonen heraufgesetzt wird. Die schwachdotierte ringförmige Zone wird durch Einlegieren einer Goldfolie mit einem niedrigen Antimon-Gehalt hergestellt, sodann wird diese Folie abgeätzt und eine kleinere Goldfolie mit einem hohen Antimon-Gehalt einlegiert, die dann auch mit einer Elektrode versehen wird.In the above-mentioned French patent specification 1 279 484 a semiconductor device with a Described single crystal body in which a highly doped zone of one conductivity type and a lightly doped zone of the opposite conductivity type adjoin one another and form a pn junction, and in which the highly doped zone is ring-shaped by means of a surrounding lightly doped zone of the same conductivity type, which is also connected to the aforementioned weakly doped zone of the opposite conductivity type and also to the surface of the single crystal body adjoins, the critical field strength at the pn junction between them that comes to the surface weakly doped zones is increased. The lightly doped ring-shaped zone is made by alloying a gold foil with a low antimony content, then this foil is etched off and a smaller gold foil with a high antimony content, which is then also coated with a Electrode is provided.

Aufgabe der Erfindung ist es nun, bei der Herstellung von elektrisch unsymmetrisch leitenden Halbleiteranordnungen mit drei und mehr Zonen abwechselnden Leitungstyps eine kontrollierbare Channelbildung und Ausdehnung der Raumladungszone auf einfachere Weise als nach dem vorbeschriebenen Stand der Technik an der Oberfläche zu erzielen.The object of the invention is now in the production of electrically asymmetrically conductive semiconductor arrangements with three or more zones of alternating line type a controllable channel formation and expansion of the space charge zone in a simpler manner than that described above To achieve state-of-the-art technology on the surface.

Die Lösung dieser Aufgabe besteht darin, daß ein Teil der Halbleiteroberfläche mit einer an ihren Rändern abgeschrägten Oxidschicht als Diffusionsmaske versehen wird.The solution to this problem is that a part of the semiconductor surface with one at its edges beveled oxide layer is provided as a diffusion mask.

Die Erfindung ist dadurch weiter ausgebildet, daß die Oxidschicht mit einer Schichtstärke von 0,8 bis 2,5 p,m aufgebracht und mittels eines an sich bekannten Ätzverfahrens an den Rändern mit einem Winkel α von 0,2 bis 2° abgeflacht wird.The invention is further developed in that the oxide layer with a layer thickness of 0.8 to 2.5 p, m applied and by means of a known per se Etching process is flattened at the edges with an angle α of 0.2 to 2 °.

Erfindungsgemäß ist auf einer Halbleiteranordnung mit einer npn-Struktur eine günstige Channelbildung gleichzeitig an den beiden pn-Ubergängen dadurch erzielbar, daß eine gleichmäßige Oxidschicht auf die mittlere p-Zone aufgebracht wird und über den pn-Ubergängen abgeflacht in die beiden n-Zonen ausläuft.According to the invention there is a favorable channel formation on a semiconductor arrangement with an npn structure can be achieved at the same time at the two pn junctions in that a uniform oxide layer is applied to the middle p-zone and flattened over the pn-junctions into the two n-zones expires.

Das Verfahren gemäß der Erfindung ist bei der Herstellung steuerbarer Halbleitergleichrichter vorteilhaft anwendbar.The method according to the invention is advantageous in the manufacture of controllable semiconductor rectifiers applicable.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung mit Fig. 1 und 2 dargestellt und wird nachstehend beschrieben.An embodiment of the invention is shown in the drawing with FIGS. 1 and 2 and is described below.

Fig. 1 zeigt eine Anordnung, bei der eine Channelbildung mit n-Leitung 1 an der Oberfläche des p-leitenden Teils 2 einer npn-Struktur mit den Zonen 3, 2 und 4 ausgebildet ist. An der dargestelltenFig. 1 shows an arrangement in which a channel formation with n-line 1 on the surface of the p-conductive part 2 of an npn structure with the Zones 3, 2 and 4 is formed. At the illustrated

ίο Ausbildung des η-leitenden Channels ist zu erkennen, daß bei einer an den pn-übergang 7 in der Sperrrichtung angelegten Spannung die Raumladungszone an der Oberfläche 6 der Anordnung eine größere Ausdehnung und damit eine kleinere kritische FeIdstärke aufweist als die Raumladungszone 5 innerhalb des Volumens der Anordnung.ίο the formation of the η-conductive channel can be seen that with a voltage applied to the pn junction 7 in the reverse direction, the space charge zone on the surface 6 of the arrangement has a greater extent and thus a smaller critical field thickness than the space charge zone 5 within the volume the arrangement.

In F i g. 2 ist die erfindungsgemäße Herstellungsweise einer entsprechenden Channelbildung veranschaulicht. In bekannter Weise wird zunächst mittels Eindiffusion von Phosphor in einen Siliziumkörper mit p-Leitf ähigkeit eine npn-Struktur mit den Schichten 3, 2 und 4 hergestellt. Eine solche, beispielsweise durch Oxidmaskentechnik ausgebildete npn-Struktur kann als Basis für die Herstellung von Transistoren, steuerbaren Halbleitergleichrichtern oder anderen unsymmetrisch leitenden Mehrzonen-Anordnungen dienen. Nach der Oxidmaskentechnik ist es möglich, durch Bemessung der Dicke einer auf den Siliziumkörper 2 aufgebrachten Oxidschicht 9 die Eindiffusion zu steuern. Durch das erfindungsgemäße Verfahren soll die als Diffusionsmaske verwendete Oxidschicht 9 an und in der Nähe der pn-Übergänge 7 eine solche Dicke aufweisen, daß soviel n-dotierende Substanz in die Oberfläche der mittleren Zone 2 eindiffundiert, daß an den Übergangsstellen 1 eine geringere Leitfähigkeit als unterhalb der Übergangsstellen im Volumen der Zone 2 vorhanden ist. Die Oxidschicht 9 ist dementsprechend an ihren Rändern 8 abgeschrägt.In Fig. 2 illustrates the method according to the invention for producing a corresponding channel formation. In a known manner, phosphorus is first diffused into a silicon body an npn structure with layers 3, 2 and 4 is produced with p-conductivity. One such, for example npn structure formed by oxide mask technology can be used as a basis for the production of transistors, controllable semiconductor rectifiers or other asymmetrically conductive multi-zone arrangements are used. According to the oxide mask technique, it is possible by dimensioning the thickness of a on the silicon body 2 applied oxide layer 9 to control the diffusion. By the method according to the invention the oxide layer 9 used as a diffusion mask is intended on and in the vicinity of the pn junctions 7 have such a thickness that so much n-doping substance diffuses into the surface of the middle zone 2, that at the transition points 1 a lower conductivity than below the transition points is present in the volume of zone 2. The oxide layer 9 is accordingly at its edges 8 beveled.

Als günstig haben sich Bemessungen der Oxidschicht 9 mit einer Schichtdicke von 0,8 bis 2,5 μΐη und mit einem Abschrägwinkel von 0,2 bis 2° erwiesen. Dimensions of the oxide layer 9 with a layer thickness of 0.8 to 2.5 μm have proven to be favorable and with a bevel angle of 0.2 to 2 °.

Durch das Verfahren gemäß der Erfindung sind bei Halbleiteranordnungen beliebig ausgebildete Channels mit n- oder p-Leitungstyp herstellbar.With the method according to the invention, semiconductor arrangements can be designed as desired Channels with n or p line type can be produced.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

DE19621464226 1962-12-19 1962-12-19 Process for the production of electrically asymmetrically conductive semiconductor arrangements Expired DE1464226C (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL0043741 1962-12-19

Publications (1)

Publication Number Publication Date
DE1464226C true DE1464226C (en) 1973-04-12

Family

ID=

Similar Documents

Publication Publication Date Title
DE2238450C3 (en) Method for manufacturing an integrated semiconductor device
DE1489893B1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2312413B2 (en) METHOD OF PRODUCING A MATRIX CIRCUIT
DE2903534A1 (en) FIELD EFFECT TRANSISTOR
DE2915024A1 (en) SEMICONDUCTOR COMPONENT
DE2607203B2 (en) Enrichment type field effect transistor
DE2633324C2 (en) Process for the production of semiconductor components with high reverse voltage loading capacity
DE3038571C2 (en) Zener diode
DE2133979C3 (en) Method for manufacturing a semiconductor device
DE1614929B2 (en) SEMICONDUCTOR COMPONENT
DE2031082C2 (en) Planar semiconductor device
DE1439737B2 (en) Method for manufacturing a semiconductor device
DE3022122C2 (en)
EP1003218A1 (en) Semiconductor devices comprising a Schottky diode and a diode having a highly doped region and corresponding manufacturing methods
DE1464226C (en) Process for the production of electrically asymmetrically conductive semiconductor arrangements
EP0164645A2 (en) Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device
DE1464226B2 (en) PROCESS FOR PRODUCING ELECTRICALLY UNSYMMETRICALLY CONDUCTIVE SEMICONDUCTOR ARRANGEMENTS
DE1949523B2 (en) Semiconductor component with an insulated gate field effect transistor
DE2727279A1 (en) FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT
DE2139631A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE2000093C2 (en) Field effect transistor
DE1439737C (en) Method for manufacturing a semiconductor device
DE3205458C2 (en) Method for producing an integrated semiconductor circuit arrangement with an I → 2 → L circuit arrangement and one of the plurality of high-blocking transistors
DE1464244C3 (en) Semiconductor device and method of manufacture
DE1464829A1 (en) Semiconductor crystal circuit