DE1439750B2 - METHOD OF CONTACTING PLANAR DIODES - Google Patents
METHOD OF CONTACTING PLANAR DIODESInfo
- Publication number
- DE1439750B2 DE1439750B2 DE1964T0027556 DET0027556A DE1439750B2 DE 1439750 B2 DE1439750 B2 DE 1439750B2 DE 1964T0027556 DE1964T0027556 DE 1964T0027556 DE T0027556 A DET0027556 A DE T0027556A DE 1439750 B2 DE1439750 B2 DE 1439750B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- metallic coating
- insulating layer
- metal layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Description
Die Erfindung betrifft ein Verfahren zum 'j. Kontaktieren von Planardioden, die zunächst auf einer gemeinsamen Halbleiterscheibe hergestellt werden und wobei die Oberfläche der Halbleiterscheibe mit Ausnahme der zu kontaküerenden Stellen mit einer Isolierschicht, vorzugsweise einer Oxydschicht, isoliert wird.The invention relates to a method for 'j. Contacting planar diodes that are initially on a common semiconductor wafer are produced and wherein the surface of the semiconductor wafer with the exception of the places to be contacted with an insulating layer, preferably an oxide layer, is isolated.
In der Planartechnik erfolgt die Kontaktierung von Planardioden bekanntlich am Wafer, d. h. für sämtliche Elemente des Wafers gleichzeitig, indem beispielsweise für jede Planardiode ein Kontaktierungsfenster hergestellt und in den Kontaktierungsienstern das Kontaktmaterial abgeschieden oder die Fensterflächen mit einer Metallschicht bedampft werden, die nur das Fenster bedeckt.In planar technology, as is well known, the contacting of planar diodes takes place on the wafer, i. H. for everyone Elements of the wafer simultaneously, for example by adding a contact window for each planar diode produced and deposited in the Kontaktierungsienstern the contact material or the window surfaces be vaporized with a metal layer that only covers the window.
Dieses bekannte Verfahren hat den Nachteil, daß die Elektroden strukturiert aufgebracht werden müssen und außerdem für die Kontaktierung nur sehr kleine Metallflächen zur Verfügung stehen.This known method has the disadvantage that the electrodes have to be applied in a structured manner and, moreover, only very small metal surfaces are available for contacting.
Zur Vermeidung dieses Nachteiles wird erf indungsgemäß vorgeschlagen, daß auf die gesamte Oberfläche der Halbleiterscheibe ein- oder beidseitig ein metallicher Überzug aufgebracht wird und daß die Halbleiterscheibe anschließend in die einzelnen Anordnungen ausgeteilt wird.To avoid this disadvantage, it is proposed according to the invention that the entire surface a metallic coating is applied to one or both sides of the semiconductor wafer and that the semiconductor wafer is then distributed in the individual arrangements.
Die Kontaktierungsfläche erstreckt sich bei den nach dem erfindungsgemäßen Verfahren gewonnenen Einzelelementen von der Kontaktierungsstelle bis zum Rand des Halbleiterkörpers, so daß eine große Kontaktierungsfläche zur Verfügung steht. Wird die Metallschicht aufgedampft, so besteht ein weiterer Vorteil des erfindungsgemäßen Verfahrens darin, daß keine Aufdampfmäske erförderlich ist, da die Metallschicht über die gesamte Halbleiteroberfläche aufgedampft wird.The contacting surface extends in the case of those obtained by the method according to the invention Individual elements from the contact point to the edge of the semiconductor body, so that a large contact area is available. If the metal layer is vapor-deposited, there is another The advantage of the method according to the invention is that no vapor deposition mask is required because the metal layer is vapor deposited over the entire semiconductor surface.
Das Aufteilen der Halbleiterscheibe in die Einzelelemente erfolgt beispielsweise durch Ritzen und anschließendes Brechen. Es empfiehlt sich, vor dem Aufbringen der Metallschicht in die Isolierschicht eine Struktur derart einzuätzen, daß der Diamantstift nach dem.· Durchstoßen der Metallschicht nicht auf die Isolierschicht, sondern unmittelbar auf die Halbleiteroberfläche trifft.The semiconductor wafer is divided into the individual elements, for example, by scoring and then subsequently Break. It is advisable to insert the insulating layer before applying the metal layer to etch a structure in such a way that the diamond pin does not open after the metal layer has been pierced the insulating layer, but directly hits the semiconductor surface.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.The invention is explained in more detail below using an exemplary embodiment.
Die Fig.l zeigt die Kontaktierung von Planardioden nach der Erfindung. Der Halbleiterkörper 1 besteht aus einer Halbleiterscheibe, deren eine Oberflächenseite oxydiert ist. In die Oxydschicht 2 werden so viele Diffusionsfenster 3 eingeätzt, wie Planardioden auf der Halbleiterscheibe vorgesehen sind. Man ist heute bereits in der Lage, bis zu 4000 Einzelelemente auf einer einzigen Halbleiterscheibe unterzubringen.Fig.l shows the contacting of planar diodes according to the invention. The semiconductor body 1 consists of a semiconductor wafer, one surface side of which is oxidized. As many diffusion windows 3 are etched into the oxide layer 2 as there are planar diodes are provided on the semiconductor wafer. Today you are already able to process up to 4000 individual elements on a single semiconductor wafer.
In die Diffusionsfenster 3 werden .Halbleiterzonen 4 eindiffundiert, deren Leitungstyp dem der Halbleiterscheibe 1 entgegengesetzt ist. Die Diffusionsfenster werden gleichzeitig als Kontaktierungsfenster verwendet. Im Gegensatz zu der bekannten Kontaktierungstechnik wird die gesamte eine Oberflächenseite der Halbleiterscheibe 1 bedampft und das aufgedampfte Material im Fensterbereich in die Halbleiteroberfläche einlegiert.< Dabei entsteht die Metallschicht 5, die beispielsweise aus Gold, Nickel oder Aluminium besteht. Das Einlegieren der Metallschicht erfolgt bei Gold bei einer Temperatur von ungefähr 360° C und bei Aluminium bei einer Temperatur von ungefähr 690° C. Hat die aufgedampfte Schicht noch nicht die gewünschte Dicke, so besteht die Möglichkeit, die Metallschicht durch eine galvanische Abscheidung zu verstärken.In the diffusion window 3. Semiconductor zones 4 diffused in, the conductivity type of which is opposite to that of the semiconductor wafer 1. The diffusion window are used as contact windows at the same time. In contrast to the well-known Contacting technology, the entire one surface side of the semiconductor wafer 1 is vaporized and the vapor-deposited material is alloyed into the semiconductor surface in the window area. < This creates the metal layer 5, which consists of gold, nickel or aluminum, for example. Alloying the metal layer takes place with gold at a temperature of approximately 360 ° C and with aluminum at a temperature of about 690 ° C. If the vapor-deposited layer is not yet of the desired thickness, then there is the possibility of reinforcing the metal layer by means of galvanic deposition.
Nach dem Aufdampfen der Metallschicht wird der Wafer geritzt und in die einzelnen Planardioden zerlegt. Die Fig.2 zeigt ein Exemplar der durch die Aufteilung des Wafers der F i g. 1 gewonnenen Planardioden. Danach erstreckt sich die Metallschicht 5 über die gesamte eine Oberflächenseite des Halbleiterkörpers 6 der Planardiode. An der Metallschicht kann nun ein Zuleitungsdraht angebracht werden, oder die Metallschicht kann auch unmittelbar zur Kontaktierung verwendet werden.After the metal layer has been vapor deposited, the wafer is scratched and divided into the individual planar diodes. FIG. 2 shows an example of the by the division of the wafer of FIG. 1 obtained planar diodes. Thereafter, the metal layer 5 extends over the entire one surface side of the semiconductor body 6 of the planar diode. A lead wire can now be attached to the metal layer, or the metal layer can also be used directly for contacting.
Um das Brechen des Wafers in Einzelelemente zu erleichtern, kann nach F i g. 3 in die Isolierschicht 2 eine Struktur derart eingeätzt werden, daß der Diamantstift nach dem Durchstoßen der Metallschicht ' nicht auf die Isolierschicht sondern unmittelbar auf die Halbleiteroberfläche trifft. Durch eine solche Strukturätzung entsteht die Ätzgrube 7.In order to facilitate the breaking of the wafer into individual elements, according to FIG. 3 in the insulating layer 2 a structure can be etched in such a way that the diamond pin after piercing the metal layer ' not on the insulating layer but directly on the semiconductor surface. By such a Structural etching creates the etching pit 7.
Claims (6)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1964T0027556 DE1439750B2 (en) | 1964-12-07 | 1964-12-07 | METHOD OF CONTACTING PLANAR DIODES |
GB4584665A GB1056653A (en) | 1964-12-07 | 1965-10-29 | Method of making contact to semiconductor devices |
FR39824A FR1454897A (en) | 1964-12-07 | 1965-11-25 | Method for establishing contacts on semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1964T0027556 DE1439750B2 (en) | 1964-12-07 | 1964-12-07 | METHOD OF CONTACTING PLANAR DIODES |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1439750A1 DE1439750A1 (en) | 1969-01-23 |
DE1439750B2 true DE1439750B2 (en) | 1971-12-23 |
Family
ID=7553576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1964T0027556 Pending DE1439750B2 (en) | 1964-12-07 | 1964-12-07 | METHOD OF CONTACTING PLANAR DIODES |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1439750B2 (en) |
FR (1) | FR1454897A (en) |
GB (1) | GB1056653A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3736144A1 (en) * | 1987-10-26 | 1989-05-03 | Telefunken Electronic Gmbh | Method for fabricating a resistor for use as bias resistor for semiconductor light-emitting diodes |
-
1964
- 1964-12-07 DE DE1964T0027556 patent/DE1439750B2/en active Pending
-
1965
- 1965-10-29 GB GB4584665A patent/GB1056653A/en not_active Expired
- 1965-11-25 FR FR39824A patent/FR1454897A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1454897A (en) | 1966-10-07 |
GB1056653A (en) | 1967-01-25 |
DE1439750A1 (en) | 1969-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
DE1696092C2 (en) | Method for manufacturing semiconductor components | |
DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
DE1806835C3 (en) | Solar cell and method of making its contacts | |
DE1614306B2 (en) | Process for producing electrical connections on a surface of an electronic component and component produced by using this process | |
DE1032405B (en) | Surface semiconductor with good heat dissipation | |
DE1814747A1 (en) | Method for manufacturing field effect transistors | |
DE1439750B2 (en) | METHOD OF CONTACTING PLANAR DIODES | |
DE1929084C3 (en) | Etching solution for a method for producing a semiconductor component | |
DE1923279A1 (en) | Transistor with an isolated control electrode | |
DE1764937C3 (en) | Process for the production of insulation layers between multilayered metallic line connections for a semiconductor arrangement | |
DE2207012C2 (en) | Contacting semiconductor device with pN-junction by metallising - with palladium or nickel, alloying in window, peeling and gold or silver electroplating | |
DE1286220C2 (en) | PROCESS FOR MAKING ALLOY CONTACTS CONTAINING ALUMINUM AND NICKEL | |
DE1803025A1 (en) | Electrical component and process for its manufacture | |
DE2105164A1 (en) | Semiconductor device and method for its manufacture | |
US3565705A (en) | Process for making semiconductor components | |
DE2028632A1 (en) | Semiconductor component | |
DE1614818C3 (en) | Method for manufacturing a planar transistor | |
DE1614760C3 (en) | Semiconductor device | |
DE2021923A1 (en) | Method for producing a field effect transistor with an insulated control electrode | |
DE1614773C3 (en) | Method of making a SotarzeWe | |
DE1236661B (en) | Semiconductor arrangement with a pn junction produced by alloying a metal pill | |
DE1514668A1 (en) | Method for producing metal contacts on semiconductor components | |
DE1789171C2 (en) | Method for manufacturing a semiconductor device | |
AT247918B (en) | Semiconductor arrangement with a pn junction produced by alloying a metal pill |