DE1299450B

DE1299450B - Digital PID controller

Info

Publication number: DE1299450B
Application number: DE1959L0042079
Authority: DE
Inventors: Fritzsche; Dr-Ing Wilfried
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1959-09-18
Filing date: 1959-09-18
Publication date: 1969-07-17

Description

Die Erfindung bezieht sich auf einen digitalen Proportional-Integral-Differential(PID-)-Regler.The invention relates to a digital proportional-integral-differential (PID) controller.

Bei den bekannten PID-Reglern erfolgt die Darstellung der proportionalen, integralen und differentialen Anteile der Regelabweichung durch elektrische Analoggrößen. Werden sehr hohe Anforderungen an die Genauigkeit der Bestimmung dieser Größen gestellt, so wächst der Aufwand für die Gewinnung der Analoggrößen erheblich an. In diesen Fällen ist es vorteilhaft, die Gewinnung der genannten Größen auf digitalem Wege durchzuführen.With the known PID controllers, the proportional, integral and differential components of the control deviation due to electrical analog quantities. If very high demands are made on the accuracy of the determination of these quantities, so the effort for the acquisition of the analog quantities increases considerably. In these In some cases it is advantageous to obtain the quantities mentioned digitally perform.

Hierzu kann ein digitaler PID-Regler, bestehend aus einem Hauptzählglied, das mit weiteren Zählgliedern sowie Speichergliedern verbunden ist, wobei dem Hauptzählglied in aufeinandeufolgenden Meßperioden als Maß für den Istwert eine istwertproportionale Impulsfolge zugeführt und diese mit dem vorgegebenen Sollwert verglichen wird, nach der Erfindung dienen, der dadurch gekennzeichnet ist, daß a) die Bildung des Proportionalwertes der Regelabweichung mittels eines Speichers erfolgt, indem am Ende einer Meßperiode von der in einen Analogwert umgeformten und auf den Speicher übertragenen Zählerstellung des Hauptzählgliedes ein Analogwert subtrahiert wird, dessen Größe der Impulszahl des maximal einstellbaren Sollwertes entspricht, wobei die Stellung des nur vorwärtszählend ausgebildeten Hauptzählgliedes die Summe darstellt, die gebildet ist aus dem Istwert und der eingestellten Differenz zwischen dem vorgegebenen Sollwert und der einem maximal einstellbaren Sollwert entsprechenden Impulszahl, b) die Bildung des Integralwertes der Regelabweichung mittels eines Speichers erfolgt, indem in jeder Meßperiode der überschluß der istwertproportionalen Impulsfolge über den im Hauptzählglied vorgegebenen Wert addiert und indem danach die Differenz aus der dem maximal einstellbaren Sollwert zugeordneten Imzulszahl und dem vorgegebenen Wert des Hauptzählgliedes subtrahiert wird, c) die Bildung des Differentialwertes der Regelabweichung mittels eines weiteren mit dem Hauptzählglied verbundenen Speichers erfolgt, indem in jeder Meßperiode die Differenz zu der Regelabweichung in der vorhergegangenen Meßperiode gebildet wird.For this purpose, a digital PID controller, consisting of a main counter, which is connected to further counter elements and memory elements, the main counter element in successive measuring periods as a measure for the actual value an actual value proportional Pulse train supplied and this is compared with the specified target value, after serve the invention, which is characterized in that a) the formation of the proportional value the control deviation is carried out by means of a memory by at the end of a measuring period from the counter position converted into an analog value and transferred to the memory of the main counter an analog value is subtracted, the size of which is the number of pulses of the maximum adjustable setpoint, whereby the position of the only counts upwards trained main counter represents the sum that is formed from the actual value and the set difference between the specified target value and the one maximum adjustable setpoint corresponding number of pulses, b) the formation of the integral value the control deviation is carried out by means of a memory by adding the Excess of the pulse sequence proportional to the actual value over the one specified in the main counter Value added and then the difference from the maximum adjustable setpoint assigned impulse number and the specified value of the main counter subtracted is, c) the formation of the differential value of the control deviation by means of another with the main counter connected memory takes place by in each measuring period the difference to the system deviation in the previous measurement period is formed will.

Ein derartiger Regler läßt sich rein elektronisch aus den an sich bekannten elektronischen Zählstufen und Speichersystemen aufbauen.Such a controller can be made purely electronically from the per se build known electronic counting stages and storage systems.

In der Figur ist ein Ausführungsbeispiel der Erfindung dargestellt. In diesem Ausführungsbeispiel wird angenommen, daß eine Eingangstorschaltung 2 von einer Impulsfolge konstanter Frequenz f, die der Eingangsklemme 1 zugeführt wird, beaufschlagt wird und daß sie über die Eingangsklemme 5a für istwertproportionale Zeitintervalle aufgesteuert wird. Eine i andere Lösung besteht darin, daß die Eingangstorschaltung 2 für konstante Zeitabschnitte aufgesteuert wird und die die Eingangstorschaltung beaufschlagende Frequenz istwertproportional ist. Ein grundsätzlicher Unterschied zwischen beiden Möglichkeiten besteht nicht, denn in jedem Fall wird während einer Meßperiode einem Hauptzählglied 3 eine istwertproportionale Impulszahl zugeführt. In der Figur wird durch eine Rückstelleinrichtung 5 b am Ende einer Meßperiode die Eingangstorschaltung 2 noch für einige Perioden der Impulsfolge geschlossen gehalten. In dieser Zeit findet eine übertragung der Stellung des Hauptzählgliedes 3 mittels einer übertragungseinrichtung 8 auf den Speicher 9 statt. Das Hauptzählglied 3 zählt stets nur in einer Richtung.In the figure, an embodiment of the invention is shown. In this embodiment it is assumed that an input gate circuit 2 is acted upon by a pulse train of constant frequency f which is fed to the input terminal 1 and that it is opened via the input terminal 5a for time intervals proportional to the actual value. Another solution is that the input gate circuit 2 is opened for constant periods of time and the frequency acting on the input gate circuit is proportional to the actual value. There is no fundamental difference between the two possibilities, because in each case a main counter 3 is supplied with a pulse number proportional to the actual value during a measuring period. In the figure, the input gate circuit 2 is kept closed for a few periods of the pulse train by a reset device 5 b at the end of a measuring period. During this time, the position of the main counter 3 is transmitted to the memory 9 by means of a transmission device 8. The main counter 3 always counts in one direction only.

Die Sollwerteinstellung erfolgt über den dekadischen Sollwerteinsteller 4. Durch ihn wird zu Beginn einer neuen Meßperiode das Hauptzählglied 3 mit einer Voreinstellung (Nullpunktverschiebung) versehen. Diese Voreinstellung ist gleich der Differenz zwischen der dem einzustellenden Sollwert entsprechenden Impulszahl und einer festen Impulszahl, die dem maximal einstellbaren Sollwert zugeordnet wird. Diese feste Impulszahl entspricht also 1000%o der Regelgröße. Die am Ende einer Meßperiode im Hauptzählglied 3 auftretende Zahl wird über eine übertragungseinrichiung 8 auf den Speicher 9 übertragen und in einen Analogwert umgesetzt. Von diesem Analogwert wird ein Analogwert subtrahiert, dessen Größe der Impulszahl entspricht, die dem maximal einstellbaren Sollwert zugeordnet ist. Auf diese Weise erhält man eine vorzeichengetreue Darstellung des Proportionalwertes der Regelabweichung; der über ein Potentiometer 15 einem Summierungspunkt 105 zugeführt wird.The setpoint is set using the decadic setpoint adjuster 4. By him, the main counter 3 is at the beginning of a new measuring period with a Provide presetting (zero offset). This default setting is the same the difference between the number of pulses corresponding to the setpoint to be set and a fixed number of pulses assigned to the maximum adjustable setpoint. This fixed number of pulses therefore corresponds to 1000% of the controlled variable. The one at the end Measuring period in the main counter 3 occurring number is transmitted via a transfer device 8 is transferred to the memory 9 and converted into an analog value. From this analog value an analog value is subtracted, the size of which corresponds to the number of pulses corresponding to the maximum adjustable setpoint is assigned. In this way one obtains a sign that is true to the sign Representation of the proportional value of the control deviation; the one using a potentiometer 15 is fed to a summing point 105.

Die Bildung des Integralwertes der Regelabweichung erfolgt durch Summenbildung der Regelabweichungen aller Meßperioden in der Weise, daß über ein Tor 13 a die einfallenden Impulse auf einen Speicher 13 geleitet werden, sobald der Zählerstand des Hauptzählgliedes 3 einen bestimmten Wert überschritten hat. Die Größe dieser Zahl, von deren Erreichen an das Tor 13 a aufgesteuert wird, hängt von der Größe des einstellbaren Sollwertbereichs ab. Während jeder Meßperiode wird der Speicher 13 um einen Wert zurückgesetzt, der gleich ist der Differenz aus der dem maximal einstellbaren Sollwert zugeordneten Impulszahl und dem Zählstand des Hauptzählgliedes 3, vor dem das Tor 13 a aufgesteuert wird. Der Integralwert der Regelabweichung wird nach Umformung in eine analoge Größe über ein Potentiometer 14 dem Summierungspunkt 10 zugeführt.The integral value of the control deviation is formed by adding up the control deviations of all measuring periods in such a way that a gate 13 a the Incident pulses are sent to a memory 13 as soon as the counter reading of the main counter 3 has exceeded a certain value. The size of this The number of which the gate 13a is controlled depends on the size of the adjustable setpoint range. During each measurement period the memory 13 is reset by a value that is equal to the difference between the maximum the number of pulses assigned to the adjustable setpoint and the count of the main counter 3, in front of which the gate 13 a is controlled. The integral value of the control deviation becomes the summation point after conversion into an analog value via a potentiometer 14 10 supplied.

Der Differentialanteil der Regelabweichung wird in einem Speicher 12 durch Differenzbildung der Zählerstände zweier aufeinanderfolgender Meßperioden gebildet und nach Umformung in eine analoge Größe über ein Potentiometer 16 dem Summierungspunkt 10 zugeführt.The differential component of the system deviation is stored in a memory 12 by forming the difference between the counter readings of two consecutive measuring periods formed and after reshaping into an analog size via a potentiometer 16 dem Summing point 10 supplied.

Um die Wirkungsweise des Digitalrechners nach der Erfindung zu verdeutlichen, wird ein willkürliches Zahlenbeispiel angenommen. Das Hauptzählglied 3 möge vier Dekaden besitzen, und dem maximal einstellbaren Sollwert, d. h. 1000 %o der Regelgröße, werden 3500 Impulse zugeordnet. Nimmt man an, daß der dekadische Sollwerteinsteller 4 auf Null steht und auch keine Regelabweichung vorhanden ist, dann werden in einer Meßperiode 3500 Impulse dem Hauptzählglied 3 über die Torschaltung 2 zugeführt. Es wird angenommen, daß die auftretenden vorübergehenden Regelabweichungen und der Bereich, in dem der Sollwert verändert wird, so klein sind, daß die Berücksichtigung der drei unteren Dekaden des Hauptzählgliedes 3 ausreicht. Die Speicher 9, 12 und 13 enthalten also nur drei Dekaden. Es erscheint am Ende einer Meßperiode im Speicher 9 die Zahl 500. Dieser Wert wird in einen Analogwert, z. B. einen Strom, umgewandelt, und sodann wird von ihm ein konstanter Wert subtrahiert, dessen Größe ebenfalls 500 Impulsen entspricht. Der einem Summierungspunkt 10 zugeführte Proportionalwert der Regelabweichung ist also voraussetzungsgemäß Null. Tritt eine Änderung des Istwertes ein, so wird die dem Hauptzählglied 3 eingegebene Impulszahl von 3500 verschieden sein und am Ausgang 11 des Reglers ein vorzeichenrichtiger Proportionalwert der Regelabweichung auftreten. Soll die Drehzahl z. B. um 2%o verändert werden, so wird das Hauptzählglied 3 über den dekadischen Sollwerteinsteller 4 auf die Zahl 2 - 3,5 = 7 voreingestellt. Die am Ausgang des Reglers auftretende Regelabweichung wird über das Stellglied die Regelgröße derart beeinflussen, daß die in einer Meßperiode über das Tor 2 einfallende Impulszahl den Wert 3443 annimmt, so daß die Regelabweichung am Ausgang des Reglers wieder verschwindet.In order to clarify the mode of operation of the digital computer according to the invention, an arbitrary numerical example is assumed. The main counter 3 may have four decades, and the maximum adjustable setpoint, ie 1000% of the controlled variable, is assigned 3500 pulses. Assuming that the decadic setpoint adjuster 4 is at zero and there is also no system deviation, then 3500 pulses are fed to the main counter 3 via the gate circuit 2 in a measuring period. It is assumed that the temporary system deviations that occur and the range in which the nominal value is changed are so small that the consideration of the three lower decades of the main counter 3 is sufficient. The memories 9, 12 and 13 therefore only contain three decades. The number 500 appears in memory 9 at the end of a measuring period. This value is converted into an analog value, e.g. B. a current, and then a constant value is subtracted from it, the size of which also corresponds to 500 pulses. The proportional value of the control deviation fed to a summation point 10 is therefore zero according to the prerequisite. If there is a change in the actual value, the number of pulses input to the main counter 3 will be different from 3500 and a proportional value of the control deviation with the correct sign will appear at the output 11 of the controller. If the speed z. B. changed by 2% o, the main counter 3 is preset to the number 2 - 3.5 = 7 via the decadic setpoint adjuster 4. The control deviation occurring at the output of the controller will influence the control variable via the actuator in such a way that the number of pulses arriving via gate 2 in a measuring period assumes the value 3443, so that the control deviation at the output of the controller disappears again.

Bei dem gewählten Zahlenbeispiel wird der Zählerstand des Hauptzählgliedes 3, von dem an die einfallenden Impulse zur Bildung des Integralwertes der Regelabweichung verarbeitet werden, auf 3000 festgelegt. Erreicht also der Zählerstand des Hauptzählgliedes 3 den Wert 3000, dann öffnet das Tor 13 a, und alle weiteren Impulse dieser Meßperiode gelangen auch auf den Speicher 13. Nach Schließen der Eingangstorschaltung 2 wird ebenfalls die Torschaltung 13 a geschlossen und der Speicher 13 um 500 Einheiten zurückgestellt. Dies erfolgt in der Weise, daß nur die dritte Dekade um fünf Einheiten zurückgestellt wird. Die erste und zweite Dekade werden hierbei überhaupt nicht betätigt. Der in dem Speicher 13 verbleibende Wert wird in eine Analoggröße umgeformt und dem Summierungspunkt 10 zugeführt. Zur getrennten Einstellung des Proportional-, Integral- und Differentialwertes der Regelabweichung sind vor der Sumrnierungsstelle 10 die Potentiometer 14, 15 und 16 vorgesehen.In the numerical example chosen, the counter reading of the main counter 3, from which the incident pulses are processed to form the integral value of the control deviation, is set to 3000. If the count of the main counter 3 reaches the value 3000, then the gate 13a opens, and all further pulses of this measuring period also reach the memory 13. After closing the input gate circuit 2, the gate circuit 13a is also closed and the memory 13 by 500 units deferred. This is done in such a way that only the third decade is set back by five units. The first and second decade are not activated at all. The value remaining in the memory 13 is converted into an analog variable and fed to the summation point 10. For the separate setting of the proportional, integral and differential values of the control deviation, the potentiometers 14, 15 and 16 are provided in front of the summation point 10.

Claims

Claims: 1. Digital PID controller, consisting of a main counter, which is connected to further counting elements and memory elements, the main counter being supplied with an actual value proportional pulse sequence as a measure for the actual value in successive measuring periods and this is compared with the specified target value, thereby characterized in that a) the formation of the proportional value of the control deviation takes place by means of a memory (9) by subtracting an analog value at the end of a measuring period from the counter position of the main counter element (3), which is converted into an analog value and transferred to the memory (9) Size of the number of pulses corresponds to the maximum adjustable setpoint value, the position of the main counter element (3), which is only designed to count upwards, represents the sum that is formed from the actual value and the set difference between the specified setpoint value and the number of pulses corresponding to a maximum adjustable setpoint value, b) the Bi The integral value of the system deviation is loaded by means of a memory (13) by adding the excess of the pulse sequence proportional to the actual value over the value specified in the main counter (3) in each measuring period and then adding the difference between the number of pulses assigned to the maximum adjustable setpoint and the specified value of the Main counter (3) is subtracted, c) the formation of the differential value of the control deviation by means of a further memory (12) connected to the main counter (3) takes place in that the difference to the control deviation in the previous measurement period is formed in each measurement period.

2. Digital PID controller according to claim 1, characterized in that the capacity of the memory (9, 12, 13) is less than the capacity of the main counter (3) and a transfer of the position of the Main counter (3) only takes place for the lower decades.