DE1293190B

DE1293190B - Method for the formation of data blocks, which consist of a synchronization block, an information block and a check block

Info

Publication number: DE1293190B
Application number: DE1967V0033724
Authority: DE
Inventors: Dipl-Ing Heinz; Henning
Original assignee: Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB
Current assignee: Werk fuer Signal und Sicherungstechnik Berlin VEB WSSB
Priority date: 1967-05-29
Filing date: 1967-05-29
Publication date: 1969-04-24

Description

Die Erfindung betrifft ein Verfahren zur Bildung von Datenblöcken, die- aus einem Synchronisierblock, einem Informationsblock. und einem Prüfblock bestehen, wobei Synchronisierblock und Informationsblock über einen Parallel-Serien-Umwandler laufen und der Prüfblock aus dem Informationsblock abgeleitet wird: Die heute übliche Art der Datenübertragung verlangt eine Aufteilung der Information in einzelne Datenblöcke. Dem eigentlichen Informationsblock werden Prüf-Bits zugefügt, die zur Fehlererkennung und Fehlerkorrektur dienen. Da andererseits auf der Empfangsseite der Beginn eines neuen Informationsblocks erkannt werden muß, überträgt man Synchronisiersignale. Diese Synchronisiersignale treffen jeweils vor dem Informationsblock am Empfangsort ein und lösen dort das Startzeichen für die Informationserkennung aus.The invention relates to a method for the formation of data blocks, die- from a synchronization block, an information block. and a test block exist, with the synchronization block and information block via a parallel-serial converter run and the test block is derived from the information block: The usual one today The type of data transmission requires the information to be divided into individual data blocks. Check bits are added to the actual information block for error detection and error correction are used. On the other hand, the beginning of a new information blocks must be recognized, one transmits synchronization signals. These synchronization signals hit each time before the information block at the receiving location and trigger the start signal for information recognition there.

Es ist bekannt, bei der Bildung von Datenblöcken Schieberegister zu verwenden, die zur Umsetzung der Datenblöcke von der Parallel- in die Seriendarstellung dienen. Die Anzahl der bistabilen Kippschaltungen, die das Schieberegister bilden, ist dabei gleich der Länge des Datenblocks. Die Länge des Datenblocks entspricht der Anzahl der ihn bildenden Binärelemente (deutsche Auslegeschrift 1199 314), Der Nachteil der bekannten Anordnung besteht darin, daß zur Bildung eines aus mehreren Binärelementen bestehenden Datenblocks für jedes Binärelement eine bistabile Kippstufe eines Schieberegisters _ erforderlich ist.It is known to use shift registers in the formation of data blocks use that to convert the data blocks from parallel to serial display to serve. The number of flip-flops that make up the shift register, is equal to the length of the data block. The length of the data block corresponds the number of binary elements that make it up (German Auslegeschrift 1199 314), Der The disadvantage of the known arrangement is that to form one of several Binary elements existing data blocks for each binary element a bistable flip-flop a shift register _ is required.

Es ist weiterhin bekannt; aus einem Informationsblock, welcher in der $eriendarstellung- vorliegt,. den zugehörigen -Prüfblock mit Hilfe eines. Divisionsschieberegister zu berechnen (Dipl: Math. Karl V o ß i e k, »Fehlererkennende Kodes für die Datenfernübertragung«, Informationsheft des Instituts für Post- und Fernmeldewesen Nr. 110, 1964, S. 86 und 87, Bild 13). -Der Umfang des als Parallel-Serien-Umwandlers dienenden Schieberegisters ist, unten Beriicksichtigung des Synchronisierblocks trotzdem noch verhältnismäßig hoch.It is still known; from an information block, which is in the $ eriendarstellung- is available. the associated test block with the aid of a. Division shift register to calculate (Dipl: Math. Karl V o ß i e k, »Error-Detecting Codes for Remote Data Transmission«, Information booklet of the Institute for Post and Telecommunications No. 110, 1964, p. 86 and 87, Fig. 13). -The scope of the shift register serving as a parallel-to-serial converter is still proportionate, taking into account the synchronization block below high.

Zweck der Erfindung ist es, diesen Mangel zu beseitigen. Der Erfindung liegt nun die Aufgabe zugrunde; ein Verfahren zur Bildung von Datenblöcken zu schaffen, bei dem die Anzahl der bistabilen Kippstufen für ein Schieberegister, das die Parallel-Serien-Wandlung durchführt, kleiner ist als die Anzahl der _ den Synchronisier- und den Informationsblock biY= denden Bits. -Erfindungsgemäß wird das-dadurch erreicht; "daß eine bistabile Kippschäffäng erst" dänri wen -Informationsblock in den Parallel-Sexien-Umwandler einspeichert, wenn der Synchronisierblock diesen verlassen hat.The purpose of the invention is to remedy this deficiency. The invention is now the basis of the task; to create a procedure for the formation of data blocks, where the number of bistable multivibrators for a shift register that does the parallel-to-series conversion is less than the number of _ the synchronization and information blocks biY = the end bits. According to the invention this is achieved thereby; "that a bistable Kippschäffäng first "dänri wen" information block in the parallel sex converter saves when the synchronization block has left it.

Bei der ersten Ansteuerung einer bistabilen Kippstufe liefert ein Binärzähler ein erstes Ausgangssignal= zur Einspeicherung des Synchronisierblocks=aus -der Paralleldarstellung in den Parallel-Serien-Umwandler. -Der Binärzähler wird nach der Aussendung des Synchronisierblocks und beim Vorliegen eines zweiten Ausgangssignals der bistabilen Kippschaltung in die Ausstellung gebracht. Bei der zweiten Ansteuerung der bistabilen Kippstufe liefert der Binärzähler ein drittes Ausgangssignal zur Einspeicherung des Informationsblocks aus der Paralleldarstellung in den Parallel-Serien-Umwandler. Danach liefert der Binärzählen ein, viertes Ausgangssignal, das die Übernahme des Informationsblocks aus dem Parallel-Serien-Umwandler in ein Divisiorisschieberegister zur Bildung des Prüfblocks ermöglicht.When a bistable multivibrator is activated for the first time, a delivers Binary counter a first output signal = for storing the synchronization block = off -the parallel display in the parallel-serial converter. -The binary counter is after the synchronization block has been sent and when a second output signal is present the bistable toggle switch brought into the exhibition. At the second activation the binary counter supplies a third output signal to the bistable multivibrator Storage of the information block from the parallel representation in the parallel-serial converter. Then the binary counting delivers a fourth output signal that the acceptance of the Information blocks from the parallel-serial converter into a divisional shift register to form the test block.

Das Verfahren nach der Erfindung soll an Hand eines Ausführungsbeispiels erläutert werden.The method according to the invention is intended to be based on an exemplary embodiment explained.

F i g.1 zeigt einen vollständigen Datenblock; F i g. 2 zeigt ein Blockschaltbild zur Durchführung des erfindungsgemäßen Verfahrens: In F i g: 1 ist ein vollständiger Datenblock, bestehend aus einem Synchronisierblock s mit vier, einem Informationsblock m mit vier und einem Prüfblock k mit drei Binärelementen dargestellt. Dem Synchronisierbloch s und dem Prüfblock k folgt eine Pause von einem Binärelement. Als fehlererkennender Gruppencode ist ein (7,4)-Code vorgesehen, der es gestattet, 15 Informationen zu bilden.Fig. 1 shows a complete block of data; F i g. 2 shows a block diagram for carrying out the method according to the invention: In FIG. 1 there is a complete Data block, consisting of a synchronization block s with four, an information block m shown with four and one test block k with three binary elements. The synchronization hole s and the test block k is followed by a pause of one binary element. As a fault-detecting one A (7,4) code is provided for the group code, which allows 15 pieces of information to be assigned form.

In F i g. 2 ist ein Blockschaltbild zur Durchführung des erfindungsgemäßen Verfahrens dargestellt. Ein Taktgenerator TG versorgt einen Binärzähler BZ, einen Parallel-Serien-Umwandler PSU für vier Binärstellen, ein Verzögerungsschieberegister V für drei Binärstellen und ein Divisionsschieberegister D für einen (7,4)-Code mit Taktsignalen. Die maximale Zählkapazität des Binärzählers BZ beträgt 7.In Fig. 2 shows a block diagram for carrying out the method according to the invention. A clock generator TG supplies a binary counter BZ, a parallel-serial converter PSU for four binary digits, a delay shift register V for three binary digits and a division shift register D for a (7,4) code with clock signals. The maximum counting capacity of the binary counter BZ is 7.

Der Binärzähler BZ steuert eine bistabile Kippschaltung B an, die zu vier verschiedenen Zeitpunkten je ein Ausgangssignal abgibt. Das erste Ausgangssignal b 1 ist an eine UND-Schaltung L11 angeschlossen, deren zweiter Eingang mit einer Binärstelle des Synchronisierblocks s in Paralleldarstellung verbunden ist. Die vier Querstriche deuten an, daß die UND-Schaltung U 1 entsprechend der Anzahl der Binärelemente des Synchronisierblocks s 4mal vorhanden ist: Das zweite Ausgangssignal b 2 ist mit dem Binärzähler BZ verbunden. Das dritte Ausgangssignal b 3 ist an eine UND-Schaltung U 2 angeschlossen, dessen zweiter Eingang mit einer Binärstelle des Informationsblocks m in Paralleldarstellung verbunden ist. Die vier Querstriche deuten an, daß die UND-Schaltung U2, entsprechend der Anzahl der Binärelemente des Informationsblocks m, 4mal vorhanden ist. Die beiden UND-Schaltungen sind über eine ODER-Schaltung 01 mit dem Parallel-Serien-Umwandler PSU verbunden. Die vier Querstriche am Ausgang= der ODER-Schaltung 01 deuten an, daß die'Schaltungsanordnung, bestehend aus U1, U2 und @O 1., -4mal vorhanden ,st. Das vierte Ausgangssignal b4 ist an eine UND-Schaltung U3 angeschlossen, dessen zweiter Eingang mit dem Parallel-Serien-UmwandlerPSU und dessen Ausgang mit dem Divisionsschieberegister D verbunden ist. Der Parallel-Serien-Umwandler PSU ist außerdem mit dem Verzögerungsschieberegister Y verbunden. Der vollständige Datenblock in Seriendarstellung ist am Ausgang der .ODER-Schaltung 02 abnehmbar, deren Eingänge mit dem Verzögerungs- und dem Divisionsschieberegister B bzws D verbunden sind.The binary counter BZ controls a bistable multivibrator B, which emits an output signal at four different times. The first output signal b 1 is connected to an AND circuit L11, the second input of which is connected to a binary digit of the synchronizing block s in a parallel representation. The four dashes indicate that the AND circuit U 1 is present 4 times corresponding to the number of binary elements of the synchronization block s: The second output signal b 2 is connected to the binary counter BZ. The third output signal b 3 is connected to an AND circuit U 2 , the second input of which is connected to a binary digit of the information block m in a parallel representation. The four dashes indicate that the AND circuit U2, corresponding to the number of binary elements of the information block m, is present 4 times. The two AND circuits are connected to the parallel-serial converter PSU via an OR circuit 01. The four dashes at the output = of the OR circuit 01 indicate that the circuit arrangement, consisting of U1, U2 and @O 1., -4 times present, st. The fourth output signal b4 is connected to an AND circuit U3, the second input of which is connected to the parallel-to-serial converter PSU and the output of which is connected to the division shift register D. The parallel-to-serial converter PSU is also connected to the Y delay shift register. The complete data block in series representation can be removed from the output of the .OR circuit 02, the inputs of which are connected to the delay and division shift registers B and D, respectively.

Nach der Beschreibung des Blockschaltbildes soll nun dessen Wirkungsweise bei der Erzeugung eines vollständigen Datenblocks nach F i g.1 erläutert werden. -Während der Erzeugung eines ersten Impulses durch den Taktgenerator TG - liefert die bistabile Kippschaltung B ihr erstes Ausgangssignal b 1. Es dient zur Einspeicherung des Synchronisierblocks s aus der Paralleldarstellung in den Parallel-Serien- Umwandler PSU. Mit Hilfe der Taktimpulse des Taktgenerators TG werden die Binärstellen des Synchronisierblocks s aus dem Parallel-Serien-Umwandler PSU über das Verzögerungsschieberegister V und die ODER-Schaltung O 2 in Seriendarstellung übergeführt. Nach der Erzeugung des ersten Impulses durch den Taktgenerator TG liefert die bistabile Kippschaltung B vorbereitend ein zweites Ausgangssignal b2. Bedingt durch dieses Signal kommt der Binärzähler beim Erreichen der Zählstellung 5, d. h. vor dem Beginn des Informationsblocks na, in die Aus-Stellung. Danach erfolgt die erneute Erzeugung eines ersten Impulses durch den Taktgenerator TG für den Binärzähler BZ. Dabei gibt die bistabile Kippschaltung B ein drittes Ausgangssignal b 3 ab, welches der übernahme des Informationsblocks m aus der Paralleldarstellung in den Parallel-Serien-Umwandler PSU dient. Nach der erneuten Erzeugung des ersten Impulses durch den Taktgenerator TG gibt die bistabile Kippschaltung B ein viertes Ausgangssignal b 4 ab, welches die Übernahme des Informationsblocks m aus dem Parallel-Serien-Umwandler PSU in das Divisionsschieberegister D zur Bildung des Prüfblocks k gestattet. Mit Hilfe der Taktimpulse des Taktgenerators werden die Binärstellen des Informationsblocks in aus dem Parallel-Serien-Umwandler PSU über das Verzögerungsschieberegister V und die ODER-Schaltung 02 in die Seriendarstellung übergeführt.After the description of the block diagram, its mode of operation in the generation of a complete data block according to FIG. 1 will now be explained. During the generation of a first pulse by the clock generator TG , the bistable multivibrator B delivers its first output signal b 1. It is used to store the synchronization block s from the parallel representation in the parallel-to-serial converter PSU. With the help of the clock pulses of the clock generator TG , the binary digits of the synchronization block s from the parallel-to-serial converter PSU are converted into series representation via the delay shift register V and the OR circuit O 2. After the generation of the first pulse by the clock generator TG , the bistable multivibrator B supplies a second output signal b2 in preparation. As a result of this signal, the binary counter is in the off position when it reaches counting position 5, ie before the start of the information block na. A first pulse is then generated again by the clock generator TG for the binary counter BZ. The bistable multivibrator B emits a third output signal b 3, which is used to take over the information block m from the parallel display in the parallel-to-serial converter PSU. After the first pulse has been generated again by the clock generator TG, the bistable multivibrator B emits a fourth output signal b 4, which allows the information block m to be transferred from the parallel-serial converter PSU to the division shift register D to form the test block k. With the help of the clock pulses of the clock generator, the binary digits of the information block are transferred from the parallel-to-series converter PSU via the delay shift register V and the OR circuit 02 to the series display.

Anschließend erfolgt die Ausgabe des Prüfblocks k, der vorher im Divisionsschieberegister D aus dem Informationsblock m abgeleitet wurde.The test block k, which was previously in the division shift register, is then output D was derived from the information block m.

Unmittelbar an die Ausgabe des Datenblocks nach F i g. 1 schließt sich die Ausgabe des nächsten Datenblocks an.Immediately after the output of the data block according to FIG. 1 closes the output of the next data block takes place.

Claims

Claims: 1. Method for the formation of data blocks from consist of a synchronization block, an information block and a test block, where sync block and information block via a parallel-serial converter run and the test block is derived from the information block, characterized in that that a bistable multivibrator (B) only then the information block (m) in the Parallel-to-serial converter (PSU) stores if the sync block (s) has it has left.

2. The method according to claim 1, characterized in that with a first control of the bistable multivibrator (B) by a binary counter (BZ) a first output signal (b 1) for storing the synchronization block (s) from the parallel display in the parallel series Converter (PSU) is supplied and the binary counter (BZ) after the complete transmission of the synchronizing block (s) and when a second output signal (b2) is present from the bistable flip-flop (B) is brought into the off position that a second modulation of the bistable multivibrator (B) a third output signal (b3) for storing the information block (m) from the parallel display in the parallel-serial converter (PSU) is supplied by the binary counter (BZ), and after the second activation of the bistable multivibrator (B ) through the binary counter (BZ) a fourth output signal (b4) the transfer of the information block (m) from the parallel-serial converter (PSU) into a division ship eberegister (D) for the formation of the test block (k) enabled.