DE1280305B

DE1280305B - Method for the non-linear conversion of a pulse-amplitude-modulated input signal into a pulse-code-modulated signal

Info

Publication number: DE1280305B
Application number: DEF49587A
Authority: DE
Inventors: Dr-Ing Helmut Bauch; Dr-Ing Werner Weiss
Original assignee: Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Current assignee: Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Priority date: 1966-06-30
Filing date: 1966-06-30
Publication date: 1968-10-17
Also published as: DE1280305C2

Description

Verfahrep zur eicht lipparen Umformupg eines pulsamplitudenmodulierten Eingangssignals in ein pulscodemoduiiertes Signal Dia Erfindung betrifft ein Verfahren zur Umformung eines pulsamplitudenmodulierten Eingangssigpals in ein pulscodemoduliertes Signal mittels eines ,,hleodierers mit einer durch die exponentielle Entladakennlinie eines Kondensators verwirklichten nichtlinearen Quantisierungskenulinie.Proceed to the calibration of a pulse amplitude modulated Input signal in a pulse code modulated signal The invention relates to a method for converting a pulse-amplitude-modulated input signal into a pulse-code-modulated one Signal by means of a leodier with an exponential discharge characteristic curve of a capacitor realized non-linear quantization bar line.

Bei der Übertragung von Analogsignalen bietet es teehpische Vorteile, wenn man sie durch Quantisiempg und Codierung in Digitalsignale umwandelt und diese überträgt.When it comes to the transmission of analog signals, it offers technical advantages, if you convert them into digital signals by quantizing and coding and these transmits.

Dabei treten Schwierigkeiten auf, wenn Analog.-signale mit großen Amplitudenunterschieden, wie z. e. Sprache aus mehreren nacheinander abgefragten 'l< elefgukanälen, übertragen werden sollen, weil dann ein großer Dynamikbereieh verarbeitet werden muß. Dpr Zeichenvorrat und damit die Zahl der Quantlsierungsschritte ist durch das verwendete Codewort fgstgelegt.m Intßresse eines kleinen Aufwandes ist cls notwendig, die Zahl der Quantisierungsschritte nleglichst niedrig zu haltert. Bei einer linearen Teilppg des Übertragungsbereiches erhält jeder Quantisierungssehritt die gleiche Breite: Da die Zahl der Quantisierungsschritte durch das verwendete Codewert vorgegeben und daher begrenzt ist, muß hei eipem großen zu übertragenden Dynamikbereich jeder Quantisierungsschritt relativgroß gemacht werdePe Dies wirkt sich besonders bei sehr kleinen Sigpalen ungünstig aus, weil diese unter Umständen in den Bereich des ersten Quantisierungssehrittes fallen und nm Ausgang der Übertragungsstrecke das Eingangssignal nicht mehr reproduziert und erkannt werden kann.Difficulties arise when analog signals with large Amplitude differences, such as e. Language from several interrogated one after the other 'l <elefgukanälen, should be transmitted, because then a large dynamic range must be processed. Dpr character set and thus the number of quantization steps is laid down by the code word used. m Intention of a small amount of effort it is necessary to keep the number of quantization steps as low as possible. With a linear partial ppg of the transmission range, each quantization step is given As the number of quantization steps used by the: the same width Code value is predetermined and therefore limited, must be called a large one to be transmitted Dynamic range each quantization step can be made relatively large because this has an effect are particularly unfavorable with very small signals, because these may under certain circumstances fall in the range of the first quantization step and nm output of the transmission path the input signal can no longer be reproduced and recognized.

Diesem Mangel kann man bei linearer Quantisierungskennlinie nur, durch eine Verringerung der $phrittweite Abhelfen. Dies würde aber eine Erhöhung der Zahl der Quantisierungssehritte erfordern und folglich mit dem Wunsch nach geringem Aufwand upcl geringer Übertragungsbpndbreite kollidieren.This deficiency can only be overcome with a linear quantization curve a reduction in the phrase-width remedy. But this would increase the number the quantization steps require and consequently with the desire for little effort upcl collide with a narrow transmission band width.

Bei gleicher Zahl von Qunatisierungsschritten läßt sieh der obengßnanute Nachteil vermeiden, wepn man eine nightlipeare Quantisierungskennlinie benutgt, die so beschaffen ist, tlaß die Quaptisierungssallritte für relativ kleine Amplituden klein und für relativ große Amplituden groß werden.With the same number of qualification steps, see the above mentioned numeral Avoid the disadvantage if a nightlipear quantization characteristic is used, which is designed in this way, allows the quaptizing rides for relatively small amplitudes become small and large for relatively large amplitudes.

In einem bekannten Pulscodemodulationsverfahrpn wird die nichtlineare Quantisierungskennlinie durch Zwischenschaltung eines Amplitudenkompressors auf der Sendeseite und eines Amplituderpexpanders auf der Empfangsseite erzeugt. Kompressor und Expander sind komplizierte Zusatzgeräte, die aus nichtlinegren Netzwerken aufgebaut sind und temperaturabhängige Halbleiterdioden enthalten. Zur Verminderung der durch diese Temperaturabhängigkeit hervorgerufenen Verzerrungen muß ein großer Aufwand getrieben werden. Sie lassen sich aber nur schwer auf ein erträgliches Maß reduzieren, denn auch die Alterung der Dioden trägt zu erheblichen Fehlern bei.In a known pulse code modulation method, the non-linear Quantization characteristic through the interposition of an amplitude compressor the transmitting side and an amplitude expander generated on the receiving side. compressor and expanders are complex add-on devices made up of non-linear networks and contain temperature-dependent semiconductor diodes. To reduce the through This temperature dependence caused distortions must be a great effort to be driven. But they are difficult to reduce to a tolerable level, because the aging of the diodes also contributes to considerable errors.

Es ist deshalb ein Codierer anzustreben, der den vorhandenen Dynamikbereich voll ausnutzt und richtig wiedergibt, ohne daß die Anzahl der Quanti= sierungsschritte erhöht werden muß und ohne daß aufwendige Kompander verwendet werden müssen.It is therefore to strive for an encoder that uses the existing dynamic range fully exploited and correctly reproduced without reducing the number of quantization steps must be increased and without having to use expensive compander.

In einem bekannten Zählcodierer nach der britisehen Patentschrift 973 087 wird die nichtlineare Quantisierungskenniinie durch die bei der Entladung eines Kondensators entstehende exponentielle Entladungskennlinie dargestellt. Dieses Prinzip ist an sich bekannt. Es wird in dem bekannten Zähicodierer in folgender Weise verwirklicht: Am Eingang des Zählcodierers liegt eine über tragungseinrichtung mit 25 Kanälen. Diese Kanäle werden nacheinander durch Und-Schaltungen abgetastet. Die Polarität jedes Abtastwertes wird durch eine dazu vorgesehene Polaritätserkennungsschaltung ermittelt. Ist der Abtastwert des Eingangssignals nicht positiv, so muß die Eingangsspannung umgepolt werden, weil in der nachfolgenden Schaltung nur positive Spannungen verarbeitet werden können. Zu der so entstandenen Spannung wird dann eine Zusatzspannurig addiert, und ein als Codierkondensator bezeichneter Kondensator wird auf die resultierende Spannung aufgeladen. In einen besonderen Speicher, der als Vorzeichenspeicher bezeichnet ist, wird eingeschrieben, ob die Polarität des Abtastwertes umgekehrt wurde oder nicht. Der Codierkondensator wird über einen Widerstand entladen. Diesen Vorgang überwacht eifix V ergleicher, dem als Bezugsspannung eine Spannung in Höhe der vorher zum Abtastwert addierten Zusatzgleichspannung zugeführt wird. Der Vergleiche? liefert einen Impuls, dessen Vorderflanke mit dem- Zeitpunkt des Beginns der Entladung übereinstimmt und dessen Rückflanke den Zeitpunkt definiert, zu dem der Codierkondensator auf die Zusatzspanüüng entladen ist.In a known counting encoder according to the British patent 973 087 is the non-linear quantization curve by the discharge The exponential discharge characteristic resulting from a capacitor is shown. This The principle is known per se. It is used in the known counting encoder in the following Realized way: at the input of the counting encoder there is a transmission device with 25 channels. These channels are scanned one after the other using AND circuits. The polarity of each sample is determined by a polarity detection circuit provided for this purpose determined. If the sample value of the input signal is not positive, the input voltage must The polarity must be reversed because only positive voltages are processed in the following circuit can be. An additional tension is then added to the tension created in this way, and a capacitor called a coding capacitor is added to the resulting Voltage charged. In a special memory called the sign memory is, it is written whether the polarity of the sample has been reversed or not. The coding capacitor is discharged through a resistor. This process is monitored by an eifix comparator, with a voltage as the reference voltage is supplied in the amount of the additional DC voltage previously added to the sample. The comparisons? delivers a pulse, the leading edge of which with the time of the The beginning of the discharge and its trailing edge defines the point in time at which the coding capacitor is discharged to the additional voltage.

Die Zeitkonstante:, der, Entladeeinrichtung ist bestimmt durch die Größe des Codierkondensators und des zu diesem parallelgeschalteten Widerstandes. Diese Schaltelemente sind so bemessen, daß die Spannung gerade vor dem Ende der Tastperiode den Wert der Zusatzgleichspannung erreicht, wenn die Anfangsladung den maximal möglichen Wert hatte.The time constant :, the, discharge device is determined by the Size of the coding capacitor and the resistor connected in parallel with it. These switching elements are dimensioned so that the voltage just before the end of the Duty cycle reaches the value of the additional DC voltage when the initial charge takes the had the maximum possible value.

Der vom Vergleieher abgegebene Impuls steuert eine Torschaltung, durch die während der Dauer des Impulses Zählimpulse aus einem Zählimpulsgenerator in einen Zähler fließen. Ein besonderer übertragungsimpulsgenerator bestimmt durch einen an seinem Ausgang auftretenden Steuerimpuls den Zeitpunkt der Einspeicherung des Zählerstandes über eine Reihe von Und-Schaltungen in sechs Stufen eines 8stufigen Registers.-"Eine weitere Stufe dieses Registers übernimmt den Stand des Vorzeichenspeichers, und in der achten Stufe wird die Signalisierung gespeichert. Der Inhalt- des 8stufigen Registers wird während der folgenden Tastperiode, gesteuert .durch Impulse aus einem besonderen Zeitimpulsgenerator, nacheinander ausgelesen.The impulse given by the comparator controls a gate circuit the counting pulses from a counting pulse generator in flow a counter. A special transmission pulse generator determined by a control pulse occurring at its output indicates the time of storage the counter reading via a series of AND circuits in six stages of an 8 stage Register .- "A further stage of this register takes over the status of the sign memory, and in the eighth stage the signaling is saved. The content of the 8-step Register is controlled during the following keying period. By pulses from a special time pulse generator, read out one after the other.

Der Zeiiimpulsgenerator steuert auch den Übertragungsimpulsgenerator, er ist ferner mit dem Pulsgenerator gekoppelt, durch den die Abtastung der einzelnen Kanäle am Eingang gesteuert wird.The timing pulse generator also controls the transmission pulse generator, it is also coupled to the pulse generator, through which the sampling of the individual Channels at the input is controlled.

Der vorstehend- beschriebene bekannte Zähleodierer weist von Nachteilen auf. Einer dieser Nachteile ist -darin zu sehen, daß eine zusätzliche Gleichspannung bestimmter Größe und Polarität zum Abtastwe"rt -addiert werden soll. Da die Polarität des Abtastwertes mit der Polarität dieser Zusatzgleichspannung übereinstimmen muß, ist nach der Feststellung der Ptilarität des Abtastwertes mittels einer Polaritätserkennungsschaltung gegebenenfalls in einer weiteren -Schaltung die Umpolung des Abtastwertes erforderlich. Dabei müssen die übertragungsfaktoren für das umgepolte und das nicht umgepolte Signal sehr genau übereinstimmen, besonders schwierig ist es, sehr kleine Abtastwerte fehlerlos umzupolen.The known counting encoder described above has disadvantages on. One of these disadvantages is to be seen in the fact that an additional DC voltage of a certain size and polarity to be added to the sample value. As the polarity of the sampled value must match the polarity of this additional DC voltage, is after the detection of the sensitivity of the sample by means of a polarity detection circuit It may be necessary to reverse the polarity of the sample in a further circuit. The transfer factors for the polarity reversal and the non-polarity reversal must be used Signal match very precisely, it is particularly difficult to obtain very small samples polarity reversal flawlessly.

Nachteilig ist es ferner, daß der Codierkondensator nicht auf Null entladen wird, sondern nur auf den durch die Größe der Zusatzspannung festgelegten Spannungspegel. Es -verbleibt also nach dem Ende der Zählphase immer eine erhebliche Restladung, die anschließend noch abfließen muß. Eine völlige Entladung kann nur mit einer wahlweise vorgegebenen besonderen Schaltung erreicht werden.It is also disadvantageous that the coding capacitor is not set to zero is discharged, but only to that determined by the size of the additional voltage Voltage level. So after the end of the counting phase there is always a substantial one Residual charge that must then flow off. A complete discharge can only can be achieved with an optionally predetermined special circuit.

Die zur Umpolung der Abtastspannung und zur Addition der Zusatzgleichspannung benutzten Einrichtungen sind an sich zur Verwirklichung einer nichtlinearen Quantisierungskennlinie nicht notwendig und stellen nur zusätzliche Fehlerquellen dar, durch welche die Betriebs- und Fehlersicherheit des Zählcodierers: erheblich vermindert wird.The one for reversing the polarity of the scanning voltage and adding the additional DC voltage The facilities used are per se for realizing a non-linear quantization characteristic not necessary and only represent additional sources of error through which the Operational and error security of the counter encoder: is considerably reduced.

Bei einer anderen aus der Zeitschrift »Frequenz«, 1966, Nr.-6, S,.'183- bis 189; bekannten Codiereinrichtung. mit -hichtlinearer Quantisierungskennlinie werden zwei RC-Kreise über je einen Transistor auf die maximale Aussteuerungsamplitude -1-A bzw. -A aufgeladen. Zu einem bestimmten Zeitpunkt werden die Transistoren gesperrt, und die Kondensatoren .der RC-Kreise entladen sich über die Widerstände gegen zwei Spannungen -Aly bzw. +Aly. Die positive und negative Entladekurve ist mit dem einen Eingang der Koinzidenzeinrichtung 1 bzw. 2 verbunden, während die anderen Eingänge gemeinsam mit der Signalspannung belegt sind. Koinzidenz liegt dann vor, wenn die Signalspannung gleich ist einem Augenblickswert der Entladekurve; dabei spricht die Koinzidenzeinrichtung 1 nur bei positiven und 2 nur bei negativen Spannungen an. Dem zeitlichen Ablauf der Entladekurve gemäß erfolgt die Koinzidenz nicht in einem konstanten Zeitabstand, sondern schwankt entsprechend der Codierzeit, wobei ein der Phasendifferenz entsprechender Amplitudenfehler auftritt.In another from the magazine "Frequency", 1966, No.-6, p. '183- to 189; known coding device. with non-linear quantization characteristic two RC circuits are set to the maximum modulation amplitude via a transistor each -1-A or -A charged. At a certain point in time the transistors are blocked, and the capacitors of the RC circuits discharge through the resistors to two Tensions -Aly or + Aly. The positive and negative discharge curve is with the one Input of the coincidence device 1 or 2 connected, while the other inputs are used together with the signal voltage. There is coincidence when the Signal voltage is equal to an instantaneous value of the discharge curve; thereby speaks the coincidence device 1 only for positive and 2 only for negative voltages at. According to the timing of the discharge curve, the coincidence does not occur in a constant time interval, but fluctuates according to the coding time, whereby an amplitude error corresponding to the phase difference occurs.

Eine Abwandlung dieser bekannten Codiereinrichtung besteht darin, daß der Abtastwert des Eingangssignals in einer besonderen Speichereinrichtung zwischengespeichert wird. Es ist dann nur eine Koinzidenzeinrichtung erforderlich, es müssen aber ein UmschalterS2, ein SchalterSl und eine Speichereinrichtung zusätzlich eingeführt werden. Mit dem Umschalter S2 werden die beiden Spannungen -Alg und +Aly umgeschaltet. Mit .dem Schalter S1 wird am Ende der Codierzeit bei Erreichen des Potentials 0 V der RC-Kreis unterbrochen, wodurch die: weitere Entladung verhindert wird. Während dieser Zeit liegt am Eingang der Koinzidenzeinrichtung ebenfalls das Potential O V, und eine Polaritätsfestlegung kann durchgeführt werden.A modification of this known coding device consists in that the sample value of the input signal is temporarily stored in a special storage device. Only one coincidence device is then required, but a changeover switch S2, a switch S1 and a storage device must also be introduced. The two voltages -Alg and + Aly are switched with the switch S2. With the switch S1, the RC circuit is interrupted at the end of the coding time when the potential 0 V is reached, which prevents further discharge. During this time, the potential OV is also present at the input of the coincidence device, and a determination of polarity can be carried out.

Diese bekannte Codiereinrichtung bedingt einen sehr großen Aufwand. Es müssen mit großer Genauigkeit die Spannungen -A, +A, -Alu und +Aly erzeugt werden. Wird auf eine Speicherung des Abtastwertes des Eingangssignals verzichtet, so sind zwei Koinzidenzeinrichtungen und zwei RC-Kreise notwendig. Bei einer Zwischenspeicherung der Signalspannung können zwar eine Koinzidenzeinrichtung und ein RC-Kreis entfallen, es müssen aber dann eine Speichereinrichtung, ein Umschalter und ein Schalter zusätzlich reingeführt werden. Wird die Signalspannung gespeichert, so tritt ein Fehler auf, der davon herrührt, daß sich der Speicherkonden sator etwas entlädt, die Entscheidung für das Zählende aber nach einer von der Amplitude des Abtastwertes abhängigen Zeit erfolgt.This known coding device requires a great deal of effort. The voltages -A, + A, -Alu and + Aly must be generated with great accuracy. If the sample value of the input signal is not stored, two coincidence devices and two RC circuits are necessary. In the case of intermediate storage of the signal voltage, a coincidence device and an RC circuit can be omitted, but a storage device, a changeover switch and a switch must then also be introduced. If the signal voltage is stored, an error occurs which results from the fact that the memory capacitor discharges somewhat, but the decision to end the count is made after a time dependent on the amplitude of the sample.

Ein weiterer Nachteil besteht darin, daß das Entscheidungsniveau nicht beim Potential 0 V, sondern entsprechend der Signalspannung bei dauernd wechselnden Potentialen liegt. Deshalb hat die Spannungsdifferenz zwischen den zu vergleichenden Spannungen im Zeitpunkt der Entscheidung stark unterschiedliche Änderungsgeschwindigkeiten, außerdem müssen die Koinzidenzeinrichtungen sehr aufwendig sein.Another disadvantage is that the decision level is not at potential 0 V, but according to the signal voltage with constantly changing Potential lies. Therefore, the voltage difference between the to be compared Tensions at the time of the decision vary greatly in rate of change, in addition, the coincidence devices must be very expensive.

Die Nachteile der bekannten Anordnungen werden bei dem erfindungsgemäßen Verfahren zur Umformung eines pulsamplitudenmodulierten Eingangssignals in ein pulscodemoduliertes Signal mittels eines Zählcodierers mit einer durch die exponentielle Entladekennlinie eines Kondensators verwirklichten nichtlinearen Quantisierungskennlinie, bei dem die Polarität eines Abtastwertes eines Eingangssignals festgestellt wird, dadurch vermieden, daß eine Gegenspannung mit einer dieser Polarität entgegengesetzten Polarität erzeugt wird. und däß ein. auf den: Abtastwert des Eingangssignals' aufgeladener Codierkondensator gegen diese Gegenspannung umgeladen wird, wobei durch einen ersten Niveaudetektor der Nulldurchgang der Codierkondensatorspannung festgestellt und die Zeit vom Beginn der Umladung des Codierkondensators bis zur Feststellung des Nulldurchganges dem Abtastwert des Eingangssignals nach Maßgabe der nichtlinearen Charakteristik entspricht und in an sich bekannter Weise während dieser Zeit eine dieser Zeit proportionale Anzahl von Impulsen in einen Zähler einläuft, dessen Stand anschließend von einem Speicher übernommen wird.The disadvantages of the known arrangements are in the inventive Process for converting a pulse-amplitude-modulated input signal into a pulse-code-modulated one Signal by means of a counter encoder with an exponential discharge characteristic curve of a capacitor realized non-linear quantization characteristic, in which the polarity of a sample of an input signal is determined thereby avoided that a counter voltage with a polarity opposite to this polarity is produced. and that one. on the: Sampling value of the input signal ' charged coding capacitor is reloaded against this counter voltage, whereby through a first level detector detected the zero crossing of the coding capacitor voltage and the time from the beginning of the charge reversal of the coding capacitor until it is determined of the zero crossing the sample value of the input signal according to the non-linear Characteristic corresponds and in a manner known per se during this time A number of pulses proportional to this time runs into a counter, the status of which is is then taken over from a memory.

Der Nulldurchgang der Kondensatorspannung wird mit einem Niveaudetektor festgestellt. Dieser Niveaudetektor ermittelt auch die Polarität des Abtastwertes, eine besondere Einrichtung ist hierzu nicht erforderlich. Durch Betätigung eines Schalters wird in sehr einfacher Weise durch Einschaltung einer von zwei Spannungsquellen mit entgegengesetzter Polarität der Gegenspannung entsprechend der Polarität des Abtastwertes gewählt.The zero crossing of the capacitor voltage is determined with a level detector established. This level detector also determines the polarity of the sample, a special facility is not required for this. By pressing a The switch is made in a very simple manner by switching on one of two voltage sources with opposite polarity of the counter voltage corresponding to the polarity of the Sample selected.

Die Anwendung einer Gegenspannung bietet den weiteren Vorteil, daß der Codierkondensator am Ende der Zählzeit auf die Spannung Null entladen ist. Wird gemäß einem weiteren Merkmal der Erfindung zu diesem Zeitpunkt die Gegenspannung abgeschaltet, so entsteht nur durch die Verzögerung, mit der diese Abschaltung erfolgt, eine kleine Restladung auf dem Codierkondensator. Diese wird durch Differentiation der Abschaltflanke der Gegenspannung kompensiert. Weitere Einrichtungen sind nicht erforderlich.The use of a counter voltage has the further advantage that the coding capacitor is discharged to zero voltage at the end of the counting time. Will according to a further feature of the invention, the counter voltage at this point in time switched off, only the delay with which this switch-off occurs occurs a small residual charge on the coding capacitor. This is done through differentiation compensated for the switch-off edge of the counter voltage. Further facilities are not necessary.

Am Codierkondensator treten Spannungen auf, die dem gesamten zu übertragenden Dynamikbereich entsprechen und bei übertragung von Sprache in einem Bereich von etwa 63 db liegen. Die niedrigste Spannung ist beispielsweise etwa 1 mV und die höchste 1,4 V. Dieser große Bereich soll störungsfrei verarbeitet werden. An den Niveaudetektor werden also hohe Anforderungen gestellt, er muß erkennen, wann eine Spannung von etwa 1,4 V gegen die Gegenspannung durch Null geht, und er muß auch bei 1 mV den Nulldurchgang noch sicher feststellen können. Der Niveaudetektor muß also sehr empfindlich und sehr übersteuerungsfest sein.At the coding capacitor, voltages occur that are the same as the total to be transmitted Dynamic range correspond and with the transmission of speech in a range of about 63 db. For example, the lowest voltage is around 1 mV and the maximum 1.4 V. This large area should be processed without interference. To the So high demands are placed on the level detector, it must recognize when a Voltage of about 1.4 V against the counter voltage goes through zero, and it must too can still reliably determine the zero crossing at 1 mV. The level detector must so be very sensitive and very resistant to overload.

In dem vorliegenden Zählcodierer wird die Aufgabe der störungsfreien und genauen Überwachung des Nulldurchganges der Spannung an einem auf Spannungen sehr unterschiedlicher Höhe aufgeladenen Kondensator erfindungsgemäß dadurch gelöst, daß vor dem ersten Niveaudetektor ein übersteuerungsfester wechselstromgekoppelter Begrenzerverstärker angeordnet ist, der je nach den Spannungsverhältnissen ein- oder mehrstufig sein kann. Dieser Verstärker verstärkt die am Codierkondensator liegende Eingangsspannung, solange deren Betrag einen bestimmten Wert nicht überschreitet. Wird die Eingangsspannung größer, so beginnt der Begrenzerverstärker symmetrisch zur Spannung Null zu begrenzen.In the present counting encoder, the task of interference-free and accurate monitoring of the zero crossing of the voltage on one for voltages very different height charged capacitor solved according to the invention, that in front of the first level detector an overdrive-proof AC-coupled Limiter amplifier is arranged, which depending on the voltage conditions or can be multi-level. This amplifier amplifies the coding capacitor lying input voltage, as long as its amount does not exceed a certain value. If the input voltage increases, the limiter amplifier starts symmetrically to limit voltage zero.

In Weiterbildung des erfindungsgemäßen Verfahrens wird dem ersten Niveaudetektor an Stelle des wechselstromgekoppelten Begrenzerverstärkers ein gleichstromgekoppelter Differenzverstärker vorgeschaltet. Der Ausgangsspannung dieses gleichstromgekoppelten Differenzverstärkers ist keine Gleichspannung überlagert, sie ist Null, wenn der Eingang an Erde liegt. Die Ausgangsspannung eines derartigen Verstärkers besteht aber normalerweise nicht nur aus der der Eingangsspannung proportionalen Spannung; sondern enthält noch zusätzliche Fehlerspannungen; die sich mit der Zeit ändern. Diese Abweichung wird als Drift bezeichnet. Bei dem erfindungsgemäßen Verfahren wird in einer Ausführungsform die Drift dadurch kompensiert, daß in den Signalpausen der Eingang mit der positiven Verstärkung an Null und der Eingang mit der negativen Verstärkung in an sich bekannter Weise über einen Tiefpaß an den Verstärkerausgang gelegt wird. In einer anderen Ausführungsform geschieht die Driftkompensation dadurch, daß der Eingang mit der positiven Verstärkung über einen niederohmigen Widerstand an Erde liegt und der Eingang mit der negativen Verstärkung während der Signalpausen in an sich bekannter Weise über einen Tiefpaß an den Verstärkerausgang gelegt wird.In a further development of the method according to the invention, the first Level detector instead of the AC-coupled limiter amplifier a DC-coupled one Differential amplifier connected upstream. The output voltage of this DC coupled No DC voltage is superimposed on the differential amplifier; it is zero when the Entrance is on earth. The output voltage of such an amplifier exists but usually not only from the voltage proportional to the input voltage; but also contains additional fault voltages; that change over time. This deviation is known as drift. In the method according to the invention In one embodiment, the drift is compensated for by the fact that in the signal pauses the input with the positive gain at zero and the input with the negative Amplification in a manner known per se via a low-pass filter to the amplifier output is placed. In another embodiment, the drift compensation is done by that the input with the positive gain via a low resistance is connected to earth and the input with the negative gain during the signal pauses is applied in a manner known per se to the amplifier output via a low-pass filter.

An Hand der Zeichnung soll nun das Verfahren nach der Erfindung näher beschrieben und erläutert werden: Von den Figuren zeigt F i g.1 die schematische Darstellung einer Ausführungsform der Erfindung, F i g. 2 die schematische Darstellung einer anderen Ausführungsform der Erfindung, F i g. 3 die schematische Darstellung einer weiteren Ausführungsform der Erfindung, F i g. 4 die zu der in F i g.1 gezeigten Ausführungsform gehörigen Spannungsverläufe und Schalterschließzeiten, F i g. 5 die zu der in F i g. 2 gezeigten Ausführungsform gehörigen Spannungsverläufe und Schalterschließzeiten, F i g. 6 die zu der in F i g. 3 gezeigten Ausführungsform gehörigen Spannungsverläufe und Schalterschließzeiten.The method according to the invention will now be described in more detail with reference to the drawing are described and explained: Of the figures, FIG. 1 shows the schematic Representation of an embodiment of the invention, FIG. 2 the schematic representation another embodiment of the invention, FIG. 3 the schematic representation a further embodiment of the invention, FIG. 4 to that shown in FIG Embodiment associated voltage curves and switch closing times, F i g. 5 the to the in F i g. 2 associated voltage curves and Switch closing times, FIG. 6 to the in F i g. 3 embodiment shown appropriate voltage curves and switch closing times.

Die F i g. 4, 5 und 6 sollen die Funktionsweise der Zählcodierer und die Zusammenhänge zwischen den Schalterschließzeiten und den Spannungsverläufen veranschaulichen. Die Indizes der Spannungen weisen auf die entsprechend bezeichneten Punkte in den F i g. 1, 2 und 3 hin, in den mit kleinen Buchstaben bezeichneten Zeilen sind die Schließzeiten der entsprechend gekennzeichneten Schalter eingetragen. In der ersten Zeile, bezeichnet mit UA, sind die bei A in den Ringzähler einlaufenden Spannungsimpulse aufgezeichnet. Die hier eingetragenen Zahlen geben den Ausgang des Ringzählers an, an dem der Impuls gerade abgegeben wird und bezeichnen also entsprechend die Taktimpulse T 1 bis T8. Sie kennzeichnen damit auch den Takt im Arbeitszyklus des Codierers. In der Zeile UB sind die zu codierenden amplitudenmodulierten Impulse aufgezeichnet, die durch zeitmultiplexe Abtastung der Sprachkanäle gewonnen wurden. In Zeile k sind die Schließzeiten des Schalters k eingetragen, in Zeile Uc der Verlauf der Spannung am Codierkondensator Ck und in Zeile UD entsprechend der Verlauf der Gegenspannung. Die Schließzeiten der Schalter v, g und z sind in den entsprechend bezeichneten Zeilen angegeben.The F i g. 4, 5 and 6 are intended to illustrate the functioning of the counting encoders and the relationships between the switch closing times and the voltage curves. The indices of the stresses point to the correspondingly designated points in FIGS. 1, 2 and 3, the closing times of the correspondingly marked switches are entered in the lines marked with small letters. In the first line, labeled UA, the voltage pulses entering the ring counter at A are recorded. The numbers entered here indicate the output of the ring counter at which the pulse is currently being emitted and thus designate the clock pulses T 1 to T8 accordingly. They also mark the cycle in the encoder's work cycle. The amplitude-modulated pulses to be coded are recorded in line UB , which were obtained by time-division multiplexed scanning of the voice channels. Line k shows the closing times of switch k, line Uc shows the course of the voltage at the coding capacitor Ck and line UD shows the course of the counter voltage. The closing times of switches v, g and z are given in the lines labeled accordingly.

F i g. 1 zeigt das Ausführungsbeispiel eines Zählcodierers mit wechselstromgekoppeltem Begrenzerverstärker und einem am Ausgang dieses Verstärkers angeordneten ersten Niveaudetektor S1. Außerdem ist am Ausgang dieses Verstärkers eine Hilfseinrichtung S22 angeordnet, die zwei weitere Niveaudetektoren enthält. Die Ansprechniveaus dieser weiteren Niveaudetektoren liegen symmetrisch oberhalb bzw. unterhalb des Ansprechniveaus des ersten Niveau- detekiors S1 und selig. nahe bei diesem. Das An- Sprechniveau des ersten Niveaudetektprg S1 i,§t die SFannung 0 V. In F i g, 1 ist links unten ein 'f Aktgenerator ein- gezeichnet, der gas einem Pulgfre@uenzgenerator G, einem. Pulsformer PF, einpur I'requenzpntersetzer und einem Dingzähler besteht. Durch den Ringzähler wird der Arbeitgz klus bestimmt, denn durch die an seiden acht Ausgängen nacheinander auftretenden TaktimpulseTl bis T8 werden alle Fpnktigne4 igl Codierer gesteuert und die Ergebnisse an den ein- zelnen epeiphern pacheinander abgefragt. An sei;lenu Eingage @1 liegen Impulse mit einer Frequenz, die der maximalen Pplsfrpque der über die Leitung zum Empfänger gehenden Iilfprnßation entspricht, Diese wird deshglb als Bitfre4ueng bezeichnet. I-er Untersetzer bestimmt die Zahl der Zählitnpulse pro Bit und damit Alen Teil des Zyklus. der zum Aus- zählen ausgenutzt wird. Von den ue,Fwendeten 8 fit pro Kanal werden 6 Bit zur Amplitudenkerlpzeiph- nupg bepötigt. 6 Bit entsprechen 6.4 Pqlslänganstufpn, was bei einem Untersetzunggyprhältnis von einem Sechgehntel einer 111ilnqlen@Z,ählzeit von 4 Bit ent- spricht. Die Bitfrequeiig wird durch Frequenzunter= Setzung der vom Pqlsfrpquenggeneratqi erzpqgten Pulsfrequenz gewonnen. Im Pulsformer werden gchqrfe erzeugt, die über ein Laufzeit glied x als Zählimpulse in einen Bin ärzähler oinlaufpp, solange der Schalter z geschlossen ist. Ap der Eingangsklemme $ dies 94 hleodi erprs liegen amplitudenmödulierte positive und negative Impulse, die durch eine zeitmultiplexe Abtastupg vpg mehreren $prachkanälpn gewonnen werden, Durch den Taktimpuls T2 wird über den Flip-Flpp.FP1 der Schalter k geschlossen und der Codierkqqdensqtqr Ck auf den in diesem Augenblick qm Eingang liegenden Abtastwert aufgeladen: Während der Dauer des Takt- Impulses TZ ist auch der nach dem $egrenzerverst'- ker und dem Niveaudetektor S1 qngeördliete Schal- ter y geschlossen, und der Vorzeichenspeicher spei- cheri die vom Nivea4detektor5l festgestellte Polari- tät des Abtastwertes. Gleiphzeitig wählt er mit denn Schalter g e ]Polarität der Gegehspannung, die der Polarität des- Abtastwertes entgegengesetzt ist. Eben,- falls durch den Taktimpuls T2 gesteuert wird über den Flip-_Flop FF 3, der verzögernd wirkt, nagh Fest- legung der Polarität :der $pliglter - geschlossen. Von der Jeweils gewählten Spannungsquelle -Ug bzw. Il, fließt dann ein eingeprägter Strom über den Widerstand .R" zum Codierkondensator C k . Für die- sen Strom stellt der in Reihe zum Schalter k liegende sehr kleine Innepwiderstand des PAM-Qe'eratczrs einen Kurzschluß zur Erde dar. Erst nach Offnen des Schalters k liegt riie Gegenspannung gls Spannungs- abfall am Widerstand 12k qn, Per Taktimpuls T? Nwirkt auch das Laschen des Binärzählers,-so dgß dieser wieder zur Aufnahme von Zählimplllgen bereit ist. Diese lailfen, yom Pulsformer PF kommend, ein, sobald di;rch de!, Taktimpuls T1 über die U1 und dep Flip--Flop FF 1 synchrop lpit einem Zählimpuls der Schulter k wieder geöffnet und gleichzeitig über den Flip-Flop FF 71 und das Luuf- zeitglietl.r, das die Ver&tärkerlau (zeit uusglpipht, der Schalterz geschlossen wird. Niln wird c:er 1Cadier- kondens4tor gegen die Gegenspgnnilng umgeladep, wobei die Spannung dm Cpdierkqndepsätor epoperl- tiell dem Wert der ungelegten Oegenspannuilg mit entgegepgegetzter.Polartät zi4strept (P'i g, 4, Zeile llc@. Dieper- dyngmisch ve'laufencje Vorgapg erscheililt uergtärkt am Ausgang des Begrengerüerstärker@ uA wird vonl I iveau@letpktgrSl überwacht. $pbald die Spannung am, Cndierkondeusator die, Polarität wechr seit und somit die Umladekurve die Null-Linie schneidet, öffnet deI Niyeagdetoktpr S1 über den Flip-F1gg F.] den cbglter z und schaltet dgrZ r-Jl L5Knen des Schalters g die Qegepspimnuqg qll. Diese Abschaltung .erfolgt jedaph eegeb. der Verstärkp#- >ufzeit etwas später als der Nulldurchgang, Lind die deshalb verbleibende sehr geringe Restladung wird durch lpifferentiqtion der Abgchalt@ke du Gegen,- spannuni mittels deso13tlensqtprs Cg kom ensiert. lies bewirkt ein Zurückschwingen tler ran ensutor- spgnnung über. KuJI hinaus und ein apsphließendeg Abklingen auf Null. Der in F i g. .4, Zeile Ü, gestrichelt dargestellte Teil der Vmlgdekurvp zeigt dein Vprluuf der Kondensatorgpanpung, der sieh ergeben Wärde, wenn die Gegenspannung nicht abgesphaltet wird, pie von den übergchWingkurjvn qberhalb und unter- halb der Null-Linie ein gesehlpssenen Flächep sind etwa gleich, der arithmetische MittelWprt des durch die Gegenspannung hervorgerufenen Spannunggv er- laufen am :?unkt C -ist deshalb auch flapp Null, y@enxj, die beiden Palaritätep der Gegenspannung glicht miit gleicher Mufiglreit auftreten. Ohne Abschaltung der Gegenspglnung und ohne Iornpensqtiqn der. Nest- ladung würde pgch jedem Arbeitstakt auf dem Kon- densator eine gestlüdupg stehenbleiben, die je pack der Polarität des verarbeiteten Abtgstikertes positiv oder negativ wäre, Sind häuf ger positive als pegative Abtastwerte zu verarbeiten, so würde häufipr die negatiye Gegeqspannqng angpsphaltet werden, und die Abtastwerte würden u.n den jeweils resultierenden Betrag der Restladqng verfälscht Werden. Die Anzahl der bis zum Öffnpg des Schalters z in den BipärzäWer eingelaufenen Zählimpulse entgpriellt naph Maßgabe der nichtlinearen Charqkteristik genau der Amplitude des Abtastwerles, auf dop der- Cpdierkondgpsatnr aufgeladen worden war. Nach einem Abfragezyklus wird durch den Takt- impuls T1 der Zählerstand in die Speicher ein- ge@chrieben. Während des fplgepden Abfragezyklus werden die Speicher durch die Taktimpulse T 2 bis T7 nacheinander abgefragt, und das Ergebnis wird über die Leitung abgesandt, Vor dem codierten If etrag des Abtastwerte& wird, veranlaßt durch den Takt- impuls T8, das Wählzeichen des Spruchkanals (Signa- liserung) und, gesteuert durph den Taktip.pulaTl, das Vorwichen des Abtastwertes gbgesapdt. War der Abtastwert des an lplitüdennnpdulierten Eingangssignals so groß, tjaß bei Überschreiten des höchstmäglichep Zählerstanden der Nulldurchgang der Spannung qm Codierkondengatpr nopp n.ieht erfolgt ist, so spripbt eine zusätzliche Einrichtung an, die die Ausgabe des Speicherstandes sperrt. :Diese Einrichtung ist als 7ählerüberlauf bezeichnet. Da Wegen der übertragungsteebnischeil Vorteile zur übertragupg der einfache invertierte Code verwendet wird, bedeutet dies die Ausgabe des ma-ximqlen Betrages; es werden nur Nullen abgesandt, Auf diese einfache Weise wird der Quagtigierilngsberpigh nach oben begrenzt. Liegt die Arrlplituäe des Abtastwertes lxntprhalta der ersten Quaritisieriingsstufe >.lud sehr nahe bei Nqll, so spricht der Niv6äudetektar,S1 nicht ap, und der Schalter z wurde ebenfalls nicht gepff4et werden. Eg wurde der Zählerüherla4# ansgechep ilnd eins dann völlig falsches Ergebnis, nämlich .der maximale Betrag, ausgelesen werden. Die Spannung am Codierkondensator läuft in diesem Fall nicht bis Null, sondern weiter gegen die gerade angelegte Gegenspannung. Es spricht dann einer der beiden Niveaudetektoren der Hilfseinrichtung S22 an und bewirkt das Öffnen des Schalters z, das Abschalten der Gegenspannung und das Löschen des Binärzählers, in den inzwischen Impulse eingelaufen sein können. Es werden daher bei, Verwendung des einfachen binären, invertierten Codes nur Einsen abgesandt.F i g. 1 shows the exemplary embodiment of a counter encoder with an AC-coupled limiter amplifier and a first level detector S1 arranged at the output of this amplifier. In addition, an auxiliary device S22, which contains two further level detectors, is arranged at the output of this amplifier. The response levels of these additional level detectors are symmetrically above or below the response level of the first level detekiors S1 and blessed. close to this. The arrival Speech level of the first level detection program S1 i, §t die S voltage 0 V. In Fig. 1 there is an act generator at the bottom left drawn, the gas a Pulgfre @ uenzgenerator G, one. Pulse shaper PF, single-track frequency converter and a thing counter. By the ring counter the work cycle is determined, because by the eight outputs occurring one after the other Clock pulses T1 to T8 are all Fpnktigne4 igl Controlled by the encoder and the results individually queried one after the other. To be; lenu Inputs @ 1 are pulses with a frequency that the maximum Pplsfrpque via line corresponds to the confirmation going to the recipient, This is therefore referred to as Bitfre4ueng. I - he Coaster determines the number of counting pulses per Bit and therefore alen part of the cycle. the one to count is exploited. Of the ue, 8 turned fit 6 bits per channel are used for the amplitude curve nupg mocked. 6 bits correspond to 6.4 Pqlslänganstufpn, what at a reduction ratio of one Sixths of a 111ilnqlen @ Z, counting time of 4 bits speaks. The bit frequency is given by frequency below = Setting of the pqlsfrpquenggeneratqi generated Pulse rate gained. Be in the pulse shaper gchqrfe generated over a runtime element x as counting pulses in a binary counter oinlaufpp, as long as the switch z is closed. Ap of the input terminal $ dies 94 hleodi erprs there are amplitude-modulated positive and negative Pulses that are generated by a time-division multiplexed sampling vpg several $ prachkanälpn can be obtained by the clock pulse T2 is via the flip -Flpp.FP1 of the Switch k closed and the Codierkqqdensqtqr Ck on the square foot entrance at the moment Sample loaded: During the duration of the cycle The impulse TZ is also the ker and the level detector S1. ter y is closed, and the sign memory stores cheri the polar- ity of the sample. At the same time he chooses with then Switch ge] polarity of the reverse voltage that the Polarity of the sample is opposite. Just,- if controlled by the clock pulse T2 over the flip-flop FF 3, which has a delaying effect, nagh fixed- Laying the polarity: the pliglter - closed. from the selected voltage source -Ug or Il, an impressed current then flows over the Resistor .R "to coding capacitor C k . For this sen current is provided by the one in series with switch k very small internal resistance of the PAM-Qe'eratczrs a short circuit to earth. Only after opening the Switch k is riie counter-voltage gls voltage drop at resistor 12k qn, per clock pulse T? The latching of the binary counter also works, -so dgß this again ready to receive counting impulses is. These came in from the pulse shaper PF, as soon as di; rch de !, clock pulse T1 over the U1 and dep flip-flop FF 1 synchropic lpit a shoulder k count reopened and at the same time via the flip-flop FF 71 and the air Zeitglietl.r that the Ver & tärkerlau (time uusglpipht, der Switchz is closed. Niln becomes c: er 1Cadier- condenser against the counter voltage reloaded, where the voltage dm Cpdierkqndepsätor epoperl- tally with the value of the unexplained oegenspannuilg opposite polarity zi4strept (P'i g, 4, line llc @. The dynamic progression occurs uergtärkt at the exit of the Grenzgerüerstärker @ uA is monitored by I iveau @ letpktgrSl. $ psoon the Voltage at the encoder, polarity changer since and thus the transshipment curve is the zero line cuts, opens the Niyeagdetoktpr S1 via the Flip-F1gg F.] the cbglter z and switches dgrZ r-Jl L5Knen the switch g the Qegepspimnuqg qll. These Shutdown takes place every time. the amplification # - > ufzeit a little later than the zero crossing, Lind die therefore, the remaining charge will be very low by lpifferentiqtion the Abgchalt @ ke you against, - Spannuni com ensed by means of deso13tlensqtprs C g. lies causes a swing back tler ran ensutor- voltage over. KuJI out and an apsphliessendeg Decay to zero. The in F i g. .4, line Ü, dashed The part of the Vmlgdekurvp shown shows your Vprluuf the capacitor voltage, which you see result in heat, if the counter voltage is not switched off, pie of the overlying swing curves above and below half of the zero line are a shortened area about the same, the arithmetic mean value of the through the counter-voltage caused voltage run on:? point C -is therefore also instantly zero, y @ enxj, the two parities of the counter-tension with it the same musty riding occur. Without switching off the Contradictory and without Iornpensqtiqn der. Nest- charge would pgch every work cycle on the con- Densator a Gestlüdupg stand still, each pack the polarity of the processed item is positive or negative, are more often positive than negative To process samples, the negative counter voltages can be adjusted, and the samples would be un the resulting The amount of the remaining charge will be falsified. The number to the opening of the switch z in the BipärzäWer received counting pulses debounced naph stipulation the non-linear characteristics of exactly the amplitude of the scanning, on dop der- Cpdierkondgpsatnr had been charged. After a query cycle, the clock pulse T1 the counter reading into the memory written @. During de s fplgepden polling cycle the memories are generated by the clock pulses T 2 to T7 queried one after the other, and the result is via the line sent, before the coded If etrag des Samples & is caused by the clock impuls T8, the dialing character of the speech channel (signal liserung) and, controlled by the tactip.pulaTl, the advance of the sample value gbgesapdt. Was the sampled value of the multiplexed on lplitüdennpdulated Input signal so large, tjass when exceeding the The maximum possible number of counters is the zero crossing the voltage qm Codierkondengatpr nopp no has taken place, an additional facility will be contacted, which blocks the output of the memory status. :These Facility is designated as a counter overflow. There Because of the transmission table advantages to the transmission uses the simple inverted code this means the output of the ma-ximqlen Amount; only zeros are sent on this easy way is the Quagtigierilngsberpigh after limited above. If the amplitude of the sample is lxntprhalta the first quaritization stage> .loaded very close to Nqll, that's how the level detector speaks, S1 not ap, and the switch z was also not pff4et. Eg the counter display became one then completely wrong result, namely .the maximum amount, can be read out. In this case, the voltage on the coding capacitor does not run to zero, but continues against the counter voltage that has just been applied. It then responds to one of the two level detectors of the auxiliary device S22 and causes the opening of the switch z, the switching off of the counter voltage and the deletion of the binary counter, in which pulses may have entered in the meantime. Therefore only ones are sent when using the simple binary, inverted code.

F i g. 2 zeigt als weiteres Ausführungsbeispiel des Zählcodierers nach der Erfindung einen Zählcodierer mit gleichstromgekoppeltem Differenzverstärker und einem am Ausgang dieses Verstärkers angeordneten Niveaudetektor S1.F i g. 2 shows a further exemplary embodiment of the counting encoder according to the invention a counter encoder with a DC-coupled differential amplifier and a level detector S1 arranged at the output of this amplifier.

Der Zählcodierer nach F i g. 2 unterscheidet sich von dem im F i g. 1 dargestellten Zählcodierer durch die Verwendung eines gleichstromgekoppelten driftkompensierten Differenzverstärkers, dessen Ausgangsspannung nicht von einer Gleichspannung überlagert ist, sowie durch die Art und Anordnung der Hilfseinrichtung S22. The counting encoder according to FIG. 2 differs from that in FIG. 1 through the use of a DC-coupled, drift-compensated differential amplifier, the output voltage of which is not superimposed by a DC voltage, and through the type and arrangement of the auxiliary device S22.

Die Nullpunktwanderung des gleichstromgekoppelten Differenzverstärkers wird durch periodische Justierung ausgeregelt. Das geschieht in der Weise, daß durch den Taktimpuls T 8 der Schalter i und über den Flip-Flop FF1 der Schalter k geschlossen (F i. g. 5, Zeilen U,4, k und a) und dadurch der Eingang mit der negativen Verstärkung über einen Tiefpaß TP an den Ausgang gelegt und der Eingang mit der positiven Verstärkung über den sehr kleinen Innenwiderstand des PAM-Generators mit Erde verbunden wird. In diesem Augenblick führt der PAM-Generator die Spannung Null. Das Öffnen der beiden Schalter i und k wird durch den Taktimpuls T 1 be- wirkt. Gleichzeitig wird durch diesen Taktimpuls über die Und-Schaltung U5 verhindert, d'aß der Schalter z geschlossen wird.The zero point drift of the DC coupled differential amplifier is corrected by periodic adjustment. This is done in such a way that the switch i is closed by the clock pulse T 8 and the switch k is closed via the flip-flop FF1 (FIG. 5, lines U, 4, k and a) and thereby the input with the negative gain via a Low-pass filter TP is applied to the output and the input with the positive gain is connected to ground via the very small internal resistance of the PAM generator. At this moment the PAM generator has zero voltage. The opening of the two switches i and k is brought about by the clock pulse T 1 . At the same time, this clock pulse prevents the switch z from being closed via the AND circuit U5.

Die Hilfseinrichtung S22 ist am Eingang des Differenzverstärkers angeordnet und enthält ebenfalls zwei weitere Niveaudetektoren. Die Ansprechniveaus dieser weiteren Niveaudetektoren liegen symmetrisch zum Ansprechniveau des ersten Niveaudetektors S 1 jeweils zwischen der positiven bzw. negativen Aussteuerungsgrenze und den Gegenspannungen mit jeweils gleicher Polarität. Sie sind also relativ unempfindlich. Durch einen am Eingang des Zählcodierers auftretenden Abtastwert, der so groß oder größer ist als die Aussteuerungsgrenze, wird auf jeden Fall einer der beiden Niveaudetektoren. der Hilfseinrichtung S22 zum Ansprechen gebracht. Dies wird im Flip-Flop FF4 gespeichert. Es laufen so lange Zählimpulse in den Binärzähler ein, bis der überlauf anspricht. Durch den Taktimpuls T8 wird über die Oder-Schaltung O 1 und den Flip-Flop FF 2 der Schalter z geöffnet und über die Und-Schaltung U 6 und die Oder-Schaltung 02 das Löschen des Zählers verhindert. Die in den Zähler eingelaufenen Zählimpulse werden anschließend wie bei. dem Zählcodierer nach F i g. 1 in :die Speicher eingespeichert. Aus den Speichern werden, mit Taktimpuls T2 beginnend, nur Nullen ausgelesen.The auxiliary device S22 is arranged at the input of the differential amplifier and also contains two further level detectors. The response levels of these additional level detectors are symmetrical to the response level of the first level detector S 1 between the positive or negative control limit and the counter voltages each with the same polarity. So you are relatively insensitive. One of the two level detectors is in any case triggered by a sample value occurring at the input of the counter encoder which is as large or greater than the modulation limit. the auxiliary device S22 to respond. This is stored in the flip-flop FF4. Counting pulses run into the binary counter until the overflow responds. The clock pulse T8 opens the switch z via the OR circuit O 1 and the flip-flop FF 2 and prevents the counter from being cleared via the AND circuit U 6 and the OR circuit 02. The counting pulses that have entered the counter are then as in. the counter encoder according to FIG. 1 in: the memory is stored. Starting with clock pulse T2, only zeros are read from the memories.

War der Abtastwert am Eingang kleiner als die kleinste Quantisierungsstufe, so spricht weder einer der beiden Niveaudetektoren der Hilfseinrichtung S22 noch der Niveaudetektor S 1 an, der Schalterz wird erst durch den Taktimpuls T8 geöffnet, und der Binärzähler wird durch Ansprechen des überlaufs und den Taktimpuls T 8 über die Und-Schaltung U 6 und die Oder-Schaltung 02 gelöscht. Es werden nu_ Einsen ausgelesen.If the sample value at the input was smaller than the smallest quantization level, neither of the two level detectors of the auxiliary device S22 nor the level detector S 1 responds, the switchz is only opened by the clock pulse T8, and the binary counter is activated by responding to the overflow and the clock pulse T. 8 deleted via the AND circuit U 6 and the OR circuit 02. Only ones are read out.

Die Gegenspannung wird bei dem Zählcodierer nach F i. g. 2 nicht abgeschaltet, sie wird nur jeweils entsprechend der Polarität des Abtastwertes umgepolt. Im übrigen ist die Funktionsweise des Zählcodierers nach F i g. 2 der des Zählcodierers nach F i g. 1 gleich.The counter voltage is in the counter encoder according to F i. G. 2 not switched off, it is only reversed in polarity in each case according to the polarity of the sample. Furthermore is the mode of operation of the counter encoder according to FIG. 2 that of the counter encoder F i g. 1 same.

Fi.g.3 zeigt als weiteres Ausführungsbeispiel des Zählcodierers nach der Erfindung einen Zählcodierer mit gleichstromgekoppeltem Differenzverstärker und einem Niveaudetektor S 1 und einer Hilfseinrichtung S22 am Ausgang dieses Verstärkers. Die Hilfseinrichtung S 22 enthält zwei weitere Niveaudetektoren, deren Ansprechniveaus symmetrisch oberhalb bzw. unterhalb des Ansprechniveaus des Niveaudetektors S l, und sehr nahe bei diesem liegen. Es handelt sich dabei um den Zählcodierer nach F i g.1, bei dem der wechselstromgekoppelte Begrenzungsverstärker durch den im Zählcodierer nach F i. g. 2 verwendeten gleichstromgekoppelten Differenzverstärker ersetzt ist. Entsprechend unterscheidet sich der Zählcodierer nach F i g. 3 in seiner Funktionsweise von dem Zählcodierer nach F i g.1 allein dadurch, daß die Drift des gleichstromgekoppelten Differenzverstärkers kompensiert werden muß. Zu diesem Zweck wird durch den Taktimpuls T 1 :der Schalter i geschlossen (F i g. 6, Zeilen UA und i) und damit der Eingang mit der negativen Verstärkung über einen T.iefpaß an den Ausgang des Verstärkers gelegt, wahrend der Eingang mit der positiven Verstärkung über den niederohmigen Widerstand Rk an Erde liegt. Das Schließen des Kontaktes k unterbleibt. Damit während der Justierphase die Spannung am Punkt C sicher Null ist, wird wie bei dem Zählcodierer nach F i g. 1 die Gegenspannung abgeschaltet und die auf dem Codierkondensator verbliebene Restladung kompensiert.Fig. 3 shows, as a further embodiment of the counting encoder according to the invention, a counting encoder with a DC-coupled differential amplifier and a level detector S 1 and an auxiliary device S22 at the output of this amplifier. The auxiliary device S 22 contains two further level detectors, the response levels of which are symmetrically above and below the response level of the level detector S l, and very close to it. This is the counter encoder according to FIG. 1, in which the AC-coupled limiting amplifier is replaced by the DC-coupled differential amplifier used in the counter encoder according to FIG. The counting coder according to FIG. 1 differs accordingly. 3 in its mode of operation of the counting encoder according to FIG. 1 solely in that the drift of the DC-coupled differential amplifier must be compensated for. For this purpose, the clock pulse T 1 : closes the switch i (Fig. 6, lines UA and i) and thus the input with the negative gain is applied to the output of the amplifier via a low-pass filter, while the input is connected to the positive gain is connected to earth via the low resistance Rk. The closing of the contact k does not take place. So that the voltage at point C is safely zero during the adjustment phase, as in the case of the counter encoder according to FIG. 1 the counter voltage is switched off and the remaining charge on the coding capacitor is compensated.

Claims

Claims: 1. A method for converting a pulse-amplitude-modulated input signal into a pulse-code-modulated signal by means of a counter encoder with a non-linear quantization characteristic realized by the exponential discharge characteristic of a capacitor, in which the polarity of a sample of an input signal is determined, characterized in that a counter voltage with one of this polarity opposite polarity is generated and that a coding capacitor charged to the sample of the input signal is recharged against this counter voltage, the zero crossing of the coding capacitor voltage being determined by a first level detector (S1) and the time from the beginning of the recharging of the coding capacitor to the determination of the zero crossing the sample of the input signal in accordance with the non-linear characteristic and in a manner known per se during this time a number of pulses proportional to this time sen enters a counter, the status of which is then taken over from a memory. 2. The method according to claim 1, characterized in that a known override-proof AC-coupled limiter amplifier is connected upstream of the first level detector (S1). 3. Procedure. according to claim 1, characterized in that the first level detector (S1) is preceded by an overload-proof DC-coupled amplifier with differential input, in which the drift of the output voltage is compensated by the fact that in the signal pauses the input mixes with the positive gain at zero and the input mixes negative gain is applied in a manner known per se to the amplifier output via a low-pass filter. 4. The method according to claim 1, characterized in that the: first level detector (S1) is preceded by an overdrive-proof DC-coupled amplifier with differential input, in which the drift of the output voltage is compensated in that the input with the positive gain via a low resistance to zero and the input with the negative gain in the signal pauses in a known manner via a low-pass filter to the amplifier output. 5. The method according to claims 1 and 2 or 1 and 4, characterized in that the counter voltage is switched off immediately after the zero crossing of the coding capacitor voltage. 6. The method according to claims 1 and 2 or 1 and 4, characterized in that the residual charge on the Codierkond'ensator is compensated after switching off the counter voltage. 7. The method according to claims 1 and 3, characterized in that in the case of samples lying below the first quantization level, which do not cause the first level detector (S1) to respond, also an auxiliary device (S22) arranged at the input of the amplifier with two further level detectors, whose response level is symmetrical to the response level of the first level detector (S 1) and between the positive or negative control limit and the counter voltages with the same polarity, does not respond and the counter is thereby cleared. B. A method according to claims 1 and 2 or 1 and 4, characterized in that, in the case of sample values which are below the first quantization level and which do not cause the first level detector (S1) to respond, an auxiliary device (S22) arranged at the output of the amplifier with two further level detectors, whose response levels are symmetrical to the response level of the first level detector and very close to it, take over the switching off of the counter voltage and the clearing of the counter. 9. The method according to claims 1 and 2 or 1 and 3 or 1 and 4, characterized by the use of the simple inverted. binary codes. 10. The method according to claim 9, characterized in that the upper limit of the quantization range is effected by blocking the output of the memory status. References considered: British Patent No. 973 087; Frequency, 1966, No. 6, pp. 183 to 189.