DE1265209B

DE1265209B - Circuit arrangement for dividing a pulse repetition frequency by an arbitrarily adjustable whole number

Info

Publication number: DE1265209B
Application number: DEC39447A
Authority: DE
Inventors: Jean Pierre Vasseur
Original assignee: CSF Compagnie Generale de Telegraphie sans Fil SA
Current assignee: Thales SA
Priority date: 1965-06-28
Filing date: 1966-06-25
Publication date: 1968-04-04

Description

Schaltungsanordnung zur Teilung einer Impulsfolgefrequenz durch eine willkürlich einstellbare ganze Zahl Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Teilung einer Impulsfolgefrequenz durch eine willkürlich einstellbare ganze Zahl. Eine solche Schaltungsanordnung kann beispielsweise zur Fehlererkennung bzw. -berichtigung bei digitalen Rechenoperationen dienen. Man kann sie aber auch zur Stabilisierung eines Oszillators verwenden, der als Frequenzvervielfacher arbeitet. Wieder eine andere Anwendung besteht in der Messung von Zeitintervallen.Circuit arrangement for dividing a pulse repetition frequency by one arbitrarily settable integer The present invention relates to a circuit arrangement for dividing a pulse repetition frequency by an arbitrarily adjustable whole Number. Such a circuit arrangement can be used, for example, for error detection or - Correction in digital arithmetic operations. But you can also use them Use stabilization of an oscillator that works as a frequency multiplier. Yet another application is the measurement of time intervals.

Die erfindungsgemäße Schaltungsanordnung ist gekennzeichnet durch einen ersten Generator, der Impulse einer bestimmten Frequenz einem Verschieberegister zuführt, durch einen zweiten Generator, der Impulse einer beliebigen Frequenz einem Zähler und einem zweiten Verschieberegister von gleicher Art wie das erste mit einer Anzahl von p Stufen zuführt, durch eine an sich bekannte Einrichtung zum Anhalten des zweiten Generators, wenn der Zähler die Zahl anzeigt, und durch eine mit den beiden Registern verbundene Vergleichsschaltung, die Impulse mit der geteilten Frequenz abgibt, wenn die beiden Register im gleichen Zustand sind, und die das erste Verschieberegister auf Null zurückstellt.The circuit arrangement according to the invention is characterized by a first generator that sends pulses of a certain frequency to a shift register supplies, through a second generator, the impulses of any frequency to a Counter and a second shift register of the same type as the first with a Number of p stages supplies, by a per se known device for stopping of the second generator when the counter shows the number, and by one with the Comparison circuit connected to both registers, the pulses with the divided frequency if the two registers are in the same state, and the first shift register resets to zero.

Durch diese Schaltungsanordnung ist es mit hoher Präzision möglich, Impulsfolgen zu untersetzen. Der hierfür erforderliche Aufwand ist in Anbetracht der vielseitigen Verwendbarkeit der erfindungsgemäßen Schaltungsanordnung sehr gering. Diese arbeitet zuverlässig, da sie nur bei Vorhandensein und übereinstimmung gewisser Signale in Tätigkeit tritt. Die Wahrscheinlichkeit irgendwelcher Störungen ist daher vernachlässigbar klein. Der Grundgedanke der Erfindung besteht darin, daß ein erstes Verschieberegister zur Speicherung der Zahl und ein zweites Verschieberegister gleicher Art zur Zählung der mit bestimmter Frequenz ausgesandten Impulse mit einer Vergleichsschaltung verbunden sind, die jedesmal dann einen Impuls abgibt, wenn die beiden Register im gleichen Zustand sind, wodurch auf wenigstens einen Impulsgenerator zurückgewirkt wird.This circuit arrangement makes it possible with high precision To reduce pulse trains. The effort required for this has to be taken into account the versatility of the circuit arrangement according to the invention is very low. This works reliably because it is only available if certain Signals into action. The likelihood of any interference is therefore negligibly small. The basic idea of the invention is that a first Shift register for storing the number and a second shift register of the same type Type of counting the pulses transmitted at a certain frequency with a comparison circuit connected, which emits a pulse every time the two registers are in the same state, which has an effect on at least one pulse generator will.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielshalber erläutert. Darin zeigt F i g. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung, F i g. 2 ein Blockschaltbild eines bei der Anordnung gemäß F i g. 1 verwendeten Registers, F i g. 3 ein Ausführungsbeispiel der Einstellanordnung bei der Schaltungsanordnung nach F i g. 1, F i g. 4 ein Ausführungsbeispiel der Zählerstufe der Anordnung von F i g. 1 und F i g. 5 und 6 die Blockschaltbilder von zwei Anwendungsbeispielen. Die Anordnung enthält zwei Teile: 1. eine Einstellanordnung; 2. eine Zählanordnung.The invention is illustrated below with reference to the drawing explained. In it, F i g. 1 is a block diagram of a circuit arrangement according to the invention, F i g. FIG. 2 shows a block diagram of a device in the arrangement according to FIG. 1 used Registers, F i g. 3 shows an exemplary embodiment of the setting arrangement in the circuit arrangement according to FIG. 1, Fig. FIG. 4 shows an embodiment of the counter stage of the arrangement of FIG F i g. 1 and F i g. 5 and 6 the block diagrams of two application examples. The assembly comprises two parts: 1. an adjustment assembly; 2. a counting arrangement.

Diese beiden Teile und ihre Wirkungsweise werden nacheinander beschrieben.These two parts and how they work are described one after the other.

1. Die Einstellanordnung enthält ein langsames Impulszählregister R 2 und einen Dezimalzähler CD. Diese beiden Organe zählen die Impulse eines langsamen Impulsgenerators G12. Dieser Generator wird im Bedarfsfall durch einen Schalter 1 in Gang gesetzt. Er wird durch eine Anordnung AN stillgesetzt, die an den Dezimalzähler CD angeschlossen und von Hand einstellbar ist. An dieser Anordnung AN wird der Wert N eingestellt, welcher dem gewünschten Frequenzverhältnis F/f entspricht.1. The setting arrangement contains a slow pulse counting register R 2 and a decimal counter CD. These two organs count the pulses from a slow pulse generator G12. This generator is started by a switch 1 if necessary. It is stopped by an arrangement AN , which is connected to the decimal counter CD and can be set manually. The value N, which corresponds to the desired frequency ratio F / f, is set at this arrangement AN.

Diese erste Anordnung arbeitet in folgender Weise: Ein Wert N wird von der Bedienungsperson gewählt, und der Generator G12 wird in Gang gesetzt. Er wird von der Anordnung AN stillgesetzt, wenn N Impulse von dem Zähler CD im Dezimalsystem angezeigt werden. In diesem Augenblick hat das Zählregister R 2 ebenfalls N Impulse gezählt und einen Zustand angenommen, welcher diesen N Impulsen entspricht.This first arrangement works in the following way: a value N is selected by the operator and the generator G12 is started. It is stopped by the arrangement AN when N pulses are displayed by the counter CD in the decimal system. At this moment the counting register R 2 has also counted N pulses and assumed a state which corresponds to these N pulses.

2. Die Zählanordnung enthält einen Impulsgenerator GI1, der eine Impulsfolge mit der Folgefrequenz F erzeugt. Ein schnelles Zählregister R 1 zählt die von dem Generator G11 erzeugten Impulse. Eine mit den Registern R 1 und R 2 verbundene Vergleichsanordnung C liefert jedesmal dann ein Signal, wenn der Zustand des Registers R 1 mit dem Zustand des Registers R 2 übereinstimmt, also jedesmal dann, wenn N Impulse von dem Register R 1 gezählt worden sind.2. The counting arrangement contains a pulse generator GI1, which has a pulse train with the repetition frequency F generated. A fast counting register R 1 counts those of the Generator G11 generated pulses. A comparison arrangement connected to registers R 1 and R 2 C delivers a signal whenever the state of the register R 1 corresponds to the state of the register R 2 coincides, i.e. every time N pulses from the register R 1 have been counted.

Diese Anordnung arbeitet in folgender Weise: Das Register R 1 zählt Impulse, die mit der Frequenz F auftreten. Wenn es N Impulse gezählt hat, befindet es sich in dem gleichen Zustand wie das Register R 2. Die Anordnung C gibt daher ein Signal ab, das mit der Frequenz F/N auftritt. Dieses Signal wird zur Rückstellung des Registers R 1 auf Null benutzt. Das Register R 1 beginnt dann seine Zählung wieder von vorn.This arrangement works in the following way: The register R 1 counts Pulses that occur with the frequency F. When it has counted N pulses, it is located it is in the same state as the register R 2. The arrangement C therefore exists a signal that occurs at the frequency F / N. This signal becomes a reset of the register R 1 used to zero. The register R 1 then begins counting all over again.

F i g. 2 zeigt ein Ausführungsbeispiel eines Verschieberegisters, das für das Register R 1 oder für das Register R 2 verwendet werden kann.F i g. 2 shows an embodiment of a shift register, which can be used for register R 1 or for register R 2.

Dieses Verschieberegister enthält P binäre Stufen mit den Nummern P, P-1... 4, 3, 2, 1, nämlich die Stufen Ep, Ep-1 ... E4, Es, E2, Ei, denen die zu zählenden Impulse zugeführt werden. Bekanntlich wird bei solchen Registern bei jedem gezählten Impuls der Zustand jeder Stufe in die nächste Stufe übertragen. Wenn n Stufen vorhanden sind, hat die größte Zahl, die das Register zählen kann, den Wert n. Zur Vergrößerung der Kapazität wird ein Kunstgriff angewendet, der darin besteht, daß eine Gegenkopplung angebracht wird, die zu dem Eingang des Registers die Summe modulo 2 des Ausgangssignals des Registers und des Eingangssignals der Stufe mit der Nummer p < P zurückführt.This shift register contains P binary stages with the numbers P, P-1 ... 4, 3, 2, 1, namely the stages Ep, Ep-1 ... E4, Es, E2, Ei, which are supplied with the pulses to be counted will. It is known that with such registers, the status of each stage is transferred to the next stage with each counted pulse. If there are n levels, the largest number that the register can count is n. To increase the capacity, a trick is used which consists in adding a negative feedback that adds the sum modulo 2 to the input of the register of the output signal of the register and the input signal of the stage with the number p <P.

Wenn p richtig gewählt wird, kann die Periode des Zählers den Höchstwert 2p-1 erreichen. Diese Periode ist offensichtlich 2p-1, weil für 2n sämtliche Stufen auf Null zurückgestellt werden. Die Theorie dieser Zähler ist in dem Buch »Error correcting codes« von W. W. P e t e r s o n enthalten.If p is chosen correctly, the period of the counter can be the maximum value Reach 2p-1. This period is obviously 2p-1 because for 2n all stages be reset to zero. The theory of these counters is in the book »Error correcting codes «by W. W. P e t e r s o n included.

F i g. 3 zeigt ein Ausführungsbeispiel der Einstellanordnung für die -Zahl N. Das Register R 2 entspricht der Darstellung von F i g. 2. Der Dezimalzähler enthält vier Stufen, die den Werten 10s, 102, 101, 100 zugeordnet sind.F i g. 3 shows an exemplary embodiment of the setting arrangement for the number N. The register R 2 corresponds to the representation of FIG. 2. The decimal counter contains four levels, which are assigned to the values 10s, 102, 101, 100 .

Die Stufen des Dezimalzählers sind über Schalter D4, D3, D2, Dl, Da mit zehn Stellungen mit einem Decodierungssystem DEC verbunden.The stages of the decimal counter are connected via switches D4, D3, D2, Dl, Da with ten positions to a decoding system DEC.

Das Decodierungssystem DEC erzeugt ein Signal, wenn der Zähler CD die durch die Stellungen der Schalter angezeigte Zahl erreicht hat. Dieses Decodierungssystem ist beispielsweise eine UND-Schaltung, die einen Impuls abgibt, wenn jede Stufe des Dezimalzählers die Ziffer enthält, welche der Stellung des zugeordneten Schalters entspricht.The decoding system DEC generates a signal when the counter CD has reached the number indicated by the positions of the switches. This decoding system is, for example, an AND circuit which emits a pulse when each stage of the decimal counter contains the digit which corresponds to the position of the associated switch.

Der Ausgang der Schaltung DEC ist mit dem Eingang des Impulsgenerators G12 so verbunden, daß das Ausgangssignal diesen Generator stillsetzt.The output of the circuit DEC is connected to the input of the pulse generator G12 in such a way that the output signal stops this generator.

Der Schalter I löst im Bedarfsfall das Anlaufen des Generators G12 aus.If necessary, switch I triggers the start-up of generator G12 the end.

Diese Anordnung arbeitet in folgender Weise: Mit Hilfe der Schalter D 1 ... D 4 wird ein Teilerfaktor N gewählt. Der Schalter I setzt dann den Generator G12 in Gang. Dieser schickt seine Impulse in die Zähler CD und R 2. Wenn N Impulse von dem Zähler CD gezählt worden sind, setzt die Anordnung DEC den Generator G12 still. Die Zahl N ist dann in den beiden Zählern eingestellt und insbesondere in dem Register R 2, das einen genau definierten Zustand angenommen hat. Dieser Zustand ändert sich nicht mehr, bis die Bedienungsperson eine andere Zähl N wählt.This arrangement works in the following way: A division factor N is selected with the aid of switches D 1 ... D 4. The switch I then starts the generator G12. This sends its pulses to the counters CD and R 2. When N pulses have been counted by the counter CD , the device DEC stops the generator G12. The number N is then set in the two counters and in particular in the register R 2, which has assumed a precisely defined state. This state does not change until the operator selects a different N counter.

F i g. 4 zeigt ein Ausführungsbeispiel der schnellen Zählanordnung.F i g. 4 shows an embodiment of the high-speed counting arrangement.

Der Impulsgenerator GI1 liefert Impulse mit der Folgefrequenz F.The pulse generator GI1 supplies pulses with the repetition frequency F.

Diese Impulse werden von dem Register R 1 gezählt, das dem Register R 2 völlig gleich ist. Die entsprechenden Stufen der beiden Register R 1 und R 2 sind über eine Gruppe von Vergleichsschaltungen C4, C3, C2, C1, beispielsweise UND-Schaltungen, miteinander verbunden, die jeweils einen Impuls abgeben, wenn die entsprechenden Stufen der Register R 1 und R 2 im gleichen Zustand sind. Diese Impulse werden einer UND-Schaltung zugeführt, die nur dann einen Impuls abgibt, wenn alle Vergleichsschaltungen C 1 bis C 4 gleichzeitig einen Impuls abgeben, d. h., wenn sich die Register R 1 und R 2 im gleichen Zustand befinden und dementsprechend die gleiche Zahl N gezählt haben. Diese UND-Schaltung gibt also nach jeweils N Impulsen des Generators GI 1 einen Impuls ab.These pulses are counted by register R 1, which is identical to register R 2. The corresponding stages of the two registers R 1 and R 2 are connected to one another via a group of comparison circuits C4, C3, C2, C1, for example AND circuits, which each emit a pulse when the corresponding stages of the registers R 1 and R 2 are in the same state. These pulses are fed to an AND circuit which only emits a pulse when all comparison circuits C 1 to C 4 emit a pulse at the same time, that is, when the registers R 1 and R 2 are in the same state and accordingly have the same number N have counted. This AND circuit therefore emits a pulse after every N pulses from the generator GI 1.

Eine Anordnung dieser Art kann beispielsweise zur Stabilisierung eines Oszillators dienen, der praktisch als Frequenzvervielfacher arbeitet. Ein Oszillator 0A (F i g. 5) soll auf die Frequenz F geregelt werden. Er steuert einen Impulsgenerator GI1 mit der gleichen Frequenz. Die Impulse mit der Folgefrequenz FIN treten wie bei der Anordnung von F i g. 1 aus der Vergleichsanordnung C aus.An arrangement of this type can be used, for example, to stabilize a Serve oscillator, which works practically as a frequency multiplier. An oscillator 0A (FIG. 5) is to be regulated to the frequency F. He controls a pulse generator GI1 with the same frequency. The pulses with the repetition frequency FIN occur as in the arrangement of FIG. 1 from the comparison arrangement C.

Eine Vergleichsanordnung COM, welche diese Impulse und eine Bezugsfrequenz f empfängt, schickt zu dem Oszillator 0A ein Signal, das es ermöglicht, die an ihren beiden Eingängen empfangenen Frequenzen gleich zu halten.A comparison arrangement COM, which these pulses and a reference frequency f receives, sends a signal to the oscillator 0A, which enables the on their to keep the received frequencies the same at both inputs.

Der Oszillator 0A wird also durch den Vergleich zwischen dem Bruchteil F/N seiner Frequenz F und einer Bezugsfrequenz f geregelt. Er liefert die Frequenz F=Nf.So the oscillator 0A is made by comparing between the fraction F / N its frequency F and a reference frequency f regulated. It supplies the frequency F = Nf.

Bei einem anderen Anwendungsfall (F i g. 6) ist der Generator GI 1 mit einem Starteingang D und einem an den Ausgang der Vergleichsanordnung C angeschlossenen Stopeingang A versehen. Im Ruhezustand zeigt das Register R 2 den Wert N an, und das Register R 1 befindet sich im Zustand 0. Ein dem Generator G11 zugeführter Startimpuls löst die Zählung aus. Der Ausgangsimpuls der Vergleichsanordnung C wird dem Eingang A des Generators GI 1 zugeführt, der stillgesetzt wird, nachdem er N Impulse abgegeben hat. Der Startimpuls und der Stopimpuls sind also um die Zeit N/F voneinander getrennt. Eine solche Anordnung wird oft zur Messung von Zeitintervallen benutzt, wobei die Genauigkeit um so größer ist, je größer F ist.In another application (FIG. 6), the generator is GI 1 with a start input D and one connected to the output of the comparison arrangement C. Stop input A provided. In the idle state, the register R 2 shows the value N, and the register R 1 is in the state 0. A start pulse fed to the generator G11 triggers the count. The output pulse of the comparison arrangement C is the input A of the generator GI 1 supplied, which is stopped after it has delivered N pulses Has. The start impulse and the stop impulse are separated from each other by the time N / F. Such an arrangement is often used to measure time intervals, the The greater the F, the greater the accuracy.

Für die praktische Ausführung der logischen Schaltungen kann man synchrone Systeme verwenden, bei denen die logischen Operationen unter der Steuerung eines Taktgebers erfolgen, dessen Grundfrequenz hier den Wert F hätte. Ein Beispiel für eine sehr schnelle synchrone Logik mit Tunneldioden ist in dem Aufsatz von S e a r »Charge Controlled Nanosecond Logic« in der Zeitschrift »Proceedings IEE«, September 1963, angegeben. Man kann auch eine magnetische Logik verwenden.For the practical execution of the logic circuits one can use synchronous Use systems where the logical operations are under the control of a Clock, the base frequency of which would have the value F here. An example for a very fast synchronous logic with tunnel diodes is in the essay by S e a r »Charge Controlled Nanosecond Logic «in the journal» Proceedings IEE ", September 1963. Magnetic logic can also be used.

Claims

Claims: 1. Circuit arrangement for dividing a pulse repetition frequency by an arbitrarily adjustable whole number, characterized by a first generator (G11) which feeds pulses of a certain frequency (F) to a shift register (R 1), by a second generator (G12) which Pulses of any frequency (f) are fed to a counter (CD) and a second shift register (R 2), of the same type as the first with a number of p stages, by a means known per se (AN) for stopping the second generator (GI 2), when the counter (CD) shows the number (N) , and through a comparison circuit (C) connected to the two registers (R 1, R 2), which emits pulses with the divided frequency (F / N) when the two registers (R 1, R 2) are in the same state and which resets the first shift register (R 1) to zero.

2. Circuit arrangement according to claim 1, characterized in that the register (R 1, R2) work in binary code.

3. Circuit arrangement according to claim 2, characterized characterized in that in each register (R 1, R 2) a negative feedback between the Stage of rank 1 and the stage of rank q is arranged, with a summer the Sum modulo 2 of the numbers displayed by these two levels at the input of the relevant register and where q is chosen so that the maximum count of each register is given by 2P - 1.

4. Circuit arrangement according to claim 3, characterized in that the comparison circuit (C) contains a number of first AND circuits (C1 to C4) which are each connected to the same points of the associated stages of the two registers (R 1, R 2) are and then emit a pulse when the states of the two stages in question match, and that a second AND circuit (ET) is connected to the outputs of the first AND circuits (C1 to C4), which emits a pulse only when all stages of the registers (R 1, R 2) are in the same state.

5. Circuit arrangement according to claim 1, characterized in that the comparison circuit (C) has its output pulse to a circuit (COM) that receives a signal with a reference frequency (f) and at its output an error voltage dependent on the difference frequency (f -FIN) emits, and that an oscillator (0A) with the determined by the error voltage controlled frequency (F) synchronizes the first pulse generator (GI1). Into consideration Printed publications: VDE book series: 1962, issue 8, p.46, "Digitale Signalverarbeitung"; A. S p e i s e r, Digitale Rechßnanlagen, 1961, p.177.