DE1238955B

DE1238955B - Pulse multiplier circuit

Info

Publication number: DE1238955B
Application number: DET30024A
Authority: DE
Inventors: Dipl-Ing Dr Berthold Bosch
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1965-11-06
Filing date: 1965-12-15
Publication date: 1967-04-20
Also published as: DE1258891B; GB1170608A; FR1498778A; GB1170607A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. CL:Int. CL:

H03kH03k

Deutsche KL: 21 al-36/22 German KL: 21 al -36/22

Nummer: 1238 955Number: 1238 955

Aktenzeichen: T 30024 VIII a/21 alFile number: T 30024 VIII a / 21 al

Anmeldetag: 15. Dezember 1965Filing date: December 15, 1965

Auslegetag: 20. April 1967Open date: April 20, 1967

Die Erfindung befaßt sich mit einer Schaltung zur Vervielfachung eines oder mehrerer Impulse, wobei die entstehenden Einzelimpulse vorbestimmten Abstand aufweisen.The invention relates to a circuit for multiplying one or more pulses, wherein the resulting individual pulses have a predetermined spacing.

Wenn an eine Probe eines Halbleiters, Vorzugsweise eines Ill-V-Verbindungshalbleiters, geeigneter Abmessungen über ohmsche Kontakte eine Spannung angelegt wird, die größer als ein bestimmter kritischer Wert ist, können im fließenden Strom Instabilitäten auftreten, die beispielsweise die Form von Mikrowellenschwingungen aufweisen (vgl. Literaturstelle Solid-State Commun., 1 (1963), S. 88 bis 91, »Microwave Oscillations of Current in III-V-Semiconductors«). If on a sample of a semiconductor, preferably a III-V compound semiconductor, more suitable Dimensions across ohmic contacts a voltage is applied that is greater than a certain is a critical value, instabilities can occur in the flowing stream, for example the shape of microwave vibrations (cf. Solid-State Commun., 1 (1963), pp. 88 bis 91, "Microwave Oscillations of Current in III-V-Semiconductors").

Die Erfindung hat sich unter Ausnutzung des obenerwähnten Effektes die Aufgabe gestellt, eine Impulsvervielfacherschaltung aufzuzeigen.The invention has made use of the above-mentioned effect, an object To show pulse multiplier circuit.

Erfindungsgemäß wird dies bei der eingangs beschriebenen Schaltung dadurch verwirklicht, daß diese aus einer Anzahl derart miteinander gekoppelter und unterhalb des kritischen Wertes vorgespannter Volumeneffekt-Oszillatoren besteht, daß der auf den Eingang der Schaltung gegebene zu vervielfachende Impuls in jeder Halbleiterprobe einen Strom- bzw. Spannungsimpuls auslöst, dessen Länge durch die Laufzeit der Ladungsträger durch die Probe gegeben ist, und daß die gegeneinander zeitlich verschobenen Probeimpulse einem gemeinsamen Lastwiderstand zugeführt werden.According to the invention, this is achieved in the circuit described above in that These are made up of a number of these coupled to one another and preloaded below the critical value Volume effect oscillators that the input of the circuit to be multiplied Pulse triggers a current or voltage pulse in each semiconductor sample, the length of which is given by the transit time of the charge carriers through the sample, and that the opposing times shifted test pulses are fed to a common load resistor.

An Hand eines möglichen Ausführungsbeispiels, wie es in der Fig. 1 dargestellt ist, soll der Erfindungsgedanke näher erläutert werden.On the basis of a possible embodiment, as shown in FIG. 1, the idea of the invention is intended are explained in more detail.

Die Schaltung besteht aus mehreren Volumeneffekt-Oszillatoren, von denen drei Halbleiterproben, PrI, Pr 2 und Pr 3, eingezeichnet sind. Die gewünschte Gleichvorspannung dieser Halbleiterproben wird von der Gleichspannungsquelle U über die entsprechenden Vorwiderstände R₂, -R₄ und R₆ den einzelnen Proben zugeführt. Der in Serie mit der Spannungsquelle U liegende Lastwiderstand R₁ wird vom kombinierten Strom i der Schaltung durchflossen, dessen zeitlicher Verlauf in F i g. 2 gezeigt ist. Mit t_Prl, t_Pr2 usw. ist in Fig. 2 die Länge der Einzelimpulse bezeichnet, die durch die Laufzeit der Ladungsträger durch die betreffenden Proben gegeben ist. Die erste Halbleiterprobe PrI ist mit einer beim Ausführangsbeispiel isoliert ausgebildeten Steuerelektrode St₁ versehen, um den zu vervielfachenden Impuls E über die Klemmen α und b an die Schaltung anlegen zu können. In Serie zur Probe PrI und dem Koppelkondensator C₁ sowie der Verzögerungsschaltung FZl liegt die zweite ImpulsvervielfacherschaltungThe circuit consists of several volume effect oscillators, of which three semiconductor samples, PrI, Pr 2 and Pr 3, are shown. The desired DC bias of these semiconductor samples is supplied to the individual samples from the DC voltage source U via the corresponding series resistors R ₂ , -R ₄ and R _6. The load resistor R ₁ , which is in series with the voltage source U , is traversed by the combined current i of the circuit, the time profile of which is shown in FIG. 2 is shown. With t _Prl , t _Pr2 , etc., the length of the individual pulses is designated in FIG. 2, which is given by the transit time of the charge carriers through the relevant samples. The first semiconductor sample PrI is provided with an insulated control electrode St ₁ in the exemplary embodiment in order to be able to apply the pulse E to be multiplied to the circuit via the terminals α and b. The second pulse multiplier circuit is connected in series with the sample PrI and the coupling capacitor C _{1 and the delay circuit FZ1}

Anmelder:Applicant:

TelefunkenTelefunken

Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3Patentverwertungsgesellschaft mb H.,
Ulm / Danube, Elisabethenstr. 3

Als Erfinder benannt:
Dipl.-Ing. Dr. Berthold Bosch,
Ehrenstein bei Ulm/DonauNamed as inventor:
Dipl.-Ing. Dr. Berthold Bosch,
Ehrenstein near Ulm / Danube

Halbleiterprobe Pr 2 mit dem zugehörigen Vorwiderstand i?₄ und in Serie dazu die dritte Halbleiterprobe Pr 3 mit dem zugehörigen Vorwiderstand R₆. Je nach gewünschter Vervielfachung können η derartig aufgebaute Stufen zusammengeschaltet werden. Der zwischen dem Vorwiderstand R₂ und der Probe Pr ί eingefügte Koppelkondensator C₁ führt zu einer beim Ausführangsbeispiel ebenfalls isoliert dargestellten Steuerelektrode St₂ an der Halbleiterprobe Pr 2. Der Anschlußpunkt der Steuerelektrode St₂ ist außerdem über einen Widerstand R₃ mit der auf Masse liegenden Leitung der Schaltung verbunden, die die Klemme α sowie jeweils einen ohmschen Kontakt der in der Schaltung vorhandenen Halbleiterproben mit der einen Klemme der Gleichspannungsquelle verbindet. In gleicher Weise ist die Ausgangselektrode der Halbleiterprobe Pr 2 über einen entsprechenden Koppelkondensator C₂ und die Verzögerungsschaltung UZ 2 mit der Steuerelektrode St_s der Halbleiterprobe Pr3 verbunden. Gleichzeitig ist die Steuerelektrode St_a über einen Widerstand R₅ mit der Masseleitung verbunden. Sofern weitere Stufen erforderlich sind zur Erzielung der gewünschten Impulsvervielfachung, können, wie dies durch den Kondensator C₃ und die gestrichelten Anschlußleitungen angedeutet wurde, weitere Volumeneffekt-Halbleiter-Oszillatoren angeschlossen werden.Semiconductor sample Pr 2 with the associated series resistor i? ₄ and in series with the third semiconductor sample Pr 3 with the associated series resistor R ₆ . Depending on the desired multiplication, η stages constructed in this way can be interconnected. The coupling capacitor C ₁ inserted between the series resistor R ₂ and the sample Pr ί leads to a control electrode St _2, also shown isolated in the exemplary embodiment, on the semiconductor sample Pr 2. The connection point of the control electrode St ₂ is also connected to the grounded via a resistor R ₃ Connected line of the circuit, which connects the terminal α as well as an ohmic contact of the semiconductor samples present in the circuit with one terminal of the DC voltage source. In the same way, the output electrode of the semiconductor sample Pr 2 is connected to the control electrode St _{s of} the semiconductor sample Pr3 via a corresponding coupling capacitor C ₂ and the delay circuit UZ 2 . At the same time, the control electrode St _{a is} connected to the ground line via a resistor R _5. If further stages are required to achieve the desired pulse multiplication, further volume effect semiconductor oscillators _{can be connected, as indicated by the capacitor C 3 and the dashed connection lines.}

Wird eine ganz bestimmte Verzögerungszeit zwischen den im Zuge des Vervielfachungsvorganges auftretenden Impulsen benötigt, so kann man dies in Weiterführung des Erfindungsgedankens außer durch Wahl geeigneter Halbleiterproben dadurch beeinflussen, daß, wie in F i g. 1 dargestellt, in der Koppelleitung zwischen den Halbleiterproben entsprechend dimensionierte Verzögerungsglieder FZl,There will be a very specific delay between the two in the course of the multiplication process Occurring pulses required, so you can do this in continuation of the inventive concept except influence by choosing suitable semiconductor samples in that, as shown in FIG. 1 shown in the Coupling line between the semiconductor samples appropriately dimensioned delay elements FZl,

■' -"■■-'" - ■ 709550/305■ '- "■■ -'" - ■ 709550/305

VZI usw. eingefügt werden. Die durch die Verzögerungsglieder verursachte Verzögerung ist in Fig. 2 mit t_VZv t_VZ2 usw. angegeben. VZI etc. can be inserted. The delay caused by the delay _{elements is} indicated in FIG. 2 by t _VZv t VZ2 and so on.

Für bestimmte Anwendungszwecke ist es erforderlich, die zeitliche Folge der aus dem Einzelimpuls gebildeten Impulsfolge zu variieren. Dies läßt sich gemäß der Erfindung dadurch erreichen, daß man die Verzögerungsglieder, die vorzugsweise gleich dimensioniert sind, variabel ausbildet. Ferner ergibt sich hierbei die Möglichkeit, bei beliebiger Dirnensionierung der zwischengeschalteten Verzögerungsglieder diese synchron durchzustimmen, so daß man bezüglich der gegenseitigen Lage der aus dem Eingangsimpuls E abgeleiteten Impulsfolge zahlreiche Variationsmöglichkeiten erhält. Die Verzögerungsglieder können selbst wieder, wie an anderer Stelle beschrieben, Elemente sein, die den hier beschriebenen Halbleiter-Volumeneffekt ausnutzen.For certain application purposes it is necessary to vary the time sequence of the pulse train formed from the individual pulse. According to the invention, this can be achieved by designing the delay elements, which are preferably equally dimensioned, to be variable. Furthermore, there is the possibility of tuning the interposed delay elements synchronously with any desired dimensioning, so that numerous possible variations are obtained with regard to the mutual position of the pulse train derived from the input pulse E. The delay elements can themselves, as described elsewhere, be elements which utilize the semiconductor volume effect described here.

Ein besonderer Vorteil der erfindungsgemäßen Schaltung besteht unter anderem darin, daß sie sich ao leicht in integrierter Technik als miniaturisierte Anordnung herstellen läßt.A particular advantage of the circuit according to the invention is, inter alia, that it is ao can be easily produced in integrated technology as a miniaturized arrangement.

Claims

Patent claims:

1. Pulse multiplier circuit with pre- »5 correct spacing of the generated individual pulses, characterized in that the circuit from a number of these coupled to one another and pre-stressed below the critical value Volume effect oscillators, that the input of the circuit, The pulse to be multiplied triggers a current or voltage pulse in each semiconductor sample, the length of which is given by the transit time of the charge carriers through the sample and that the sample pulses, which are shifted in time against each other, are fed to a common load resistor will.

2. Circuit according to claim 1, characterized in that the input pulse of the first Semiconductor sample is supplied via a preferably insulated control electrode.

3. A circuit according to claim 1 or 2, characterized in that the individual semiconductor samples are dimensioned the same.

4. Circuit according to one of the preceding claims, characterized in that between Delay elements are inserted into the semiconductor samples.

5. A circuit according to claim 4, characterized in that the delay elements are designed to be variable.

6. Circuit according to claim 4 or 5, characterized in that the delay elements are dimensioned the same and, if necessary, can be tuned synchronously.

1 sheet of drawings