DE1237693B - Field effect transistor and process for its manufacture - Google Patents

Field effect transistor and process for its manufacture

Info

Publication number
DE1237693B
DE1237693B DEM55822A DEM0055822A DE1237693B DE 1237693 B DE1237693 B DE 1237693B DE M55822 A DEM55822 A DE M55822A DE M0055822 A DEM0055822 A DE M0055822A DE 1237693 B DE1237693 B DE 1237693B
Authority
DE
Germany
Prior art keywords
zone
control electrode
channel
layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DEM55822A
Other languages
German (de)
Inventor
John Trevor Law
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE1237693B publication Critical patent/DE1237693B/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/83FETs having PN junction gate electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. Q.:Int. Q .:

HOIlHOIl

Deutsche KL: 21&-ΊΪ/02German KL: 21 & -ΊΪ / 02

Nummer: 1237 693Number: 1237 693

Aktenzeichen: M 55822 VIII c/211File number: M 55822 VIII c / 211

Anmeldetag: 18. Februar 1963 Filing date: February 18, 1963

Auslegetag: 30. März 1967Open date: March 30, 1967

Die Erfindung bezieht sich auf Feldeffekttransistoren und Verfahren zu ihrer Herstellung. Insbesondere betrifft sie Feldeffekttransistoren, bei denen im Inneren des Halbleiterkörpers ein »Kanal« aus einem epitaktisch aufgebrachten Material ausgebildet ist.The invention relates to field effect transistors and methods for their manufacture. In particular it concerns field effect transistors, in which a "channel" is formed inside the semiconductor body an epitaxially applied material is formed.

Die elektrische Wirkungsweise eines Feldeffekttransistors beruht auf der Veränderung der Leitfähigkeit eines kleinen Gebietes des Halbleitermaterials durch elektrische Querfelder. Dieses Gebiet wird als »Kanal« bezeichnet, an den sich über einen gleichrichtenden Übergang eine Steuerzone anschließt. Zwischen einer Elektrode an dem einen Ende des Kanals und einer Elektrode an seinem anderen Ende fließt ein Strom, der sich durch Veränderung der an die Steuerzone gelegten Vorspannung modulieren läßt. Ein solches Bauelement läßt sich als Transistor mit hoher Verstärkung, hohem Eingangs- und Ausgangswiderstand oder bei automatischer Vorspannung der Steuerzone als Strombegrenzer betreiben.The electrical mode of operation of a field effect transistor is based on the change in conductivity of a small area of the semiconductor material due to electrical transverse fields. This area is called »Channel«, to which a control zone is connected via a rectifying transition. Between an electrode at one end of the channel and an electrode at its other end A current flows which modulates itself by changing the bias voltage applied to the control zone leaves. Such a component can be used as a transistor with high gain, high input and output resistance or operate as a current limiter with automatic biasing of the control zone.

Trotz der theoretischen Erforschung von Feldeffekttransistoren treten bei ihrer Herstellung praktische Schwierigkeiten auf, die bisher eine Großproduktion ausschlossen. Ein besonderes Problem besteht darin, daß der Kanal sehr dünn — nur wenige Mikron — sein soll und einen relativ hohen Flächenwiderstand aufweisen soll. Es war bisher außerordentlich schwierig, solche dünnen Halbleitergebilde herzustellen und dabei gleichzeitig die Abmessungen und den Widerstand so zu beherrschen, wie es für eine Massenherstellung bei entsprechender Reproduzierbarkeit erforderlich ist.Despite the theoretical research into field effect transistors, practical ones occur in their manufacture Difficulties that previously precluded large-scale production. A particular problem is that the channel should be very thin - only a few microns - and a relatively high sheet resistance should have. It has hitherto been extremely difficult to produce such thin semiconductor structures and at the same time to control the dimensions and the resistance as it is for mass production with appropriate reproducibility is required.

Weiterhin bestanden Schwierigkeiten in der Konstanthaltung der elektrischen Parameter. Die Instabilität beruht zum großen Teil in Änderungen der Umgebungsbedingungen. Bei vielen bekannten Ausführungen lagen entweder das Kanalgebiet oder die sich daran anschließenden Übergänge oder beide frei in der Umgebung um das Halbleitergebilde. Da diese Gebiete sehr empfindlich auf Änderungen der Um-Weltsbedingungen sind, waren die elektrischen Parameter etwas unstabil, selbst wenn der Halbleiterkörper sonst abgeschlossen war.There were also difficulties in keeping the electrical parameters constant. The instability is largely based on changes in environmental conditions. With many known designs either the canal area or the adjoining transitions or both were exposed in the area around the semiconductor structure. As these areas are very sensitive to changes in environmental conditions are, the electrical parameters were somewhat unstable even when the semiconductor body otherwise it was locked.

Bei bekannten Feldeffekttransistoren wird die Kanalzone entweder im Diffusionsverfahren oder Legierungsverfahren ausgebildet. Die zur Erzielung einer hohen Durchbruchsspannung erforderliche geringe Stärke der Kanalzone läßt sich jedoch mit diesem Verfahren nur äußerst schwierig erreichen. Zwar kann man bei der Anwendung einer Diffusion auf beiden Seiten des Halbleiterblättchens zu einer hohen Durchbruchsspannung kommen, jedoch führt Feldeffekttransistor und Verfahren zu dessen
Herstellung
In known field effect transistors, the channel zone is formed either in a diffusion process or an alloy process. The small thickness of the channel zone required to achieve a high breakdown voltage can, however, be achieved only with extreme difficulty using this method. While using diffusion on both sides of the semiconductor die can result in a high breakdown voltage, the field effect transistor and method lead to it
Manufacturing

Anmelder:Applicant:

Motorola, Inc., Franklin Park, JU. (V. St. A.)Motorola, Inc., Franklin Park, JU. (V. St. A.)

Vertreter:Representative:

Dipl.-Ing. H. Görtz, Patentanwalt,Dipl.-Ing. H. Görtz, patent attorney,

Frankfurt/M., Schneckenhofstr. 27Frankfurt / M., Schneckenhofstr. 27

Als Erfinder benannt:Named as inventor:

John Trevor Law, Scottsdale, Ariz. (V. St. A.)John Trevor Law, Scottsdale, Ariz. (V. St. A.)

Beanspruchte Priorität:
V. St. ν. Amerika vom 19. Februar 1962
(173 970)
Claimed priority:
V. St. ν. America 19 February 1962
(173 970)

dies zu einer sehr unerwünschten und empfindlichen Abhängigkeit der Gleichförmigkeit des Kanals von der Gleichförmigkeit und Dicke des Halbleiterblätl· chens selbst. Außerdem sind die Kanäle von durch Diffusionsverfahren hergestellten Halbleitern hinsichtlich des Dotiermaterials stets kompensiert, wohingegen ein unkompensierter Kanal zu höherer Trägerbeweglichkeit führt, die ihrerseits eine höhere Verstärkung und einen höheren Wirkungsgrad als bei einem kompensierten Kanal zur Folge hat. Auch wirken die parasitären Kapazitäten bei diffundierten Feldeffekttransistoren stark begrenzend auf den Frequenzgang. Es ist ferner außerordentlich schwierig, wenn nicht unmöglich, mit Diffusions- oder Legierungsverfahren ein gewünschtes Dotierungsprofil zu erreichen, über das der Kennlinienverlauf des fertigen Halbleiters beeinflußbar ist. Beispielsweise verläuft der Dotierungsgrad bei Anwendung von Diffusionsverfahren stets nach einer e-Funktion. Bei einer Wärmebehandlung zur Beeinflussung des Widerstandes der Kanalzone verschieben sich bei nach Diffusionsverfahren hergestellten Halbleitern die Leitfähigkeitsübergänge, so daß eine Vorausbestimmung der Eigenschaften des fertigen Halbleiters wesentlich erschwert wird.this leads to a very undesirable and sensitive dependence on the uniformity of the channel the uniformity and thickness of the semiconductor lamina itself. In addition, the channels are through Semiconductors produced by diffusion processes are always compensated with regard to the doping material, whereas an uncompensated canal leads to a higher mobility of the wearer, which in turn leads to a higher mobility Amplification and a higher degree of efficiency than with a compensated channel result. Even the parasitic capacitances in diffused field effect transistors have a strongly limiting effect on the frequency response. It is also extremely difficult, if not impossible, with diffusion or alloying processes to achieve a desired doping profile over which the characteristic curve of the finished Semiconductor can be influenced. For example, the degree of doping runs when using diffusion processes always after an exponential function. During a heat treatment to influence the resistance of the channel zone shift in semiconductors manufactured by diffusion processes Conductivity transitions, so that a prediction of the properties of the finished semiconductor is made much more difficult.

Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung von Feldeffekthalbleitern zu schaffen, denen die vorstehend geschilderten Mängel nicht anhaften. Hierzu macht die Erfindung Gebrauch von dem bei der Herstellung einfacherThe object of the invention is to provide a method for producing field effect semiconductors to create, which do not adhere to the defects described above. This is what the invention makes Use of that in making easier

709 547/306709 547/306

Halbleiterbauelemente bereits bekannten Verfahren der Ablagerung epitaktischer Schichten aus der Gasphase. Obwohl dieses Verfahren ebenso wie das Prinzip des Feldeffekttransistors schon lange bekannt ist, hat es sich bisher zu deren Herstellung nicht einführen können. Durch die Erfindung soll ein Feldeffekttransistor geschaffen werden, bei dem sich auch in der Massenherstellung sowohl die Dicke als auch die seitlichen Abmessungen des Kanals einwandfrei und stets reproduzierbar ausbilden lassen. Das erfindungsgemäße Verfahren zur Herstellung eines Feldeffekttransistors mit einer mit Ohmschen Hauptelektroden verbundenen Kanalzone sowie mit einer an die Kanalzone angrenzenden Zone einer Steuerelektrode auf einem Halbleiterkristall vorbestimmten Leitungstyps besteht darin, daß auf dem Kristall eine die Kanalzone bildende Schicht entgegengesetzten Leitungstyps aus der Gasphase in an sich bekannter Weise epitaktisch abgeschieden wird, auf dieser Kanalschicht eine weitere Schicht vom Leitungstyp des Kristalls ausgebildet wird und durch gesonderte Bereiche dieser weiteren Schicht hindurch an bestimmten Bereichen'des Halbleiters ein Dotiermaterial eindiffundiert wird, das den Leitungstyp des gesonderten Bereichs umkehrt und zwischen den Diffusionsbereichen eine Zone einer Steuerelektrode entstehen läßt.Semiconductor components already known methods of depositing epitaxial layers from the gas phase. Although this process as well as the principle of the field effect transistor have been known for a long time is, it has so far not been able to introduce itself for their production. The invention is intended to provide a field effect transistor be created, in which both the thickness and in mass production let the lateral dimensions of the channel be flawless and always reproducible. The inventive Process for the production of a field effect transistor with one with ohmic main electrodes connected channel zone as well as with a zone of a control electrode adjoining the channel zone on a semiconductor crystal of predetermined conductivity type is that on the crystal a the layer forming the channel zone of the opposite conductivity type from the gas phase in a per se known Way is epitaxially deposited, on this channel layer a further layer of the conductivity type of the crystal is formed and through separate areas of this further layer through to certain A doping material is diffused into areas of the semiconductor, which has the conductivity type of the separate Area reversed and a zone of a control electrode between the diffusion areas can arise.

Dieses Verfahren führt infolge der Gleichförmigkeit und Beständigkeit der ausgebildeten Kanäle zu höheren Fertigungsausbeuten und damit zu niedrigeren Gestehungskosten. Ein entscheidender Vorteil gegenüber einem reinen Diffusionsverfahren besteht in der durch das Epitaxialverfahren möglichen unmittelbaren exakten Ausbildung der Kanaldicke, die bei reinen Diffusionsverfahren nur sekundär aus der Differenz der beidseitigen, verhältnismäßig großen Diffusionstiefen entsteht, wobei bereits geringe Schwankungen der absoluten Diffusionstiefen starke Differenzänderungen und damit Kanaldickenänderungen ergaben. Der epitaktisch aus der Gasphase aufgebaute Kanal ändert ferner bei einer Wärmebehandlung im Gegensatz zu einem diffundierten Kanal seinen Widerstand langsamer, so daß dieser wesentlich genauer einstellbar ist.This process leads to due to the uniformity and durability of the channels formed higher production yields and thus lower production costs. A decisive advantage as opposed to a pure diffusion process, there is the direct one made possible by the epitaxial process exact formation of the channel thickness, which is only secondary to the pure diffusion process Difference between the two-sided, relatively large diffusion depths arises, with already small ones Fluctuations in the absolute diffusion depths, strong changes in differences and thus changes in channel thickness revealed. The channel built up epitaxially from the gas phase also changes during a heat treatment in contrast to a diffused channel, its resistance is slower, so this is much more precisely adjustable.

Das erfindungsgemäße Verfahren gestattet im Gegensatz zu Diffusionsverfahren in gleicher Weise die exakte Ausbildung eines η-leitenden oder eines p-leitenden Kanals, der hinsichtlich des Dotiermaterials unkompensiert ist, so daß infolge der höheren Trägerbeweglichkeit die Verstärkung des fertigen Halbleiterbaulementes größer ist. Auch lassen sich infolge des epitaktischen Aufbaus aus der Gasphase die in der angelsächsischen Fachliteratur als »spikes« oder »pipes« bezeichneten Mängel vermeiden, die die manchmal erwünschte Ausbildung nicht miteinander verbundener Steuerzonen erschweren. Auch lassen sich die parasitären Kapazitäten gegenüber Diffusionsverfahren kleiner halten. Das Dotierungsprofil des Kanals ist in weiten Grenzen sowohl qualitativ als auch quantitativ veränderbar, wodurch sich der Kennlinienverlauf beeinflussen läßt. Auch läßt sich bei Vorsehen zweier gleichdotierter Steuerzonen und bei einer gleichförmigen Dotierung des Kanals ein Feldeffekttransistor mit bezüglich des Ansprechens auf beide Steuerzonen symmetrischen Eigenschaften herstellen.In contrast to diffusion processes, the method according to the invention permits in the same way the exact formation of an η-conducting or a p-conducting channel with regard to the doping material is uncompensated, so that as a result of the higher mobility of the carrier, the reinforcement of the finished Semiconductor component is larger. As a result of the epitaxial structure, it is also possible to use the gas phase avoid the deficiencies referred to in the Anglo-Saxon specialist literature as "spikes" or "pipes", which the sometimes complicate the desired formation of unconnected control zones. Let too the parasitic capacitances are smaller compared to diffusion processes. The doping profile of the Channel can be changed both qualitatively and quantitatively within wide limits, which means that the Can influence the course of the characteristic. With the provision of two equally doped control zones and with a uniform doping of the channel a field effect transistor with respect to the response establish symmetrical properties on both control zones.

Durch die bewußte Kombination des epitaktischen Aufbaus aus der Gasphase zur Bestimmung der Kanaldicke sowie durch Anwendung von Schablonendiffusionsverfahren zur seitlichen Begrenzung der Kanalgeometrie werden in optimaler Weise die jeweiligen Vorteile beider Verfahren ausgenutzt. Die völlige Einbettung des Kanals in das Halbleitermaterial gewährleistet eine hohe Stabilität der Parameter des fertigen Halbleitersystems gegenüber Umwelteinflüssen. Vorteilhafterweise läßt sich die die Kanalschicht überdeckende weitere Schicht ebenfalls epitaktisch aufbauen, obwohl diese Schicht auch durch eine oberflächliche Umdiffusion der epitaktischen Kanalschicht oder eine Oberflächenlegierung dieser Schicht ausgebildet werden kann. Die Tiefe einer solchen Diffusion oder Legierung ist nur sehr gering, so daß sich die endgültige Kanaldicke und sein Flächenwiderstand nicht nennenswert dabei verändert.By consciously combining the epitaxial structure from the gas phase to determine the Channel thickness as well as by using stencil diffusion methods to limit the side of the Channel geometry, the respective advantages of both methods are used in an optimal way. the Complete embedding of the channel in the semiconductor material ensures a high level of stability of the parameters of the finished semiconductor system against environmental influences. The channel layer can advantageously be covering further layer also build up epitaxially, although this layer also through a superficial rediffusion of the epitaxial channel layer or a surface alloy of this Layer can be formed. The depth of such a diffusion or alloy is very small, so that the final channel thickness and its sheet resistance do not change significantly.

Vorzugsweise werden der Kristall und die beiden darauf aufgebauten Schichten mit gleicher Störstellendichte dotiert. Damit erreicht man, daß die Lage der Leitfähigkeitsübergänge der Steuerzonen im wesentlichen unabhängig von Zeit und Temperatur der Wärmebehandlung wird, so daß sich die Eigenschaften des fertigen Halbleitersystems bei der Herstellung gut vorausbestimmen und einhalten lassen.Preferably, the crystal and the two layers built up thereon have the same density of impurities endowed. This ensures that the position of the conductivity transitions of the control zones is essentially regardless of time and temperature the heat treatment is so that the properties of the finished semiconductor system can be determined well in advance and adhered to during manufacture.

Zur Ausbildung eines zu der Oberfläche der weiteren Schicht reichenden Ohmschen Anschlusses an den Kristall kann man durch zusätzliches Eindiffundierenlassen eines Dotiermaterials in bestimmte Bereiche der weiteren Schicht und der Kanalschicht in Richtung auf den Träger den Leitungstyp eines Teils der Kanalschicht in den Leitungstyp des Trägers umkehren. Man erhält dann einen Feldeffekttransistor, bei dem der Kristall als zweite Steuerzone wirkt.To form an ohmic connection reaching to the surface of the further layer the crystal can be made into certain areas by additional diffusion of a doping material of the further layer and the channel layer in the direction of the carrier have the conductivity type of a part reverse the channel layer to the conductivity type of the carrier. A field effect transistor is then obtained, where the crystal acts as a second control zone.

Das erfindungsgemäße Verfahren eignet sich insbesondere zur Ausbildung von Feldeffekttransistoren in integrierten Schaltungen.The method according to the invention is particularly suitable for the formation of field effect transistors in integrated circuits.

Bei einer bevorzugten Ausführungsform für einen nach der Erfindung hergestellten Transistor hat die Zone der Steuerelektrode eine den einen Diffusionsbereich umgebene geschlossene Form und ist selbst von dem anderen Diffusionsbereich umgeben. Die Diffusionsbereiche dienen zur Bildung der mit der Kanalzone verbundenen Ohmschen Hauptelektroden. Bei einer anderen Ausführungsform ist die von der Zone der Steuerelektrode überdeckte Kanalzone in einem Vorsprung des Halbleiterkörpers angeordnet und mit an den Seiten des Vorsprungs vorgesehenen Ohmschen Hauptelektroden verbunden. Die Vorteile dieser Ausführungsformen liegen in geringen Störkapazitäten und günstigem thermischem Verhalten.In a preferred embodiment for a transistor manufactured according to the invention, the Zone of the control electrode has a closed shape surrounding the diffusion area and is itself surrounded by the other diffusion area. The diffusion areas are used to form the with the Channel zone connected ohmic main electrodes. In another embodiment that of the Zone of the control electrode covered channel zone arranged in a projection of the semiconductor body and connected to main ohmic electrodes provided on the sides of the protrusion. The advantages These embodiments lie in low interference capacitances and favorable thermal behavior.

Die Erfindung wird an Hand von Ausführungsbeispielen erläutert. Es zeigt The invention is explained on the basis of exemplary embodiments. It shows

Fig. 1 einen vergrößerten schematischen Querschnitt eines Halbleiterkörpers mit zwei übereinanderliegenden epitaktischen Schichten auf einem Trägerkristall,1 shows an enlarged schematic cross section of a semiconductor body with two superposed epitaxial layers on a carrier crystal,

Fig. 2 einen schematischen Querschnitt zur Veranschaulichung der den Kanal begrenzenden Diffusionsbereiche, Fig. 2 is a schematic cross section for illustration the diffusion areas delimiting the channel,

Fig. 3 die Hauptschritte des erfindungsgemäßen Verfahrens,3 shows the main steps of the method according to the invention,

Fig. 4 einen schematischen Querschnitt ähnlich Fig. 2 zur Veranschaulichung der Betriebsverhältnisse, Fig. 4 is a schematic cross section similar Fig. 2 to illustrate the operating conditions,

Fig. 5 ein Kennlinienbeispiel eines nach der Er^ findung hergestellten Feldeffekttransistors,Fig. 5 shows an example of a characteristic curve according to the He ^ field-effect transistor manufactured by the invention,

Fig. 6 einen vergrößerten schematischen Querschnitt eines nach der Erfindung hergestellten Feld-Fig. 6 is an enlarged schematic cross section of a field manufactured according to the invention

effekttransistors, bei dem alle Verbindungen an die Oberseite herausgeführt sind,effect transistor, in which all connections are brought out to the top,

Fig. 7 eine Abwandlung des in Fig. 6 gezeigten Transistors,FIG. 7 shows a modification of that shown in FIG Transistor,

Fig. 8 einen vergrößerten schematischen Querschnitt durch einen Halbleiterkörper als elektrisches Komplement der Gebilde nach F i g. 1 bis 7,8 shows an enlarged schematic cross section by a semiconductor body as the electrical complement of the structure according to FIG. 1 to 7,

Fig. 9 einen vergrößerten schematischen Querschnitt durch eine weitere Transistor-Ausführungsform. 9 shows an enlarged schematic cross section through a further transistor embodiment.

Unter epitaktischen Material versteht man ein monokristallines Material, dessen kristallgraphische Orientierung durch einen Trägerkristall bestimmt wird, auf dem es sich bildet. Mindestens eine kristallographische Ebene des Trägerkristalls hat die gleichen Gitterkonstanten wie die erwünschte epitaktische Schicht, die man auf einer dieser Ebene parallelen Oberfläche wachsen läßt. Das Material der epitaktischen Schicht kann chemisch dasselbe wie das des Trägers sein, obwohl dieses theoretisch nicht von Bedeutung ist.Epitaxial material is a monocrystalline material, its crystal graphic Orientation is determined by a carrier crystal on which it forms. At least one crystallographic The carrier crystal has the same lattice constants as the desired epitaxial plane Layer that is grown on a surface parallel to this plane. The material of the The epitaxial layer can be chemically the same as that of the substrate, although theoretically it is not matters.

Der Ausdruck »Flächenwiderstand« bedeutet den Widerstand eines quadratischen Bereiches Halbleitermaterial einer bestimmten Dicke, der zwischen zwei gedachten, senkrecht zur Ebene des quadratischen Bereichs stehenden Flächen erscheint. Die Flächenwiderstandswerte werden in Einheiten um pro Quadrat angegeben.The term " sheet resistance" means the resistance of a square area of semiconductor material of a certain thickness that appears between two imaginary surfaces perpendicular to the plane of the square area. The sheet resistance values are given in units of µm per square.

Der Kanalbereich und die Zone der Steuerelektrode des Feldeffekttransistors werden innerhalb einer epitaktischen Halbleiterschicht gebildet, die auf einem Halbleiterkristallträger aus der Gasphase gewachsen ist. Vorzugsweise läßt man zwei epitaktische Halbleiterschichten auf dem Trägerkristall wachsen, deren eine über der anderen liegt; die Anordnung eines solchen Halbleiterkörpers in diesem Herstellungsstadium ist in der F i g. 1 dargestellt. The channel region and the zone of the control electrode of the field effect transistor are within a epitaxial semiconductor layer is formed, which is grown on a semiconductor crystal carrier from the gas phase is. Preferably, two epitaxial semiconductor layers are allowed to grow on the carrier crystal one above the other; the arrangement of such a semiconductor body in this production stage is shown in FIG. 1 shown.

Die erste auf dem Träger gewachsene epitaktische Schicht 12 ist vom entgegengesetzten Leitungstyp, die zweite epitaktische Schicht 13 vom gleichen Leistungstyp wie der Träger 11. Bei dem p-leitenden Träger 11 ist also die erste Schicht 12 η-leitend und die zweite Schicht 15 p-leitend. An den Grenzen der ersten Schicht 12 befinden sich Übergänge 14 und 15 mit Gleichrichterwirkung. Der endgültige Kanalbereich ist ein Teil der ersten epitaktischen Schicht 12, die eine typische Dicke im Bereich von etwa 0,3 bis 3 Mikron hat, da der Kanalbereich zur Erzielung der gewünschten elektrischen Größen sehr dünn sein muß. Die Dicke der zweiten Schicht 13 ist nicht kritisch; sie kann etwa zweimal so dick wie die Schicht 12 sein. Die Dicke des Trägerkristalls ist ebenfalls unkritisch und kann wesentlich dicker als die Schichten 12 und 13 sein.The first epitaxial layer 12 grown on the carrier is of the opposite conductivity type to that of second epitaxial layer 13 of the same performance type as the carrier 11. In the case of the p-type carrier 11 the first layer 12 is therefore η-conductive and the second layer 15 is p-conductive. At the limits of the first Layer 12 contains junctions 14 and 15 with a rectifying effect. The final canal area is part of the first epitaxial layer 12, which has a typical thickness in the range of about 0.3 to 3 microns because the channel area can be very thin to achieve the desired electrical quantities got to. The thickness of the second layer 13 is not critical; they can be about twice as thick as that Be layer 12. The thickness of the carrier crystal is also not critical and can be much thicker than be layers 12 and 13.

Die seitlichen Begrenzungen des Kanalbereichs werden durch einen Diffusionsschritt bestimmt. Nach der F i g. 2 stellen die diffundierten Bereiche 16 und 17 Ohmsche Hauptelektroden für die Eingangs- und Ausgangskontakte an dem Kanalbereich 18 dar. In Fig. 2 sind die diffundierten Bereiche 16 und 17 η-leitend; da sie stärker dotiert sind als die ursprüngliche η-leitende Schicht 12, sind sie mit n+ bezeichnet. Der zwischen den diffundierten Bereichen 16 und 17 liegende Teil der Schicht 12 ist der Kanalbereich 18. Der Bereich 19 der Schicht 13, der zwischen den diffundierten Gebieten 16 und 17 liegt, bildet eine Steuerelektrode, und der Trägerkristall 11 eine weitere Steuerelektrode des Transistors. Die Lage der Übergänge 14 und 15, die die Dicke des Kanalgebietes 18 definieren, wird durch das epitaktische, Wachstum bestimmt, und die Lage der Übergänge 21 und 22, die die seitlichen Begrenzungen der oberen Steuerelektrodenzone 19 bilden, wird durch den Diffusionsvorgang bestimmt. Die Länge des Kanals kann etwa 100 Mikron oder weniger betragen.The lateral boundaries of the channel area are determined by a diffusion step. To the F i g. 2 represent the diffused areas 16 and 17 ohmic main electrodes for the input and Represent output contacts on the channel region 18. In FIG. 2, the diffused regions 16 and 17 are η-conductive; since they are more heavily doped than the original η-conductive layer 12, they are denoted by n +. The part of the layer 12 lying between the diffused regions 16 and 17 is the channel region 18. The region 19 of the layer 13, which lies between the diffused regions 16 and 17, forms one Control electrode, and the carrier crystal 11 is a further control electrode of the transistor. The location of the Transitions 14 and 15, which define the thickness of the channel region 18, are made by the epitaxial, Growth is determined, and the position of the transitions 21 and 22, which form the lateral boundaries of the upper control electrode zone 19, is determined by the Determined diffusion process. The length of the channel can be about 100 microns or less.

Die Übergänge21 und 22 haben in der Fig. 2 durch senkrecht gestrichelte Linien angedeutete Abschnitte 21' und 22' ohne Gleichrichterwirkung, die die Enden des Kanalbereichs 18 bestimmen. Die Bt ■ grenzungen der Schicht 12 außerhalb des Kanals 18 sind ebenso durch gestrichelte Linien angedeutet, da dort nach dem Diffusionsschritt keine Übergänge mit Gleidhrichterwirkung vorliegen, wenn die diffundierten Bereiche durch die Schicht 12 durchdringen.The transitions 21 and 22 in FIG Sections 21 'and 22' without rectifying effect, indicated by vertical dashed lines, which determine the ends of the channel region 18. The boundaries of the layer 12 outside the channel 18 are also indicated by dashed lines, since there are no transitions there after the diffusion step There is a sliding rectifier effect when the diffused areas penetrate through the layer 12.

Zur Durchführung der Diffusion kann die größere Oberfläche der zweiten epitaktischen Schicht 13 dort, wo die Zone der Steuerelektrode 19 gebildet werden soll, mit einer diffusionshemmenden Schutzschicht 23 abgedeckt werden, während die Oberflächen der Schicht 13, auf denen sich die diffundierten BereicheTo carry out the diffusion, the larger surface of the second epitaxial layer 13 can there where the zone of the control electrode 19 is to be formed, with a diffusion-inhibiting protective layer 23 are covered, while the surfaces of the layer 13 on which the diffused areas are

16 und 17 bilden sollen, frei bleiben.16 and 17 should remain free.

An den freien Flächen wird in einem Diffusionsofen Donatormaterial in den Halbleiterkörper hineindiffundiert, wie in Verbindung mit F i g. 3 beschrieben wird. Die entstehenden diffundierten Gebiete 16 undA diffusion furnace is used on the free areas Donor material diffused into the semiconductor body, as described in connection with FIG. 3 described will. The resulting diffused areas 16 and

17 erstrecken sich von der äußeren Oberfläche der Schicht 13 vollständig durch diese Schicht und mindestens bis in die erste epitaktische Schicht 12 hinein. Die Diffusionstiefe ist unkritisch. Die diffundierten Bereiche können durch die erste Schicht 12 bis in den Trägerkristall eindringen, wie es Fig. 2 zeigt, ohne daß die Abmessungen des Kanalbereichs 18 wesentlich beeinträchtigt werden. Das Halbleitersystem 10 nach F i g. 2 läßt sich reproduzierbar herstellen, ohne daß eine genaue Kontrolle der Diffusionstiefe erforderlich wäre, so daß eine Massenproduktion erleichtert wird.17 extend from the outer surface of the layer 13 completely through this layer and at least right into the first epitaxial layer 12. The depth of diffusion is not critical. The diffused Areas can penetrate through the first layer 12 into the carrier crystal, as FIG. 2 shows, without the dimensions of the channel region 18 being significantly impaired. The semiconductor system 10 according to FIG. 2 can be produced reproducibly without an exact control of the diffusion depth would be required so that mass production is facilitated.

Das Ausgangsmaterial ist ein monokristallines Plättchen aus p-leitendem Silizium, obwohl auch Germanium oder Galliumarsenid verwendbar ist. Das Dotiermaterial im Silizium kann beispielsweise Bor sein. Aus einem gewachsenen Kristall werden die Plättchen geschnitten, geläppt, poliert und anderweitig behandelt, so daß ihre Hauptoberflächen so glatt und frei von Beschädigungen wie möglich sind. Die Schnittrichtung wird so gewählt, daß die Oberflächen der Scheiben oder Plättchen parallel zu einer bestimmten kristallographischen Ebene des Plättchens liegen, etwa die durch die Miller Indices [111] bezeichnete. Ein Abschnitt 11 eines solchen Plättchens ist in F i g. 3 oben perspektivisch gezeigt.The starting material is a monocrystalline plate made of p-type silicon, although also Germanium or gallium arsenide can be used. The doping material in the silicon can be boron, for example be. The platelets are cut, lapped, polished and otherwise from a grown crystal treated so that their major surfaces are as smooth and free from damage as possible. The cutting direction is chosen so that the surfaces of the discs or platelets are parallel to one certain crystallographic plane of the platelet, for example that indicated by the Miller indices [111]. A section 11 of such a plate is in Fig. 3 shown above in perspective.

Das Plättchen U ist der Trägerkristall, auf dem in den Verfahrensschritten A und B die Schichten 12 und 13 epitaktisch wachsen, die gleichzeitig beim Wachsen dotiert werden können, indem sich Silizium und ein Dotiermaterial aus Dämpfen, die diese Materialien enthalten, auf den Trägerkristall 11 absetzen, während der Träger auf einer Temperatur im Bereich zwischen 1000 und 13000C, vorzugsweise bei 1150° C, gehalten wird. Bei einem geeigneten Verfahren für das epitaktische Wachsen von Siliziumschichten wird der Träger in einer Reaktionskammer aufgeheizt, und ein mit Dämpfen einer Silizium-Halogenid-Verbindung, wie Silizium-Tetrachlorid oder Trichlorsilan, gesättigter Wasserstoffgasstrom wird in der Reaktionskammer über die geheiztenThe platelet U is the carrier crystal on which the layers 12 and 13 grow epitaxially in process steps A and B, which layers can be doped at the same time as silicon and a doping material consisting of vapors containing these materials are deposited on the carrier crystal 11 while the carrier at a temperature in the range 1000 to 1300 0 C, preferably at 1150 ° C, is maintained. In a suitable method for the epitaxial growth of silicon layers, the carrier is heated in a reaction chamber, and a hydrogen gas stream saturated with vapors of a silicon halide compound, such as silicon tetrachloride or trichlorosilane, is heated in the reaction chamber over the

Plättchen geleitet. Eine heterogene Reaktion tritt auf den Plättchenoberflächen ein, und ein Film oder eine Schicht Silizium wächst in monokristalliner Form auf der Oberfläche des Plättchens. Der Leitfähigkeitstyp und der Widerstandswert der epitaktischen Schicht läßt sich durch Zufügen bestimmter Mengen einer in Hitze zerfallenden Verbindung des Dotierelementes zu dem Gasstrom steuern, so daß sich das Dotiermaterial in elementarer Form zusammen mit dem Silizium auf den Träger absetzt. Beim Wachsen von η-leitenden Schichten lassen sich geeignete Dotiermaterialverbindungen wie die Hydride und Halogenide des Phosphors, Arsen und Antimon verwenden. Beim Wachsen von p-leitenden Schichten sind die Hydride und Halogendie des Bor geeignete Dotiermaterialverbindungen.Platelets headed. A heterogeneous reaction occurs on the platelet surfaces, and a film or a Layer of silicon grows in monocrystalline form on the surface of the plate. The conductivity type and the resistance value of the epitaxial layer can be determined by adding certain amounts of an in Control heat decomposing connection of the doping element to the gas flow, so that the doping material settles in elemental form together with the silicon on the carrier. When growing from η-conductive layers can be suitable doping material compounds such as the hydrides and halides of phosphorus, arsenic and antimony. When growing p-type layers The hydrides and halogens of boron are suitable dopant compounds.

Die besten Ergebnisse beim Wachsen von n-leitenden Schichten wurden mit Phosphin, bei p-leitenden Schichten mit Diboran erzielt. Zum Wachsen einer η-leitenden Schicht 12 mit einem Widerstandswert ao von ungefährt 0,5 Ω · cm, kann in einem Reaktionsrohr von etwa 75 mm Innendurchmesser Wasserstoffgas, das etwa 0,01 Volumprozent Phosphin enthält, bei einem Gasstrom von etwa 100 ecm pro Minute in einen reinen Wasserstoffgasstrom, der mit 10 1 pro Minute fließt, eingeleitet werden, so daß sich ein verdünntes Phosphin-Wasserstoff-Gemisch ausbildet. Dann werden etwa 100 ecm pro Minute dieser Mischung in einen Hauptwasserstoffgasstrom eingeleitet, der mit Silizium-Tetrachlorid-Dämpfen gesättigt ist und der etwa 30 1 pro Minute der Reaktionskammer zuführt. Man kann die η-leitende Schicht 12 mit einer Dicke von 1,5 Mikron bei einer Trägertemperatur von 1180° C in 5 Minuten wachsen lassen, wenn man die angeführten Daten benutzt. Um dann eine p-leitende Schicht 13 auf der Schicht 12 wachsen zu lassen, werden 100 ecm Diboran, das in einer Konzentration von etwa 100 Teilen Diboran auf eine Million Teile Wasserstoff enthalten ist, pro Minute an Stelle des Phosphin eingeleitet. Man kann eine p-leitende Schicht 13 mit einem Widerstandswert von etwa 0,5 Ω ■ cm und einer Dicke von etwa 3 Mikron in ungefähr 10 Minuten bei einer Trägertemperatur von 11800C wachsen lassen.The best results when growing n-conductive layers were achieved with phosphine, with p-conductive layers with diborane. In order to grow an η-conductive layer 12 with a resistance value ao of approximately 0.5 Ω · cm, hydrogen gas containing approximately 0.01 volume percent phosphine at a gas flow of approximately 100 ecm per minute can be used in a reaction tube with an internal diameter of approximately 75 mm be introduced into a pure hydrogen gas stream, which flows at 10 1 per minute, so that a dilute phosphine-hydrogen mixture is formed. About 100 ecm per minute of this mixture are then introduced into a main stream of hydrogen gas which is saturated with silicon tetrachloride vapors and which supplies about 30 1 per minute to the reaction chamber. One can grow the η-conductive layer 12 with a thickness of 1.5 microns at a support temperature of 1180 ° C in 5 minutes using the data given. In order to then grow a p-conductive layer 13 on the layer 12, 100 ecm of diborane, which is contained in a concentration of about 100 parts of diborane per million parts of hydrogen, are introduced per minute instead of the phosphine. A p-conductive layer 13 with a resistance value of approximately 0.5 Ω · cm and a thickness of approximately 3 microns can be grown in approximately 10 minutes at a carrier temperature of 1180 ° C.

Um die jeweilige Lage der Übergänge 14 und 15 innerhalb des Gebildes 10 trotz eines gewissen Ineinanderdiffundierens des Dotiermaterials beizubehalten, gibt man zweckmäßig dem Trägerkristall 11 und den Schichten 12 und 13 die gleiche Dotiermaterialkonzentration. Da η-leitendes Material eine größere Trägerbeweglichkeit als p-leitendes zeigt, ist der Widerstandswert des leitendes Materials in der Schicht 12 etwa dreimal so groß wie der des n-leitenden Materials in dem Träger 11 und der Schicht 13, wenn der Dotiergrad in allen Bereichen der gleiche ist. Der Widerstandswert der Schicht 12 kann etwa im Bereich von 0,01 bis 10 Ω · cm liegen; ein bevorzugter Bereich liegt zwischen 0,2 und 2 Ω · cm. Je niedriger der Wiederstandswert der Schicht 12 ist, desto dünner muß diese sein, damit sich eine genügend kleine Knickspannung ergibt. Mit abnehmender Dicke der Schicht 12 wird es zunehmend schwieriger, die Dicke dieser Schicht genau zu kontrollieren. Wenn die Schicht 12 epitaktisch wächst, ist es jedoch möglich, ihre Dicke mit genügender Genauigkeit bis herab zu etwa 0,1 Mikron zu beherrschen. Wenn der Widerstand der Schicht 12 im Bereich zwischen 0,2 und 2 Ω · cm liegt, kann die Dicke dieser Schicht im Bereich von 0,8 bis 3 Mikron liegen. Hat die Schicht 12 einen Widerstandswert von 0,2 Ω · cm und eine Dicke von 0,8 Mikron, so beträgt der Flächenwiderstand der Schicht etwa 2500 Ohm pro Quadrat. Hat die Schicht 12 im anderen Extremfall einen Widerstandswert in der Nähe von 2 Ω · cm und eine Dicke von etwa 3 Mikron, so beträgt der Flächenwiderstand der Schicht ungefähr 6700 Ohm pro Quadrat. Mit diesen Bereichen ergibt sich bei dem Halbleiter eine Knickspannung von etwa 6 Volt.To the respective position of the transitions 14 and 15 within the structure 10 despite a certain diffusion into one another To maintain the doping material is expediently given to the carrier crystal 11 and the Layers 12 and 13 have the same dopant concentration. Since η-conductive material has a larger Shows carrier mobility as p-type is the resistance of the conductive material in the Layer 12 about three times as large as that of the n-type material in the carrier 11 and the layer 13, when the doping level is the same in all areas. The resistance of layer 12 can be approximately are in the range of 0.01 to 10 Ω · cm; a preferred range is between 0.2 and 2 Ω · cm. Ever The lower the resistance value of the layer 12, the thinner it must be so that a sufficient results in a small buckling stress. As the thickness of layer 12 decreases, it becomes increasingly difficult to precisely control the thickness of this layer. However, if layer 12 is epitaxially growing, it is possible to control its thickness with sufficient accuracy down to about 0.1 micron. if the resistance of the layer 12 is in the range between 0.2 and 2 Ω · cm, the thickness of this layer can range from 0.8 to 3 microns. Layer 12 has a resistance of 0.2 Ω · cm and a thickness of 0.8 microns, the sheet resistance of the layer is about 2500 ohms each Square. In the other extreme case, the layer 12 has a resistance value in the vicinity of 2 Ω · cm and a thickness of about 3 microns, the sheet resistance of the layer is about 6700 ohms per square. With these areas, the semiconductor has a knee voltage of around 6 volts.

Man kann vor dem Wachsen der Schichten 12 und 13 zusätzliche epitaktische Schichten auf dem Plättchen 11 wachsen lassen, insbesondere, wenn die zusätzliche Schicht oder die Schichten dieselben Leitungseigenschaften wie das Plättchen haben. Solche zusätzlichen Lagen können als Bestandteil des Trägerkristalls angesehen werden.Before the layers 12 and 13 are grown, additional epitaxial layers can be applied to the wafer 11 grow, especially if the additional layer or layers are the same Have conduction properties like the platelet. Such additional layers can be used as a component of the carrier crystal.

Nachdem die Schichten 12 und 13 gewachsen sind, wird ein Diffusionsschritt unter Verwendung von Masken zur Ausbildung der Ohmschen Hauptelektroden ausgeführt. Mehrere Halbleiterbauelemente können aus einem einzigen Plättchen in der durch die SchritteC und D von Fig. 3 gezeigten Weise erhalten werden. Die verschiedenen Bereiche des im Schritt D von F i g. 3 gezeigten Halbleiterkörpers 10 sind in geschlossener Form ausgebildet, und Fig. 4 stellt in vergrößerter Ansicht einen Querschnitt durch das Gebilde 10' dar. Die Steuerelektrodenzone 19' ist ringförmig und vom Zuleitungsbereich 16' umgeben. Der Ableitungsbereich 17' befindet sich innerhalb der oberen Steuerelektrodenzone, und der Kanalbereich 18 hat die gleiche geschlossene Ausbildung wie die obere Steuerelektrodenzone. Der Trägerkristall 11, der die andere Steuerelektrodenzone darstellt, ist der gleiche wie in Fig. 2.After the layers 12 and 13 have grown, a diffusion step is carried out using masks to form the main ohmic electrodes. Multiple semiconductor devices can be obtained from a single die in the manner shown by steps C and D of FIG. The various areas of the in step D of FIG. 3 are designed in a closed form, and FIG. 4 shows an enlarged view of a cross section through the structure 10 '. The control electrode zone 19' is ring-shaped and surrounded by the lead region 16 '. The derivation area 17 'is located within the upper control electrode zone, and the channel area 18 has the same closed design as the upper control electrode zone. The carrier crystal 11, which is the other control electrode zone, is the same as in FIG. 2.

Eine Abdeckschablone, vorzugsweise aus Siliziumdioxyd, wird als Teil des Schrittes C auf der Oberfläche der Schicht 13 gebildet. Die jeweiligen Masken 23' werden mit Hilfe der Fotoätztechnik gebildet. Im Schnitt nach Fig. 3 ist nur die Hälfte jeder Maske 23' zu sehen. Die Siliziumdioxydschicht kann durch Aufheizen des Plättchens bei einer Temperatur von etwa 1100° C während etwa einer Stunde und 15 Minuten in einer Dampfatmosphäre gebildet werden. Der sich ergebende Siliziumdioxydfilm ist etwa 7500A dick. Ein Überzug aus einem lichtempfindlichen Material wird dann gleichmäßig auf den Siliziumdioxydfilm aufgebracht und durch eine getrennte Maske, die durchscheinende Stellen der gleichen Gestalt wie die gewünschten Diffusionsmasken 23' hat, belichtet. Die unbelichteten Teile des lichtempfindlichen Überzugs werden dann durch Auflösung in einem handelsüblichen Entwickler entfernt, so daß ein Muster des Überzugs auf dem Plättchen verbleibt, dessen Gestalt dieselbe ist wie die der erwünschten Diffusionsmaske 23'. Das Plättchen wird dann in einer Lösung von einem Teil Flußsäure und vier Teilen Ammoniumfluorid eingetaucht, welche die nicht von dem Überzug geschützten Stellen des Siliziumdioxydfilms auflöst. Dann wird der verbliebene Teil des Überzugs von dem Plättchen entfernt, wobei nur die erwünschte Diffusionsmaske 23' auf der Oberfläche des Plättdhens verbleibt.A masking template, preferably made of silicon dioxide, is formed on the surface of layer 13 as part of step C. The respective masks 23 'are formed using the photo-etching technique. In the section according to FIG. 3, only half of each mask 23 'can be seen. The silicon dioxide layer can be formed by heating the wafer at a temperature of about 1100 ° C. for about one hour and 15 minutes in a steam atmosphere. The resulting silicon dioxide film is about 7500A thick. A coating of photosensitive material is then evenly applied to the silicon dioxide film and exposed through a separate mask which has translucent areas of the same shape as the desired diffusion masks 23 '. The unexposed parts of the photosensitive coating are then removed by dissolution in a commercially available developer, so that a pattern of the coating remains on the wafer, the shape of which is the same as that of the desired diffusion mask 23 '. The wafer is then immersed in a solution of one part hydrofluoric acid and four parts ammonium fluoride, which dissolves the areas of the silicon dioxide film that are not protected by the coating. Then the remaining portion of the coating is removed from the wafer, leaving only the desired diffusion mask 23 'on the surface of the wafer.

Beim Diffusionsvorgang (Schritt C in Fi g. 3) wird beispielsweise Phosphor aus Dämpfen von Phosphorpentoxyd in einem Diffusionsofen in das Plättchen diffundiert, während es etwa 1 Stunde auf eine Temperatur von 1100° C erhitzt wird. Die sich ausbilden-During the diffusion process (step C in FIG. 3), for example, phosphorus is diffused from vapors of phosphorus pentoxide in a diffusion furnace into the plate while it is heated to a temperature of 1100 ° C. for about 1 hour. Who train-

9 109 10

den diffundierten Bereiche 16' und 17' dringen durch dieser besonderen Plättchen auf eine Temperatur von die p-Ieitende Schicht 13 zu der η-leitenden Schicht etwa 1100° C diffundiert etwas η-leitendes Dotier-12, und sie können sich sogar durch die η-leitende material von der Schicht 12 in die angrenzenden BeSchicht 12 hindurcherstrecken, wie im Schritt C von reiche, und umgekehrt diffundiert etwas p-leitendes F i g. 3 und ebenso in F i g. 4 gezeigt ist. Die diffun- S Dotiermaterial von der Schicht 13 und dem Träger dierten Bereiche sind in Fig. 3 gepunktet, so daß 11 in die dazwischenliegende Schicht 12. Da der sie sich besser von den übrigen Bereichen unter- Dotiergrad anfänglich in allen diesen Schichten etwa scheiden lassen. Ohmsche Verbindungen zu den gleich ist, verändert das Ineinanderdiffundieren die diffundierten Bereichen 16' und 17' und ebenso zu Lage der Übergänge nicht, aber es läßt den Flächender Steuerelektrodenzone 19' werden hergestellt, in- io widerstand der Schicht 12 anwachsen, in der der dem ein Metall, wie z. B. Aluminium oder Gold, auf Kanalbereich gebildet ist. Durch diese Wärmebehanddie entsprechenden Bereiche aufgebracht wird, so lung der Plättchen ist es möglich geworden, ohne ein daß sich Kontaktflächen ergeben, die mit Zuführungs- Abweichen von der elektrischen Charakteristik der drähten verbunden werden. Die Form der Metall- Vorrichtung den Knickstrom einer Feldeffektvorrichkontakte kann fototechnisch bestimmt werden, wie 15 rung von einem Wert von 100 Milliampere bis zu einem es in Verbindung mit der Bildung der Diffusions- so niedrigen Wert von 1 Milliampere zu reduzieren, masken 23' beschrieben worden ist. Um den elektrischen Betrieb der nach dem erfin-Die Teile der Siliziumdioxydmasken 23', die die dungsgemäßen Verfahren hergestellten Halbleiterbau-Übergänge 21' und 22' (F i g. 4) bedecken, können elemente zu veranschaulichen, sind die trägerarmen gegebenenfalls auf dem Halbleiterkörper verbleiben; ao Bereiche, die sich von den Übergängen des Gebildes dies hilft mit, die elektrischen Eigenschaften des fer- 10' ausbreiten, in Fig. 4 schematisch durch getigen Bauelementes zu stabilisieren. Falls der Halb- strichelte Linien und Schraffur angedeutet. In F i g. 4 leiterkörper in einem hermetisch geschlossenen Ge- ist der ringförmige Zuleitungskontakt 38 über den häuse eingekapselt ist, sind die elektrischen Eigen- Anschluß 39 mit der Spannungsquelle V1 verbunden, schäften etwa gleichermaßen stabil, selbst wenn das 25 Der ebenfalls ringförmige Steuerelektrodenkontakt Siliziumdioxydmaterial entfernt wird; dies ist auf die 41 ist mit einer Spannungsquelle Fg über den AnAnordnung des Kanalbereichs 18' vollständig inner- Schluß 42 verbunden. Der andere Steuerelektrodenhalb des Halbleiterkörpers zurückzuführen. kontakt 43' für den Trägerteil 11 ist zu dem Anschluß Die Halterung des Halbleiterkörpers 10' und die 44 geführt, an dem ebenfalls eine Spannung Vg liegen Verbindung der Kontaktdrähte mit den metallisierten 30 kann. Der Ableitungskontakt 46 ist über den AnKontakten auf seiner Oberseite ist im Schritt E der Schluß 47 mit der Spannungsquelle V2 verbunden.
Fig. 3 veranschaulicht. Das Material des Träger- Die Fig. 5 zeigt die elektrischen Kennlinien des kristalles 11 kann direkt auf den Metallkörper der Feldeffekttransistors 10' der F i g. 4 für verschiedene Bodenplatte 27 geschmolzen werden, wobei man ein Werte der in der F i g. 4 angegebenen Spannungen, geeignetes Lötmittel, wie ein Gold-Germanium- 35 Die Potentialdifferenz Vd, die gleich F1-F2 ist, ist Eutektikum, verwendet. Der untere Bereich steht auf der Abszisse und der Strom Id zwischen dem Zudann mit der Bodenplatte in Masseverbindung. Er- leitungs- und dem Ableitungskontakt 38 und 46 auf forderlichenfalls kann auch das Kristallelement in der Ordinate abgetragen. Die verschiedenen Kurven der in F i g. 6 und 7 gezeigten Weise von der Boden- gelten für verschiedene Werte der Steuerelektrodenplatte isoliert werden, wie im weiteren noch be- 40 spannung Vg. Nach dem Knick ist die Spannungsschrieben wird. Bei der Ausführungsform nach der Stromkennlinie linear und stellt einen im wesentlichen Fig. 3 verbindet ein Kontaktdraht 28 ein Anschluß- konstanten Strom dar. An Hand von Fig. 5 läßt stück 29 mit der Zuleitungszone 16' des Halbleiter- sich sehen, daß für jede Kurve das Verhältnis von gebildes 10, ein anderer Kontaktdraht 31 verbindet Knickspannung zu Knickstrom relativ niedrig ist. Der das Anschlußstück 32 mit der Ableitungszone 17', 45 Ruhewiderstand des Transistors ist diesem propor- und ein dritter Kontaktdraht 33 verbindet den ande- tional, und demgemäß hat er einen recht niedrigen ren Zuführungsdraht 34 mit der Steuerelektrodenzone Ruhewiderstand, wie er für die meisten Schaltungs-19'. Die Zuführungsdrähte 29, 32 und 34 sind von anwendungen erwünscht ist. Praktische Ausführungen dem Metallkörper der Bodenplatte 27 isoliert, und nach der Erfindung haben einen typischen Ruhedie andere Zuführung 35 ist herumgebogen und mit 50 widerstand im Bereich von 100 bis 300 Ohm.
der Bodenplatte verbunden. In Schritt F und der Aus der F i g. 4 ist zu ersehen, daß der Knick dann Fig. 3 ist ein Deckel37 mit dem Flansch36 der eintritt, wenn die trägerarmen Bereiche in den Kanal Bodenplatte — beispielsweise durch Schweißen — 18' eintauchen. Wenn ein elektrischer Strom von dem fest verbunden, und so entsteht ein hermetisch abge- Zuleitungsbereich 16' durch den Kanal 18' in den schlossenes Gehäuse für den Halbleiterkörper 10'. 55 Ableitungsbereich 17' fließt, so tritt ein allmähliches Der fertiggestellte Transistor ist in Schritt F in etwa Ansteigen der Spannung längs des Kanals ein; hierfünffacher Vergrößerung dargestellt. durch werden die trägerarmen Bereiche veranlaßt, Der Flächenwiderstand der epitaktischen Schicht sich in das innere Ende 51 des Kanals weiter als in 12 läßt sich verändern, wenn man nach dem Schritt C sein äußeres Ende 52 zu erstrecken. Das bedeutet, eine Wärmebehandlung anschließt. Dabei ändert sich 60 daß die trägerarmen Gebiete zuerst in das innere die Lage der Übergänge 14 und 15 nicht, weil die Ende 51 des Kanals eintauchen und daß ein weiteres epitaktischen Schichten und der Trägerkristall etwa Anwachsen der angelegten Spannung Vd den Wert den gleichen Dotiergrad aufweisen. Wenn beispiels- des durch den Kanal fließenden Stromes Id nicht weise mehrere Plättchen gleichzeitig die Schritte A, nennenswert beeinflußt. Der Strom durch den Kanal B und C der Fig. 3 durchlaufen, stellt man etwa 65 kann durch Veränderung der Steuerelektrodenspandurch elektrische Messungen fest, daß eine oder nung Vg gesteuert oder moduliert werden,
mehrere der Schichten 12 auf den Plättchen einen Die Halbleiteranordnungen 50 und 70 der F i g. 6 zu niedrigen Blattwiderstand haben. Durch Aufheizen und 7 weisen gleiche Halbleiterkörper 60 auf; jedoch
the diffused areas 16 'and 17' penetrate through this particular platelet to a temperature of the p-conductive layer 13 to the η-conductive layer about 1100 ° C diffuses some η-conductive doping 12, and they can even pass through the η -conductive material from the layer 12 into the adjacent BeSchicht 12 extend through, as in step C of rich, and vice versa diffuses some p-type F i g. 3 and also in FIG. 4 is shown. The diffused areas of the layer 13 and the carrier are dotted in FIG. 3, so that 11 in the layer 12 between them . Ohmic connections to the is the same, the interdiffusion does not change the diffused areas 16 'and 17' or the position of the junctions, but it allows the surfaces of the control electrode zone 19 'to be established, in io resistance of the layer 12 in which the dem a metal such as B. aluminum or gold, is formed on the channel area. This heat treatment is used to apply the corresponding areas, so that the platelets can be made without contact surfaces which are connected with supply deviations from the electrical characteristics of the wires. The shape of the metal device the kink current of a field effect device contact can be determined photo-technically, as 15 tion from a value of 100 milliamperes to a value of 1 milliamperes in connection with the formation of the diffusion as low as 1 milliampere has been described, mask 23 'has been described is. In order to illustrate the electrical operation of the elements according to the invention, the parts of the silicon dioxide masks 23 'that cover the semiconductor construction junctions 21' and 22 '(FIG remain; ao areas that extend from the transitions of the structure this helps to spread the electrical properties of the fer- 10 ', to stabilize schematically in Fig. 4 by means of a component. If the half-dashed lines and hatching are indicated. In Fig. 4 conductor bodies in a hermetically sealed area, the ring-shaped lead contact 38 is encapsulated above the housing, the electrical connections 39 are connected to the voltage source V 1 , and they are approximately equally stable, even if the silicon dioxide material, which is also ring-shaped, is removed; 41 is connected to a voltage source F g via the arrangement of the channel area 18 'completely internal circuit 42. The other control electrodes can be traced back to half of the semiconductor body. The contact 43 'for the carrier part 11 is led to the connection The holder of the semiconductor body 10' and the 44, at which a voltage V g can also be connected. The discharge contact 46 is connected to the voltage source V 2 via the on contacts on its upper side, in step E the terminal 47.
Fig. 3 illustrates. The material of the carrier The Fig. 5 shows the electrical characteristics of the crystal 11 can be applied directly to the metal body of the field effect transistor 10 'of FIG. 4 are melted for different base plate 27, using a value of the in FIG. 4 voltages indicated, suitable solder such as a gold-germanium 35 The potential difference Vd, which is equal to F 1 -F 2 , is eutectic, used. The lower area is on the abscissa and the current I d is grounded between the Zudann and the base plate. If necessary, the earth and discharge contacts 38 and 46 can also have the crystal element removed in the ordinate. The various curves of the in F i g. In the manner shown in FIGS. 6 and 7, different values of the control electrode plate can be insulated from the ground, as will be explained below with the voltage V g . After the kink the stress is written. In the embodiment according to the current characteristic linear and represents a substantially Fig. 3, a contact wire 28 connects a connection constant current. On the basis of Fig. 5 piece 29 with the lead zone 16 'of the semiconductor can be seen that for each curve the ratio of formed 10, another contact wire 31 connecting buckling voltage to buckling current is relatively low. The connecting piece 32 with the discharge zone 17 ', 45 quiescent resistance of the transistor is proportional to this and a third contact wire 33 connects the other, and accordingly it has a rather lower lead wire 34 with the control electrode zone quiescent resistance, as is the case for most circuits -19 '. The lead wires 29, 32 and 34 are desirable of applications. Practical designs insulated the metal body of the bottom plate 27, and according to the invention have a typical rest, the other feed 35 is bent around and with 50 resistance in the range of 100 to 300 ohms.
connected to the base plate. In step F and from the FIG. 4 it can be seen that the bend then Fig. 3 is a cover 37 with the flange 36 which occurs when the support-poor areas in the bottom plate channel - for example by welding - dip 18 '. If an electrical current is firmly connected from the, a hermetically sealed lead area 16 'is created through the channel 18' into the closed housing for the semiconductor body 10 '. 55 derivation region 17 'flows, a gradual increase in the voltage along the channel occurs in step F; shown here five times magnification. The sheet resistance of the epitaxial layer in the inner end 51 of the channel can be changed further than in FIG. 12 if one extends its outer end 52 after step C. FIG. That means, a heat treatment follows. In this case, the low-carrier areas initially in the inner position of the transitions 14 and 15 do not change because the ends 51 of the channel are immersed and that a further epitaxial layer and the carrier crystal have approximately the same doping level as the applied voltage V d increases . If beispiels- of the current flowing through the channel current I d does not, several platelets appreciably influenced at the same time the steps a. As the current passes through channel B and C of Fig. 3, it can be determined by changing the control electrode span through electrical measurements that a voltage V g is controlled or modulated,
a plurality of the layers 12 on the platelets form the semiconductor assemblies 50 and 70 of FIGS. 6 have too low a blade resistance. By heating and 7 have the same semiconductor body 60; However

Claims (3)

i 237 693i 237 693 # 11 12 # 11 12 hat die Anordnung 50 in der F i g. 6 getrennte Zu- dem Halbleiterkörper zu der Bodenplatte abfließen leitungs-, Ableitungs- und Steuerelektrodenkontakte kann. Besonders geeignet dazu sind Aluminium- und 51, 52, 53 und 54, wogegen die Anordnung 70 nach Berylliumverbindungen, die elektrisch isolierend der F i g. 7 einen einzigen Kontakt 71 hat, der den aber gut wärmeleitend sind. Das Material 77 kann Ohmschen Anschluß an den Zuleitungsbereich und 5 auf beiden Seiten metallisch überzogen werden, so die beiden Steuerelektrodenzonen darstellt, und einen daß es auf das Teil 76 und ebenso auf den Trägerteil weiteren Ohmschen Kontakt 72 an den Ableitungs- 61 des Halbleitergebildes aufgelötet werden kann,
bereich. Fig. 6 stellt einen Feldeffekttransistor, Die Fig. 8 zeigt eine Transistorform, bei der ein F i g. 7 einen Strombegrenzer dar. In beiden Fällen Trägerteil 81 aus η-leitendem Halbleitermaterial eine bildet der p-leitende Trägerkristall 61 eine Steuer- io Steuerelektrodenzone darstellt. Der Kanalbereich 82 elektrodenzone und bestimmt, in Verbindung mit der und die diffundierten Zuleitungs- und Ableitungsersten epitaktischen Schicht, die Dicke des ringför- zonen 83 und 84 bestehen aus p-leitendem Material, migen η-leitenden Kanalbereichs 62 sowie die Dicke Die andere Steuerelektrodenzone 85 ist η-leitend. Ein der ringförmigen Steuerelektrodenzone 63. Der ring- diffundierter Bereich 86, ähnlich dem diffundierten förmige η-leitende diffundierte Bereich 64 außerhalb 15 Bereich 66 nach Fig. 6, bildet einen Ohmschen Ander Steuerelektrodenzone 63 ist die Zuleitungszone, Schluß an die Träger- oder Steuerelektrodenzone 81. und der andere diffundierte Bereich 65 innerhalb der Eine Verbindung mit der Zone 86 kann auf der Steuerelektrodenzone 63 ist die Ableitungszone. Zu- Oberseite des Halbleiterkörpers hergestellt werden, sätzlich hat der Halbleiterkörper 60 einen anderen Die Bereiche 81 bis 86 des Halbleiterkörpers nach ringförmigen diffundierten Bereich 66, der außerhalb 20 F i g. 8 können in genau derselben Weise durch epider Zuleitungszone 64 angeordnet ist; er ist mit taktisches Wachsen und Diffusion hergestellt werden, einem p-leitenden Material wie Bor dotiert, so daß wie es in Verbindung mit Fig. 1 bis 7 beschrieben er dieselbe Leitfähigkeitsart wie der Trägerkristall worden ist, jedoch mit vertauschten Dotierbereichen, bekommt, und erstreckt sich von der Oberseite des Der Halbleiterkörper 80 stellt das elektrische Korn-Körpers 60 in den Trägerkristall. So bildet der Be- 25 plement zu den in F i g. 1 bis 7 dargestellten Anreidh 66 eine Ohmsche Verbindung mit der unteren Ordnungen dar.
has the arrangement 50 in FIG. 6 separate to the semiconductor body to the base plate can flow line, discharge and control electrode contacts. Aluminum and 51, 52, 53 and 54 are particularly suitable for this, whereas the arrangement 70 according to beryllium compounds, which is electrically insulating in FIG. 7 has a single contact 71, which however conducts heat well. The material 77 can be coated with an ohmic connection to the lead area and 5 on both sides, so that it represents the two control electrode zones, and another ohmic contact 72 can be soldered to the lead 61 of the semiconductor structure on the part 76 and also on the carrier part can,
area. Fig. 6 shows a field effect transistor. Fig. 8 shows a transistor shape in which a F i g. 7 represents a current limiter. In both cases, the carrier part 81 made of η-conductive semiconductor material, the p-conductive carrier crystal 61 forms a control electrode zone. The channel area 82 electrode zone and determines, in connection with the diffused supply and drainage first epitaxial layer, the thickness of the ringför- zones 83 and 84 consist of p-conductive material, moderate η-conductive channel area 62 and the thickness of the other control electrode zone 85 is η-conductive. One of the ring-shaped control electrode zone 63. The ring-diffused area 86, similar to the diffused-shaped η-conductive diffused area 64 outside the area 66 according to FIG. 6, forms an ohmic and the other diffused area 65 within the A connection to the zone 86 can on the control electrode zone 63 is the dissipation zone. On the top of the semiconductor body, the semiconductor body 60 also has a different area. 8 can be arranged in exactly the same way through epid feed zone 64; it is produced with tactical growth and diffusion, doped a p-conductive material such as boron, so that, as described in connection with FIGS. 1 to 7, it has the same type of conductivity as the carrier crystal, but with the doping regions exchanged, and extends The semiconductor body 80 places the electrical grain body 60 in the carrier crystal. Thus, the application to the in FIG. 1 to 7, Anreidh 66 represents an ohmic connection with the lower orders.
Steuerelektrodenzone, die von dem Trägerkristall Die F i g. 9 veranschaulicht eine AusführungsformControl electrode zone, which is formed by the carrier crystal Die F i g. 9 illustrates one embodiment dargestellt wird. der Erfindung ähnlich denen von F i g. 1 bis 7, beiis pictured. of the invention similar to those of FIG. 1 to 7, at Da der Bereich 66 auf der Oberseite des Halb- der jedoch der Kanal 91 des Halbleiterkörpers 90 inHowever, since the region 66 on the upper side of the half of the channel 91 of the semiconductor body 90 in leiterkörpers zugänglich ist, läßt sich der Steuer- 30 einem Vorsprung, der auch als »Mesa« bezeichnetConductor body is accessible, the control 30 can be a projection, which is also referred to as "Mesa" elektrodenkontakt 54 auf dieser Oberfläche anbringen wird, angeordnet ist. Der Kanal 91 wird durch eineElectrode contact 54 is attached to this surface is arranged. The channel 91 is through a statt auf der Unterseite des Halbleiterkörpers, wie es epitaktische Schicht und die Steuerelektrodenzone 94instead of on the underside of the semiconductor body, as is the epitaxial layer and the control electrode zone 94 in der Fig. 4 dargestellt ist. Der Aufbau nach den durch eine zweite epitaktische Schicht gebildet. Deris shown in FIG. The structure according to the formed by a second epitaxial layer. Of the F i g. 6 und 7 hat gewisse Vorteile. So liegen an der Halbleiterkörper 90 hat diffundierte Bereiche 92 undF i g. 6 and 7 has certain advantages. Thus lying on the semiconductor body 90 has diffused areas 92 and Oberfläche des Halbleiterkörpers keine Übergänge 35 93, die die Zuleitungs- und Ableitungszonen darstel-Surface of the semiconductor body no transitions 35 93, which represent the feed and discharge zones frei, und das bedeutet, daß das Halbleiterplättchen, len; die beiden Steuerelektrodenzonen sind mit 94free, which means that the semiconductor die, len; the two control electrode zones are at 94 das in einzelne Systeme noch weiter unterteilt werden und 95 bezeichnet. Anschlüsse 96 bis 99 können inwhich can be further subdivided into individual systems and denotes 95. Ports 96 to 99 can be in soll (SchrittD von Fig. 3), markiert und getrennt der gezeigten Weise für die verschiedenen Bereicheshall (step D of Fig. 3), marked and separated in the manner shown for the various areas werden kann, ohne daß sich dabei die elektrischen vorgesehen sein.can be provided without the electrical. Kennlinien verschlechtern. Falls nämlich einer der 40 Der Halbleiterkörper 90 kann im Prinzip nach Übergänge an der Oberfläche des Körpers offenliegt, dem an Hand von F i g. 3 beschriebenen Verfahren kann ein Schaden an der freiliegenden Kante der aus einem Körper 10 (F i g. 1) hergestellt werden, Verbindung beim Trennen auftreten, und daraus er- außer daß vor dem Diffusionsschritt zur Ausbildung geben sich leicht Verschlechterungen der elektrischen der Zuleitungs- und Ableitungszonen die epitakti-Kennlinien. Ein anderer Vorteil der Anordnungen 45 sehen Schichten um die betreffenden Stellen, wo die nach den F i g. 6 und 7 ist es, daß etwas von dem Steuerelektrodenzonen und Kanalbereiche gebildet Siliziumoxyd, das während der Diffusionsschritte als werden sollen, durch Ätzen entfernt werden, so daß Abdeckung dient, auf der Oberseite des Körpers 60 die Oberfläche des Trägerkristalls bei 101 freiliegt, verbleibt und so einen schützenden Überzug über die Die Steuerelektrodenzone 94 ist während des Ätzauf der Oberseite freiliegenden Übergänge bildet. 50 Schrittes durch ein widerstandsfähiges Material abge-Der Halbleiter 60 der F i g. 6 hat auf seiner Oberseite deckt. Zur Ausbildung der diffundierten Bereiche 92 drei Siliziumdioxydringe, die mit 55, 56 und 57 be- und 93 wird eine Diffusionsmaske auf die vorgezeichnet sind und alle Übergänge, die an die Ober- sefaene Steuerelektrodenzone 94 aufgebracht, und fläche treten, bedecken. Der Halbleiterkörper 60 nach dieses Material wird in einem Diffusionsofen in der der F i g. 7 hat nur einen Ring aus Siliziumoxyd, der 55 beschriebenen Weise behandelt. Die entstehenden den Übergang zwischen dem Zuleitungsbereich 65 Diffusionsbereiche 92 und 93 bestimmen die seit- und der Steuerelektrodenzone 63 bedeckt. Die beiden liehen Abmessungen der Steuerelektrodenzone 94 anderen Übergänge, die auf der Oberseite des Halb- und des Kanals 91 und bilden Ohmsche Verbindunleiterkörpers nach F i g. 7 auftauchen, sind durch die gen zu dem Kanal 91. Die Dicke des Kanalbereichs metallische Verbindung 71 kurzgeschlossen, und da- 60 91 ist bestimmt durch die erste epitaktische Schicht, her sind der Zuleitungsbereich 64 und die beiden die auf dem ursprünglichen Trägerkristall gewach-Steuerelektrodenzonen 61 und 63 elektrisch mitein- sen ist.
ander verbunden.
Worsen characteristics. If one of the 40 semiconductor body 90 can in principle be exposed after transitions on the surface of the body, which on the basis of FIG. 3, damage to the exposed edge of the connection produced from a body 10 (FIG. 1) can occur during disconnection, and from this, apart from the fact that prior to the diffusion step for formation, there is a slight deterioration in the electrical properties of the lead wires. and discharge zones the epitaxial characteristics. Another advantage of the arrangements 45 is to see layers around the relevant locations where the FIGS. 6 and 7 it is that some of the control electrode zones and channel areas formed silicon oxide, which are to become silicon oxide during the diffusion steps, are removed by etching so that cover serves, on top of the body 60 the surface of the carrier crystal is exposed at 101 and remains such a protective coating over the junctions that are exposed on the control electrode zone 94 during the etch. 50 step through a resistant material. The semiconductor 60 of FIG. 6 has covers on its top. To form the diffused areas 92, three silicon dioxide rings, which are loaded with 55, 56 and 57 and 93, a diffusion mask is drawn on which covers all the transitions that are applied to the control electrode zone 94 and come into contact with the surface. The semiconductor body 60 according to this material is in a diffusion furnace in the FIG. 7 has only a ring made of silicon oxide, which is treated in the manner described in 55. The resulting transition between the lead area 65 diffusion areas 92 and 93 determine the side and the control electrode zone 63 covered. The two dimensions of the control electrode zone 94 borrowed from other transitions, which are on the upper side of the half and the channel 91 and form ohmic connection bodies according to FIG. 7 appear through the gene to the channel 91. The thickness of the channel area metallic connection 71 is short-circuited, and this is determined by the first epitaxial layer, from the lead area 64 and the two control electrode zones grown on the original carrier crystal 61 and 63 are electrically present.
connected to each other.
Der Halbleiterkörper 60 nach F i g. 6 und 7 kann Patentansprüche:
elektrisch von dem Metallkörper 76, auf dem er 65
The semiconductor body 60 according to FIG. 6 and 7 can claims:
electrically from the metal body 76 on which he 65
montiert ist, isoliert sein. Das die elektrische Isola- 1. Verfahren zur Herstellung eines Feldeffekt-is mounted, be insulated. The electrical isolation 1. Process for producing a field effect tion darstellende Material 77 ist vorzugsweise ein transistors mit einer mit Ohmschen Hauptelek-tion representing material 77 is preferably a transistor with an ohmic main elec- guter Wärmeleiter, so daß im Betrieb Wärme von troden verbundenen Kanalzone sowie mit einergood heat conductor, so that in operation heat from electrodes connected channel zone as well as with a an die Kanalzone angrenzenden Zone einer Steuerelektrode auf einem als Träger dienenden Halbleiterkristall vorbestimmten Leitungstyps, dadurch gekennzeichnet, daß auf dem Kristall (11) eine die Kanalzone bildende Schichtto the channel zone adjoining zone of a control electrode on a serving as a carrier Semiconductor crystal of predetermined conductivity type, characterized in that on the Crystal (11) a layer forming the channel zone (12) entgegengesetzten Leitungstyps aus der Gasphase in an sich bekannter Weise epitaktisch abgeschieden wird, auf dieser Kanalschicht (12) eine weitere Schicht (13) vom Leitungstyp des Kristalls (11) ausgebildet wird und durch gesonderte Bereiche (16, 17) dieser weiteren Schicht(12) of the opposite conductivity type is epitaxially deposited from the gas phase in a manner known per se, on this channel layer (12) a further layer (13) of the conductivity type of the crystal (11) is formed and by separate Areas (16, 17) of this further layer (13) hindurch an bestimmten Bereichen des Halbleiters ein Dotiermaterial eindiffundiert wird., das den Leitungstyp der gesonderten Bereiche umkehrt und zwischen den Diffusionsbereichen eine Zone (19) einer Steuerelektrode entstehen läßt.(13) a doping material is infused into certain areas of the semiconductor, which reverses the conductivity type of the separate areas and creates a zone (19) of a control electrode between the diffusion areas.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die weitere Schicht ebenfalls aus der Gasphase epitaktisch aufgebaut wird.2. The method according to claim 1, characterized in that the further layer is also is built up epitaxially from the gas phase. 3. Verfahren nach den vorstehenden Ansprüchen, dadurch gekennzeichnet, daß der Kristall und die beiden darauf aufgebauten Schichten mit gleicher Störstellendichte dotiert werden.3. The method according to the preceding claims, characterized in that the crystal and the two layers built up thereon are doped with the same density of impurities. 4. Verfahren nach den vorstehenden Ansprüchen, dadurch gekennzeichnet, daß zwecks Ausbildung eines zu der Oberfläche der weiteren Schicht reichenden öhmschen Anschlusses an den Kristall durch zusätzliches Eindiffundierenlassen eines Dotiermaterials in bestimmte Bereiche der weiteren Schicht und der Kanalschicht in Richtung auf den Kristall der Leitungstyp eines Teils der Kanalschicht in den Leitungstyp des Kristalls umgekehrt wird.4. The method according to the preceding claims, characterized in that for the purpose of training an ohmic connection reaching to the surface of the further layer the crystal by additionally allowing a doping material to diffuse into certain areas the further layer and the channel layer in the direction of the crystal of the conductivity type part of the channel layer is reversed into the conductivity type of the crystal. 5. Transistor nach den Verfahren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zone (19', 63) der Steuerelektrode eine den einen Diffusionsbereich (17', 65, 85) umgebende geschlossene Form hat und selbst von dem anderen Diffusionsbereieh (16', 64, 84) umgeben ist.5. Transistor according to the method of claims 1 to 4, characterized in that the Zone (19 ', 63) of the control electrode is a closed one surrounding a diffusion area (17', 65, 85) Has shape and is itself surrounded by the other diffusion region (16 ', 64, 84). 6. Transistor nach den Verfahren der Ansprüche 1 bis 4, gekennzeichnet durch eine in einem Vorsprung des Halbleiters angeordnete, von der Zone (94) der Steuerelektrode überdeckte Kanalzone (91), die mit an den Seiten des Vorsprungs angeordnetem Öhmschen Hauptkontakt (92, 93) verbunden ist.6. Transistor according to the method of claims 1 to 4, characterized by an in a projection of the semiconductor arranged, covered by the zone (94) of the control electrode Channel zone (91) with the main Öhm contact located on the sides of the projection (92, 93) is connected. In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 865 160;
deutsche Auslegeschrift Nr. 1 099 646;
französische Patentschrift Nr. 1293 699;
»Electronic Industries«, August 1960, S. 89/90; »Electronics«, 3. März 1961, S. 52/53.
Considered publications:
German Patent No. 865 160;
German Auslegeschrift No. 1 099 646;
French Patent No. 1293,699;
Electronic Industries, August 1960, pp. 89/90; "Electronics", March 3, 1961, pp. 52/53.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings 709 547/306 3.67 © Bundesdruckerei Berlin709 547/306 3.67 © Bundesdruckerei Berlin
DEM55822A 1962-02-19 1963-02-18 Field effect transistor and process for its manufacture Withdrawn DE1237693B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17397062A 1962-02-19 1962-02-19

Publications (1)

Publication Number Publication Date
DE1237693B true DE1237693B (en) 1967-03-30

Family

ID=32092255

Family Applications (1)

Application Number Title Priority Date Filing Date
DEM55822A Withdrawn DE1237693B (en) 1962-02-19 1963-02-18 Field effect transistor and process for its manufacture

Country Status (5)

Country Link
BE (1) BE627499A (en)
DE (1) DE1237693B (en)
FR (1) FR1347395A (en)
GB (1) GB997996A (en)
NL (1) NL288745A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614861A1 (en) * 1967-09-01 1970-02-26 Telefunken Patent Field effect transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0268426A3 (en) * 1986-11-17 1989-03-15 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
USRE34821E (en) * 1986-11-17 1995-01-03 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (en) * 1951-03-07 1953-01-29 Western Electric Co Method for producing a germanium layer on a germanium body
DE1099646B (en) * 1958-08-29 1961-02-16 Joachim Immanuel Franke Unipolar transistor with a plate-shaped semiconductor body and at least three electrodes surrounding one another on one of its surfaces and a method for its manufacture
FR1293699A (en) * 1960-05-02 1962-05-18 Westinghouse Electric Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (en) * 1951-03-07 1953-01-29 Western Electric Co Method for producing a germanium layer on a germanium body
DE1099646B (en) * 1958-08-29 1961-02-16 Joachim Immanuel Franke Unipolar transistor with a plate-shaped semiconductor body and at least three electrodes surrounding one another on one of its surfaces and a method for its manufacture
FR1293699A (en) * 1960-05-02 1962-05-18 Westinghouse Electric Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614861A1 (en) * 1967-09-01 1970-02-26 Telefunken Patent Field effect transistor

Also Published As

Publication number Publication date
GB997996A (en) 1965-07-14
BE627499A (en) 1963-05-15
NL288745A (en)
FR1347395A (en) 1963-12-27

Similar Documents

Publication Publication Date Title
DE1294557C2 (en) INTEGRATED COMPLEMENTARY TRANSISTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT
DE1903961C3 (en) Semiconductor integrated circuit and process for its manufacture
EP0010596B1 (en) Method of forming openings in masks for the production of semiconductor devices
DE2526429C2 (en) Process for the pyrolytic production of a thin-film resistor
DE1197549B (en) Semiconductor component with at least one pn junction and at least one contact electrode on an insulating layer
EP0001574B1 (en) Semiconductor device for resistance structures in high-density integrated circuits and method for making it
DE1544329A1 (en) Process for the production of epitaxial layers of a specific shape
DE3141967A1 (en) PROGRAMMABLE STORAGE CELL
DE2019655C2 (en) Method for diffusing an activator which changes the conductivity type into a surface region of a semiconductor body
DE2749607C3 (en) Semiconductor device and method for the production thereof
DE2605830A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS
DE4130555C2 (en) Semiconductor device with high breakdown voltage and low resistance, and manufacturing method
DE1223951B (en) Process for the production of semiconductor components with one or more PN junctions
DE2133184A1 (en) Method for manufacturing semiconductor components
DE2517690A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR COMPONENT
DE1564191B2 (en) METHOD FOR PRODUCING AN INTEGRATED SEMI-CONDUCTOR CIRCUIT WITH DIFFERENT CIRCUIT ELEMENTS, ELECTRICALLY INSULATED CIRCUIT ELEMENTS, EACH OTHER AND AGAINST A COMMON SILICONE SUBSTRATE
DE1564094A1 (en) Solid current triode with space charge limitation
DE1803024B2 (en) Method for producing field effect transistor components
DE1282796B (en) Integrated semiconductor devices and methods of making the same
DE1489250A1 (en) Semiconductor device and method of manufacturing it
DE1814747C2 (en) Process for the production of field defect transistors
DE1244987B (en) Method for manufacturing a semiconductor device
DE2904480A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT AND PROCESS FOR MANUFACTURING IT
DE69025784T2 (en) Non-volatile memory semiconductor device
DE1237693B (en) Field effect transistor and process for its manufacture

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee