DE1230866B

DE1230866B - Electronic storage system

Info

Publication number: DE1230866B
Application number: DET23771A
Authority: DE
Inventors: Karl Rescheneder; Felix Weilguny
Original assignee: Telephon und Telegraphen Fabriks AG Kapsch und Soehne
Current assignee: Telephon und Telegraphen Fabriks AG Kapsch und Soehne
Priority date: 1962-07-09
Filing date: 1963-04-01
Publication date: 1966-12-22

Description

# Die Erfindung betrifft eine elektronische Speicher- Elektronische Speicheranlage anlage mit einem eine Vielzahl von Speichereinheiten (Speicherzellen) umfassenden Zählerstandspeicher, insbesondere zur Gebührenzählung in Fernsprechanlagen, wobei jeder Speichereinheit des Zählerstandspeichers eine von den zugeordneten Zählimpulsen beaufschlagte Speichereinheit eines Eingangsspeichchers zugeordnet ist und dieser Eingangsspeicher unter der Steuerwirkung einer zyklisch arbeitenden Abtasteinrichtung über Umschalter die einzelnen Speichereinheiten des Zählerstandspeichers der Reihe nach bei Eintreffen eines zugeordneten Zählimpulses mit einer den Zählerstand entsprechend erhöhenden Addiereinrichtung verbindet, und wobei eine zur aufeinanderfolgenden Ablesung der Zählerstände dienende Ausgabeeinheit vorgesehen ist.# The invention relates to an electronic storage electronic Storage system system with a large number of storage units (storage cells) Comprehensive meter reading memory, especially for billing in telephone systems, each memory unit of the counter reading memory having one of the associated counting pulses acted upon memory unit of an input memory is assigned and this Input memory under the control of a cyclically operating scanning device the individual storage units of the counter reading memory of the row via toggle switch after when an assigned counting pulse arrives with a corresponding to the counter reading increasing adder connects, and wherein one for successive Reading of the meter readings serving output unit is provided.

"_Derartige Speicheranlagen können allgemein dort Anwendung finden, wo eine Vielzahl von Zählvorgängen registriert werden muß. Ein typischer Anwendungsfall ist die elektronische Zählung von Ges#rächsimpulsen in Telephonzentralen für die Zwecke der Gebührenverrechnung. In allen Anwendungsfällen ist es erforderlich, die im Zählerstandspeicher gespeicherten Zahlenwerte dem Speicher zwecks Auswertung zu entnehmen und einem geeigneten Auswertegerät zuzuführen. Das Auswertegerät kann beliebige Bauart haben und gegebenenfalls wieder ein Speicher sein, wie z. B. ein Magnetbandspeicher, oder aber der unmittelbaren Auswertung dienen und beispielsweise als Loch-, Druck-, Stanz- oder Schreibgerät aufgebaut sein. Als Speicherelenient werden in Speichern der angegebenen Art vorzugsweise Ferritkernspeicher verwendet, die gegebenenfalls unterteilte Wicklungen haben, so daß sie durch Koinzidenzströme gesteuert werden können."_This type of storage facility can generally be used where a large number of counts must be registered. A typical use case is the electronic counting of Ges #rächsimpuls in telephone exchanges for the Billing Purposes. In all use cases it is necessary to have the the numerical values stored in the meter reading memory to the memory for the purpose of evaluation to be taken and fed to a suitable evaluation device. The evaluation device can have any design and possibly again be a memory, such as. B. a Magnetic tape storage, or serve the immediate evaluation and for example be constructed as a punching, printing, punching or writing device. As a storage element Ferrite core memories are preferably used in memories of the specified type, which optionally have subdivided windings so that they are caused by coincidence currents can be controlled.

Bei einer bekannten Speicheranlage der einleitend angegebenen Art wird als Zählerstandspeicher eine rotierende Magnettrommel verwendet, die eine die zyklische Abtastung des Eingangsspeichers steuernde Taktspur aufweist und deren je mehrere Speichereinheiten umfassende Aufzeichnungsspuren mittels axial versetzt angeordneter, wahlweise einschaltbarer Leseköpfe abwechselnd abgelesen werden können. Bei Eintreffen eines Zählimpulses wird der jeweils abgelesene Zählerstand mittels einer Addiereinrichtung erhöht und durch den neuen Zählerstand ersetzt.In a known memory system of the type mentioned in the introduction, a rotating magnetic drum is used as the counter reading memory, which has a clock track controlling the cyclic scanning of the input memory and whose recording tracks, each comprising several memory units, can be read alternately by means of axially offset, optionally switchable read heads. When a counting pulse arrives, the counter reading read is increased by means of an adding device and replaced by the new counter reading.

Für die Auswertung der Zählerstände, die in einem beliebigen Zeitpunkt vorgenommen werden kann, werden die Ableseköpfe nacheinander über einen je- weils einen Zählerstand austastenden Leseverstärker mit dem Auswertegerät verbunden. Das Auswertegerät muß dabei so rasch arbeiten, daß es bei Ausgabe des jeweils nächsten Zählerstandes schon wieder funktionsbereit ist; anderenfalls muß eine Zwischenspeicherung angewendet werden, wodurch der Aufwand erhöht wird und zusätzliche Fehlerquellen entstehen.For the evaluation of the counter readings, which can be carried out at any point in time, the reading heads are connected one after the other to the evaluation device via a read amplifier that scans a respective counter reading. The evaluation device must work so quickly that it is ready for operation again when the next counter reading is output; otherwise, intermediate storage must be used, which increases the effort and creates additional sources of error.

Die Erfindung befaßt sich nun mit der Aufgabe, bei Speicheranlagen der beschriebenen Art eine Auswertung der im Zählerstandspeicher gespeicherten Zahlenwerte in vorbestimmter Reihenfolge ohne jede Störung der Speichervorgänge mit lElfe von Auswertegeräten zu ermöglichen, die wesentlich langsamer arbeiten als die zyklisch arbeitende Abtasteinrichtung der Speicheranlage. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß ein von der gleichen Abtasteinheit wie der Eingangsspeicher gesteuerter Befehlsspeicher vorgesehen ist, der für jede Speichereinheit irn Zählerstandspeicher eine zugeordnete Speichereinheit enthält, wobei diese Speichereinheiten zwecks Einleitung einer Ausgabe der Zählerstände gemeinsam markierbar sind, daß die Addiereinrichtung über eine Reihe von Schaltern mit der Ausgabeeinheit zwecks Übertragung jeweils eines Zählerstandes von der Addiereinrichtung in die Ausgabeeinheit in Verbindung setzbar ist und die unter Äufhebung der Markierung der zugeordneten Speichereinheiten erzeugten Ableseimpulse des Befehlsspeiche, rs sowohl die Umschalter für die Verbindung des Zählerstandspeichers mit der Addiereinrichtung als auch die Schalter für die Verbindung der Addiereinrichtung mit der Ausgabeeinheit steuern, wobei in der vorzugsweise einen Leseverstärker enthaltenden Ableseader des Befehlsspeichers ein Schalter liegt, der nur unter der gemeinsamen Steuerwirkung eines Freizeichens von dem an die Ausgabeeinheit angeschlossenen Auswertegerät und eines den Beginn eines Abtastzyklus kennzeichnenden Synchronisiersignals der Abtasteinrichtung schließbar ist. Vorzugsweise sind alle Speichereinheiten des Befehlsspeichers mittels einer gemeinsamen Setzader über einen Schalter gemeinsam markierbar.The invention is now concerned with the task of storage systems of the type described, an evaluation of the numerical values stored in the counter reading memory in a predetermined order without any disturbance of the storage processes with IElfe of To enable evaluation devices that work much slower than the cyclical ones working scanning device of the storage system. This object is achieved according to the invention solved in that one of the same sampling unit as the input memory controlled instruction memory is provided, the counter reading memory for each memory unit contains an associated storage unit, these storage units for initiation purposes an output of the counter readings can be marked together that the adding device via a series of switches to the output unit for transmission, respectively a counter reading from the adding device in connection with the output unit can be set and the marking of the associated storage units is canceled generated reading pulses of the command memory, rs both the toggle switch for the connection of the counter reading memory with the adding device as well as the Control switches for connecting the adding device to the output unit, wherein in the read wire of the command memory, which preferably contains a read amplifier a switch is located, which is only subject to the joint control effect of a dial tone from the evaluation device connected to the output unit and one the beginning of a scanning cycle characterizing synchronization signal of the scanning device closable is. Preferably, all memory units of the instruction memory are by means of a common set core can be marked jointly via a switch.

Wie später noch genauer erläutert wird, kann die erfindungsgemäße Anlage so ausgebildet werden, daß nach jeder Auswertung der abgelesene Zählerstand im Hauptspeicher verbleibt und die weitere Zählung von diesem Zählerstand aus erfolgt oder aber so, daß nach jeder Auswertung der Zählerstand auf Null zurückgestellt wird, so daß die Zählung jeweils von neuem beginnt.As will be explained in more detail later, the inventive System are designed so that the meter reading is read after each evaluation remains in the main memory and the further counting takes place from this counter reading or in such a way that the counter reading is reset to zero after each evaluation so that the counting starts anew each time.

Ein Ausführungsbeispiel der Erfindung ist schematisch in Fig. 1 der Zeichnung dargestellt, während F i g. 2 einige zur Erläuterung der Arbeitsweise der erfindungsgemäßen Anlage dienende Zeitdiagramme zeigt.An embodiment of the invention is shown schematically in FIG. 1 of the drawing, while FIG. 2 shows some timing diagrams used to explain the operation of the system according to the invention.

Die Anlage nach Fig. 1 besteht aus zwei Hauptteilen, von denen der eine im wesentlichen bekannt ist und der Eintragung der Zahlenwerte in die verschiedenen Speicherzellen des Hauptspeichers dient, wogegen der zweite Hauptteil die erfindungsgemäß vorgesehenen Geräte umfaßt, die dazu dienen, die in den einzelnen Speicherzeilen des Hauptspeichers eingetragenen Zahlenwerte unabhängig von der Arbeitsgeschwindigkeit des Hauptspeichers und der zugehörigen Geräte sowie ohne Behinderung der Speichervorgänge in einem bestimmten wählbaren Zeitpunkt auszuwerten, d. h. in eine Ausgabeeinheit überzuführen, die z. B. eine Anzeige- oder Registriereinrichtung für den jeweiligen Zahlenwert steuert.The system according to FIG. 1 consists of two main parts, one of which is essentially known and is used to enter the numerical values in the various memory cells of the main memory, while the second main part comprises the devices provided according to the invention, which are used in the individual To evaluate numerical values entered in memory lines of the main memory regardless of the operating speed of the main memory and the associated devices as well as without hindering the storage processes at a specific selectable point in time, d. H. transferred to an output unit, the z. B. controls a display or registration device for the respective numerical value.

Der erste Hauptteil der Anlage umfaßt im wesentlichen einen Eingangsspeicher M3, einen Leseverstärker LE, Zwischenspeiche57 ZS1 und ZS2, den Hauptspeicher M4, eine Reihe von elektronischen Umschaltern. U 1 A bis U n zwischen dem Eingangsspeicher M3 und dem Hauptspeicher M4, eine Addiereinrichtung ADD sowie eine Abtasteinrichtung ABT. Dieser im wesentlichen bekannte Anlageteil wird nachfolgend nur so weit erläutert, wie dies zum Verständnis des zweiten, erfindungsgemäßen Anlageteils erforderlich ist.The first main part of the system essentially comprises an input memory M3, a sense amplifier LE, intermediate memory 57 ZS1 and ZS2, the main memory M4, a number of electronic switches. U 1 A to U n between the input memory M3 and the main memory M4, an adding device ADD and a sampling device ABT. This essentially known part of the system is explained below only to the extent necessary to understand the second part of the system according to the invention.

Der erfindungsgemäße Anlageteil umfaßt im wesentlichen einen Befehlsspeicher Ml mit emiem Leseverstärker LB, der - vorzugsweise über einen elektronischen Umschalter UB - die elektronischen Umschalter Ul i-n# bis Un zwischen dem Eingangsspeicher M3 und dem Hauptspeicher M4 steuert, die Ausgabeeinheit AUS und eine Reihe von elektronischen Schaltern D 1 ## bis D n zwischen der i Addiereinrichtung ADD und der Ausgabeeinheit AUS. Gegebenenfalls kann dieser erfindungsgemäße Anlageteil noch durch einen Informationsspeicher M2 mit einem Ansteuergerät AJ und einem Leseverstärker Lf ergänzt werden, falls es nämlich erwünscht ist, den Zählerstand jeder ausgewerteten Speicherzeile des Hauptspeichers M4 nach der Auswertung auf Null zurückzustellen. In allen Speichern M 1 eg# bis M 4 sind Ferritkern-Speicherzellen vorgesehen, die durch Koinzidenzströme gesteuert werden. Alle in homologen Zeilen der Speicher M 1, M 2 und M 4 liegenden Speicherringe sowie der in der jeweils nächsten Zeile liegende Speicherring des Speichers M3 werden über Ansteueradem AS 1 5ne bis AS n parallel von der Abtasteinrichtung ABT mit dem Strom 1 abgetastet, und zwar in den Zeitpunkten Ta auf der Zeitlinie a in F i g. 2 und in zyklischer Reihenfolge von den Speicherzellen der Zeile 1 bis zu den Speicherzellen der Zeile n. Die Abtastzeitpunkte Ta folgen in einem Intervall aufeinander, das drei Taktintervalle t beträgt.The system part according to the invention essentially comprises an instruction memory Ml with emiem read amplifier LB, which - preferably via an electronic switch UB - controls the electronic switch Ul in # to Un between the input memory M3 and the main memory M4, the output unit AUS and a number of electronic switches D 1 ## to D n between the adding device ADD and the output unit AUS. If necessary, this system part according to the invention can be supplemented by an information memory M2 with a control unit AJ and a sense amplifier Lf, if it is namely desired to reset the count of each evaluated memory line of the main memory M4 to zero after the evaluation. Ferrite core memory cells, which are controlled by coincidence currents, are provided in all memories M 1 eg # to M 4. All in homologous rows of memory M 1, M 2 and M 4 storage rings and in the measurement lies in the nearest line storage ring of the memory M3 to AS n parallel from said sampling means ABT with the current 1 scanned over Ansteueradem AS 1 5ne, namely at times Ta on time line a in FIG. 2 and in cyclical order from the memory cells in row 1 to the memory cells in row n. The sampling times Ta follow one another in an interval which is three clock intervals t.

Im normalen Betriebsfall, d. h., wenn keine Auswertung des jeweiligen Zählerstandes der Speicherzeilen des Hauptspeichers mittels der Ausgabeeinheit A US erfolgt, befinden sich alle zwischen dem EingangsspeicherM3 und dem HauptspeicherM4 lie-: genden elektronischen Umschalter Ul n bis Un, die miteinander elektronisch gekuppelt sind, zunächst in der Ruhestellung 1. In normal operation, i. That is, if the respective count of the memory lines in the main memory is not evaluated by means of the output unit A US , all electronic changeover switches Ul n to Un which are electronically coupled to one another are initially in the idle position between the input memory M3 and the main memory M4 1.

Die Zählimpulse, die den Zählerstand in den ver-. schiedenen Speicherzeilen des Hauptspeichers M4 jeweils um 1 erhöhen sollen, wirken auf zugeordnete SpeicherringeK1 #-b bis Kn des Eingangsspeichers M3. In einem wichtigen Anwendungsfall der Erfindung dient der Hauptspeicher, wie schon erwähnt, zur Gesprächszählung in einer Telephonzentrale, wobei jedem Teilnehmer eine Speicherzeile dieses Speichers zugeordnet ist. In diesem Anwendungsfall ge-7 langen also an die Speicherringe K 1 ine bis K n des Eingangsspeichers M3 die Gesprächszählimpulse der verschiedenen Teilnehmer. Die Frequenz der zyklischen Abtastung dieser Speicherringe seitens der Abtasteinrichtung ABT ist um Größenordnungen größer als die Frequenz der Gesprächsimpulse. Wenn nun z. B. am Speicherring K 2 während seiner Abtastung kein Zählimpuls wirksam ist, so bleibt der Leseverstärker LE des Eingangsspeichers M3 funktionslos, und auch der Hauptspeicher M4 wird in der zugeordneten zweiten Speicherzeile weder im betrachteten Zeitpunkt noch später innerhalb des gleichen Abtastzyklus beeinflußt. Der Abtaststrom I, der über den Speicherring K 2 des Eingangsspeichers M 3 fließt, wird, wie aus der nachfolgenden Erläuterung verständlich ist, je nach der jeweiligen Stellung der synchron gseteuerten Umschalter Ul A bis Un entweder über die erste Speicherzeile des Hauptspeichers M3 (Umschalterstellung 0) oder an diesen vorbeigeführt (Umschalterstellung 1.). Ist hingegen im Zeitpunkt der Abtastung des Speicherringes K2 an diesem ein Zählünpuls wirksam, so spricht das Lesegerät LE des Eingangsspeichers M3 an und gibt über den Zwischenspeicher ZS1 mit einer Verzögerung von drei Taktintervallen 3 t einen Impuls an die elektronischen Umschalter Ul g2# bis Un ab, durch den diese im nächsten Abtastzeitpunkt TA in die Stellung 0 gebracht werden. Der gleiche Impuls beeinflußt über einen zweiten Zwischenspeicher ZS2, der eine weitere Verzögerung um einen Taktintervall t bewirkt, anschließend die Addiereinrichtung ADD. Mit anderen Worten wird bei der Abtastung der ersten Speicherzeilen der Speicher Ml, M2 und M4 vorgreifend der Speicherring K2 der zweiten Speicherzeile des Eingangsspeichers M3 abgetastets, und ein eventuell anfallendes positives Abtastergebnis dieses Speicherringes wird -über den Ableseverstärker LE und den Zwischenspeicher ZS 1 mit solcher Verzögerung den Umschaltern Ul 2## bis Un zugeführt, daß sich diese Umschalter im Zeitpunkt der Abtastung der zweiten Speicherzeilen der SpeicherM1, M2 und M4 gerade in der dem Zustand des Speicherringes K 2 im Eingangsspeicher M 3 entsprechenden Stellung befinden, d. h. in Stellung 1 bei Nichtvorhandensein eines Zählimpulses und in Stellung 0 bei Vorhandensein eines Zählimpulses. Bei der Abtastung des zweiten Speicherzeilen der Speicher Ml, M 2 und M 3 fließt der Abtaststrom I analog vorgreifend über den Speicherring K 3 im Eingangsspeicher M3, um die allenfalls erforderliche Zahlenwertsberichtigung in der dritten Speicherzeile des Hauptspeichers M4 vorzubereiten, und gleichzeitig bewirkt er die schon vorbereitete Zahlenwertsberichtigung in der zweiten Speicherzeile des Hauptspeichers M4, falls nämlich in diese ein Zählimpuls eingetragen werden muß, indem dieser Strom I über den im angenommenen Falle in Stellung 0 befindlichen Umschalter U2 und die an diesen Umschalter angeschlossene Ansteuerader As 2' sowie über die SpeicherringeK2 des HauptspeichersM4 fließt. Dabei werden diese Speicherringe abgelesen, und das Ableseergebnis wird in die Addiereinrichtung ADD eingetragen. Der um ein Taktintervall t verzögert über den Zwischenspeicher ZS 2 in der Addiereinrichtung ADD eintreffende Impuls bewirkt im Zeitpunkt Tb auf der Zeitlinie a in F i g. 2 in bekannter Weise eine Erhöhung des Zahlenwertes der in der Addiereinrichtung eingetragenen Kodezahl um 1, und im Zeitpunkt Tc erfolgt eine Rückübertragung des so erhöhten Zahlenwertes über die Adern A 1 z--- bis A n in die zweite Speicherzeile des Hauptspeichers M4, die zu diesem Zeitpunkt über die Einschreibader ES 2 von der Abtasteinrichtung ABT selektiv mit einem Teilstrorn beschickt wird; dieser Teilstrom bewirkt mit den entsprechenden Teilströmen über die Adern A 1 221 bis A n zusammen, um ausgewählte Speicherringe der zweiten Speicherzeile des Hauptspeichers M4 auf Grund der Koinzidenzströme entsprechend dem neuen Zahlenwert zu setzen.The counting impulses, which the counter reading in the ver. should increase the different memory lines of the main memory M4 by 1 , act on assigned memory rings K1 # -b to Kn of the input memory M3. In an important application of the invention, the main memory is used, as already mentioned, for counting calls in a telephone exchange, a memory line of this memory being assigned to each subscriber. In this application case, the call counting pulses of the various subscribers reach the storage rings K 1 ine to K n of the input memory M3. The frequency of the cyclical scanning of these storage rings by the scanning device ABT is orders of magnitude greater than the frequency of the conversation pulses. If z. If, for example, no counting pulse is active on the storage ring K 2 during its scanning, the sense amplifier LE of the input memory M3 remains inoperative, and the main memory M4 is not influenced in the associated second memory line either at the time under consideration or later within the same scanning cycle. The sense current I, of the input memory M flows through the storage ring K 2 3, will, as will be understood from the discussion below, depending on the respective position of the synchronous gseteuerten switch Ul A to Un via either the first storage row of the main memory M3 (switch position 0 ) or passed them (switch position 1.). If, on the other hand, a counting pulse is active on the storage ring K2 at the time it is scanned, the reader LE of the input memory M3 responds and sends a pulse to the electronic switch Ul g2 # to Un via the intermediate memory ZS1 with a delay of three clock intervals 3 t , by means of which these are brought into position 0 at the next sampling time TA. The same pulse then influences the adding device ADD via a second buffer store ZS2, which causes a further delay by a clock interval t. In other words, the memory ring K2 of the second memory line of the input memory M3 is scanned in advance during the scanning of the first memory lines of the memory Ml, M2 and M4, and any positive scanning result of this memory ring is - via the reading amplifier LE and the intermediate memory ZS 1 with such Delay the switches Ul 2 ## to Un that these switches are in the position corresponding to the state of the storage ring K 2 in the input memory M 3 at the time of the scanning of the second memory lines of the memories M1, M2 and M4 , d. H. in position 1 if there is no counting pulse and in position 0 if there is a counting pulse. When the second memory line of the memories Ml, M 2 and M 3 is scanned, the scanning current I flows in an analogue anticipatory manner via the memory ring K 3 in the input memory M3 in order to prepare the possibly necessary numerical value correction in the third memory line of the main memory M4, and at the same time it already effects this prepared numerical value correction in the second memory line of the main memory M4, in case a counting pulse has to be entered in this by transferring this current I via the switch U2 , which is in the assumed case in position 0, and the control wire As 2 'connected to this switch, as well as via the storage rings K2 of the Main memory M4 flows. In the process, these storage rings are read, and the reading result is entered in the adding device ADD. The pulse arriving via the buffer ZS 2 in the adding device ADD, delayed by a clock interval t, has the effect at the time Tb on the time line a in FIG . 2, in a known manner, the numerical value of the code number entered in the adding device is increased by 1, and at time Tc, the numerical value increased in this way is transmitted back via the wires A 1 z --- to A n in the second memory line of the main memory M4, which is to at this point in time, a partial flow is selectively charged by the scanning device ABT via the write-in core ES 2; This partial current works together with the corresponding partial currents via the wires A 1 221 to A n to set selected storage rings of the second memory line of the main memory M4 on the basis of the coincidence currents according to the new numerical value.

Der geschilderte Vorgang der Zahlenwertsberichtigung im Hauptspeicher M4 erfolgt in analoger Weise für jede Speicherzeile, sofern für diese ein Zählimpuls eintrifft. Durch die über den Ableseverstärker LE und den Zwischenverstärker ZS1 erreichte, um drei Taktintervalle 3 t bzw. ein Abtastintervall verzögerte Durchführung der Zahlenwertsberichtigung im Hauptspeicher wird erreicht, daß ein Übertragen des in der betreffenden Speicherzeile des Hauptspeichers eingetragenen Zahlenwertes in die Addiereinrichtung ADD nur dann erfolgt, wenn tatsächlich der Zahlenwert erhöht werden muß, wogegen in anderen Fällen die Ein- und Rückübertragung von Zahlenwerten zwischen Hauptspeicher und Addiereinrichtung unterbleibt, wodurch die Störanfälligkeit der Anlage herabgesetzt wird.The described process of correcting the numerical value in the main memory M4 takes place in an analogous manner for each memory line, provided that a counting pulse is received for this line. The implementation of the numerical value correction in the main memory achieved via the reading amplifier LE and the intermediate amplifier ZS1, delayed by three clock intervals 3 t or one sampling interval, ensures that the numerical value entered in the relevant memory line of the main memory is only transferred to the adding device ADD when if the numerical value actually has to be increased, whereas in other cases the transferring in and back of numerical values between the main memory and the adding device is omitted, which reduces the system's susceptibility to failure.

Die Problemstellung der Erfindung geht nun dahin, bei einer Anlage der beschriebenen Art zu einem beliebigen Zeitpunkt eine Auswertung der zeilenweise im Hauptspeicher M4 eingetragenen Zahlenwerte in einem relativ langsamen, dem verwendeten Auswertegerät angepaßten Rhythmus zu ermöglichen, ohne daß dadurch die mit relativ hoher Frequenz erfolgende Abtastung der einzelnen Speicher bzw. die fortlaufende Berichtigung der Zahlenwerte im Hauptspeicher beeinträchtigt wird. Bei Verwendung der erfindungsgemäßen Anlage zur Gesprächszählung in Telephonzentralen erfolgt eine solche Auswertung beispielsweise in größeren Zeitabständen (z. B. vierteljährlich) für die Zwecke der Gebührenverrechnung.The problem posed by the invention now relates to a system of the type described at any point in time an evaluation of the line by line numerical values entered in the main memory M4 in a relatively slow one, the one used To enable evaluation device adapted rhythm, without thereby having the relative high frequency sampling of the individual memories or the continuous Correction of the numerical values in the main memory is impaired. Using the system according to the invention for counting calls in telephone exchanges takes place such evaluation, for example, at longer time intervals (e.g. quarterly) for the purposes of billing.

Zur Lösung dieser Aufgabe dient der Befehlsspeicher M1, dessen Speicherzeilen, wie schon erwähnt, parallel mit den Speicherzeilen der übrigen Speicher abgetastet werden. In einer vertikalen Setzader dieses Speichers liegt ein Schalter T1, der normalerweise offen ist, wobei dann der Befehlsspeicher funktionslos ist. Soll eine Datenauswertung erfolgen, so wird der Schalter Tl kurzzeitig geschlossen, wodurch alle Speicherringe K 1 #- bis K n des Befehlsspeichers M 1 gesetzt, d. h. in den Remanenzzustand »1« gebracht werden. Solange sich der Umschalter UB im Ausgang des an den Befehlsspeicher Ml angeschlossenen Leseverstärkers LB in der gezeichneten Stellung 1 befindet, wird der Befehlsspeicher Ml nach jeder Abtastung wieder in den Ausgangszustand zurückgeführt, ohne daß er eine weitere Funktion ausübt. Wird nämlich beispielsweise in einem Abtastzeitpunkt Ta über die Ader AS 1 von der Abtasteinrichtung ABT ein Strom I über den Speicherring Kl des Befehlsspeichers M 1 geleitet, so wird dieser voraussetzungsgemäß im Remanenzzustand »l« befindliche SpeicherringK1 abgelesen, also in den Remanenzzustand »0« zurückgeführt, wobei der Ableseimpuls über den Leseverstärker LB, den Umschalter UB (Stellung 1) und einen nachgeschalteten ZwischenspeicherZS4, der eine Verzögerung um zwei Taktintervalle 2 t bewirkt, wieder an eine Teilstromader HI des Befehlsspeichers Ml angelegt wird. Dieser Teilstromimpuls koinzidiert zeitlich mit dem im Zeitpunkt Tc von der Abtasteinrichtung ABT über die EinschreibaderES1 abgegebenen Teilstromimpuls so daß der Speicherring K 1 im Befehlsspeicher M 1 wieder in den Zustand 1 versetzt wird. Bei der zyklischen Abtastung der Speicherringe K 1 55## bis K n des Befehlsspeichers M 1 wird also, solange sich der Umschalter UB in Stellung 1 befindet, jeweils nur ein Speicherring des Befehlsspeichers in einem Zeitpunkt Ta von »l« auf »0« und im nachfolgenden Zeitpunkt Tc wieder von »0« auf »l« gesetzt, ohne daß diese Vorgänge Wirkungen nach außen hervorrufen.The instruction memory M1, whose memory lines, as already mentioned, are scanned in parallel with the memory lines of the other memories, is used to solve this problem. A switch T1, which is normally open, is located in a vertical set wire of this memory, in which case the command memory is then inoperative. If a data evaluation is to take place, the switch Tl is closed briefly, whereby all storage rings K 1 # - to K n of the command memory M 1 are set, i. H. be brought into the remanence state »1« . As long as the changeover switch UB in the output of the sense amplifier LB connected to the command memory Ml is in the illustrated position 1 , the command memory Ml is returned to the initial state after each scan without it exercising any further function. Namely, for example, introduced into a sampling time Ta on the core AS 1 of the scanning ABT a current I via the storage ring Kl of the instruction memory M 1, so this is the premise of read in the remanent state "l" contained SpeicherringK1 returned so in the remanent state "0" , the reading pulse being applied again to a partial current line HI of the command memory Ml via the read amplifier LB, the changeover switch UB (position 1) and a downstream buffer ZS4, which causes a delay of two clock intervals 2 t. This partial current pulse coincides in time with the partial current pulse emitted at time Tc by the scanning device ABT via the write wire ES1 so that the storage ring K 1 in the instruction memory M 1 is put back into state 1 . With the cyclic scanning of the storage rings K 1 55 ## to K n of the command memory M 1 , as long as the changeover switch UB is in position 1 , only one storage ring of the command memory is changed from "1" to "0" and in the subsequent time Tc set back from "0" to "1" without these processes causing any external effects.

Wird nun aber auf eine später noch zu beschreibende Art der Umschalter UB in die Stellung 0 gebracht, so gelangt der Ableseimpuls vom Ausgang des Leseverstärkers LB zu den Umschaltern U 1 A bis U n und bringt diese in die Stellung 0, falls sie sich nicht zufällig schon in dieser Stellung befinden. Dadurch wird erzwungen, daß im Abtastzeitpunkt Ta z. B. des Speicherringes K 1 in der ersten Speicherzeile des Befehlsspeichers MI der Abtaststrom 1 jedenfalls über die Ansteuerader AS1' und somit über die Speicherringe Kl der ersten Speicherzeile des Hauptspeichers M4 geleitet wird, unabhängig davon, ob im Zuge der fortlaufenden Zahlenwertsberichtigung seitens des Eingangsspeichers M3 gerade eine Auswertung dieser Zeile, d. h. eine übertragung des darin gespeicherten Zahlenwertes in die Addiereinrichtung ADD, erfolgen soll oder nicht. Der so übertragene Zahlenwert bleibt zunächst für zwei Taktintervalle 2 t, d. h. zum Zeitpunkt Tc auf der Zeitlinie a in F i g. 2, in der Addiereinrichtung ADD gespeichert. Der Ausgangsimpuls des Leseverstärkers LB wirkt ferner über einen Zwischenspeicher ZS3, der eine Verzögerung um zwei Taktintervalle 2 t bewirkt, im Zeitpunkt Tc auch auf die Schalter Sl e-- bis Sn, welche die verschiedenen Speicherzellen der AddiereinrichtungADD mit entsprechenden Speicherzellen in der Ausgabeeinheit AUS verbinden. Dadurch wird in diesem Zeitpunkt Tc über die geschlossenen Schalter S 1 #-= bis S n der vorher vom Hauptspeicher M 4 in die AddiereinrichtungADD übertragene Zahlenwert weiter an-die AusgabeeinheitAUS übertragen. Im gleichen Zeitpunkt ist an der Einschreibader ES 1 von der Abtasteinrichtung ABT her der Teilstrom in der ersten Speicherzeile des Hauptspeichers M4 wirksam, so daß im Zusammenwirken mit den an den Adern A 1 A bis A n zwischen Hauptspeicher -und Addiereinrichtung auftretenden Teilströmen in schon beschriebener Weise der gleiche Zahlenwert aus der Addiereinrichtung ADD auch wieder in die erste Speicherzeile des Hauptspeichers M4 zurückübertragen wird.If, however, the changeover switch UB is brought into position 0 in a manner to be described later, the reading pulse from the output of the sense amplifier LB reaches the changeover switches U 1 A to U n and brings them to position 0, if they are not accidentally are already in this position. This forces that at the sampling time Ta z. B. of the storage ring K 1 in the first memory line of the instruction memory MI the scanning stream 1 is in any case routed via the control wire AS1 'and thus via the storage rings Kl of the first memory line of the main memory M4, regardless of whether in the course of the ongoing numerical value correction on the part of the input memory M3 just an evaluation of this line, d. H. a transfer of the numerical value stored therein to the adding device ADD should take place or not. The numerical value transmitted in this way initially remains 2 t for two clock intervals, i.e. H. at time Tc on time line a in FIG. 2, stored in the adder ADD. The output pulse of the sense amplifier LB also acts via a buffer ZS3, which causes a delay of two clock intervals 2 t, at the time Tc also on the switches Sl e-- to Sn, which connect the various memory cells of the adder ADD with corresponding memory cells in the output unit AUS . As a result, at this point in time Tc, the numerical value previously transferred from the main memory M 4 to the adder ADD is further transferred to the output unit OUT via the closed switches S 1 # - = to S n. At the same point in time, the partial flow from the scanning device ABT is on the write-in core ES 1 effective in the first memory line of the main memory M4, so that in cooperation with the partial currents occurring on the wires A 1 A to A n between the main memory and adding device, the same numerical value from the adding device ADD is also returned to the first memory line of the main memory in the manner already described M4 is retransmitted.

Falls die Umschalter Ul 52# bis Un schon vor dem Eintreffen eines Ableseimpulses vom Ableseverstärker LB über den Umschalter UB oder gleichzeitig mit einem solchen Impuls in die Stellung 0 gebracht worden sind, erfolgt im Zeitpunkt Tb in schon beschriebener Weise unter der Steuerwirkung des Zwischenspeichers ZS2 in der Addiereinrichtung ADD eine Zahlenwertsberichtigung (Addition von 1)., und in diesem Falle wird im Zeitpunkt Tc an- die Ä#-sgab-eeinheit bzw. an den Hauptspeicher der schon berichtigte Zahlenwert übertragen. If the changeover switches Ul 52 # to Un have already been set to position 0 before the arrival of a reading pulse from the reading amplifier LB via the changeover switch UB or at the same time as such a pulse, this takes place at time Tb in the manner already described under the control effect of the buffer ZS2 in the adding device ADD a numerical value correction (addition of 1). In this case, at time Tc, the # output unit or the already corrected numerical value is transmitted to the main memory.

Analog -wird bei jeder Abtastung eines der SpeicherringeK1 52# bis.Kn des BefehlsspeichersMl, sofern sich der Umschalter UB in die Stellung 0 be- findet, der Zahlenwert der homologen Speicherzeile im Hauptspeicher M 4 an die Addiereinrichtung ADD und anschließend, gegebenenfalls nach Berichtigung, an die Ausgabeeinheit AUS bzw. zurück in den Hauptspeicher übertragen. Hinter der Ausgabeeinheit AUS kann dann der Zahlenwert mit relativ langsam arbeitenden Auswertegeräten ausgewertet werden.Analogously, with each scan of one of the storage rings K1 52 # to Kn of the instruction memory M1, provided that the switch UB is in position 0 , the numerical value of the homologous memory line in the main memory M 4 is sent to the adding device ADD and then, if necessary after correction, to the output unit AUS or back to the main memory. After the output unit AUS , the numerical value can then be evaluated with relatively slowly operating evaluation devices.

Es ergeben sich nun noch die weiteren Aufgaben, die unter Vermittlung der Addiereinrichtung ADD erfolgenden Zahlenwertübertragungen vom Hauptspeicher M 4 zur Ausgabeeinheit AUS trotz willkürlich langer (von den verwendeten Auswertegeräten abhängiger) Dauer der Auswertung dieser Zahlenwerte hinter der Ausgabeeinheit AUS in einem für die Funktionsweise der gesamten Anlage richtigen Zeitpunkt Ta einzuleiten und insbesondere sicherzustellen, daß diese übertragungen in einer bestimmten Reihenfolge'erfolgen, damit eine eindeutige Zuordnung zwischen dem jeweiligen Zahlenwert in der AusgabeeinheitAUS und der entsprechenden Speicherzeile des Hauptspeichers M4 möglich ist, d. h., daß im sj?eziell angegebenen Anwendungsfall der Gesprächszählung in einer Telephonzentrale jedem Teilnehmer die richtige Gebühr zugeordnet werden kann.There are now the other tasks, the transfer of numerical values from the main memory M 4 to the output unit AUS , which takes place through the intermediary of the adding device ADD, despite an arbitrarily long (depending on the evaluation devices used) duration of the evaluation of these numerical values behind the output unit AUS in one for the functioning of the whole Initiate the system at the correct time Ta and, in particular, ensure that these transmissions take place in a certain sequence so that a clear assignment between the respective numerical value in the output unit OUT and the corresponding memory line in the main memory M4 is possible, d. That is, in the case of the call counting in a telephone exchange specifically specified, the correct charge can be assigned to each subscriber.

Diese Aufgaben werden durch eine Mehrfachsteuerung des Umschalters UB gelöst. Wie schon erläutert, wird. eine übertragung vom Hauptspeicher über die Addiereinrichtung in die Ausgabeeinheit je- weils nur dann eingeleitet, wenn sich der Umschalter UB in der Stellung 0 befindet; in der Umschalterstellung 1 wird hingegen der Befehlsspeicher nur in der richtigen Taktfolge betriebsbereit gehalten. Zur Erläuterung der erwähnten Mehrfachsteuerung sei angenommen, daß die AusgabeeinheitAUS ein Schieberegister ist, aus dem die einzelnen Stellen oder Bits der jeweils eingetragenen Kodezahl mit Hilfe von Ausgabeirapulsen, die auf die KlemrneAT wirken, der Reihe nach hinausgeschoben werden, um das an die Klemme AG angeschlossene Auswertgerät zu steuern. Der Ausgabetakt muß daher der Arbeitsgeschwindigkeit des Auswertgerätes angepaßt sein. Durch einen an den letzten Schiebevorgang anschließenden oder vom Auswertegerät selbst ausgelösten Impuls kann dann in bekannter Weise angezeigt werden, daß der Auswertevorgang abgeschlossen und das Schieberegister entleert worden ist. Der nächste Ablesebefehl darf also vom Befehlsspeicher M 1 erst nach Eintreffen dieses Abschlußsignals abgegeben werden, das sozusagen als »Freizeichen« der Ausgabeeinheit dient. Dieses impulsförmige Freizeichen JFZ gelangt gemäß Zeitlinie b in F i g. 2 in einem beliebigen Zeitpunkt an die Eingangsklemme FZ der Anlage und wirkt dort auf einen Zwischenspeicher ZS5, der im Gegensatz zu den Zwischenspeichern ZS1 z-- bis ZS4 nicht eine vorbestimmte zeitliche Impulsverzögerung bewirkt, sondern abgelesen und zurückgestellt wird.These tasks are achieved by multiple control of the switch UB . As already explained, will. a transfer from the main memory via the adder in the output unit in each case only be initiated when the switch UB is in position 0; in the switch position 1 , however, the command memory is only kept ready for operation in the correct cycle sequence. To explain the multiple control mentioned, it is assumed that the output unit OUT is a shift register from which the individual digits or bits of the code number entered are shifted out one after the other with the aid of output pulses that act on the terminal AT to the terminal connected to the terminal AG To control evaluation device. The output cycle must therefore be adapted to the operating speed of the evaluation device. A pulse following the last shift process or triggered by the evaluation device itself can then be used to indicate in a known manner that the evaluation process has been completed and the shift register has been emptied. The next reading command may therefore only be issued by the command memory M 1 after the arrival of this termination signal, which serves, so to speak, as a "free character" for the output unit. This pulse-shaped free character JFZ arrives according to time line b in FIG. 2 at any point in time to the input terminal FZ of the system and acts there on a buffer ZS5, which, in contrast to the buffer ZS1 z-- to ZS4, does not cause a predetermined pulse delay, but is read and reset.

Die richtige, mit der ersten Speicherzeile des Hauptspeichers M4 beginnende Reihenfolge der Zahlenwertübertragungen vom Hauptspeicher in die Ausgabeeinheit wird durch einen Synchronisi#rimpuls SY gesichert, der von der zyklisch arbeitenden Abtasteinrichtung beim übergang von der n-ten auf die erste Zeile abgegeben wird (vgl. die Zeitlinie c in F i g. 2). Dieser Synchronisierimpuls SY dient einerseits als Abtastimpuls für den Zwischenspeicher ZS 5 und wirkt andererseits auf ein UND-Ventil V, dessen zweiter Eingang mit der Ableseader des Zwischenspeichers ZS5 verbunden ist, so daß dieses Ventil für die öffnung durch den Impuls SY vorbereitet ist, falls an der Klemme FZ ein Freizeichenimpuls JFZ seitens des Auswertegerätes angelegt worden ist. Der vom UND-Ventil V durchgelassene Impuls SY' bringt den Umschalter UB in die Stellung 0, so daß der nächste Ableseimpuls vom Ableseverstärker LB über den Umschalter UB zu den Umschaltern Ul bis U n übertraaen werden kann.The correct sequence of numerical value transfers from the main memory to the output unit, starting with the first memory line of the main memory M4, is ensured by a synchronization pulse SY, which is output by the cyclically operating scanning device during the transition from the nth to the first line (cf. the time line c in FIG. 2). This synchronization pulse SY serves on the one hand as a sampling pulse for the buffer ZS 5 and on the other hand acts on an AND valve V, the second input of which is connected to the reading wire of the buffer ZS5, so that this valve is prepared for opening by the pulse SY if on a dialing pulse JFZ has been applied to terminal FZ by the evaluation device. The pulse SY 'let through by the AND valve V brings the changeover switch UB to position 0, so that the next reading pulse can be transmitted from the reading amplifier LB via the changeover switch UB to the changeover switches Ul to U n .

Der erste vom Umschalter UB in Stellung 0 übertragene Impuls entspricht der ersten Speicherzeile des Befehlsspeichers Ml und bewirkt in der schon beschriebenen Weise die übertragung des Zahlenwertes aus der ersten Speicherzeile des Hauptspeichers M 4 in die Ausgabeeinheit AUS. Der vom Umschalter UB in Stellung 0 durchgelassene Impuls wirkt über eine Rückstellader RA ferner auch auf den Umschalter selbst zurück und bringt diesen wieder in die Stellung 1, so daß vor dem Eintreffen des nächsten Freizeichens an der Klemme FZ kein weiterer Ableseimpuls vom Befehlsspeicher MI zu den Unischaltern U 1 e2# bis U n bzw. zu den Schaltern S 1 #_n- bis S n gelangen kann.The first pulse transmitted by the changeover switch UB in position 0 corresponds to the first memory line of the command memory Ml and causes the numerical value to be transferred from the first memory line of the main memory M 4 to the output unit AUS in the manner already described. The pulse passed by the changeover switch UB in position 0 also acts via a reset wire RA on the changeover switch itself and brings it back to position 1, so that before the arrival of the next dial tone at the terminal FZ, no further reading pulse from the command memory MI to the Uniswitches U 1 e2 # to U n or to switches S 1 # _n- to S n .

Die Auswertung des in die Ausgabeeinheit eingetragenen Zahlenwertes nimmt nun ein willkürliches, im allgemeinen nicht ganzzahliges Vielfaches der C C Dauer eines Arbeitszyklus der Abtasteinrichtung ABT in Anspruch, so daß die Abtasteinrichtung beim Eintreffen des nächsten Freizeichens an der Klemme FZ eine beliebige Arbeitsphase einnehmen kann. Durch die beschriebene Mehrfachsteuerung des Umschalters UB und die Arbeitsweise des Befehlsspeichers Ml wird aber dennoch gesichert, daß anschließend an die erste Speicherzeile des Hauptspeichers die zweite Speicherzeile desselben und keine andere ausgewertet wird. Wie nämlich schon erläutert, werden die abgelesenen Speicherringe des Befehlsspeichers M1, wenn sich der Umschalter UB in der Stellung 1 befindet, über den Zwischenspeicher ZS4 wieder gesetzt. Ein solches Wiedersetzen des abgetasteten Speicherringes findet aber nicht statt, wenn im Abtastzeitpunkt Ta der Umschalter UB die Stellung 1 einnimmt, weil dann der wiedersetzende Rückweg über den Zwischenspeicher ZS4 abgetrennt ist. Der Speicherring Kl verbleibt daher nach der Auswertung der ersten Speicherzeile des Hauptspeichers M4 im Remanenzzustand »0«, so daß von diesem Speicherring bei der nächsten Abtastung kein Ableseimpuls an den Leseverstärker LB abgegeben wird. Nach dem Wirksamwerden des nächsten Synchronisierimpulses SY' am Umschalter UB liefert daher im neu eingeleiteten Arbeitszyklus der Abtasteinrichtung ABT der SpeicherringK2 des BefehlsspeichersMl den ersten Ableseimpuls über den in Stellung 1 befindlichen Umschalter UB an die Umschalter Ul 5## bis Un und bewirkt dadurch in schon beschriebener Weise die Auswertung der zweiten Speicherzeile des Hauptspeichers M4. Analog wird dieser Auswertevorgang anschließend der Reihe nach von den Speicherringen K3 z#, bis Kn des Befehlsspeichers ausgelöst, bis schließlich die Zahlenwerte aller Speicherzeilen des Hauptspeichers ausgewertet worden sind und der Befehlsspeicher Ml entleert ist. Nach Bedarf kann dann durch neuerliches kurzzeitiges Schließen des Schalters Tl (Drucktaste) wieder ein Auswertebefehl erteilt werden.The evaluation of the numerical value entered in the output unit now takes an arbitrary, generally non-integer multiple of the C C duration of a working cycle of the scanning device ABT , so that the scanning device can assume any work phase when the next free character arrives at the terminal FZ. The multiple control of the changeover switch UB described and the mode of operation of the command memory Ml nevertheless ensure that the second memory line of the main memory and no other line is evaluated following the first memory line of the main memory. As already explained, the read storage rings of the command memory M1 are set again via the intermediate memory ZS4 when the changeover switch UB is in position 1. Such a resetting of the scanned storage ring does not take place, however, if the changeover switch UB assumes the position 1 at the scanning time Ta, because then the resuming return path is separated via the buffer ZS4. The storage ring Kl therefore remains in the remanence state "0" after the first memory line of the main memory M4 has been evaluated, so that no reading pulse is output from this storage ring to the read amplifier LB during the next scan. After the next synchronization pulse SY ' becomes effective at the switch UB , the storage ring K2 of the command memory M1 delivers the first reading pulse via the switch UB in position 1 to the switch Ul 5 ## to Un in the newly initiated working cycle of the scanning device ABT, thereby causing the already described Way, the evaluation of the second memory line of the main memory M4. Analogously, this evaluation process is then triggered in sequence by the storage rings K3 z # to Kn of the command memory, until finally the numerical values of all memory lines in the main memory have been evaluated and the command memory Ml has been emptied. If required, an evaluation command can then be issued again by briefly closing the switch T1 (push button).

Bei der bisher beschriebenen Anlage werden die Zahlenwerte, die von den einzelnen Speicherzeileil des Hauptspeichers über die Addiereinrichtung in die Ausgabeeinheit übertragen worden sind, unverändert oder gegebenenfalls um den Wert 1 erhöht (im Falle des Eintreffens eines Zählimpulses) wieder in die betreffende Speicherzeile des Hauptspeichers eingetragen und der weiteren Zählung zugrunde gelegt. Es kann nun aber unter Umständen erwünscht sein, nach der Auswertung eines Zahlenwertes die betreffende Speicherzeile im Hauptspeicher nicht mehr auf den letzten Zahlenwert einzustellen (Summenzählung), sondern auf 0 zurückzustellen, so daß der Zählvorgang nach der Auswertung (Ablesung des Zählerstandes) von neuem beginnt. Im Rahmen der Anlage nach F i g. 1 kann auch diese Arbeitsweise angewendet werden, und zwar unter Zuhilfenahme eines ähnlich wie der Befehlsspeicher M 1 geschalteten Informationsspeichers M2, dessen Speicherringe Kl A bis Kn jedoch normalerweise, d. h., wenn die vorstehend erläuterte Summenzählung angewendet wird, durch einen blockierenden Ruhestrom gegen jede Unmagnetisierung gesperrt, also wirkungslos sind. Dazu dient eine Sperrader, die über einen normalerweise geschlossenen Schalter T2 erregt ist. Soll nun nach der Auswertung der Zahlenwerte im Hauptspeicher M4 eine Rückstellung des Zählerstandes auf 0 erfolgen, so wird vor der Einleitung der Auswertung (Drücken der Taste T 1) der Schalter T 2 geöffnet. Die Speicherringe K 1 ## bis K n des Informationsspeichers M2 befinden sich dann zunächst alle im Remanenzzustand »0«, so daß bei der Abtastung der ersten Speicherzeilen (Zeitpunkt TI auf der Zeitlinie d in F i g. 2) und damit des Speicherringes K 1 keine Ablesung erfolgt. Im unmittelbar darauffolgenden Zeitpunkt Tc (Tc 1 in F i g. 2) wirkt nun auf den Speicherring Kl des Informationsspeichers M 2 über den Leseverstärker LB des Befehlsspeichers Ml, den in Stellung 0 befindlichen Umschalter UB, den Zwischenspeicher ZS3, der eine Verzögerung um zwei Taktintervalle 2 t bewirkt, und das AnsteuergerätAJ des Informationsspeichers ein Teilstromimpuls, der im Zusammenwirken mit dem im gleichen Zeitpunkt an der EinschreibeaderES1 von der Abtasteinrichtung ABT ankommenden Teilstrom ein Setzen dieses Speicherringes zur Folge hat. Gleichzeitig bzw. im Anschluß hieran spielen sich im Hauptspeicher, in der Addiereinrichtung und in der Ausgabeeinheit die schon erläuterten Vorgänge im Rahmen der Auswertung des in der ersten Speicherzeile des HauptspeichersM4 eingetragenen Zahlenwertes ab.In the system described so far, the numerical values that have been transferred from the individual memory line section of the main memory to the output unit via the adding device are entered unchanged or, if necessary, increased by the value 1 (in the case of the arrival of a counting pulse) in the relevant memory line of the main memory and used as the basis for further counting. Under certain circumstances, however, it may be desirable, after evaluating a numerical value, not to set the relevant memory line in the main memory to the last numerical value (total counting), but to reset it to 0 so that the counting process starts again after the evaluation (reading of the counter status) . In the context of the system according to FIG. 1 , this mode of operation can also be used, with the aid of an information memory M2 which is connected similarly to the instruction memory M 1 , but whose storage rings Kl A to Kn are normally, i. That is, if the sum counting explained above is used, they are blocked against any non-magnetization by a blocking quiescent current, that is to say they are ineffective. A blocking wire is used for this purpose, which is excited via a normally closed switch T2. If, after evaluating the numerical values in the main memory M4, the counter reading is to be reset to 0 , switch T 2 is opened before the evaluation is initiated (pressing button T 1). The storage rings K 1 ## to K n of the information memory M2 are then initially all in the remanence state "0", so that when the first storage lines are scanned (time TI on the time line d in FIG. 2) and thus the storage ring K 1 no reading takes place. In the immediately following time Tc (Tc 1 in F i g. 2) now acts on the storage ring Kl of the information memory M 2 via the sense amplifier LB of the command memory Ml, the switch UB in position 0 , the buffer ZS3, which has a delay of two Cycle intervals 2 t causes, and the control device AJ of the information memory a partial current pulse which, in cooperation with the partial current arriving at the writing wire ES1 from the scanning device ABT at the same time, results in the setting of this storage ring. Simultaneously or following this, the processes already explained in the context of the evaluation of the numerical value entered in the first memory line of the main memory M4 take place in the main memory, in the adding device and in the output unit.

Beim nächsten Abtastzyklus der Abtasteinrichtung ABT wird der nunmehr im Remanenzzustand »l« befindliche SpeicherringK1 des Informationsspeichers M2 über die Ader AS1 im entsprechenden Zeitpunkt Ta (Ta 2 in F i g. 2), der gerade um die Dauer eines vollen Abtastzyklus gegenüber dem vorhergehenden Zeitpunkt Ta (Ta l in F i g. 2) verzögert ist, abgelesen, so daß in diesem Zeitpunkt im Ausgang des zugeordneten LeseverstärkersLJ ein Ableseimpuls auftritt. Der Leseverstärker Lf ist mit Steuereingängen der Umschafter Ul ## bis Un verbunden, so daß der Ableseimpuls diese Umschalter in die Stellung 0 bringt und demnach eine Ablesung der ersten Speicherzeile des Hauptspeichers M4 erfolgt, durch welche der gespeicherte, im vorhergehenden Abtastzyklus ausgewertete Zahlenwert gelöscht wird. Eine übertragung dieses Zahlenwertes in die Addiereinrichtung ADD wird dadurch verhindert, daß der betrachtete Ableseimpuls die Addiereinrichtung über eine Blockierungsader BA sperrt. Es kann somit im nachfolgenden Zeitpunkt Tc von der Addiereinrichtung kein von 0 verschiedener Zahlenwert in die erste Speicherzeile des Hauptspeichers eingeschrieben werden. Zur weiteren Sicherheit kann an den Leseverstärker LJ noch ein Zwischenspeicher ZS6 angeschlossen sein, der eine Verzögerung um ein Taktintervall t bewirkt und an eine Rückstellader NA der Addiereinrichtung ADD angeschlossen ist, welche bewirkt, daß diese Addiereinrichtung im Zeitpunkt Tb jedenfalls auf 0 zurückgestellt wird, falls in ihr eine Kodezahl gespeichert sein sollte, so daß im nachfolgenden Zeitpunkt Te nur die Kodezahl 0 in den Hauptspeicher zurückübertragen werden kann.During the next scanning cycle of the scanning ABT the SpeicherringK1 the information memory M2 located now in the remanent state "l" is (g in F i Ta. 2 2) on the core AS1 in the corresponding time Ta, the just by the duration of a full scan cycle from the previous time Ta (Ta 1 in Fig. 2) is delayed, so that at this point in time a reading pulse occurs at the output of the associated sense amplifier LJ. The sense amplifier Lf is connected to the control inputs of the Umschafter Ul ## to Un, so that the reading pulse brings this switch to position 0 and a reading of the first memory line of the main memory M4 takes place through which the stored numerical value evaluated in the previous scanning cycle is deleted . A transfer of this numerical value to the adding device ADD is prevented by the fact that the reading pulse in question blocks the adding device via a blocking wire BA. Thus, at the subsequent time Tc, the adding device cannot write any numerical value other than 0 into the first memory line of the main memory. For further security, a buffer ZS6 can be connected to the sense amplifier LJ , which causes a delay by a clock interval t and is connected to a reset wire NA of the adding device ADD, which causes this adding device to be reset to 0 at the time Tb , if a code number should be stored in it, so that at the subsequent point in time Te only code number 0 can be transferred back to the main memory.

In analoger Weise können die übrigen Speicherzeilen des Hauptspeichers M4 nach erfolgter Auswertung der in ihnen eingetragenen Zahlenwerte auf 0 zurückgestellt werden.In an analogous manner, the remaining memory lines of the main memory M4 can be reset to 0 after the numerical values entered in them have been evaluated.

Die Rückstellung der Zählerstände im Hauptspeicher kann insbesondere dann angewendet werden, wenn die Speicherzeilen des Hauptspeichers relativ kleines Fassungsvermögen haben. Es ist aber auch möglich, eine solche Rückstellung durch Schließen des Schalters T2 zu vermeiden und die Zählerstände von Zeit zu Zeit auf einen Aufzeichnungsträger mit großer Kapazität, z. B. auf ein Magnetband, zu übertragen.The resetting of the counter readings in the main memory can in particular be applied when the memory lines of main memory are relatively small Have capacity. But it is also possible to carry out such a provision Avoid closing switch T2 and the counter readings from time to time a large capacity recording medium, e.g. B. on a magnetic tape to transfer.

Die beschriebene Anlage kann natürlich im Rahmen der Erfindung noch verschiedentlich abgewandelt werden; sie ist insbesondere auch nicht auf die Verwendung für die Gesprächszählung in Telephonzentralen beschränkt.The system described can of course still within the scope of the invention be modified variously; in particular, it is not open either the Limited use for call counting in telephone exchanges.

Claims

Claims. 1. Electronic storage system with a meter reading memory comprising a large number of storage units (memory cells), in particular for counting charges in telephone systems, each storage unit of the meter reading memory being assigned a memory unit of an input memory acted upon by the assigned counting pulses and this input memory being controlled by a cyclically operating scanning device via changeover switches connects the individual storage units of the counter reading memory one after the other when an assigned counting pulse arrives with an adding device increasing the counter reading accordingly, and an output unit serving for successive reading of the counter reading is provided, characterized in that one of the same scanning unit (ABT) as the input memory (M3) controlled instruction memory (M1) is provided, which is assigned one for each memory unit (KI - # to Kn in M4) in the counter reading memory (M4) nete memory unit (K1 Kh to Ku in Ml), these memory units can be marked together for the purpose of initiating an output of the counter readings that the adding device via a series of switches (S1 e52 # to Sn) with the output unit (AUS) for the purpose of transmitting one at a time Counter reading can be set in connection by the adding device in the output unit and the readout pulses of the instruction memory (M1) generated by canceling the marking of the assigned memory units and the switch (U 1 5 # 2h to U n) for connecting the counter reading memory (M4) with the Control adding device (ADD) and the switches (S 1 e ## to S n) for connecting the adding device (ADD) to the output unit, with a switch (UB ) , which is only subject to the joint control effect of a dial tone (JFZ) from the evaluation connected to the output unit (AUS) egerät (AGI) and a synchronization signal (SY) of the scanning device (ABT) which characterizes the start of a scanning cycle can be closed.

2. Storage system according to claim 1, characterized in that all storage units (K 1 # - = to K n) of the command memory (M 1) can be marked together by means of a common set wire via a switch (T1). 3. Storage system according to claims 1 and 2, characterized in that the switch (UB) located in the reading head of the command memory (M1) is a changeover switch which, in its second switch position, connects the reading head via a buffer (ZS 4) with a coincidence current Set wire (H1) of the instruction memory (M1) connects, and that the delay time of the buffer is equal to the time interval (2t) between the scanning signals (at AS1 etc.) and additional, coincidence-based write signals (at ES1 etc.) of the scanning device (ABT) is. 4. Storage system according to one of claims 1 to 3, characterized in that between the read-out of the instruction memory (M1) and the switches (S 1 e ## to Sn) lying between the adding device (ADD) and output unit (AUS ) a buffer (ZS3) its delay time is equal to the time interval (2t) between the scanning signals (at AS 1 etc.) and additional coincidence-based write signals (at ES1 etc.) of the scanning device (ABT) . 5. Storage system according to one of the preceding claims, characterized in that a device (M 2, Lf, ZS 6) for returning the numerical value entered in each memory element (K1 enh to Kn) of the main memory (M 4) to zero after each of the command memory (M1) effected evaluation of the same is provided. 6. Storage system according to claim 5, characterized by an information memory (M2) which contains an associated memory unit for each memory unit of the main memory (M4) and is under the cyclical control effect of the scanning device (ABT), the memory units (K 1 e ## _ bis K n) of the information memory (M2) can be marked by means of a control element (AJ) from which the reading head of the command memory (M1) can be marked and the reading wire of the information memory, preferably via a read amplifier (LJ), is in control connection with the changeover switches (U 1 --- -, until U n) is between the input memory (M 3) and the main memory (M 4) as well as with a blocking wire (BA) for the adding device. 7. A storage system according to claim 5, characterized in that the read-out wire of the information memory (M 2) is connected to a wire (HA) serving to reset the adding device (ADD) to zero. Contemplated publications: German Auslegeschrift No. 1063 217, the 1,122,589th.