DE1213056B - Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components - Google Patents

Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components

Info

Publication number
DE1213056B
DE1213056B DES80933A DES0080933A DE1213056B DE 1213056 B DE1213056 B DE 1213056B DE S80933 A DES80933 A DE S80933A DE S0080933 A DES0080933 A DE S0080933A DE 1213056 B DE1213056 B DE 1213056B
Authority
DE
Germany
Prior art keywords
semiconductor
etching process
zone
electrolytic etching
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES80933A
Other languages
German (de)
Inventor
Dr Hans-Joachim Henkel
Alfred Kunert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES80933A priority Critical patent/DE1213056B/en
Publication of DE1213056B publication Critical patent/DE1213056B/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • H01L21/30635Electrolytic etching of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Description

Elektrolytisches Ätzverfahren zum Verkleinern von pn-Übergangsflächen und/oder zum Beseitigen von Oberflächenstörungen an pn-übergängen bei Halbleiterkörpern von Halbleiterbauelementen Bei dem Herstellen von Halbleiterbauelementen muß in vielen Fällen dem. Legierungsprozeß ein Ätzprozeß folgen. Die Behandlung der Oberfläche und der pn-Übergänge erfolgt durch Materialabtragen, das durch chemisches oder elektrochemisches Ätzen erreicht werden kann. Dieses Ätzen ist erforderlich, um Nebenschlüsse am Rand der Rekristallisationszonen zu beseitigen und/oder die Fläche des pn-überganges zu reduzieren. In zahlreichen Fällen führt der Auflösungsprozeß bei rein chemischen Ätzverfahren mit meist sehr aggressiven Lösungsmitteln schon nach kürzerer Zeit zu einem Kurzschluß des Bauelements, da nicht nur das Halbleitermaterial, sondern auch das Legierungsmaterial etwas gelöst wird. Das aufgelöste Legierungsmaterial scheidet sich auf der pn-übergangszone unter dem Einfluß des dort vorhandenen starken elektrischen Feldes wieder ab. Dies ist besonders bei solchen Bauelementen der Fall, deren Feldstärke im pn-Übergang sehr groß ist, wie das insbesondere bei Tunneldioden zutrifft.Electrolytic etching process to reduce the size of pn junction areas and / or to eliminate surface defects at pn junctions in semiconductor bodies of semiconductor components When manufacturing semiconductor components, in many cases that. Alloy process follow an etching process. Treatment of the surface and the pn junctions are made by material removal by chemical or electrochemical processes Etching can be achieved. This etching is needed to shunt around the edge to eliminate the recrystallization zones and / or the area of the pn junction to reduce. In numerous cases the dissolution process leads to purely chemical ones Etching processes with mostly very aggressive solvents after a short time to a short circuit of the component, because not only the semiconductor material, but the alloy material is also somewhat dissolved. The dissolved alloy material separates on the pn transition zone under the influence of the strong one present there electric field again. This is particularly the case with such components whose field strength in the pn junction is very large, as is the case in particular with tunnel diodes applies.

Es ist bekannt, diese Nachteile durch Anwenden eines elektrolytischen Ätzverfahrens zu vermeiden, da das aufgelöste Halbleiter- und Elektrodenmaterial beim elektrolytischen Ätzen an der Kathode abgeschieden wird. So kann bei einem bekannten Verfahren bei Halbleiterkörpern, die eine hochdotierte Oberflächenschicht vom gleichen Leitungstyp wie der Halbleitergrundkörper und einlegierte Kontakte vom anderen Leitungstyp besitzen, entlang der Ränder der einlegierten Kontakte in die hochdotierte Oberflächenschicht ein Graben eingeätzt werden. Weiterhin ist es bekannt, daß sich p-leitendes und n-leitendes Halbleitermaterial, insbesondere Germanium und Si:izium, beim elektrolytischen Ätzen unterschiedlich verhalten. Dieses unterschiedliche Verhalten ist vermutlich auf eine entgegengesetzt dotierte Oberflächenschicht, eine sogenannte Inversionsschicht, zurückzuführen, die sich an der Oberfläche des n-leitenden Halbleitermaterials ausbildet. Ferner ist es bekannt, daß bei Halbleiterkörpern mit pn-Übergängen die n-leitende Zone abgeätzt werden kann, indem diese Zone, jedoch nicht die p-leitende Zone, mit der Anode verbunden wird. Der pn-übergang wird dadurch in Sperrichtung belastet, so daß der Strom aus der n-leitenden Zone in den Elektrolyten fließt. In der p-leitenden Zone tritt kein Stromfiuß auf, und sie wird daher beim Ätzen nicht angegriffen.It is known to address these disadvantages by applying an electrolytic Avoid etching process, as the dissolved semiconductor and electrode material is deposited on the cathode during electrolytic etching. So can with one known method for semiconductor bodies that have a highly doped surface layer of the same conductivity type as the semiconductor body and alloyed contacts of the other line type, along the edges of the inlaid contacts in a trench can be etched into the highly doped surface layer. Furthermore it is known that p-conducting and n-conducting semiconductor material, in particular germanium and Si: icon, behave differently during electrolytic etching. This different Behavior is believed to be due to an oppositely doped surface layer, one so-called inversion layer, which can be traced back to the surface of the n-type conductor Semiconductor material forms. It is also known that in semiconductor bodies with pn junctions the n-conductive zone can be etched away by removing this zone, however not the p-type zone to which the anode is connected. The pn junction is thereby loaded in the reverse direction, so that the current from the n-conductive zone into the electrolyte flows. No current flow occurs in the p-type zone, and it therefore becomes at Etching not attacked.

Die Erfindung betrifft ein elektrolytisches Ätzverfahren zum Verkleinern von pn-Übergangsflächen und/oder zum Beseitigen von Oberflächenstörungen an pn-übergängen bei Halbleiterkörpern von Halbleiterbauelementen, die eine entgegengesetzt dotierte Oberflächenschicht auf einer Zone aufweisen. Das Verfahren gemäß der Erfindung besteht darin, daß zum Ablösen eines Teiles der p- oder n-leitenden Zone der Elektrolyt so ausgewählt wird, daß die eine Zone bereits bei der Spannung passiviert ist, bei der die andere Zone abgelöst wird.The invention relates to an electrolytic etching process for downsizing of pn junction areas and / or to remove surface defects at pn junctions in the case of semiconductor bodies of semiconductor components that have an oppositely doped Have surface layer on a zone. The method according to the invention exists in that to detach part of the p- or n-conductive zone of the electrolyte is selected so that one zone is already passivated at the voltage which is replaced by the other zone.

Das erfindungsgemäße Verfahren beruht auf der überraschenden Feststellung, daß beim elektrolytischen Ätzen mit geeigneten Elektrolyten bei niedrigen Spannungen zunächst die Zone eines Leitungstyps des Halbleiterkörpers abgelöst wird, während die andere Zone, die eine entgegengesetzt dotierte Oberflächenschicht aufweist, noch nicht angegriffen wird, und daß bei Erhöhung der Spannung eine Passivierung der sich zunächst ablösenden Zone eintritt, bevor die andere Zone abgelöst wird. Ferner besteht gemäß einer weiteren Ausbildung der Erfindung die Möglichkeit, den Elektrolyten so zu wählen, daß bei niedrigen Spannungen das Material der metallischen Elektroden des Halbleiterkörpers abgelöst wird, während der Halbleiterkörper selbst noch nicht angegriffen wird, und daß beim Erhöhen der Spannung das Elektrodenmaterial passiviert wird, bevor eine Ablösung des Halbleitermaterials eintritt.The method according to the invention is based on the surprising finding that with electrolytic etching with suitable electrolytes at low voltages first the zone of a conductivity type of the semiconductor body is detached, while the other zone, which has an oppositely doped surface layer, is not yet attacked, and that if the voltage is increased, passivation occurs the first detaching zone occurs before the other zone is detached. Furthermore, according to a further embodiment of the invention, there is the possibility of the Electrolytes should be chosen so that at low voltages the material of the metallic Electrodes of the semiconductor body is detached, while the semiconductor body itself is not yet attacked, and that when the voltage is increased, the electrode material is passivated before the semiconductor material becomes detached.

Gegenüber den bisher bekannten Ätzverfahren besitzt das erfindungsgemäße Verfahren den großen Vorteil, daß es in Abhängigkeit von der angelegten Spannung eine wahlweise und getrennte Abtragung der p-leitenden Zone, der n-leitenden Zone oder des Elektrodenmaterials bei Halbleiterbauelementen erlaubt.Compared to the previously known etching process, the inventive Method has the great advantage that it depends on the applied voltage an optional and separate removal of the p-conductive zone, the n-conductive zone or des Electrode material allowed in semiconductor components.

Besonders vorteilhaft ist die Anwendung des erfindungsgemäßen Verfahrens für die Herstellung von Tunneldioden, z. B. GaAs-Tunneldioden. Diese werden durch Einlegieren einer kleinen Zinnkugel in p-leitendes Halbmaterial hergestellt. Diese Tunneldiode besteht aus einem verhältnismäßig großen p-leitenden Gebiet und einem sehr kleinen n-leitenden Gebiet im Legierungsbereich der Zinnkugel. Ein Abtragen des p-leitenden GaAs-Gebietes wird deshalb erst nach verhältnismäßig langer Zeit nennenswerte Auswirkungen auf die Fläche des pn-Gebietes und damit auf das Strommaximum der Kennlinie zeigen. Es lassen sich dadurch in gut kontrollierbarer Weise Störungen an der Oberfläche des pn-übergangs beseitigen. Soll hingegen durch ein Ätzverfahren der Strom im Maximum auf einen geforderten Wert herabgesetzt werden, d. h. die Fläche des pn-Übergangs verkleinert werden, so ist ein Auflösen des n-leitenden Gebietes zu empfehlen. Infolge des wesentlich kleineren n-Gebietes läßt sich eine schnelle Änderung der Kennlinie erzielen. Neben der Zeitersparnis ergibt sich noch der Vorteil beim Verfahren gemäß der Erfindung, daß das Verunreinigen des Elektrolyten wegen der sehr kleinen Menge des aufgelösten n-Materials auch entsprechend gering ist.The use of the method according to the invention is particularly advantageous for the production of tunnel diodes, e.g. B. GaAs tunnel diodes. These are through Alloying a small tin ball into p-conductive semi-finished material. These Tunnel diode consists of a relatively large p-conducting area and a very small n-conductive area in the alloy area of the tin ball. An erosion of the p-conducting GaAs region is therefore only after a relatively long time significant effects on the area of the pn area and thus on the maximum current show the characteristic. Disturbances can thereby be easily controlled Eliminate on the surface of the pn junction. Should, however, be done by an etching process the maximum current is reduced to a required value, d. H. the area of the pn junction are reduced, then there is a dissolution of the n-conductive region to recommend. As a result of the much smaller n-area, a fast Achieve change in the characteristic. In addition to the time savings, there is also the advantage in the method according to the invention that the contamination of the electrolyte because of the very small amount of dissolved n-material is also correspondingly small.

An Hand der Zeichnung und im Beispiel des elektrolytischen Auflösens von GaAs in Schwefelsäure wird die Erfindung noch näher erläutert. Es zeigt F i g. 1 eine Anordnung zum Durchführen des Verfahrens gemäß der Erfindung, F i g. 2 die Strom-Spannungs-Kurven für p-leitendes GaAs in Schwefelsäure in Abhängigkeit von deren Konzentration, F i g. 3 die Strom-Spannungs-Kurven für p- und n-GaAs in 1 n-Schwefelsäure, F i g. 4 die Strom-Spannungs-Kurven für Sn, p-und n-GaAs in Schwefelsäure.Using the drawing and the example of electrolytic dissolution of GaAs in sulfuric acid, the invention is explained in more detail. It shows F i G. 1 shows an arrangement for carrying out the method according to the invention, FIG. 2 the current-voltage curves for p-conducting GaAs in sulfuric acid as a function of their concentration, F i g. 3 the current-voltage curves for p- and n-GaAs in 1 n-sulfuric acid, FIG. 4 the current-voltage curves for Sn, p- and n-GaAs in sulfuric acid.

Die F i g. 1 zeigt eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Mit 11 ist das Elektrolysegefäß, mit 12 der Elektrolyt H2S04, mit 13 ein Platinblech als Kathode, mit 14 eine GaAs-Tunneldiode als Anode, mit 15 eine Tauchvorrichtung und mit 16 die Stromzu- und -abführungen bezeichnet.The F i g. 1 shows an arrangement for implementing the invention Procedure. With 11 the electrolysis vessel, with 12 the electrolyte H2S04, with 13 a platinum sheet as cathode, with 14 a GaAs tunnel diode as anode, with 15 a Diving device and 16 denotes the power supplies and discharges.

In der F i g. 2 sind die Strom-Spannungs-Kurven für p-leitendes GaAs in Schwefelsäure verschiedener Konzentration graphisch dargestellt. Auf der Abszisse ist die angelegte Spannung in Volt und auf der Ordinate der Strom in Milliampere aufgetragen. Die Kurve 21 wurde in einer n 5-H2504, Kurve 22 in einer 1 n-H.S04 und Kurve 23 in einer 5 n-H2S04 aufgenommen. Der Verlauf dieser drei Strom-Spannungs-Kurven zeigt ein Ansteigen des Stromes bei etwa 0,6 Volt bis zu einem Maximum zwischen etwa 0,9 und 1,2 Volt. Danach erfolgt ein plötzlicher Stromabfall auf einen Minimalwert, der sich erst ab etwa 2,5 Volt wieder erhöht. Während des Stromanstiegs bildet sich auf dem GaAs eine Oberflächenschicht, die isolierend wirkt und zu einer Passivierung führt. Diese Isolierschicht bewirkt den plötzlichen Abfall des Stromes.In FIG. 2 are the current-voltage curves for p-type GaAs graphed in sulfuric acid of various concentrations. On the abscissa is the applied voltage in volts and the ordinate is the current in milliamperes applied. Curve 21 was in a n 5-H2504, curve 22 in a 1 n-H.S04 and curve 23 recorded in a 5N H2S04. The course of these three current-voltage curves shows a rise in current at about 0.6 volts to a maximum between about 0.9 and 1.2 volts. Then there is a sudden drop in current to a minimum value, which only increases again from around 2.5 volts. Forms during the current rise a surface layer on the GaAs, which has an insulating effect and leads to passivation leads. This insulating layer causes the current to drop suddenly.

In F i g. 3 ist der Verlauf der Strom-Spannungs-Kurve von n-leitendem Galliumarsenid im Vergleich zum p-leitenden Galliumarsenid dargestellt. Auf der Abszisse ist ebenfalls die angelegte Spannung in Volt und auf der Ordinate der Strom in Milliampere aufgetragen. Die Kurve 31 gibt die Strom-Spannungs-Kurve für p-feitendes GaAs und die Kurve 32 die Strom-Spannungs-Kurve für n-leitendes GaAs wieder. Die Kurven wurden in 1 n-H.S04 als Elektrolyt aufgenommen. Die Strom-Spannungs-Kurve 32 zeigt, daß für n-leitendes GaAs der Stromanstieg erst bei etwa 1,3 Volt beginnt. Das Strommaximum liegt etwa bei 2,3 bis 2,8 Volt. Danach fällt der Strom auf einen niedrigen Wert ab, der sich bis etwa 5 Volt nicht wieder wesentlich erhöht. Auch auf dem n-leitenden GaAs bildet sich eine dunkle Oberflächenschicht, welche die Passivierung bewirkt.In Fig. 3 is the course of the current-voltage curve of n-conducting Gallium arsenide shown in comparison to the p-type gallium arsenide. On the The abscissa is also the applied voltage in volts and the ordinate is the current plotted in milliamps. The curve 31 gives the current-voltage curve for p-conducting GaAs and curve 32 shows the current-voltage curve for n-conducting GaAs. the Curves were recorded in 1 n-H.S04 as the electrolyte. The current-voltage curve 32 shows that for n-type GaAs the current rise only begins at around 1.3 volts. The maximum current is around 2.3 to 2.8 volts. Then the current falls on you low value, which does not increase again significantly up to about 5 volts. Even A dark surface layer forms on the n-type GaAs, which the Causes passivation.

Die F i g. 4 zeigt die Strom-Spannungs-Kennlinie für Sn-Elektroden, p-leitendes GaAs und n-leitendes GaAs in 5 n-H2S04 als Elektrolyt. Auf der Abszisse ist die angelegte Spannung in Volt und auf der Ordinate der Strom in Milliampere aufgetragen. Die Kurve 41 gibt die Strom-Spannungs-Kurve des Elektrodenmaterials Sn, Kurve 42 die des p-leitenden GaAs und Kurve 43 die des n-leitenden GaAs wieder. Die graphische Darstellung zeigt, daß in 5 n-H2S04 das Zinn sich schon bei Spannungen von 0,2 Volt hinreichend schnell passivieren läßt. Die Passivierung des Zinns ist dabei nicht nur von der angelegten Spannung abhängig, sondern auch eine Zeitreaktion, die je nach der Konzentration des Elektrolyten bei der genannten Spannung mehr oder weniger rasch binnen weniger Sekunden zur Ausbildung einer Schutzschicht führt.The F i g. 4 shows the current-voltage characteristic for Sn electrodes, p-type GaAs and n-type GaAs in 5 n-H2S04 as electrolyte. On the abscissa is the applied voltage in volts and the ordinate is the current in milliamperes applied. The curve 41 gives the current-voltage curve of the electrode material Sn, curve 42 that of the p-type GaAs and curve 43 that of the n-type GaAs again. The graph shows that in 5 n-H2S04 the tin is already at tension of 0.2 volts can be passivated sufficiently quickly. The passivation of the tin is not only dependent on the applied voltage, but also a time reaction, which, depending on the concentration of the electrolyte at the voltage mentioned, is more or less quickly leads to the formation of a protective layer within a few seconds.

Claims (2)

Patentansprüche: 1. Elektrolytisches Ätzverfahren zum Verkleinern von pn-Übergangsflächen und/oder zum Beseitigen von Oberflächenstörungen an pn-übergängen bei Halbleiterkörpern von Halbleiterbauelementen, die eine entgegengesetzt dotierte Oberflächenschicht auf einer Zone aufweisen, dadurch gekennzeichnet, daß zum Ablösen eines Teiles der p- oder der n-leitenden Zone der Elektrolyt so ausgewählt wird, daß die eine Zone bereits bei der Spannung passiviert ist, bei der die andere Zone abgelöst wird. 2. Elektrolytisches Ätzverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Elektrolyt so ausgewählt wird, daß die dem Elektrolyten ausgesetzten metallischen Elektroden am Halbleiterkörper bei Spannungen abgelöst werden, bei denen das Halbleitermaterial noch nicht abgelöst wird, und daß die metallischen Elektroden bei den Spannungen passiviert werden, bei denen Halbleitermaterial abgelöst wird. 3. Elektrolytisches Ätzverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Halbleiterkörper aus Galliumarsenid und 0,2-bis 5normale Schwefelsäure als Elektrolyt verwendet wird. In Betracht gezogene Druckschriften: Britische Patentschrift Nr. 871161; The Sylvania Technologist, Bd. 11, April 1958, Nr. Claims: 1. Electrolytic etching process for reducing pn junction areas and / or for eliminating surface defects at pn junctions in semiconductor bodies of semiconductor components which have an oppositely doped surface layer on a zone, characterized in that to detach part of the p- or of the n-conductive zone, the electrolyte is selected so that one zone is already passivated at the voltage at which the other zone is detached. 2. Electrolytic etching process according to claim 1, characterized in that the electrolyte is selected so that the metallic electrodes exposed to the electrolyte on the semiconductor body are detached at voltages at which the semiconductor material is not yet detached, and that the metallic electrodes passivate at the voltages in which semiconductor material is peeled off. 3. Electrolytic etching process according to claim 1 or 2, characterized in that a semiconductor body made of gallium arsenide and 0.2 to 5 normal sulfuric acid is used as the electrolyte. References considered: British Patent No. 871161; The Sylvania Technologist, Vol. 11 April 1958, No. 2, S. 50 bis 58, Nature, 18. Juli 1953, Nr. 4368, S.115.2, pp. 50-58, Nature, July 18 1953, No. 4368, p.115.
DES80933A 1962-08-16 1962-08-16 Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components Pending DE1213056B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES80933A DE1213056B (en) 1962-08-16 1962-08-16 Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES80933A DE1213056B (en) 1962-08-16 1962-08-16 Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components

Publications (1)

Publication Number Publication Date
DE1213056B true DE1213056B (en) 1966-03-24

Family

ID=7509219

Family Applications (1)

Application Number Title Priority Date Filing Date
DES80933A Pending DE1213056B (en) 1962-08-16 1962-08-16 Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components

Country Status (1)

Country Link
DE (1) DE1213056B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696092A1 (en) * 1967-02-25 1971-12-23 Philips Nv A method of manufacturing semiconductor devices using a selective electrolytic etching process
FR2654869A1 (en) * 1989-11-17 1991-05-24 Radiotechnique Compelec Method for hollowing out grooves in a semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB871161A (en) * 1959-05-13 1961-06-21 Ass Elect Ind Improvements relating to the production of junction transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB871161A (en) * 1959-05-13 1961-06-21 Ass Elect Ind Improvements relating to the production of junction transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696092A1 (en) * 1967-02-25 1971-12-23 Philips Nv A method of manufacturing semiconductor devices using a selective electrolytic etching process
FR2654869A1 (en) * 1989-11-17 1991-05-24 Radiotechnique Compelec Method for hollowing out grooves in a semiconductor

Similar Documents

Publication Publication Date Title
DE1255134C2 (en) Process for generating vibrations or power amplification of electrical impulses and membrane diodes for carrying out the process
DE3223432A1 (en) METHOD FOR ELIMINATING SHORT OR BY-SHUTTERS IN A SOLAR CELL
DE2157158A1 (en) Electrically grounded filtration unit for boats and the like, which are supplied by an alternating current source on the shore
DE1213920B (en) Semiconductor component with five zones of alternating conductivity type
DE1160547B (en) Method for electrolytic etching of a semiconductor component with an essentially single-crystalline semiconductor body and a pn junction emerging on the surface
DE1213056B (en) Electrolytic etching process for reducing pn transition areas and / or for removing surface disturbances at pn junctions in semiconductor bodies of semiconductor components
DE2856214A1 (en) PROCESS FOR PRODUCING A METAL SEMICONDUCTOR CONTACT
DE2811390A1 (en) METHOD FOR ELECTROLYTIC ETCHING OF A SEMICONDUCTOR BODY
DE2358937C3 (en) THYRISTOR FOR HIGH VOLTAGE IN THE KILOVOLT RANGE
DE112016006787T5 (en) Semiconductor device
DE1208011B (en) Semiconductor component with at least one p pn or n np zone sequence in the silicon semiconductor body, in particular semiconductor surface rectifier or semiconductor current gate
DE1194064B (en) Process for electrolytic etching of the surface of an npn transistor provided with alloy electrodes made of a lead alloy with a semiconductor body made of germanium
DE1137078B (en) Semiconductor device having a plurality of stable semiconductor elements
DE2247006A1 (en) SEMICONDUCTOR COMPONENT
DE112016006160B4 (en) Silicon carbide semiconductor device
DE1564317A1 (en) Semiconductor component
DE1252809B (en) Semiconductor diode with a monocrystalline semiconductor body and with recombination centers in the n- and in the p-zone and method for manufacturing
DE1253825B (en) Method for producing a semiconductor component with a semiconductor body made of gallium arsenide by etching
AT221585B (en) Diffusion transistor and process for its manufacture
DE1105069B (en) Etching process for a pn junction in the manufacture of a semiconductor device
DE1960424C3 (en) Thyristor with at least four zones of alternating conductivity type and method for its manufacture
DE1118888B (en) Diffusion transistor and process for its manufacture
DE69719512T2 (en) ELECTRIC ANTI-CORROSION PROCESS
DE2461030C2 (en)
DE1464288C (en) Surface transistor and process for its manufacture