DE1209597B

DE1209597B - Electronic number tetrad

Info

Publication number: DE1209597B
Application number: DEK52992A
Authority: DE
Inventors: Werner Lampel
Original assignee: Kienzle Apparate GmbH
Current assignee: Digital Kienzle Computersysteme GmbH and Co KG
Priority date: 1964-05-20
Filing date: 1964-05-20
Publication date: 1966-01-27

Description

Elektronische Zähltetrade Bei bisher bekannten Recheneinrichtungen werden Tetradenschaltungen verwendet, in denen vier bistabile Kippglieder, z. B. Flip-Flops, derart miteinander verbunden sind, daß deren verschiedene Schaltzustände einem Code entsprechen und durch Zuführung jeweils eines Impulses jeder Schaltzustand in einen nächstfolgenden umgewandelt wird. Bei diesen Tetraden sind die vier Kippglieder hintereinandergeschaltet, und die Zählimpulse werden einem Anfangskippglied zugeführt. Es sind daher mit den vier Kippgliedern sechzehn verschiedene Schaltzustände möglich, von denen beim Arbeiten im dezimalen Rechensystem nur zehn Schaltzustände benutztwerden. Es ist somit nötig, durch interne Verdrahtung innerhalb jeder Dekade zu bewirken, daß nur zehn der sechzehn möglichen Schaltzustände eingenommen werden können. Es muß demnach durch zusätzliche Schalteinrichtungen vermieden werden, daß die sechs nicht benutzten Kombinationen während einer Rechenoperation auftreten können. Um mit Sicherheit zu erreichen, daß in einer Recheneinrichtung während der Durchführung von Rechenvorgängen keine der vorerwähnten sogenannten Pseudodezimalen auftritt, werden nachgeschaltete Netzwerke benötigt, mit deren Hilfe die Richtigkeit der Arbeitsweise der Tetrade dahingehend überprüft wird, daß jede Schaltkombination, die nicht einer der Wertziffern 0 bis 9 entspricht, als falsch angezeigt wird und die Maschine stoppt. Derartige Prüfschaltungen sind aber aufwendig und verteuern Recheneinrichtungen, die mit derartigen Tetraden arbeiten. Die Zählgeschwindigkeit ist bei den bisher bekannten Tetraden insofern begrenzt, als im ungünstigsten Fall ein Eingangsimpuls sämtliche Kippstufen durchlaufen muß.Electronic counting tetrad With previously known computing devices Tetrad circuits are used in which four bistable flip-flops, e.g. B. Flip-flops, are interconnected in such a way that their different switching states correspond to a code and each switching state by supplying a pulse is converted into a subsequent one. In these tetrads are the four tilt links connected in series, and the counting pulses are fed to an initial flip-flop. Sixteen different switching states are therefore possible with the four flip-flops, of which only ten switching states are used when working in the decimal computing system. It is therefore necessary to use internal wiring within each decade to that only ten of the sixteen possible switching states can be assumed. It must therefore be avoided by additional switching devices that the six unused combinations can occur during an arithmetic operation. Around to achieve with certainty that in a computing device while performing none of the aforementioned so-called pseudo-decimals occur in arithmetic operations, downstream networks are required, with the help of which the correctness of the working method is required the tetrad is checked to the effect that every switching combination that is not a corresponds to the value digits 0 to 9, is displayed as incorrect and the machine stops. Such test circuits are complex and expensive computing devices, who work with such tetrads. The counting speed is the same as before known tetrads so far as an input pulse in the worst case must go through all tipping stages.

Weiterhin sind Zähler aus bistabilen Stufen bekanntgeworden, bei denen zur Erhöhung der Zählgeschwindigkeit eines Dezimalzählers gegenüber den üblichen binärdezimal verschlüsselten Tetradenzählern die Tetrade in einen nur binär zählenden Flip-Flop und in eine dreistufige, bis »5t< zählende Ringschaltung aufgespaltet ist.Furthermore, counters from bistable stages have become known in which to increase the counting speed of a decimal counter compared to the usual binary decimal encrypted tetrad counters convert the tetrad into a binary counting only Flip-flop and split into a three-stage ring circuit counting up to »5t < is.

Die vorliegende Erfindung hat sich daher die Aufgabe gestellt, eine Tetrade zu schaffen, die im Aufbau einfacher als die vorerwähnten ist und bei der sämtliche möglichen Schaltstellungen bei der Darstellung der Dezimalwerte 0 bis 9 ausgenutzt werden, so daß keine überzähligen Kombinationen auftreten können. Außerdem ist eine Überprüfung der Richtigkeit der dezimalbinären Schaltzustände mit wesentlich einfacheren Mitteln zu erreichen, als dies bisher der Fall war. Die Tetrade arbeitet dabei mit einem abgewandelten Vierercode. Gemäß der Erfindung sind vier bistabile Flip-Flops vorgesehen, von denen drei hintereinander und weiterzählend geschaltet sind und denen ein weiterer, nur binär zählender Flip-Flop parallel geschaltet ist, während eine von den vorerwähnten Flip-Flops gesteuerte Torgruppe bewirkt, daß die vier Flip-Flops zehn verschiedene Einstellungen für die Dezimalziffern 0 bis 9 einnehmen können.The present invention has therefore set itself the task of providing a To create a tetrad that is simpler in structure than the ones mentioned above and with the all possible switch positions for the representation of the decimal values 0 to 9 can be used so that no redundant combinations can occur. aside from that A check of the correctness of the decimal binary switching states is essential to achieve easier means than was previously the case. The tetrad is working with a modified four-digit code. According to the invention, four are bistable Flip-flops are provided, three of which are connected in series and counting and to which another, binary-counting flip-flop is connected in parallel, while a gate group controlled by the aforementioned flip-flops causes the four flip-flops take ten different settings for the decimal digits 0 to 9 can.

Weitere Merkmale der Erfindung sind in den Unteransprüchen enthalten.Further features of the invention are contained in the subclaims.

Die Erfindung wird nachfolgend im einzelnen an Hand der Zeichnung näher erläutert. Es zeigt F i g. 1 schematisch die Schaltung eines Rechenwerkes, F i g. 2 schematisch die Schaltung einer Prüfvorrichtung für eine Tetrade.The invention is explained in detail below with reference to the drawing explained in more detail. It shows F i g. 1 schematically the circuit of an arithmetic unit, F i g. 2 schematically shows the circuit of a test device for a tetrad.

Der Aufbau und die Wirkungsweise von bistabilen Kippgliedern oder Flip-Flops sind allgemein bekannt, so daß es sich hier erübrigt, deren Schaltungsaufbau im einzelnen nochmals zu erläutern. Die vier Kippglieder einer Tetrade sind in den Zeichnungen mit A, B, C, D bezeichnet. Die Flip-Flops A, B und C zählen binär hintereinander, während der Flip-Flop D parallel zu den vorerwähnten geschaltet ist und nur binär zählt. Da man mit drei Flip-Flops nur acht Einstellmöglichkeiten erreichen kann, wird mit dem vierten Flip-Flop die neunte und zehnte Stelle markiert. Der zu diesem Zweck abgewandelte Code besitzt für die Dezimalziffern 0 bis 9 folgende Schaltzustände der Flip-Flops A bis D D C B A 0 0 0 0=0 L 0 0 L=1 0 0 L 0=2 L 0 L L=3 0 L 0 0=4 L L 0 L=5 0 L L 0=6 L L L 0=7 0 L L L=8 L L L L=9 Die Arbeitsweise mit den Tetraden gemäß F i g. 1 ist folgende: Sämtliche Flip-Flops A bis D werden über eine Leitung 1 durch Eingabe eines Impulses auf Null gestellt, so daß sich jede Dekade in der Stellung 0 0 0 0 befindet. Die Zählimpulse werden über eine Vorschubleitung 2 zu den Flip-Flops gegeben, und zwar zugleich in die Tetradenstufen A und D. Dabei bestimmen von Werteingabevorrichtungen gesteuerte Rechentore RT, daß die dem Ziffernwert jeder Dekade entsprechende Anzahl von Vorschubimpulsen von Leitung 2 durchgelassen wird. Jeder eintreffende Zählimpuls schaltet somit sowohl die Stufe A als auch die Stufe D um, wobei bei der Rückstellung der Stufe A von Stellung L auf 0 ein Übertragsimpuls zur Stufe B gelangt, der diese umschaltet. Das gleiche findet zwischen den Tetradenstufen B und C statt.The structure and mode of operation of bistable flip-flops or flip-flops are generally known, so that there is no need to explain their circuit structure again in detail. The four tilting members of a tetrad are designated A, B, C, D in the drawings. The flip-flops A, B and C count in binary form one after the other, while the flip-flop D is connected in parallel to the aforementioned and only counts in binary form. Since you can only achieve eight setting options with three flip-flops, the ninth and tenth positions are marked with the fourth flip-flop. The code modified for this purpose has the following switching states of the flip-flops A to D for the decimal digits 0 to 9 DCBA 0 0 0 0 = 0 L 0 0 L = 1 0 0 L 0 = 2 L 0 LL = 3 0 L 0 0 = 4 LL 0 L = 5 0 LL 0 = 6 LLL 0 = 7 0 LLL = 8 LLLL = 9 The method of working with the tetrads according to FIG. 1 is as follows: All flip-flops A to D are set to zero via line 1 by entering a pulse, so that every decade is in the 0 0 0 0 position. The counting pulses are sent to the flip-flops via a feed line 2, at the same time in tetrad levels A and D. Calculating gates RT controlled by value input devices determine that the number of feed pulses corresponding to the numerical value of each decade is allowed to pass through line 2. Each incoming counting pulse thus switches both stage A and stage D , whereby when stage A is reset from position L to 0, a carry pulse goes to stage B, which switches it over. The same thing takes place between tetrad levels B and C.

Das Einzählen einzelner Werte läuft wie folgt ab: Bei Eingabe eines Zählimpulses kippen die Flip-Flops A und D nach L, die Flip-Flops B und C bleiben in der Stellung 0. Beim Eintreffen eines zweiten Impulses kippen A und D nach 0 zurück, B wird von der Stellung 0 auf die Stellung L gebracht. Beim dritten Impuls geht A wieder nach L, B bleibt in der StellungL, und D kippt wieder in die Stellung L um, usw. Beim sechsten Impuls kippt der Flip-Flop A in die Stellung0, B geht in die Stellung L, C bleibt in L, und D geht in die Stellung 0. In der Zuleitung 11 der Zählimpulse zur Stufe A sind drei Tore TB3, TC3 und TD3 vorgesehen, deren jedes geschlossen wird, wenn sich die Stufe B in Stellung L, die Stufe C in Stellung L und die Stufe D in Stellung L befindet. Da in der vorerwähnten Stellung nach Eingabe des sechsten Zählimpulses die Sperrstellungen für die Stufen B bis D erreicht sind, sind die Tore TB3, TC3 und TD3 geschlossen, so daß der siebente Zählimpuls nicht mehr zur Stufe A, sondern lediglich zur Stufe D der entsprechenden Tetrade gelangen kann. Dieser Impuls stellt daher nur die Stufe D in die Stellung L um. Damit wird aber das Tor TD3 wieder geöffnet, so daß der achte Impuls wieder zur Stufe A und zur Stufe D gelangen kann. Er stellt die Stufe A in die Stellung L, B und C bleiben in Stellung L, und D wird nach 0 umgeschaltet. Somit sind nach diesem achten Impuls wiederum die drei Tore TB3, TC3 und TD3 gesperrt, so daß der neunte Zählimpuls wiederum nur zum Flip-Flop D gelangen und diesen nach L umschalten kann. Nach dieser Umschaltung ist das Tor TD3 wieder geöffnet. Ein zehnter Impuls auf der Leitung 11 stellt damit die Tetrade wieder in die Nullstellung 0 0 0 0 zurück.Individual values are counted in as follows: When a counting pulse is entered, flip-flops A and D tilt to L, flip-flops B and C remain in position 0. When a second pulse arrives, A and D tilt back to 0, B is moved from position 0 to position L. With the third pulse, A goes back to L, B remains in position L , and D flips back to position L, etc. With the sixth pulse, flip-flop A flips into position 0, B goes into position L, C remains in L, and D goes to position 0. In the feed line 11 of the counting pulses to stage A , three gates TB3, TC3 and TD3 are provided, each of which is closed when stage B is in position L, stage C in position L and stage D is in position L. Since in the above-mentioned position, after entering the sixth counting pulse, the blocking positions for levels B to D are reached, gates TB3, TC3 and TD3 are closed, so that the seventh counting pulse no longer goes to level A, but only to level D of the corresponding tetrad can get. This impulse therefore only switches stage D to position L. However, this opens the gate TD3 again, so that the eighth pulse can reach stage A and stage D again. It sets stage A to position L, B and C remain in position L, and D is switched to 0. Thus, after this eighth pulse, the three gates TB3, TC3 and TD3 are again blocked, so that the ninth counting pulse can only reach flip-flop D and switch it to L again. After this switchover, gate TD3 is open again. A tenth pulse on line 11 thus sets the tetrad back to the zero position 0 0 0 0.

Der Zehnerübertrag zur nächsthöheren Dekade wird aus der Tetradenstufe C abgeleitet. Da während eines Rechenvorganges auftretende Zehnerüberträge nicht mit Einzählimpulsen (Vorschubimpulsen) auf der Leitung 11 zusammentreffen dürfen, wird ein Zehnerübertrag gemäß der Schaltung nach F i g. 1 wie folgt durchgeführt: Jeder eintreffende Zähl- bzw. Vorschubimpuls über Leitung 2 wird zugleich einem Monovibrator MV zugeführt, der einen gedehnten Impuls über eine Leitung 10 zu einem Tor T je Dekade abgibt. Die Tore T werden während der Dauer dieses Impulses geöffnet. Aus jedem Tor T führt eine Ausgangsleitung 8a, die in die Zählimpuls-Eingangsleitung 11 einmündet. Bei der Rückstellung einer Tetrade von L L L L auf 0 0 0 0 wird vom Glied C dieser Tetrade auf eine Leitung 8 ein Impuls gegeben, der bei der Rückstellung dieser Stufe C von L auf 0 auftritt. Dieser Impuls wird durch ein Verzögerungsglied VZ zum Eingang des Tores T der nächsthöheren Dekade gegeben. Das Verzögerungsglied VZ ist dabei so geschaltet, daß der Impuls auf der Leitung 8a zeitlich zwischen zwei Zählimpulsen erscheint. Dieser Übertragsimpuls wird dann von der nächsthöheren Dekade wie jeder übliche auf Leitung 11 eintreffende Zählimpuls verarbeitet. Wie aus der zuvor gegebenen Darstellung des hier verwendeten Code klar ersichtlich, werden sämtliche möglichen Stellungen der Tetradenstufen A bis D zur Darstellung der Dezimalziffern 0 bis 9 ausgenutzt. Es kann aber trotzdem vorkommen, daß durch Ausfall des einen oder anderen Flip-Flops der Stufen A bis D eine Schaltkombination auftritt, die keiner der Dezimalziffern 0 bis 9 entspricht. Um derartige Fehler zu erkennen und ein Weiterarbeiten der Recheneinrichtung zu verhindern, kann jeder Tetrade eine verhältnismäßig einfach aufgebaute Prüfschaltung nachgeordnet werden, die ein Fehlersignal abgibt, wenn eine der falschen Stellungen auftritt. Eine derartige Prüfschaltung ist in F i g. 2 schematisch dargestellt. Sie besteht aus einer »Oder«<-Schaltung 20 und einem Transformator 21, der mit einer Primärwicklung 22 und einer Sekundärwicklung 23 arbeitet. Von der Stufe A geht von der 0-Seite eine Leitung 24 über einen Kondensator 25 zum einen Ende der Primärwicklung 22. Von der Stufe D geht von der 0-Seite eine Leitung 26 über einen Widerstand 27 zur anderen Seite der Primärwicklung 22. Von den Stufen B und C werden jeweils von der L-Seite Ausgangsleitungen 28 und 29 über die »Oder«-Schaltung 20 zu einer Mittelanzapfung 30 der Sekundärwicklung 23 geführt. Die Primärwicklung 22 des Trafos 21 wirkt wie eine Antikoinzidenzschaltung, so daß jeweils ein Signal in die Sekundärwicklung 23 induziert wird, wenn die Stufen A und D sich in verschiedenen Stellungen befinden. Ein derartiges Signal kann aber über die Sekundärwicklung 23 nur dann zu einer Ausgangsleitung 31 gelangen, wenn sich wenigstens eine der beiden Stufen B und C in der Stellung L befindet. Dies wird dadurch erreicht, daß Dioden 32 und 33 so in die Ausgangsleitung eingeschaltet sind, daß sie das Trafosignal sperren, wenn die Sekundärwicklung 23 an eine Minusspannung gelegt ist. Die Teilung der Sekundärwicklung 23 ist notwendig, da einmal in einer Wicklungshälfte, zum anderen in der anderen Hälfte der Wicklung :der positive Ausgangsimpuls von der Primärwicklung 22 induziert wird, je nachdem, in welcher Richtung die Primärwicklung 22 von Strom durchflossen wird. Eine Leitung 31 führt zu' einem beliebig ausgebildeten Fehleranzeigeaggregat, z. B. einem Relais mit Selbsthaltung, welches durch das Fehlersignal anzieht und damit Kontakte schließt, die eine Warnlampe aufleuchten lassen oder die Recheneinrichtung abschalten.The tens carry over to the next higher decade is derived from tetrad level C. Since tens carryovers occurring during a computation process must not coincide with single counting pulses (feed pulses) on the line 11, a tens carry is carried out according to the circuit according to FIG. 1 carried out as follows: Each incoming counting or feed pulse via line 2 is at the same time fed to a monovibrator MV , which emits a stretched pulse via a line 10 to a gate T per decade. The gates T are opened for the duration of this pulse. An output line 8a, which opens into the counting pulse input line 11, leads from each gate T. When a tetrad is reset from LLLL to 0 0 0 0, member C of this tetrad sends a pulse to a line 8, which occurs when this step C is reset from L to 0. This pulse is given by a delay element VZ to the input of the gate T of the next higher decade. The delay element VZ is switched so that the pulse appears on the line 8a between two counting pulses. This carry pulse is then processed by the next higher decade like any conventional counting pulse arriving on line 11. As can be clearly seen from the above representation of the code used here, all possible positions of the tetrad levels A to D are used to represent the decimal digits 0 to 9. However, it can still happen that, due to the failure of one or the other flip-flop of stages A to D, a switching combination occurs which does not correspond to any of the decimal digits 0 to 9. In order to recognize such errors and to prevent the arithmetic unit from continuing to work, each tetrad can be followed by a comparatively simply constructed test circuit which emits an error signal if one of the wrong positions occurs. Such a test circuit is shown in FIG. 2 shown schematically. It consists of an “OR” circuit 20 and a transformer 21 which works with a primary winding 22 and a secondary winding 23. From stage A, a line 24 goes from the 0-side via a capacitor 25 to one end of the primary winding 22. From stage D, a line 26 goes from the 0-side via a resistor 27 to the other side of the primary winding 22. Of the Stages B and C are each led from the L-side output lines 28 and 29 via the “OR” circuit 20 to a center tap 30 of the secondary winding 23. The primary winding 22 of the transformer 21 acts like an anti-coincidence circuit, so that a signal is induced in the secondary winding 23 when the stages A and D are in different positions. Such a signal can only reach an output line 31 via the secondary winding 23 if at least one of the two stages B and C is in the L position. This is achieved in that diodes 32 and 33 are switched into the output line in such a way that they block the transformer signal when the secondary winding 23 is connected to a negative voltage. The division of the secondary winding 23 is necessary because once in one winding half, and then in the other half of the winding: the positive output pulse is induced by the primary winding 22, depending on the direction in which current flows through the primary winding 22. A line 31 leads to an arbitrarily designed error display unit, e.g. B. a relay with self-holding, which attracts by the error signal and thus closes contacts that light up a warning lamp or switch off the computing device.

In einer nachstehenden Aufstellung ist aufgezeigt, welche möglichen fehlerhaften Schaltungen durch Ausfall des einen oder anderen Flip-Flops auftreten können: Anzahl der Dezimalzahlen Tetrade Fehler Stellungen 0 0 0 0 0 0 1 0 0 0 L F 2 2 0 0L0 3 0 OLL F 4 4 0 L 0 0 5 0 LOL F 6 6 0 L L 0 7 8 0 LLL 8 L 0 0 0 F 9 1 L 0 0 L 10 L 0 L 0 F 11 3 L OLL 12 L L 0 0 F 13 5 L L 0 L 14 7 L LLO 15 9 L LLL Bei der vorstehenden Erläuterung der F i g. 1 und 2 wurde davon ausgegangen, daß die Sperrung der Tore TB3, TC3 und TD3 durch die Stellung L L 0 der Tetradenstufen B, C und D ausgelöst wurde. Dies ist nur ein Ausführungsbeispiel, denn es kann auch bei anderen Stellungen mit gleichem Erfolg eine Sperrung dieser Tore bei entsprechender Abwandlung der Schaltung vorgenommen werden. Eine weitere Möglichkeit ist, die Sperrung bei der Stellung 0 0 0 der Tetradenstufen D, C und B vorzunehmen. Dann wird der Eingang zur Stufe A beim Übergang von der Dezimalziffer »0« nach »1« und beim Übergang von der Dezimalziffer »2« nach »3« geschlossen. Eine weitere Möglichkeit besteht darin, die Sperrung bei der Stellung 0 0 L der Stufen D, C und B vorzusehen. Hierbei ist der Impulseingang für die Stufe A beim Übergang von den Dezimalziffern »2« nach »3« und »4« nach »5« geschlossen. Bei der Stellung 0 L 0 der Stufen D, C, B ist der Eingang zur Stufe A beim Übergang von der Dezimalziffer »4« nach »5« und »6« nach »7« geschlossen. Bei jeder dieser Schaltungen wird bewirkt, daß die Tetrade für die zehn Dezimalziffern 0 bis 9 sämtliche möglichen Schaltungsstellungen einnimmt.The following list shows which possible faulty circuits can occur due to the failure of one or the other flip-flop: number of decimals tetrad errors Positions 0 0 0 0 0 0 1 0 0 0 LF 2 2 0 0L0 3 0 OLL F 4 4 0 L 0 0 5 0 LOL F 6 6 0 LL 0 7 8 0 LLL 8 L 0 0 0 F 9 1 L 0 0 L 10 L 0 L 0 F 11 3 L OLL 12 LL 0 0 F 13 5 LL 0 L 14 7 L LLO 15 9 L LLL In the above explanation of FIG. 1 and 2 it was assumed that the blocking of the gates TB3, TC3 and TD3 was triggered by the position LL 0 of the tetrad levels B, C and D. This is only one exemplary embodiment, because these gates can also be blocked in other positions with the same success if the circuit is modified accordingly. Another possibility is to lock the tetrad levels D, C and B in the 0 0 0 position. Then the input to level A is closed on the transition from the decimal digit "0" to "1" and on the transition from the decimal digit "2" to "3". Another possibility is to provide the blocking in the position 0 0 L of stages D, C and B. The pulse input for level A is closed when the decimal digits »2« to »3« and »4« to »5« pass. In the position 0 L 0 of levels D, C, B , the input to level A is closed when the decimal digit "4" to "5" and "6" to "7" are reached. Each of these circuits causes the tetrad for the ten decimal digits 0 to 9 to assume all possible circuit positions.

Einen besonderen Vorteil bietet eine Recheneinrichtung nach vorliegender Erfindung im Hinblick auf die Vereinfachung von Links- und Rechtsverschiebungen der in den einzelnen Dekaden enthaltenen Werte. Eine Linksverschiebung wird gemäß F i g. 1 folgendermaßen durchgeführt: Ein positiver Nullungsimpuls über eine Leitung 1 stellt die Tetraden in die Stellung 0 0 0 0 zurück und wird gleichzeitig auf eine Leitung 3 gegeben. Mittels einer Invertierungsstufe JNL wird dieser Impuls von Leitung 3 invertiert und die positive Flanke durch TOreTA1, TB1, TC1 und TD1 zur nächsthöheren Dekade gegeben, je nachdem, welches dieser Tore geöffnet ist. Diese Tore TA bis TD sind jeweils dann offen, wenn die zugehörige Tetradenstufe auf L steht bzw. vor der Nullung stand. Leitungen 7a bis 7d führen von den Toren TA 1 bis TD 1 zur entsprechenden Stufe der nächsthöheren Tetrade und stellen dort die Flip-Flops A bis D auf die Wertstellung ein, die die vorangehende Tetrade innehatte.A computing device according to the present invention offers a particular advantage with regard to the simplification of left and right shifts of the values contained in the individual decades. A left shift is shown in FIG. 1 is carried out as follows: A positive zeroing pulse via a line 1 resets the tetrads to the 0 0 0 0 position and is sent to a line 3 at the same time. This pulse from line 3 is inverted by means of an inverting stage JNL and the positive edge is given by TOreTA1, TB1, TC1 and TD1 to the next higher decade, depending on which of these gates is open. These gates TA to TD are always open when the associated tetrad level is at L or was before zeroing. Lines 7a to 7d lead from the gates TA 1 to TD 1 to the corresponding level of the next higher tetrad and there set the flip-flops A to D to the value position held by the previous tetrad.

Eine Rechtsverschiebung erfolgt analog, jedoch mit Toren TA2, TB2, TC2 und TD2. Diesen Toren wird der Umstellimpuls für die entsprechenden Stufen der nächstniedrigeren Tetrade von einer Leitung 4 über eine Invertierungsstufe JNR bei offenen Toren über Leitungen 6a bis lidzugeführt. Somit sind Rechts-und Linksverschiebungen jeweils mittels nur eines Impulses durchführbar.A right shift takes place in the same way, but with gates TA2, TB2, TC2 and TD2. The changeover impulse for the corresponding levels of the next lower tetrad from a line 4 via an inverting stage JNR open gates via lines 6a to lid supplied. Thus, right and left shifts can be carried out by means of only one impulse.

Mit einer Recheneinrichtung gemäß F i g. 1 sind außerdem parallele Wertausgaben an einen Paralleldrucker in einfachster Weise möglich. Während einer Wertübergabe von den Tetraden zu dem Drucker muß jedoch der Monovibrator MV abgeschaltet oder gesperrt werden, damit beim Herauszählen der Werte aus den einzelnen Tetraden keine Zehnerüberträge weitergegeben werden können. Nun werden über Leitung 2 zehn Vorschubimpulse eingegeben, welche die Tetrade weiterzählen, wobei zwangläufig ein Übertrag aus der jeweiligen Stufe C entsteht. Dieser kann aber durch das zugehörige Tor T nicht zur nächsthöheren Dekade gelangen, da dieses Tor T durch Abschalten des Monovibrators MV geschlossen ist. Der Übertragsimpuls wird somit über eine Leitung 8b zum Arretierungsmagneten der entsprechenden Dekade des Druckwerks geführt und hält dort die vorgehende entsprechende Ziffernrolle an. Sofern das Druckwerk beim Vorgehen die Wertstellungen in der Reihenfolge von »0« nach »9« durchläuft, muß in der Recheneinrichtung mit Komplementwerten gearbeitet werden, um auf die vorerwähnte Art den Realwert ausdrücken zu können. Wenn mit Realwerten gerechnet wird, müssen die Ziffernrollen in dem Druckwerk in der umgekehrten Reihenfolge, also von Wertstellung »9« nach »0« verstellt werden. Oder aber es muß der Arretierungsmagnet die Ziffernrolle so lange festhalten, bis der Zehnerübertrag den Arretierungsmagneten außer Eingriff bringt, so daß danach das entsprechende Typenrad so weit verstellt wird, daß es zu der Wertstellung gelangt, die zuvor als Realwert in der Tetrade beinhaltet war. Nach dem Durchlauf der Zehnerimpulsgruppe ist das Druckwerk auf den Wertinhalt der Recheneinrichtung eingestellt, zugleich aber auch in der Recheneinrichtung der gleiche Wertzustand wieder erreicht wie vor der Druckausgabe, so daß mit dem abgedruckten Wert weitergerechnet werden kann.With a computing device according to FIG. 1 are also parallel Value output to a parallel printer is possible in the simplest way. During one Transferring the value from the tetrads to the printer, however, the monovibrator MV must be switched off or blocked so when counting out the values from the individual tetrads no carry-overs can be passed on. Now line 2 will be ten Feed pulses entered, which continue to count the tetrad, with inevitably a Carryover from the respective level C arises. But this can be done by the associated Gate T cannot go to the next higher decade because this gate T is switched off of the monovibrator MV is closed. The carry pulse is thus over a line 8b led to the locking magnet of the corresponding decade of the printing unit and stops the previous corresponding digit scroll there. If the printing unit is at The procedure must run through the value dates in the order from "0" to "9" be worked in the computing device with complementary values in order to access the aforementioned Way of expressing real value. If real values are to be expected, then the number rolls in the printing unit in the reverse order, i.e. from value date "9" can be adjusted to "0". Or the locking magnet must be the number roller Hold on until the tens transfer disengages the locking magnet brings, so that then the corresponding type wheel is adjusted so far that it arrives at the value that was previously included as a real value in the tetrad. After the ten pulse group has passed, the printing unit is on the value content of the Computing device set, but at the same time the same in the computing device Value status reached again as before the printout, so that with the printed Value can be passed on.

Mit diesem Aufbau von Tetraden wird somit einmal eine vereinfachte Schaltung erzielt, welche keine besonderen Schaltverbindungen innerhalb der Tetraden benötigt, um nicht benutzte Kombinationen zu unterdrücken. Zum anderen ist die Arbeitsgeschwindigkeit einer derartigen Tetrade größer als die bisher bekannter, da ein Impuls im ungünstigsten Fall nur noch drei Stufen A bis C durchlaufen muß. Die Vereinfachung von Rechts- oder Linksverschiebungen ist als weiterer Vorteil zu erwähnen. Desgleichen ist eine eventuelle Prüfeinrichtung zur Kontrolle der Tetrade auf richtiges Arbeiten und zur Erkennung von Ausfällen von Schaltstufen mit wesentlich geringerem Aufwand zu erstellen, als dies bei den bisher üblichen Tetraden der Fall war. Auch das unkomplizierte Ausdrucken von Wertinhalten der Tetraden muß als Vorteil hervorgehoben werden.With this structure of tetrads a simplified one becomes Circuit achieved which no special circuit connections within the tetrads needed to suppress unused combinations. On the other hand, there is the speed of work such a tetrad larger than the one known so far, since an impulse in the worst possible Case only has to go through three stages A to C. The simplification of legal or left shifts should be mentioned as a further advantage. Likewise is one possible test equipment to check the tetrad for correct work and for the detection of failures of switching stages with much less effort than was the case with the previously common tetrads. Even the uncomplicated one Printing out value contents of the tetrads must be emphasized as an advantage.

Claims

Claims: 1. Electronic counting tetrad that feeds impulses whose number corresponds to the decimal digit to be counted and in which the digit value is represented and stored in decimal binary coded form, d a d u r c h g E k e n nz e i c h n e t that four bistable flip-flops are provided, of which three are connected in a row and counting and one more, only binary counting flip-flop is connected in parallel, while one of the aforementioned Flip-flops controlled gate group causes the flip-flops ten different settings for the digits 0 to 9 can take.

2. Electronic counting tetrad according to claim 1, characterized in that the goal group consists of three parallel individual goals, those in the counting pulse lead to the three flip-flops connected in series are provided in such a way that no pulse reaches this group if all three gates are closed, so that such a counting pulse only affects the binary counting flip-flop switches.

3. Electronic counting tetrad according to claims 1 and 2, characterized in that that according to the chosen code a gate from one side of the second, the second Gate from one side of the third flip-flop of the three flip-flops connected in series, the third gate on one side of the binary counting flip-flop is blocked.

4th Electronic counting tetrad according to Claims 1 to 3, characterized in that A monovibrator is provided for tens transmissions, which, triggered by each counting pulse, gives an opening impulse via a special line to a gate (T) through which a tens pulse arriving from the adjacent decade to the pulse input of the next decade.

5. Electronic counting tetrad according to claim 4, characterized characterized in that in the ten pulse line coming from the adjacent decade a delay circuit is switched on, which causes the tens pulse between two counting pulses arrive at the pulse input.

6. Electronic counting tetrad claims 1 to 5, characterized in that parallel to the dual position Decade shift each link one from the 0 side of each flip-flop in the locked State held gate (Tl) is connected downstream, which in the open state a Erase pulse for the decade as a setting pulse for the corresponding element of the neighboring one Decade lets through.

7. Electronic counting tetrad according to claim 6, characterized in that that a gate group (Tl) for left shift and another gate group (T2) for Shift to the right is provided. B.

Electronic counting tetrad according to the claims 6 and 7, characterized in that an inversion element in a decade shift performing special line (3) to provide a setting impulse is provided.

9. Electronic counting tetrad according to claim 4, characterized in that that in the setting of printing units by blank counting the decades of the tens forwarding monovibrator (MV) is switched off. Considered publications: German interpretative document No. 1126 927. '