DE1202327B

DE1202327B - Pulse decoder for pulse code modulation

Info

Publication number: DE1202327B
Application number: DES89815A
Authority: DE
Inventors: Claude L Landes
Original assignee: Electronique & Radio Ind
Current assignee: Electronique & Radio Ind
Priority date: 1963-03-05
Filing date: 1964-03-04
Publication date: 1965-10-07
Also published as: US3359497A; GB1014713A; SE319522B; NL145050B; NL6402247A; FR1358554A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. α.:Int. α .:

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:Number:
File number:
Registration date:
Display day:

H 03 kH 03 k

Deutsche KL: 21 al - 36/12 German KL: 21 al - 36/12

S 89815 VIII a/21 alS 89815 VIII a / 21 al

4. März 1964March 4th 1964

7. Oktober 1965October 7, 1965

Die Erfindung bezieht sich auf Anordnungen zum Decodieren von impulsmodulierten Codegruppen, wie sie beispielsweise bei Funkverbindungen mit Flugzeugen, Raumfahrzeugen od. dgl. verwendet werden.The invention relates to arrangements for decoding pulse-modulated code groups, As used, for example, in radio connections with aircraft, spacecraft or the like will.

Ein wichtiges Anwendungsgebiet von Decodern dieser Art sind Sekundärradaranlagen, und die Erfindung wird nachstehend an Hand dieses besonderen Anwendungsfalles erläutert, doch ist hervorzuheben, daß sie darauf nicht beschränkt ist.An important field of application of decoders of this type are secondary radar systems and the invention is explained below on the basis of this particular application, but it should be emphasized that that it is not limited to that.

Zum Verständnis der wesentlichen Eigenschaften eines Sekundärradarsystems ist zu bemerken, daß ein herkömmliches Radarsystem von sich aus nur eine begrenzte Informationsmenge hinsichtlich des georteten Ziels liefern kann; diese Informationen sind grundsätzlich auf Entfernung, Flugrichtung und Geschwindigkeit begrenzt.To understand the essential properties of a secondary radar system, it should be noted that a conventional radar system inherently only has a limited amount of information regarding what is located Target can deliver; this information is basically on distance, flight direction and speed limited.

Der zunehmende Luftverkehr erfordert jedoch Systeme, die genauere Informationen über ein in einem bestimmten Luftraum, beispielsweise der Nähe eines wichtigen Flughafens, befindliches Flugzeug liefern können, wozu insbesondere die Identität des georteten Flugzeugs, seine Höhe und weitere Daten gehören. Zur Erfüllung dieser Forderung sind in den letzten Jahren die sogenannten Sekundärradaranlagen entwickelt worden.However, increasing air traffic requires systems that provide more precise information about an in aircraft located in a certain airspace, for example near an important airport can provide, including in particular the identity of the located aircraft, its altitude and other data belong. So-called secondary radar systems have been used in recent years to meet this requirement has been developed.

Eine Sekundärradaranlage enthält im wesentlichen Einrichtungen zur Übertragung von Abfragesignalen in Form von Pulscodemodulationsgruppen zu einem Flugzeug, das von einem damit synchronisierten Primärradarsystem herkömmlicher Art geortet worden ist, und das Flugzeug enthält Antwortsender oder gleichartige Einrichtungen, welche auf die Abfragesignale dadurch antworten, daß sie zu der Abfragestation eine Pulscodemodulationsgruppe senden, welche die im Abfragesignal gekennzeichnete besondere Information enthält. Die empfangenen Codesignale werden dann in der Abfragestation oder einer damit verbundenen Stelle weiterverarbeitet, damit ihr Informationsgehalt in Form von Videosignalen zur Darstellung auf einem PPI-Schirm oder für andere Verwendungszwecke gewonnen wird.A secondary radar system essentially contains devices for the transmission of interrogation signals in the form of pulse code modulation groups to an aircraft, which is controlled by a primary radar system synchronized therewith conventionally, and the aircraft contains transponders or similar devices which respond to the interrogation signals by sending them to the interrogation station send a pulse code modulation group which identifies the particular one identified in the interrogation signal Contains information. The received code signals are then in the interrogation station or a associated body further processed so that their information content in the form of video signals Display on a PPI screen or for other purposes.

Der Decoderteil eines solchen Sekundärradarsystems, auf welchen sich die Erfindung insbesondere bezieht, besteht gewöhnlich aus einer Verzögerungsleitung, durch welche die Impulscodegrappen, welche das Antwortsignal eines bestimmten Flugzeugs darstellen, nacheinander hindurchgehen. Allen Antwortcodegruppen ist gemeinsam, daß sie eine vorbestimmte Anzahl von Impulsstellungen aufweisen, zu denen zwei festgelegte Stellungen, beispielsweise die erste und die letzte Stellung, der Codegruppe gehören, Impulsdecoder für PulscodemodulationThe decoder part of such a secondary radar system on which the invention particularly relates usually consists of a delay line through which the pulse code steps, which represent the response signal of a particular aircraft, step through it one by one. All response code groups has in common that they have a predetermined number of pulse positions, too to which two defined positions, for example the first and the last position, belong to the code group, Pulse decoder for pulse code modulation

Anmelder:Applicant:

Societe Nouvelle d'Electronique et de laSociete Nouvelle d'Electronique et de la

Radio-Industrie, ParisRadio industry, Paris

Vertreter:Representative:

ίο Dipl.-Ing. E. Prinz, Dr. rer. nat. G. Hauser
und Dipl.-Ing. G. Leiser, Patentanwälte,
München-Pasing, Ernsbergerstr. 19ίο Dipl.-Ing. E. Prince, Dr. rer. nat. G. Hauser
and Dipl.-Ing. G. Leiser, patent attorneys,
Munich-Pasing, Ernsbergerstr. 19th

Als Erfinder benannt:Named as inventor:

Claude L. Landes, Montreuil-sous-Bois, Seine
(Frankreich)Claude L. Landes, Montreuil-sous-Bois, Seine
(France)

Beanspruchte Priorität:Claimed priority:

Frankreich vom 5. März 1963 (926 886)France of March 5, 1963 (926 886)

die stets ein Paar sogenannter »Rahmenimpulse« enthalten; das Vorhandensein dieser Rahmenimpulse in dem vorgeschriebenen festen Abstand dient als Beweis dafür, daß die empfangene Impulsgruppe wirklich ein Sekundärradar-Antwortsignal ist und nicht irgendein Störsignal, das zufällig die gleiche Trägerfrequenz hat. Zwischen diesen Impulsen (und gegebenenfalls auch hinter dem zweiten dieser Impulse, wie später noch erläutert wird) kann eine veränderliche Zahl von Impulsen in unterschiedlichen Stellungen vorhanden sein, wodurch die eigentliche verschlüsselte Antwortinformation ausgedrückt wird.which always contain a pair of so-called "frame impulses"; the presence of these frame pulses in the prescribed fixed distance serves as proof that the received pulse group is real is a secondary radar response signal and not some jamming signal that happens to be the same carrier frequency Has. Between these impulses (and possibly also after the second of these impulses, like will be explained later) a variable number of pulses in different positions be present, thereby expressing the actual encrypted response information.

Die zuvor erwähnte Decodierungs-Verzögerungsleitung hat eine ausreichende Länge, daß sie alle diese Codeimpulse gleichzeitig aufnehmen kann, und sie ist mit gestaffelten Abgriffen versehen, deren Lagen den Impulsstellungen der Codegruppe entsprechen. Die Lagen von zwei dieser Abgriffe sind so gewählt, daß sie den Impulsstellungen entsprechen, welche die Rahmenimpulse der Codegruppe enthalten, und diese Abgriffe sind mit den Eingängen einer Und-Schaltung (Koinzidenzschaltung) verbunden. Wenn diese beiden Eingänge gleichzeitig erregt werden, gibt die Und-Schaltung ein Ausgangssignal ab, welches die parallele Übertragung des ganzen Inhalts der Verzögerungsleitung durch die erwähnten Abgriffe zu einer Ausgabeeinrichtung, beispielsweise einem Pufferregister, bewirkt.The aforementioned decoding delay line is of sufficient length to accommodate all of these Can record code pulses at the same time, and it is provided with staggered taps, their positions correspond to the pulse positions of the code group. The positions of two of these taps are chosen so that they correspond to the pulse positions which contain the frame pulses of the code group, and these Taps are connected to the inputs of an AND circuit (coincidence circuit). If these two Inputs are excited at the same time, the AND circuit emits an output signal which the parallel Transmission of the entire contents of the delay line through the mentioned taps to one Output device, for example a buffer register, effected.

509 690/41&509 690/41 &

3 43 4

Bei herkömmlichen Impulsdecodern dieser Art befinden sich zwei solche Codeimpulse Cl und C 2 in sind die Verzögerungsleitungen gewöhnlich analog der ersten und in der vierten Impulsstellung, wodurch ausgebildet, d. h. als magnetostriktive Anordnungen eine bestimmte Information, beispielsweise die Iden- oder elektrische Schaltungen. Es hat sich als schwierig tität des Flugzeugs, gemäß einem zuvor festgelegten herausgestellt, Verzögerungsleitungen dieser Art mit 5 Code ausgedrückt wird. Ferner ist als Beispiel ein sogenau vorherbestimmbaren gleichförmigen Kenn- genannter Identifizierungsimpuls SPI gezeigt, der drei linien herzustellen, und darüber hinaus sind die Schritte (4,35 Mikrosekunden) hinter dem zweiten Kennlinien zeitlich veränderlich. Dies hat zur Folge, Rahmenimpuls F 2 liegt und anzeigt, daß das antdaß der Betrieb des Decoders und damit der Betrieb wortende Flugzeug ein besonderes, im Abfragesignal der ganzen Sekundärradaranlage wenig zuverlässig 10 angegebenes Flugzeug ist. Natürlich sind die Rahmenist. Ein wesentliches Ziel der Erfindung ist die Be- impulse Fl und F2 in den vom abgefragten Flugzeug seitigung dieser mangelnden Betriebssicherheit bei ausgesendeten Antwortsignale stets vorhanden, un-Impulsdecodern durch die Verwendung eines digl·- abhängig von den Stellungen der Codeimpulse Cl, talen Verschieberegisters für die Decoder-Verzöge- C 2 od. dgl., und unabhängig vom Vorhandensein rungsleitung in Verbindung mit verbesserten Schal- 15 oder Fehlen eines Identifizierungsimpulses SP/ od. dgl. tungen. F i g. 2 zeigt das allgemeine Prinzip einer Decodie-In conventional pulse decoders of this type there are two such code pulses Cl and C 2 in, the delay lines are usually analogous to the first and fourth pulse position, which means that certain information, for example the iden or electrical circuits, is formed as magnetostrictive arrangements. It has turned out to be a difficulty of the aircraft, according to a previously established one, to express delay lines of this type with 5 codes. Furthermore, a so-called predeterminable uniform characteristic, called identification pulse SPI, is shown as an example, which produces three lines, and in addition the steps (4.35 microseconds) behind the second characteristic are variable over time. As a result, frame pulse F 2 is present and indicates that the aircraft that speaks about the operation of the decoder and thus the operation is a special aircraft that is not very reliably indicated in the interrogation signal of the entire secondary radar system. Of course the frames are. An essential aim of the invention is the impulses F1 and F2 in the interrogated aircraft to compensate for this lack of operational reliability when the response signals are transmitted Decoder delay C 2 or the like, and regardless of the presence of an approximate line in connection with improved switching or lack of an identification pulse SP / or the like. F i g. 2 shows the general principle of a decoding

Eine weitere Quelle mangelnder Betriebssicherheit rungsanordnung, die zur Entnahme des Informationsbei herkömmlichen Sekundärradaranlagen ist die gehalts aus einem codierten Antwortsignal der in Interferenz zwischen Antwortsignalen von verschie- Fig. la gezeigten Art dient. Die Anordnung von denen Flugzeugen. Ein weiteres Ziel der Erfindung 20 F i g. 2 enthält eine Verzögerungsleitung 5 geeigneter besteht darin, diese Fehlerquelle weitgehend zu be- Art und entsprechender Länge, welche im vorliegenseitigen und es einem Impulsdecoder zu ermöglichen, den Fall siebzehn Impulsschritten, also 1,45 · 17 zwischen Impulscodegruppen zu unterscheiden, die = 24,65 Mikrosekunden entsprechen kann, so daß in von verschiedenen Quellen stammen, selbst wenn die der Verzögerungsleitung die ganze zwischen den Codegruppen im wesentlichen gleichphasig sind, 25 Rahmenimpulsen Fl, F 2 liegende Impulscodegruppe solche Codegruppen von unterschiedlicher Herkunft und der Identifizierungsimpuls SPI, falls vorhanden, in allen Fällen voneinander zu trennen, in denen sie gleichzeitig enthalten sein können. An gestaffelten überhaupt trennbar sind, und die eine Codegruppe Punkten der Verzögerungsleitung 5 sind Abgriffe ρ 1 oder, falls unbedingt notwendig, beide empfangenen bis ρ 18 zur Entnahme der darin enthaltenen Signal-Codegruppen zu verwerfen, falls eine solche Tren- 30 impulse angebracht (wobei zu bemerken ist, daß bei nung nicht durchgeführt werden kann, damit die mög- siebzehn Impulsschritten achtzehn Impulsstellungen licherweise schwerwiegenden Folgen verstümmelter vorhanden sind). Die Abgriffe pl bis ρ 18 sind mit Nachrichten vermieden werden. den Eingängen einer Übertragungsanordnung 6 ver-Another source of inadequate operational safety is the content of a coded response signal of the type shown in interference between response signals of different types. The arrangement of which aircraft. Another object of the invention 20 FIG. 2 contains a delay line 5 which is more suitable to minimize this source of error. 65 microseconds can correspond, so that in come from different sources, even if the delay line are all essentially in phase between the code groups, 25 frame pulses Fl, F 2 lying pulse code groups such code groups of different origins and the identification pulse SPI, if any, in to separate from each other in all cases in which they can be included at the same time. At staggered can be separated at all, and the one code group points of the delay line 5 are taps ρ 1 or, if absolutely necessary, both received up to ρ 18 to be discarded to extract the signal code groups contained therein, if such a separation pulse is applied (where It should be noted that with voltage it is not possible to carry out so that the possible seventeen impulse steps eighteen impulse positions are licher way serious consequences of mutilated). The taps pl to ρ 18 are to be avoided with messages. the inputs of a transmission arrangement 6

Die Erfindung wird nachstehend an Hand der bunden, welche eine Gruppe von parallelgeschaltetenThe invention is based on the bound, which is a group of parallel-connected

Zeichnungen beispielshalber erläutert. Darin zeigt 35 Torschaltungen enthält; diese Torschaltungen sindDrawings explained by way of example. It shows 35 gates contains; these gates are

F i g. 1 drei Diagramme zur Darstellung einer ein- normalerweise geschlossen und werden gleichzeitigF i g. 1 three diagrams to represent one normally included and are simultaneous

zelnen Impulsgruppe zweier nahe beieinander- geöffnet, wenn von einer Und-Schaltung 8 ein öff-individual pulse group of two close to each other - opened, if an AND circuit 8 an open-

liegender Codegruppen bzw. sich überlappender nungsimpuls zu der Anordnung 6 geliefert wird. Wennlying code groups or overlapping voltage pulse is supplied to the arrangement 6. if

Codegruppen, die Torschaltungen der Übertragungsanordnung 6 ge-Code groups that control the gates of the transmission arrangement 6

Fig. 2 ein Schema des allgemeinen Prinzips eines 40 öffnet werden, werden die zu diesem Zeitpunkt inFig. 2 is a diagram of the general principle of a 40 opens, which at this point in time are in

Impulsdecoders mit einer Verzögerungsleitung, irgendwelchen Codestellungen der Verzögerungslei-Pulse decoder with a delay line, any code positions of the delay line

Fig. 3 ein Blockschaltbild eines Impulsdecoders tung 5 vorhandenen Impulse parallel über die entmit einem digitalen Verschieberegister gemäß einer sprechenden Abgriffe pl bis ρ 18 und die Torschaleinfachen Ausführungsform der Erfindung, tungen der Übertragungsanordnung 6 zu einem Aus-Fig. 3 is a block diagram of a pulse decoder device 5 existing pulses in parallel over the ent with a digital shift register according to a speaking taps pl to ρ 18 and the gate scarf simple embodiment of the invention, lines of the transmission arrangement 6 for an output

F i g. 4 ein Blockschaltbild einer anderen Ausfüh- 45 gangsregister 7 übertragen, in dem sie gespeichertF i g. 4, a block diagram of another execution register 7 is transmitted, in which it is stored

rungsform der Erfindung mit einem erweiterten digi- werden können und gegebenenfalls zur DarstellungApproximation form of the invention with an extended digi- can be and possibly for representation

talen Verschieberegister und auf einem PPI-Radarschirm od. dgl. dienen können.Tal shift register and od on a PPI radar screen. Like. Can serve.

F i g. 5 eine weitere Ausführungsform der Erfin- Die Und-Schaltung 8 hat zwei Eingänge, die mit denF i g. 5 a further embodiment of the invention. The AND circuit 8 has two inputs that are connected to the

dung in Form eines Zweikanal-Decoders mit digitalen Abgriffen ρ 4 und ρ 18 der Verzögerungsleitung 5tion in the form of a two-channel decoder with digital taps ρ 4 and ρ 18 of the delay line 5

Verschieberegistern. 50 verbunden sind. Diese Abgriffe sind bei dem dar-Shift registers. 50 are connected. These taps are in the

Fi g. 1 a zeigt ein typisches Antwortsignal, welches gestellten Beispiel nicht mit entsprechenden Eingän-Fi g. 1 a shows a typical response signal, which the given example does not have corresponding inputs

eine Sekundärradaranlage von dem Antwortsender gen der Übertragungsanordnung 6 verbunden, da diea secondary radar system connected by the transponder gene of the transmission arrangement 6, since the

eines Flugzeugs auf ein zum Flugzeug übertragenes Darstellung der Rahmenimpulse Fl, F 2 überflüssigof an aircraft on a representation of the frame pulses Fl, F 2 transmitted to the aircraft is superfluous

Abfragesignal hin empfängt. Dieses Antwortsignal wäre und die Und-Schaltung 8 die Decodierung derReceives interrogation signal. This response signal and the AND circuit 8 would be the decoding of the

enthält ein Paar sogenannter Rahmenimpulse Fl und 55 Rahmenimpulse bewirkt.contains a pair of so-called frame pulses F1 and 55 causes frame pulses.

F2, die eine festgelegte Zahl von in gleichmäßigen Beim Betrieb der bisher beschriebenen Decoder-Schrittabständen liegenden Impulsstellungen definie- anordnung, die der allgemein üblichen Technik entren, durch welche eine Pulscodemodulationsgruppe spricht, werden die von einem (nicht dargestellten) dargestellt werden kann. Beispielsweise können die Sekundärradarempfänger empfangenen Antwort-Rahmenimpulse Fl, F2 in einem Abstand von 60 signale dem Eingang E der Verzögerungsleitung 5 zu-20,3 Mikrosekunden liegen und zwischen sich geführt, so daß sie der Reihe nach über die Leitung dreizehn Impulsstellungen im Schrittabstand von laufen. Dann, und nur dann, wenn das empfangene 1,45 Mikrosekunden einschließen, also vierzehn Im- Signal ein Paar Rahmenimpulse Fl und F 2 enthält, pulsschritte (20,3 = 1,45 · 14). Diese Impulsstellun- welche im richtigen Abstand von 20,3 Mikrosekunden gen werden von einer unterschiedlichen Anzahl von 65 voneinander liegen und dadurch anzeigen, daß die unterschiedlich angeordneten Codeimpulsen einge- empfangenen Impulse tatsächlich zu einem echten nommen, welche die vom Flugzeug aus übertragene Antwortsignal vom Antwortsender eines Flugzeugs Information enthalten. Bei dem dargestellten Beispiel gehören und nicht Störsignale von einer anderenF2, which define a fixed number of pulse positions, which are located at regular intervals during operation of the decoder steps described above, and which escape the generally accepted technology by which a pulse code modulation group speaks, which can be represented by a (not shown). For example, the secondary radar receiver received response frame pulses F1, F2 at a distance of 60 signals from the input E of the delay line 5 to -20.3 microseconds and led between them so that they run in sequence over the line thirteen pulse positions at a step distance from . Then, and only if the received include 1.45 microseconds, ie fourteen Im signal contains a pair of frame pulses F1 and F 2, pulse steps (20.3 = 1.45 * 14). These pulse positions, which are at the correct distance of 20.3 microseconds, are a different number of 65 from each other and thus indicate that the differently arranged code pulses actually took the received pulses as real, which the response signal transmitted from the aircraft from the responder of an aircraft contain information. In the example shown, and not belong to interfering signals from another

3uelle sind, erreichen diese Rahmenimpulse Fl und F 2 gleichzeitig die Stellungen ρ 18 bzw. ρ 4 der Verzögerungsleitung 5, so daß die Und-Schaltung 8 geöffnet wird und ein Öffnungssignal zu der Übertra- *ungsanordnung 6 überträgt. Alle in dem empfangeien Signal enthaltenen Impulse mit Ausnahme der Rahmenimpulse selbst werden dann gleichzeitig über die Torschaltungen der Anordnung 6 parallel zu dem Ausgangsregister 7 übertragen.3uelle are achieve these frame pulses Fl and F2 at the same time the positions ρ 18 ρ 4 or of the delay line 5, so that the AND circuit 8 is opened and an opening signal to the transmission ungsanordnung * 6 transmits. All the pulses contained in the received signal, with the exception of the frame pulses themselves, are then transmitted simultaneously to the output register 7 via the gate circuits of the arrangement 6.

Bei den bekannten Decoderanordnungen dieser Art war die Verzögerungsleitung 5 im allgemeinen als kontinuierliche, also analoge Verzögerungsleitung ausgeführt, beispielsweise in Form einer elektrischen Verzögerungsschaltung, einer magnetostriktiven Verzögerungsleitung od. dgl. Die Erfahrung hat gezeigt, daß die damit aufgebauten Sekundärradaranlagen insbesondere nach längerer Betriebszeit fehlerhafte Anzeigen liefern. Es ist zu bemerken, daß ein Fehler in der Größenordnung von einem Hundertstel der gesamten Verzögerungszeit der Leitung in vielen Fällen bereits zum Informationsverlust führen kann. Magnetostriktive Verzögerungsleitungen können nur sehr schwierig mit genau bestimmbaren Verzögerungskennlinien hergestellt werden. Außerdem sind solche analogen Verzögerungsleitungen, einschließlich der elektrischen Verzögerungsschaltungen, Alterungserscheinungen unterworfen, so daß sich ihre Verzögerungskennlinien im Lauf der Zeit ändern.In the known decoder arrangements of this type, the delay line 5 was generally as continuous, so analog delay line executed, for example in the form of an electrical Delay circuit, a magnetostrictive delay line or the like. Experience has shown that the secondary radar systems built up therewith erroneous displays, especially after a long period of operation deliver. It should be noted that an error of the order of one hundredth of the total Delay time of the line can in many cases lead to a loss of information. Magnetostrictive delay lines can only be very difficult with precisely determinable delay characteristics getting produced. In addition, such analog delay lines are inclusive of the electrical delay circuits, subject to signs of aging, so that their Change deceleration characteristics over time.

Gemäß einem wesentlichen Erfindungsmerkmal werden die Verzögerungseigenschaften von Decoderanordnungen der zuvor beschriebenen allgemeinen Art zwangläufiger, genauer bestimmbar und zeitlich unveränderlicher gestaltet, so daß die Betriebssicherheit des ganzen Systems wesentlich verbessert wird. Zu diesem Zweck wird die Verzögerungsleitung 5 der in Fig. 2 gezeigten Art durch ein digitales Verschieberegister ersetzt, dem Taktgebereinrichtungen zugeordnet sind, welche dem Register genau gesteuerte Verschiebeimpulse zuführen, welche die empfangene Codeinformation schrittweise durch das Register verschieben.According to an essential feature of the invention, the delay properties of decoder arrangements of the general type described above inevitable, more precisely determinable and temporal designed to be unchangeable, so that the operational reliability of the entire system is significantly improved. To this end, the delay line 5 of the type shown in Fig. 2 is replaced by a digital shift register replaced, the clock devices are assigned which precisely controlled the register Apply shifting pulses, which gradually shift the received code information through the Move register.

Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung, wobei die Teile, die in ihrer Funktion bestimmten Teilen der Anordnung von F i g. 2 entsprechen, mit dem gleichen Bezugszeichen wie dort bezeichnet sind. Die Anordnung von F i g. 3 enthält ein mehrstufiges Verschieberegister 50 an Stelle der Verzögerungsleitung 5 von F i g. 2. Das Verschieberegister 50 enthält beispielsweise achtzehn Stufen, von denen jede aus einem bistabilen Element 5.1 bis 5.18 besteht, und die Stufen sind voneinander durch Verzögerungselemente 20 usw. getrennt. Die bistabilen Elemente 5.1 bis 5.18 können in beliebiger geeigneter Form, beispielsweise mit Ferritkernen, Halbleiterdioden, magnetisierbaren Film-Elementen od. dgl., ausgeführt sein.Fig. 3 shows an embodiment of the invention, with the parts that are determined in their function Parts of the arrangement of FIG. 2 correspond, with the same reference numerals as there are. The arrangement of FIG. 3 contains a multi-stage shift register 50 in place of the delay line 5 of FIG. 2. The shift register 50 contains, for example, eighteen stages, each of which consists of a bistable element 5.1 to 5.18, and the stages are separated from one another by delay elements 20 and so on. The bistable elements 5.1 to 5.18 can be in any suitable form, for example with ferrite cores, semiconductor diodes, magnetizable film elements or the like. Be executed.

Dem Verschieberegister 50 ist eine Takt- und Ausblendanordnung zugeordnet, welche hauptsächlich die Aufgabe hat, eine Folge von periodischen Taktimpulsen zu erzeugen, die den Stufen des Registers 50 parallel zugeführt werden, damit die Information durch das Register verschoben wird. Die dargestellte Takt- und Ausblendanordnung enthält einen Oszillator 2, der vorzugsweise so ausgeführt ist, daß er zeitlich genau festgelegte Impulse in fester Phasenbeziehung zu einer Sinusschwingung mit stabilisierter Frequenz erzeugt. Bei dem dargestellten Beispiel entspricht das Zeitintervall zwischen den Vorderflanken von aufeinanderfolgenden Taktimpulsen, die vom Oszillator 2 erzeugt werden, dem zuvor angegebenen Impulsschritt von 1,45 MikroSekunden.Shift register 50 is a clocking and fading arrangement assigned, which mainly has the task of a sequence of periodic clock pulses to generate, which are fed to the stages of the register 50 in parallel, so that the information is moved through the register. The clock and fade-out arrangement shown contains an oscillator 2, which is preferably designed so that it has precisely timed pulses in a fixed phase relationship generated to a sinusoidal oscillation with a stabilized frequency. In the example shown corresponds to the time interval between the leading edges of successive clock pulses, which from Oscillator 2 can be generated, the previously specified pulse step of 1.45 microseconds.

Die vom Oszillator 2 erzeugten Taktimpulse werden über die Leitung 22 den Stufen des Verschieberegisters 50 parallel zugeführt, so daß die erforderliche Verschiebewirkung entsprechend der üblichen Betriebsweise solcher Verschieberegister hervorgerufen wird. Die Taktimpulse werden gleichzeitigThe clock pulses generated by the oscillator 2 are transmitted via the line 22 to the stages of the shift register 50 fed in parallel, so that the required displacement effect according to the usual Operation of such shift registers is caused. The clock pulses are simultaneous

ίο einem mit Cr bezeichneten Impulszähler 3 zugeführt. Wenn dieser einen vorbestimmten Zählerstand, im vorliegenden Fall 18, erreicht hat, gibt er ein Ausgangssignal ab, das einem Eingang eines bistabilen Elements 1 (Flip-Flop) zugeführt wird, wodurch dieses Element in die Ruhestellung gebracht wird. Das bistabile Element 1 hat einen weiteren Eingang, welchem die Signale vom Eingang E des Decoders zugeführt werden. Wenn das bistabile Element 1 beispielsweise durch die Vorderflanke eines Rahmenimpulses Fl in den Arbeitszustand gebracht wird, erzeugt es ein Ausgangssignal, das dem Oszillator 2 zugeführt wird, wodurch dieser in Gang gesetzt wird. Wenn das bistabile Element 1 gelöscht wird, gibt es kein Ausgangssignal mehr ab, so daß der Oszillator 2 nicht arbeitet. Die am Eingang E erscheinenden Eingangssignale werden außerdem einer Ausblendschaltung 4 zugeführt, welche eine Und-Schaltung ist, der ein Öffnungssignal vom Oszillator 2 zugeführt wird. Beim Betrieb der Anordnung bringt ein dem Eingang E des Decoders vom Empfänger der Sekundärradaranlage zugeführter Impulszug zunächst das Flip-Flop 1 in seinen Arbeitszustand, so daß dieses ein Ausgangssignal abgibt, das den Oszillator 2 in Betrieb setzt. Der Oszillator erzeugt dann eine Folge von periodischen Taktimpulsen, welche über die Leitung 22 den Stufen des Verschieberegisters 50 parallel als Verschiebeimpulse zugeführt werden. Die Taktimpulse werden außerdem der Ausblendschaltung 4 zugeführt, so daß jeder im empfangenen Signal auf den Rahmenimpuls Fl folgende Codeimpuls dem Eingang des Verschieberegisters 50 zugeführt wird. Die dargestellte Decoderanordnung arbeitet nun im wesentlichen in gleicher Weise wie diejenige von Fig. 2. Wenn nämlich der erste RahmenimpulsFl die Endstufe 5.18 des Registers erreicht und zu diesem Zeitpunkt ein zweiter Rahmenimpuls F 2 in der Stufe 5.4 des Registers steht, wodurch angezeigt wird, daß die empfangene Signalfolge ein richtiges Antwortsignal ist, wird die Und-Schaltung 8 erregt, so daß sie ein Öffnungssignal zu der Übertragungsanordnung 6 überträgt, die daraufhin bewirkt, daß der ganze Signalinhalt sämtlicher Stufen des Verschieberegisters 50 (mit Ausnahme der Rahmenimpulse in den Stufen 5.4 und 5.18) gleichzeitig zum Ausgangsregister 7 zum Zweck der Darstellung oder sonstigen Auswertung übertragen wird.ίο supplied to a pulse counter 3 labeled Cr. When this has reached a predetermined count, in the present case 18, it emits an output signal which is fed to an input of a bistable element 1 (flip-flop), whereby this element is brought into the rest position. The bistable element 1 has a further input to which the signals from input E of the decoder are fed. If the bistable element 1 is brought, for example by the leading edge of a frame pulse Fl in the working condition, it produces an output signal which is fed to the oscillator 2, whereby the latter is set in motion. When the bistable element 1 is deleted, there is no longer any output signal, so that the oscillator 2 does not work. The input signals appearing at the input E are also fed to a masking circuit 4, which is an AND circuit to which an opening signal from the oscillator 2 is fed. During operation of the arrangement, a pulse train supplied to the input E of the decoder by the receiver of the secondary radar system first brings the flip-flop 1 into its working state, so that it emits an output signal which sets the oscillator 2 into operation. The oscillator then generates a sequence of periodic clock pulses, which are fed in parallel via line 22 to the stages of the shift register 50 as shift pulses. The clock pulses are also fed to the masking circuit 4, so that each following in the received signal to the frame Fl pulse code pulse is supplied to the input of the shift register 50th The decoder arrangement shown now operates in substantially the same manner as that of Fig. 2. Namely, when the first frame pulse Fl the output stage is 5/18 reached the register, and a second frame pulse F 2 is at this time in Step 5.4 of the register indicated thereby, that the received signal sequence is a correct response signal, the AND circuit 8 is excited so that it transmits an opening signal to the transmission arrangement 6, which then causes the entire signal content of all stages of the shift register 50 (with the exception of the frame pulses in stages 5.4 and 5.18) is simultaneously transferred to the output register 7 for the purpose of display or other evaluation.

Wenn der Oszillator 2 die vorgeschriebene Anzahl von Taktimpulsen, im vorliegenden Fall also achtzehn Taktimpulse erzeugt hat, liefert der Zähler 3 zum Flip-Flop 1 ein Rückstellsignal, wodurch dieses in den Ruhezustand zurückgestellt wird, so daß der Oszillator 2 stillgesetzt wird. Der Betrieb des Decoders bleibt nun unterbrochen, bis der Eingang E ein weiteres Signal vom Radarempfänger erhält.When the oscillator 2 has generated the prescribed number of clock pulses, in the present case eighteen clock pulses, the counter 3 supplies a reset signal to the flip-flop 1, whereby this is reset to the idle state, so that the oscillator 2 is stopped. The operation of the decoder is now interrupted until input E receives another signal from the radar receiver.

Beim Betrieb eines Sekundärradarsystems können beträchtliche Schwierigkeiten dadurch hervorgerufen werden, daß möglicherweise mehrere Flugzeuge in der gleichen Entfernung und in der gleichen RichtungThis can create considerable difficulties in operating a secondary radar system be that possibly multiple planes at the same distance and in the same direction

von der Radarstation, aber in verschiedenen Höhen vorhanden sind und im wesentlichen gleichzeitig Antwortsignale aussenden können, wodurch sich verstümmelte codierte Nachrichten ergeben. Die erfindungsgemäße Anordnung ermöglicht es, die Auswirkungen solcher Verstümmelungen abzuschwächen und eine fehlerhafte Darstellung oder sonstige Auswertung solcher verstümmelten Antwortsignale zu verhindern und dennoch die nutzbare Information dieser Signale in möglichst großem Maße auszunutzen. Fig. 4 zeigt eine zu diesem Zweck weiter ausgebildete Decoderanordnung nach der Erfindung, wobei die Teile, die in ihren Funktionen Teilen der Anordnung von F i g. 3 entsprechen, mit den gleichen Bezugszeichen wie dort versehen sind. Die Anordnung von F i g. 4 enthält zwei hintereinandergeschaltete Verschieberegister, nämlich ein Verschieberegister 51, das im wesentlichen dem Register 50 von Fig. 3 entspricht, und ein zusätzliches Verschieberegister 52, das vor dem Register 51 angeordnet ist. Bei dem dargestellten Beispiel enthält das Register 51 fünfzehn Stufen 51.1 bis 51.15, während das zusätzliche Register 52 achtzehn Stufen 52.1 bis 52.18 enthält. Alle Stufen des Registers 51 mit Ausnahme der Stufen 51.1 und 51.15 sind mit den Eingängen der Torschaltungen in der Übertragungsanordnung 6 ähnlich wie in F i g. 3 verbunden, und die Ausgänge der Übertragungsanordnung sind wieder mit den Eingängen eines Speicherregisters 7 verbunden. Die Stufen 51.1 und 51.15 des Registers 51 sind mit den Eingängen einer Und-Schaltung 8 wie im Fall von F i g. 3 verbunden. Der Ausgang der Und-Schaltung 8 ist jedoch nicht direkt mit dem Steuereingang dei Übertragungsanordnung6 verbunden wie in Fig. 3, sondern über eine Torschaltung 13, die einen Sperreingang 54 hat. Die Stufen des Speicherregisters 7 sind mit den entsprechenden Eingängen einer Oder-Schaltung 15 verbunden. Der Ausgang der Oder-Schaltung 15 ist an einen Eingang einer Oder-Schaltung 14 angeschlossen, die einen weiteren Eingang hat, welcher an den Ausgang des Zählers 3 angeschlossen ist, der vom Oszillator 2 betätigt wird. Der Ausgang der Oder-Schaltung 14 ist mit dem Rückstelleingang des Flip-Flops 1 verbunden, dessen anderem Eingang wieder die Eingangsimpulse vom Eingang E zugeführt werden. In gleicher Weise wie bei dem Ausführungsbeispiel von F i g. 3 setzt das Flip-Flop 1, wenn es in den Arbeitszustand gebracht wird, den Oszillator 2 in Betrieb, der dann Verschiebeimpulse erzeugt, die allen Stufen beider Register 52 und 51 parallel zugeführt werden. Die Verschiebeimpulse werden gleichzeitig dem Zähler 3 zugeführt, der nach Erreichen eines vorgeschriebenen Zählerstandes (hier 15 + 18=33 Impulse) ein Ausgangssignal erzeugt, das dem zweiten Eingang der Oder-Schaltung 14 zugeführt wird und durch diese Oder-Schaltung hindurch zum Rückstelleingang des Flip-Flops 1 gelangt. Das Ausgangssignal des Oszillators 2 wird ferner dem Eingang der Ausblendschaltung 4 zugeführt, so daß die dem Eingang E zugeführten Eingangssignale in den durch die Taktimpulse des Oszillators bestimmten Zeitpunkten ausgeblendet werden.from the radar station but at different heights and capable of sending reply signals substantially simultaneously, resulting in garbled coded messages. The arrangement according to the invention makes it possible to weaken the effects of such mutilations and to prevent an incorrect display or other evaluation of such mutilated response signals and nevertheless to utilize the useful information of these signals to the greatest possible extent. FIG. 4 shows a decoder arrangement according to the invention which is further developed for this purpose, the parts which, in their functions, are parts of the arrangement of FIG. 3 correspond, are provided with the same reference numerals as there. The arrangement of FIG. 4 contains two shift registers connected in series, namely a shift register 51 which essentially corresponds to the register 50 of FIG. 3, and an additional shift register 52 which is arranged before the register 51. In the example shown, the register 51 contains fifteen stages 51.1 to 51.15, while the additional register 52 contains eighteen stages 52.1 to 52.18 . All stages of the register 51 with the exception of the stages 51.1 and 51.15 are similar to the inputs of the gate circuits in the transmission arrangement 6 as in FIG. 3, and the outputs of the transmission arrangement are again connected to the inputs of a storage register 7. The stages 51.1 and 51.15 of the register 51 are connected to the inputs of an AND circuit 8, as in the case of FIG. 3 connected. The output of the AND circuit 8, however, is not connected directly to the control input of the transmission arrangement 6, as in FIG. 3, but via a gate circuit 13 which has a blocking input 54. The stages of the memory register 7 are connected to the corresponding inputs of an OR circuit 15 . The output of the OR circuit 15 is connected to an input of an OR circuit 14 which has a further input which is connected to the output of the counter 3 which is actuated by the oscillator 2. The output of the OR circuit 14 is connected to the reset input of the flip-flop 1, the other input of which is again supplied with the input pulses from the E input. In the same way as in the embodiment of FIG. 3 sets the flip-flop 1, when it is brought into the working state, the oscillator 2 in operation, which then generates shift pulses which are fed to all stages of both registers 52 and 51 in parallel. The shift pulses are simultaneously fed to the counter 3, which after reaching a prescribed count (here 15 + 18 = 33 pulses) generates an output signal that is fed to the second input of the OR circuit 14 and through this OR circuit to the reset input of the flip -Flops 1 reached. The output signal of the oscillator 2 is also fed to the input of the masking circuit 4, so that the input signals fed to the input E are masked out at the times determined by the clock pulses of the oscillator.

Die Stufen des zusätzlichen Verschieberegisters 52 (mit Ausnahme der Stufe 52.16) sind mit den entsprechenden Eingängen einer Oder-Schaltung 9 verbunden. Der Ausgang dieser Oder-Schaltung ist mit einem Eingang einer Und-Schaltung 11 verbunden, die an einem weiteren Eingang das Ausgangssignal der Und-Schaltung 8 empfängt. Das Ausgangssignal der Und-Schaltung 11 wird einer monostabilen Kippschaltung 12 zugeführt, die an ihrem Ausgang mit dem Sperreingang 54 der Torschaltung 13 verbunden ist. Die Stufe 52.16 des Verschieberegisters 52 ist mit dem ersten Eingang der Übertragungsanordnung 6 verbunden.The stages of the additional shift register 52 (with the exception of stage 52.16) are connected to the corresponding inputs of an OR circuit 9. The output of this OR circuit is connected to an input of an AND circuit 11 , which receives the output signal of the AND circuit 8 at a further input. The output signal of the AND circuit 11 is fed to a monostable multivibrator 12 , which is connected at its output to the blocking input 54 of the gate circuit 13. The stage 52.16 of the shift register 52 is connected to the first input of the transmission arrangement 6.

Diese Anordnung arbeitet in folgender Weise: Zunächst sei angenommen, daß dem Eingang E ein einzelnes Antwortsignal zugeführt wird, d. h. ein Codesignal der in Fig. la gezeigten Art, auf das kein weiteres Codesignal innerhalb eines Zeitintervalls von weniger als 24,65 Mikrosekunden (volle Codeperiode) folgt. Der Rahmenimpuls Fl der dem Eingang E zugeführten Codegruppe bringt das Flip-Flop 1 in die Arbeitsstellung wodurch der Oszillator 2 in Tätigkeit gesetzt wird. Die dadurch erzeugten Taktimpulse verschieben die Signalimpulse kontinuierlich durch das Register 52 und durch das Register 51. Solange Signalimpulse im Register 52 vorhanden sind, liefert die Oder-Schaltung 9 ein Ausgangssignal, das dem einen Eingang der Und-Schaltung 11 zugeführt wird; diese erzeugt jedoch kein Ausgangssignal, da ihr anderer Eingang nicht erregt wird. Die Codegruppe läuft also durch das Register 52 ohne weitere Wirkung, worauf sie in das Register 51 eintritt. Wenn der erste Rahmenimpuls Fl die Endstufe 51.15 dieses Registers erreicht und der zweite Rahmenimpuls Fl gleichzeitig in der Stufe 51.1 steht, gibt die Und-Schaltung 8 ein Ausgangssignal ab. Dieses Ausgangssignal wird der Und-Schaltung 11 zugeführt, jedoch ist deren erster Eingang nicht mehr erregt, so daß sie kein Ausgangssignal abgibt. Dementsprechend gibt auch die monostabile Kippschaltung 12 kein Ausgangssignal ab. Das Ausgangssignal der Und-Schaltung 8 wird außerdem der Torschaltung 13 zugeführt, und da auf der Leitung 54 kein Sperrsignal von der monostabilen Kippschaltung 12 vorhanden ist, geht das Ausgangssignal der Und-Schaltung 8 ungehindert durch die Torschaltung 13 hindurch, so daß es die Übertragungsanordnung 6 erreicht. Dadurch wird der codierte Informationsinhalt des Registers 51 parallel in das Speicherregister 7 übertragen. Falls in dei Stufe 52.16 des zusätzlichen Registers 52 ein Identifizierungsimpuls vorhanden ist, wird er gleichfalls übertragen. Sobald diese Übertragung beendet ist, gibt die Oder-Schaltung 15 ein Ausgangssignal über die Leitung 56 ab, das über die Oder-Schaltung 14 das Flip-Flop 1 in den Ruhezustand zurückbringt.This arrangement works in the following way: First, it is assumed that the input E is supplied with a single response signal, ie a code signal of the type shown in FIG ) follows. The frame pulse F1 of the code group fed to the input E brings the flip-flop 1 into the working position, whereby the oscillator 2 is put into operation. The clock pulses generated thereby shift the signal pulses continuously through the register 52 and through the register 51. As long as signal pulses are present in the register 52 , the OR circuit 9 supplies an output signal which is fed to one input of the AND circuit 11; however, this does not generate an output signal because its other input is not excited. The code group thus runs through register 52 without any further effect, whereupon it enters register 51 . When the first frame Fl pulse, the output stage of this register 51.15 is reached and the second frame pulse Fl is on the stage 51.1 the same time, the AND circuit 8 outputs an output signal. This output signal is fed to the AND circuit 11 , but its first input is no longer excited so that it does not emit an output signal. Accordingly, the monostable multivibrator 12 does not emit an output signal either. The output signal of the AND circuit 8 is also fed to the gate circuit 13, and since there is no blocking signal from the monostable multivibrator 12 on the line 54, the output signal of the AND circuit 8 passes unhindered through the gate circuit 13, so that it is the transmission arrangement 6 reached. As a result, the coded information content of the register 51 is transferred to the storage register 7 in parallel. If an identification pulse is present in stage 52.16 of the additional register 52 , it is also transmitted. As soon as this transmission has ended, the OR circuit 15 emits an output signal via the line 56 which, via the OR circuit 14, brings the flip-flop 1 back into the idle state.

Dadurch wird der Oszillator 2 stillgesetzt, bis ein neues Signal am Eingang E empfangen wird.As a result, the oscillator 2 is stopped until a new signal at input E is received.

Es ist hierbei zu bemerken, daß die vom Sekundärradarsystem ausgesendeten Abfragesignale und dementsprechend die von einem einzelnen Flugzeug stammenden Antwortsignale in Zeitabständen liegen, die größer als die Länge eines codierten Antwortsignals (hier also 24,65 Mikrosekunden) sind, damit die Möglichkeit ausgeschaltet wird, daß Impulse von aufeinanderfolgenden Antwortcodegruppen zufällig in einem Abstand liegen, der gleich dem vorgeschriebenen Abstand zwischen den Rahmenimpulsen Fl, FI einer Antwortcodegruppe ist, weil diese Impulse sonst beim Erreichen der entsprechenden Registerstufen die Und-Schaltung 8 erregen und eine fehlerhafte Anzeige hervorrufen würden. Wenn also der Sekundärradarempfänger zwei Nachrichten empfängt, die um weniger als das vorgeschriebene Zeitintervall voneinander getrennt sind, wie beispielsweise inIt should be noted here that the interrogation signals sent out by the secondary radar system and, accordingly, the response signals originating from a single aircraft are at time intervals that are greater than the length of a coded response signal (here 24.65 microseconds), so that the possibility is eliminated that Pulses from successive response code groups happen to be at a distance equal to the prescribed distance between the frame pulses Fl, FI of a response code group, because otherwise these pulses would excite the AND circuit 8 when reaching the corresponding register levels and cause an incorrect display. So if the secondary radar receiver receives two messages that are separated by less than the prescribed time interval, such as in FIG

9 ίο9 ίο

Fig. Ib dargestellt ist, bedeutet dies, daß die beiden hindert die Anordnung von Fig. 4 ein gleichzeitiges Antwortsignale von verschiedenen Flugzeugen stam- Decodieren beider Nachrichten und die dadurch hermen. Der in F i g. 4 dargestellte Decoder kann solche vorgerufene Verstümmelung, während sie gewährnahe beieinanderliegenden Antwortsignale vonein- leistet, daß jeweils eine der Codegruppen richtig ander unterscheiden und die Verstümmelung vermei- 5 decodiert wird, so daß das günstigste Ergebnis erhalden, die sich sonst ergeben würde, wenn der ein- ten wird, das in einer solchen Situation überhaupt fache Decoder von F i g. 3 (oder einer der herkömm- möglich ist.Fig. Ib is shown, this means that the two prevents the arrangement of Fig. 4 from a simultaneous Reply signals from different aircraft are decoding of both messages and the resulting hermen. The in F i g. The decoder shown in Fig. 4 can do such precalled mutilation while allowing adjacent response signals ensure that one of the code groups is correct differentiate and avoid mutilation 5 decoded so that the most favorable result is obtained, which would otherwise result if the one were in such a situation at all multiple decoders from FIG. 3 (or one that is conventionally possible.

liehen Decoder der in F i g. 2 dargestellten Art) ver- Eine schwerwiegendere Verstümmelung tritt ein,borrowed decoder of the in F i g. 2) - A more serious mutilation occurs,

wendet würde. Bei dem Decoder von Fig. 4 wird wenn Antwortsignale von verschiedenen Flugzeugenwould apply. In the decoder of Fig. 4, if response signals from different aircraft

dieses Ergebnis dadurch erreicht, daß die Auswertung io so empfangen werden, daß sie sich gegenseitig über-this result is achieved in that the evaluation io are received in such a way that they mutually

der einen oder der anderen der beiden nebeneinander- lappen, wie in Fig. Ic dargestellt ist. Wenn dieone or the other of the two side by side, as shown in Fig. 1c. If the

liegenden Nachrichten verhindert wird, wie nach- Codestellungen dieser beiden Codegruppen in PhaseLying messages is prevented, such as postcodes of these two code groups in phase

stehend erläutert wird. liegen, ist es offensichtlich unmöglich festzustellen,is explained standing. it is obviously impossible to determine

Es sei zunächst der Fall angenommen, daß die bei- welche Impulse zu welcher Codegruppe gehören, so den nahe beieinanderliegenden Antwortcodegruppen, 15 daß beide Nachrichten unbrauchbar sind. In diesem welche von den Rahmenimpulsen Fl, FI bzw. F'l, Fall muß daher der Decoder die beiden sich über- F'2 umschlossen sind, zufällig hinsichtlich ihrer Code- läppenden Codegruppen verwerfen. Die vorangehende Stellungen in Phase liegen. Wenn dann die Rahmen- Codegruppe mit den Rahmenimpulsen Fl, F 2 wird impulse Fl, F 2 der vorangehenden Codegruppe in in gleicher Weise verworfen wie in dem entsprechenden Stufen 51.15 und 51.1 des Registers 51 stehen, ao den Fall, der zuvor in Verbindung mit den nahe beisteht wenigstens der Rahmenimpuls F'l der folgenden einanderliegenden Codegruppen von Fig. Ib be-Codegruppe in irgendeiner Stufe des Registers 52. schrieben worden ist, d. h. durch die Wirkung der Diese Stufe erregt dann einen entsprechenden Ein- Entscheidungsschaltung, welche die Oder-Schaltung 9, gang der Oder-Schaltung 9, und das dadurch hervor- die Und-Schaltung 11 und die monostabile Kippgerufene Ausgangssignal der Oder-Schaltung erregt 25 schaltung 12 enthält und zu der Torschaltung 13 den einen Eingang der Und-Schaltung 11. Da der einen Sperrimpuls liefert, welcher die Übertragung andere Eingang dieser Und-Schaltung gleichzeitig in des Inhalts des Registers 51 über die Übertragungsder zuvor beschriebenen Weise durch die Und-Schal- anordnung 6 zum Ausgangsregister 7 verhindert. In tung 8 erregt wird, gibt die Und-Schaltung 11 ein dem hier angenommenen Fall wird dann auch die Ausgangssignal ab, so daß die monostabile Kipp- 30 zweite Gruppe durch geeignete logische Anordnungen schaltung 12 erregt wird und über die Leitung 54 ein verworfen, beispielsweise einfach dadurch, daß die Sperrsignal zu der Torschaltung 13 liefert. Dadurch zuvor erwähnte Entscheidungsschaltung so ausgewird die Übertragung des Inhalts des Registers 51 führt wird, daß ihre Sperrwirkung für eine Zeit anzum Ausgangsregister 7 verhindert. Die vorangehende dauert, die einer Codegruppe (d. h. siebzehn Impuls-Codegruppe wird daher nicht entnommen. Wenn da- 35 schritten) entspricht, oder auf andere Weise. Wenn gegen die Rahmenimpulse F'l und F'2 ihrerseits die dagegen die sich überlappenden Codegruppen phasen-Stufen 51.15 und 51.1 des Registers 51 erreichen verschoben sind, ist der Betrieb ähnlich wie bei den (natürlich unter der Annahme, daß auf diese zweite beiden zuvor beschriebenen nahe beieinanderliegen-Codegruppe nicht wieder eine dritte Antwortcode- den phasenverschobenen Codegruppen, so daß nur gruppe in kurzem Abstand folgt), arbeitet das System 40 die vorangehende Codegruppe entnommen wird, normal in der zuvor beschriebenen Weise, so daß die während die darauffolgende Codegruppe verworfen Information dieser zweiten Codegruppe entnommen wird,
und zum Ausgangsregister 7 übertragen wird. F i g. 5 zeigt einen Zweikanal-Decoder gemäß derLet us first assume that the two pulses belong to which code group, i.e. the response code groups that are close to one another, 15 so that both messages are unusable. In this which of the frame pulses Fl, FI or f'l, the case must, therefore, the decoder, the two randomly with regard to their code lapped code groups are themselves enclosed exceeded F'2, discard. The previous positions are in phase. If then the frame code group with the frame pulses Fl, F 2 , pulses Fl, F 2 of the preceding code group are discarded in the same way as in the corresponding stages 51.15 and 51.1 of the register 51, ao the case that was previously in connection with the at least the frame pulse F'l of the following code groups lying one above the other from FIG 9, output of the OR circuit 9, and the resultant AND circuit 11 and the monostable multivibrator called output signal of the OR circuit 25 contains circuit 12 and to the gate circuit 13 one input of the AND circuit 11. Since the one Inhibit pulse supplies which the transfer of the other input of this AND circuit simultaneously in the contents of the register 51 through the transfer of the previously described manner the AND circuit arrangement 6 to the output register 7 prevents. In device 8 is energized, the AND circuit 11 is the case assumed here then also the output signal, so that the monostable flip-flop 30 second group is energized by suitable logic arrangements circuit 12 and discarded via line 54, for example simply in that the locking signal to the gate circuit 13 supplies. As a result, the aforementioned decision circuit is selected so that the transfer of the content of the register 51 is carried out so that its blocking effect prevents it from being sent to the output register 7 for a period of time. The preceding one lasts, which corresponds to a code group (ie seventeen pulse code groups are therefore not taken. If there are steps), or in another way. If against the frame pulses F'l and F'2, on the other hand, the overlapping code groups reach phase stages 51.15 and 51.1 of the register 51 are shifted, the operation is similar to that of the (of course, assuming that these second two before described close together code group not again a third response code- the phase-shifted code groups, so that only group follows at a short distance), the system 40 operates the previous code group is removed, normally in the manner described above, so that during the subsequent code group is discarded Information is taken from this second code group,
and is transferred to the output register 7. F i g. 5 shows a two-channel decoder according to FIG

Wenn dagegen die nahe beieinanderliegenden Code- Erfindung, welcher über den Betrieb der AnordnungIf, on the other hand, the closely related code invention, which is about the operation of the arrangement

gruppen der in Fig. Ib gezeigten Art hinsichtlich 45 ^v°n Fig· 4 hinaus noch die Wirkung ergibt, daßgroups of the type shown in Fig. Ib with regard to 45 ^v ° n Fig · 4 also has the effect that

ihrer Impulsstellungen nicht gleichphasig sind, wie gleichzeitig zwei von verschiedenen Flugzeugen stam-their pulse positions are not in phase, as two originated from different aircraft at the same time.

zuvor angenommen wurde, sondern im wesentlichen mende Antwortcodegruppen in einer Anzahl vonwas previously accepted, but essentially consisting of answer code groups in a number of

gegenseitig phasenverschoben sind, besteht eine an- wichtigen Situationen, in denen solche Codegruppenare mutually out of phase, there is an important situation in which such code groups

dere Sachlage. Wenn die Rahmenimpulse Fl und F2 sonst verworfen werden müßten, decodiert und ent-their state of affairs. If the frame pulses Fl and F2 would otherwise have to be discarded, decoded and de-

der vorangehenden Codegruppe in den Stufen 51.15 50 nommen werden können.of the preceding code group in steps 51.15 50.

und 51.1 stehen, enthält keine der Stufen des Re- Der Decoder von Fig. 5 enthält zwei paralleleand 51.1 do not contain any of the stages of the Re- The decoder of FIG. 5 contains two parallel

gisters 52 einen Impuls der folgenden Codegrappe, Kanäle, von denen jeder ähnlich wie der in Fig. 3gisters 52 a pulse of the following code group, channels each of which is similar to that in Fig. 3

so daß die Oder-Schaltung 9 nicht erregt wird. Dem- dargestellte Einkanal-Decoder ausgeführt sein kann,so that the OR circuit 9 is not excited. The single-channel decoder shown can be designed,

entsprechend wird auch die Und-Schaltung 11 nicht Bei dem im oberen Teil von Fig. 5 dargestelltenaccordingly, the AND circuit 11 is not also used in the case of the one shown in the upper part of FIG

erregt, und die monostabile Kippschaltung 12. liefert 55 Kanal sind die Bestandteile, die den Bestandteilen derenergized, and the one-shot multivibrator 12. supplies 55 channels are the components that make up the components of the

keinen Sperrimpuls zur Torschaltung 13, so daß die Anordnung von F i g. 3 (bzw. F i g. 4) entsprechen,no blocking pulse to the gate circuit 13, so that the arrangement of F i g. 3 (or Fig. 4) correspond,

Übertragung der im Register 51 enthaltenen Infor- mit den gleichen Bezugszeichen wie dort versehen,Transfer of the information contained in register 51 with the same reference numbers as there,

mation über die Übertragungsanordnung 6 zum Aus- während die entsprechenden Bestandteile des unte-mation via the transmission arrangement 6 for off, while the corresponding components of the sub-

gangsregister 7 in normaler Weise erfolgt. Die Oder- ren Kanals die gleichen Bezugszeichen mit einemoutput register 7 takes place in the normal way. The Oder- ren channel has the same reference numerals with a

Schaltung 15 erzeugt dann ein Ausgangssignal, das 60 Indexstrich tragen.Circuit 15 then generates an output signal bearing 60 index marks.

über die Leitung 56 und die Oder-Schaltung 14 das Jeder Kanal enthält ein mehrstufiges Verschiebe-Via the line 56 and the OR circuit 14 each channel contains a multi-stage shift

Flip-Flop 1 zurückstellt und den Oszillator 2 still- register 53 bzw. 53', das dem Register 50 von F i g. 3Flip-flop 1 resets and the oscillator 2 silent register 53 or 53 ', which the register 50 of FIG. 3

setzt. Es ist zu erkennen, daß in diesem Fall nur die oder vorzugsweise dem erweiterten Register 51, 52puts. It can be seen that in this case only the or preferably the extended register 51, 52

erste der beiden nahe beieinanderliegenden Antwort- von F i g. 4 gleich sein kann. Die Stufen des Registersfirst of the two closely spaced answers from F i g. 4 can be the same. The levels of the register

codegruppen decodiert wird. In beiden Fällen, also 65 53 bzw. 53' sind über die Torschaltungen einer Über-code groups is decoded. In both cases, i.e. 65 53 or 53 ', an over-

sowohl bei gleichphasigen als auch bei phasen- tragungsanordnung 6 bzw. 6' mit den entsprechendenboth in the case of in-phase and in-phase transmission arrangements 6 or 6 'with the corresponding

verschobenen Codegruppen, die nahe beieinander- Stufen eines Ausgangsregisters 7 bzw. T verbunden,shifted code groups, which are connected close to each other - stages of an output register 7 or T ,

liegen und von verschiedenen Quellen stammen, ver- Zwei Stufen des Registers 53 bzw. 53', die in solchemand come from different sources, two levels of the register 53 and 53 ', which are in such

11 1211 12

Abstand liegen, daß sie in der zuvor beschriebenen zelne Antwortcodegruppe wird daher nur in dem Weise die Rahmenimpulse Fl, F 2 einer empfangenen oberen Ausgangsregister 7 aufgezeichnet. Codegruppe gleichzeitig aufnehmen können, sind mit Es sei nun angenommen, daß zwei von verschieden Eingängen einer Und-Schaltung 8 bzw. 8' verbun- denen Flugzeugen kommende Antwortcodegruppen den, deren Ausgangssignal die Torschaltungen der 5 im wesentlichen phasenverschoben oder gegenphasig Übertragungsanordnung 6 bzw. 6' öffnet. Jedem der sind. Die beiden Antwortcodegruppen können von-Register 53 und 53' ist eine eigene Takt- und Aus- einander getrennt in kurzem Abstand liegen, wie in blendschaltung zugeordnet. Diese enthält einen Os- F i g. 1 b gezeigt ist, oder sie können sich überlappen, zillator 2 bzw. 2', der bei Erregung durch das Aus- wie in F i g. 1 c dargestellt ist. In beiden Fällen wird gangssignal eines Flip-Flops 1 bzw. 1' Taktimpulse io die vorangehende Codegruppe wie im vorhergehenabgibt, welche den Stufen des Registers 53 bzw. 53' den Fall im oberen Kanal verarbeitet und im Ausparallel als Verschiebeimpulse zugeführt werden. Die gangsregister 7 aufgezeichnet. Die vom Oszillator 2 Taktimpulse werden außerdem einem Impulszähler 3 abgegebenen Taktimpulse betätigen wieder die mono- bzw. 3' zugeführt, der nach Erreichen eines vorbe- stabile Kippschaltung 17', und die dadurch hervorstimmten Zählerstandes das Flip-Flop 1 bzw. Γ in den 15 gerufenen Sperrimpulse schließen kurzzeitig die Tor-Ruhezustand zurückstellt. Die Taktimpulse werden schaltung 16' wie in dem zuvor beschriebenen Fall, schließlich zu einem Eingang einer Ausblendschal- Die Zeitkonstante der monostabilen Kippschaltung tung 4 bzw. 4' zugeführt, die an ihrem anderen Ein- 17' (und 17) ist jedoch im Vergleich zu der Zeitgang die dem gemeinsamen Eingang E des Decoders konstante der Verzögerungsanordnung 18 und andezugeführten Eingangssignale empfängt, während das 20 rer Schaltungskonstanten so bemessen (im vorliegen-Ausgangssignal der Ausblendschaltung 4 bzw. 4' der den Fall beispielsweise in der Größenordnung von ersten Stufe des Registers 53 bzw. 53' zugeführt wird, 0,5 Mikrosekunden), daß die Sperrwirkung an der so daß es durch die Verschiebeimpulse schrittweise Torschaltung 16' in dem Zeitpunkt beendet ist, in durch das Register verschoben wird. welchem der phasenverschobene Rahmenimpuls F'l Distance that they are in the individual response code group described above is therefore only recorded in the manner the frame pulses Fl, F 2 of a received upper output register 7. It is now assumed that two response code groups coming from different inputs of an AND circuit 8 or 8 'connected aircraft, whose output signal the gate circuits of 5 are essentially phase-shifted or out of phase transmission arrangement 6 or 6 'opens. Everyone who is. The two response code groups can be separated from registers 53 and 53 'is their own clock and separated from each other at a short distance, as assigned in a dazzling circuit. This contains an Os- F i g. 1 b is shown, or they can overlap, zillator 2 or 2 ', which when excited by the off as shown in FIG. 1 c is shown. In both cases, the output signal of a flip-flop 1 or 1 'clock pulses io emits the preceding code group as in the preceding, which processes the stages of the register 53 or 53' in the upper channel and is fed in parallel as shift pulses. The gear register 7 is recorded. The clock pulses emitted by the oscillator 2 are also fed to a pulse counter 3 actuate the mono or 3 ', which, after reaching a predetermined toggle switch 17' and the resulting counter reading, the flip-flop 1 or Γ in the 15 The blocking impulses called close briefly resets the door to idle state. The clock pulses are circuit 16 'as in the case described above, finally to an input of a fade-out switch the time response receives the input signals fed to the common input E of the decoder and other input signals, while the 20 rer circuit constants are dimensioned in this way (in the present output signal of the fade-out circuit 4 or 4 'of the case, for example, of the order of magnitude of the first stage of the register 53 or 53 'is supplied, 0.5 microseconds), that the locking effect on the gate circuit 16' is ended step by step by the shift pulses at the point in time in which the register is shifted. which the phase-shifted frame pulse F'l

Zwischen den beiden Kanälen ist eine gegenseitige 25 der darauffolgenden Cadegruppe die Torschaltung Verriegelung in der nachstehend beschriebenen Weise 16' erreicht, so daß dieser Rahmenimpuls durch die vorgesehen. Die von jedem Oszillator 2 bzw. 2' ab- Torschaltung hindurchgehen, das Flip-Flop 1' in den gegebenen Taktimpulse werden dem Eingang einer Arbeitszustand bringen und dadurch den Oszillator 2' monostabilen Kippschaltung 17' bzw. 17 zugeführt. . in Tätigkeit setzen kann. Daraufhin arbeitet der un-Das Ausgangssignal der monostabilen Kippschaltung 30 tere Kanal der Anordnung, so daß er den Nach-17' bzw. 17 wird einem Eingang einer Torschaltung richteninhalt der darauffolgenden Antwortcodegruppe 16' bzw. 16 zugeführt, deren Ausgang mit dem Ein- verarbeitet und im Ausgangsregister 7' aufzeichnet, gang des Flip-Flops 1' bzw. 1 verbunden ist. Die an- Somit können die beiden von verschiedenen Flugderen Eingänge der Torschaltungen 16 und 16' emp- zeugen zur Sekundärradarstation übertragenen Antfangen die Signalimpulse vom Eingang E der 35 wortsignale in den Registern 7 und 7' getrennt aufAnordnung, wobei in die Verbindung zwischen dem gezeichnet und einzeln dargestellt oder anderweitig Eingang E und der Torschaltung 16' eine Verzöge- verwertet werden.Between the two channels, a mutual 25 of the following cadecouple, the gate circuit interlocking is achieved in the manner 16 'described below, so that this frame pulse is provided by the. The gate circuit from each oscillator 2 or 2 ', the flip-flop 1' in the given clock pulses will bring the input to a working state and thereby the oscillator 2 'will be fed to monostable flip-flops 17' and 17, respectively. . can put into action. The output signal of the monostable multivibrator 30 then operates the lower channel of the arrangement, so that it is fed to the input of a gate circuit content of the subsequent response code group 16 'or 16, the output of which is processed with the input and in the output register 7 ', the output of the flip-flop 1' or 1 is connected. The two signals from the input E of the 35 word signals in the registers 7 and 7 'can be separated from the input E of the 35 word signals in the registers 7 and 7', whereby in the connection between the and shown individually or otherwise input E and the gate circuit 16 'are used a delay.

rungsschaltung 18 eingefügt ist. Beim Betrieb der Natürlich können Situationen auftreten, in denen Anordnung sei zunächst angenommen, daß eine ein- die beiden am Eingang E empfangenen Antwortcodezelne Antwortcodegruppe der in F i g. 1 a gezeigten 40 gruppen in solcher Beziehung zueinander stehen, daß Art am Eingang E der Anordnung empfangen wird. der Decoder von F i g. 5 nicht in der Lage ist, beide Der Rahmenimpuls Fl der Codegruppe geht durch Codegruppen aufzuzeichnen, sondern die eine Codedie Torschaltung 16 die in diesem Zeitpunkt nicht gruppe oder auch beide verwerfen muß wie der gesperrt ist, wodurch das Flip-Flop 1 in den Arbeits- Decoder von Fig. 4. Wenn beispielsweise beide zustand gebracht und der Oszillator 2 in Tätigkeit 45 Codegruppen sich überlappen (F i g. 1 c) und gleichgesetzt wird. Der obere Kanal der Anordnung wird phasig sind, müssen beide Codegruppen notwendigerdadurch in gleicher Weise in Betrieb gesetzt, wie zu- weise verworfen werden, da sie völlig untrennbar vor in Verbindung mit F i g. 3 beschrieben wurde, so sind, wie zuvor erläutert wurde. Wenn sich die Codedaß er die in der Antwortcodegruppe enthaltene In- gruppen gegenseitig überlappen und ihre gegenseitige formation decodiert und in das zugehörige Ausgangs- 50 Phasenverschiebung nicht ausreichend groß ist, daß register 7 überträgt. Der Betriebsablauf braucht hier eine wirksame Trennung durch das zuvor beschrienicht nochmals im einzelnen beschrieben zu werden. bene Verfahren möglich ist, wird die eine oder diecircuit 18 is inserted. When operating the course, situations can arise in which it is initially assumed that one of the two response code individual response code groups received at input E of the one shown in FIG. 1 a shown 40 groups are in such a relationship that type is received at the input E of the arrangement. the decoder of FIG. 5 is not able to record both the frame pulse Fl of the code group goes through code groups, but the one code the gate circuit 16 does not have to discard the group or both at this time as the is blocked, whereby the flip-flop 1 in the working The decoder of FIG. 4. If, for example, both brought into condition and the oscillator 2 in activity 45 code groups overlap (FIG. 1 c) and are set equal. The upper channel of the arrangement will be in phase, so both code groups must necessarily be put into operation in the same way as assigned, since they are completely inseparable from in connection with F i g. 3 are as previously explained. If the code that the groups contained in the response code group overlap each other and their mutual formation is decoded and the associated output phase shift is not large enough for register 7 to transmit. The operational sequence here needs to be effectively separated from what has been described above in detail. bene procedure is possible, one or the other

Der erste vom Oszillator 2 abgegebene Taktimpuls andere der beiden Codegruppen verworfen, während wird jedoch über die zuvor beschriebene Verriege- die verbleibende Codegruppe im oberen oder im unlungsverbindung zu der monostabilen Kippschaltung 55 teren Kanal je nach der Phasenlage verarbeitet und 17' übertragen, die daraufhin einen Sperrimpuls zur festgehalten wird. Im allgemeinen Betrieb verbessert Torschaltung 16' liefert. Dadurch wird verhindert, ein Zweikanal-Decoder der hier beschriebenen Art daß die Eingangsimpulse zum Eingang des Flip- die Brauchbarkeit einer Sekundärradaranlage beFlops Γ übertragen werden. Dieses Flip-Flop bleibt trächtlich, weil er es ermöglicht, daß Informationen daher im Ruhezustand, so daß der Oszillator 2' nicht 60 in einer Vielzahl von Fällen noch decodiert und verin Betrieb gesetzt wird. Der untere Kanal der Anord- wertet werden können, in denen solche Informationen nung tritt daher nicht in Tätigkeit. Die Verzögerungs- bei Verwendung bisher gebräuchlicher Decoder als anordnung 18 hat offensichtlich die Aufgabe, das hoffnungslos verstümmelt angesehen und daher ver-Ansprechen von einem der beiden Kanäle, im vor- worfen werden mußten.The first clock pulse emitted by the oscillator 2 is discarded during the other of the two code groups However, the remaining code group in the upper or lower connection is activated via the previously described interlock processed to the monostable multivibrator 55 direct channel depending on the phase position and 17 'transmitted, which then a blocking pulse is held. Improved in general operation Gate circuit 16 'supplies. This prevents a two-channel decoder of the type described here that the input pulses to the input of the flip flops the usefulness of a secondary radar system Γ be transferred. This flip-flop remains important because it allows information to be passed on therefore in the idle state, so that the oscillator 2 'does not still decode and verin 60 in a large number of cases Operation is set. The lower channel of the arrangement can be evaluated in which such information therefore does not take effect. The delay when using previously common decoders as Arrangement 18 obviously has the task of looking at it as hopelessly mutilated and therefore calling it off from one of the two channels that had to be reproached.

liegenden Fall des unteren Kanals, derart zu ver- 6₅ Mit der Erfindung wird daher ein verbesserter Dezögern, daß er nicht gleichzeitig mit dem anderen coder für Pulscodemodulationsgruppen geschaffen, Kanal oder später durch gleichphasige Eingangs- der besonders für Sekundärradaranlagen geeignet ist, signale in Tätigkeit gesetzt werden kann. Die ein- jedoch ganz allgemein auf dem Gebiet der Pulscode-lying case of the lower channel, so to 6 ₅ With the invention, therefore, an improved decelerating that it is not created simultaneously with the other coder for pulse code modulation groups, channel or later by in-phase input signals, which is particularly suitable for secondary radar systems, signals in action can be set. The one but very general in the field of pulse code

modulation brauchbar ist, beispielsweise bei der Fernmessung, Nachrichtenverbindung mit und Steuerung von künstlichen Satelliten und Raumfahrzeugen od. dgl.modulation is useful, for example in telemetry, communication with and control of artificial satellites and spacecraft or the like.

Claims

Patent claims:

1. Pulse decoder for pulse code modulation, characterized by a multi-stage digital shift register (50), an arrangement (2) for generating clock pulses which the Stages of the shift register are fed as a shift pulse, an arrangement (4), which the received code pulses sequentially the input stage of the shift register so supplies that these are shifted by the clock pulses through the register, an output arrangement (7) and logic circuits (6, 8), which with selected stages of the shift register are connected in such a way that they respond to the simultaneous presence of frame pulses address a code group in the selected levels and then the transmission of the content of the register to the output arrangement.

2. Arrangement according to claim 1, characterized by a masking circuit (4) in the form a coincidence circuit that generates the code pulses at one input and the Receives clock pulses and their output connected to the initial stage of the shift register is.

3. Arrangement according to claim 1 or 2, characterized by an arrangement (1) which responds to an initial pulse of a pulse code group and then the application of the pulses to the shift register.

4. Arrangement according to claim 3, characterized by a counter (3) which the clock pulses receives and after reaching a predetermined count the supply of the pulses to interrupts the shift register.

5. Arrangement according to claim 4, characterized by an oscillator (2) for generating the Clock pulses and by an organ (1) with two states, whose output with an input of the oscillator is connected in such a way that it initiates the operation of the oscillator in the working state and in the idle state the oscillator stops, the organ with two states one Has a setting input, to which the code pulses are fed, and a reset input, which is connected to the output of the counter (3) is connected.

6. Arrangement according to one of claims 1 to 5, characterized in that the shift register (51, 52) contains a number of stages which is significantly greater than the number of pulse positions in a code group that several of these stages are before the selected stages and that further logic circuits (9, 11, 13) are provided, which are connected to the steps in front of the selected steps are and in the presence of an impulse in these stages at the same time as the presence of the frame pulses in the selected stages transferring the contents of the register to the Prevent exit arrangement (Fig. 4).

7. Arrangement according to one of claims 1 to 6, characterized by a further multi-stage digital shift register (53 '), a further output arrangement {!'), Further logic circuits (6 ', 8') connected to selected stages of the further shift register are and cause the simultaneous presence of frame pulses in these stages the transfer of the content of the further register to the further output arrangement, and through arrangements (16, 16 ', 17, 17', 18) which are connected to the input of the decoder and on address the phase relationship of code pulses received at this input relative to an initially received code pulse in such a way that they subsequently received code pulses which have the same phase position as the initially received code pulse to a register (53), while code pulses which have a different phase position to the other register (53 ').

8. Arrangement according to claim 7, characterized by means (16 ', 17') which at Feeding of code pulses to one of the registers prevent code pulses that are in order are less than a predetermined amount out of phase with the first code pulse, the is fed to another register.

9. Arrangement according to one of claims 1 to 8, characterized by an arrangement which when the content of the register or one of the registers is transferred to the associated output arrangement interrupts the supply of pulses to the register.

1 sheet of drawings