DE1186500B

DE1186500B - Coder and decoder with non-linear quantization characteristics

Info

Publication number: DE1186500B
Application number: DEJ24300A
Authority: DE
Inventors: Hisashi Kaneko
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1962-08-22
Filing date: 1963-08-22
Publication date: 1965-02-04

Description

Coder und Decoder mit nichtlinearer Quantisierungskennlinie Die vorliegende Erfindung bezieht sich auf einen Codewandler vom Rückkopplungstyp, wie er als Coder oder Decoder bei PCM-Nachrichtensystemen als Analog-Digital-Wandler verwendet wird, insbesondere auf solche Coder und Decoder, bei denen eine nichtlineare Quantisierungskennlinie für die Umwandlung kontinuierlicher oder Analogsignale in logarithmisch kompandierte (gepreßte oder gedehnte) Digitalsignale benutzt wird und bei denen kein Gebrauch von den nichtlinearen Kennlinien der nichtlinearen Schaltelemente gemacht wird.Coders and decoders with non-linear quantization characteristics The present The invention relates to a feedback type code converter as used as a coder or decoder is used as an analog-to-digital converter in PCM messaging systems, especially to those encoders and decoders with a non-linear quantization characteristic for converting continuous or analog signals to logarithmically companded (pressed or stretched) digital signals are used and where no use is made from the non-linear characteristics of the non-linear switching elements.

Die Umsetzung in Digitalsignale durch Abtastung, Quantisierung und Codierung analoger Signale, wie beispielsweise bei der Sprach-, Daten- und Bildübertragung sowie bei anderen möglichen Signalen, bietet mehrere technische Vorteile, wie etwa die erhöhte Störunempfindlichkeit der Signalübertragung gegenüber Geräuschen bzw. Störungen. In üblicher Weise werden Analogsignale bei der Quantisierung in gleichen Quantisierungsschritten quantisiert. Es gibt eine Reihe von Analogsignalen, zu denen beispielsweise Sprachsignale zählen, bei denen Signalwerte kleiner Amplitude häufiger auftreten als vom Standpunkt der Wahrscheinlichkeit zu erwarten ist. Solche Signale werden vorzugsweise mit kleineren Quantisierschritten bei kleinen Amplitudenwerten gegenüber den Quantisierschritten für größere Signalamplituden quantisiert. Für derartige nichtlineare Quantisierung werden die Analogsignale mittels eines Kompandors (Kompressor oder Expander) entweder gepreßt oder gedehnt. Bei derartigen Kompandoren macht man häufig von den nichtlinearen Kennlinien nichtlinearer Schaltelemente, wie beispielsweise Halbleitern oder Elektronenröhren, Gebrauch; die nachfolgende Quantisierung erfolgt dann linear. Trotzdem spricht man in diesem Falle von nichtlinearer Quantisierung, obgleich dies vielleicht nicht ganz korrekt ist.The conversion into digital signals through sampling, quantization and Coding of analog signals, such as in voice, data and image transmission as well as other possible signals, offers several technical advantages, such as the increased insensitivity of the signal transmission to noise or Disruptions. In the usual way, analog signals become equal in the quantization Quantization steps quantized. There are a number of analog signals to which for example, counting speech signals in which signal values of small amplitude are more frequent occur than is expected from the point of view of probability. Such signals are preferably with smaller quantization steps for small amplitude values quantized compared to the quantization steps for larger signal amplitudes. For the analog signals are made of such non-linear quantization by means of a compander (Compressor or expander) either pressed or stretched. With such compandors one often makes of the non-linear characteristics of non-linear switching elements, such as semiconductors or electron tubes, use; the following Quantization then takes place linearly. Nevertheless, in this case one speaks of non-linear Quantization, although this may not be entirely correct.

Bei der nichtlinearen Quantisierung, deren Charakteristik von den nichtlinearen Kennlinien der nichtlinearen Schaltelemente abhängt, hatte sich gezeigt, daß es unmöglich ist, stets gleichbleibende nichtlineare Quantisierungskennlinien zu erhalten, da einmal die Temperaturabhängigkeit und zum anderen Streuungen der Kennlinien nicht völlig auszuschließen sind. Eine nichtlineare Quantisierung in N Quantisierungsstufen, wobei N durch 2n bestimmt wird (n bedeutet die Wertigkeit eines Binärcodes), könnte theoretisch mittels N Energiequellen (oder Verstärkern oder Dämpfungsgliedern) vorgenommen werden, die nichtlineare verschiedene Ausgangsspannungen liefern. Ferner würde man eine Schaltgruppe benötigen, die jeweils in Übereinstimmung mit der Amplitude eines gegebenen Analogsignals eine der Energiequellen auswählt. Ein Coder nach dem Rückkopplungsprinzip, der eine derartige nichtlineare Quantisierung vornimmt, die als »Verteilung« in der Rückkopplungsschleife des Coders in Form einer lokalen Decodierungsanordnung vorgenommen wird, wird von D. R. Brown in »Proceedings of the IRE«, Februar 1949, F i g. 19 auf S. 144, beschrieben. Bei dieser Anordnung werden acht Spannungen e1 ... e8 von acht Ausgangsklemmen der Decodierschaltung den Spannungswerten entsprechend den nichtlinearen Quantisierungsschritten zugeordnet. Ein derartiger nichtlinearer quantisierender Coder würde, obgleich seine Lösung einfach erscheint, eine große Zahl von Schaltelementen erfordern, die außerordentlich schnell anwachsen würden, und zwar im Verhältnis zu 2n durch das Anwachsen der Wertigkeit n des Binärcodes, so daß man beispielsweise 1024 Energiequellen für einen zehnwertigen Code benötigen würde. Das Vermindern der Anzahl der Schaltelemente zwecks einer wirtschaftlichen Realisierungsmöglichkeit eines derartigen Coders würde die Form der nichtlinearen Funktion für die nichtlineare Quantisierung beschränken und somit den Freiheitsgrad einengen. Zum Beispiel wird die Nichtlinearität eines Coders vom Rückkopplungstyp, der 2n Widerstandsnetzwerke und eine Schaltergruppe umfaßt, mit einer Kennlinie eines Teiles einer Hyperbel erzielt, gemäß einem Aufsatz von B. D. Smith, »Proceedings of IRE«, August 1953, S. 1053 bis 1058. In der Praxis freilich zieht man logarithmische Kompressionskennlinien aus verschiedenen Gründen bei weitem vor, etwa weil das Signalgeräuschverhältnis unabhängig von den Ausgangssignalwerten ist und weil das menschliche Gehör sich in logarithmischer Beziehung zu den empfangenen Reizen verhält, wie dies aus dem Gesetz von Weber-Fechner bekannt ist. Es ist möglich, logarithmische Kompressions- und Expansionskennlinien mit 2 (n -1) Netzwerken und durch Wechsel der Schleifenverstärkung eines Umlaufcoders mittels einer Schaltergruppe für jeden Ziffernimpuls zu erhalten, wie dies in der deutschen Patentschrift 1142 385 beschrieben ist. Es ist freilich zweifelhaft, ob sich auf diese Weise ein sehr genauer und schneller Umlaufcoder realisieren läßt, weil in einem Coder dieser Ausführungsform ein Analogsignal mehrmals eine Verzögerungsleitung in der Umlaufschleife in Form aufeinanderfolgender Impulse durchläuft.In the case of non-linear quantization, the characteristics of which depend on the non-linear characteristics of the non-linear switching elements, it has been shown that it is impossible to always obtain constant non-linear quantization characteristics, since, on the one hand, the temperature dependence and, on the other hand, scattering of the characteristics cannot be completely ruled out. A non-linear quantization in N quantization levels, where N is determined by 2n (n means the valence of a binary code), could theoretically be carried out by means of N energy sources (or amplifiers or attenuators) which supply different non-linear output voltages. Furthermore, one would need a vector group which selects one of the energy sources in accordance with the amplitude of a given analog signal. A coder based on the feedback principle which performs such a non-linear quantization, which is carried out as a "distribution" in the feedback loop of the coder in the form of a local decoding arrangement, is described by DR Brown in "Proceedings of the IRE", February 1949, FIG. 19 on p. 144. In this arrangement, eight voltages e1 ... e8 from eight output terminals of the decoding circuit are assigned to the voltage values corresponding to the non-linear quantization steps. Such a non-linear quantizing coder, although its solution appears simple, would require a large number of switching elements which would grow extremely quickly, in relation to 2n by the increase in the valency n of the binary code, so that, for example, 1024 sources of energy for a ten-valued Code would need. Reducing the number of switching elements for the purpose of economically realizing such a coder would restrict the form of the nonlinear function for the nonlinear quantization and thus restrict the degree of freedom. For example, the non-linearity of a feedback type encoder comprising 2n resistor networks and a switch group is achieved with a characteristic of a part of a hyperbola, according to an article by BD Smith, "Proceedings of IRE", August 1953, pp. 1053 to 1058. In In practice, of course, logarithmic compression characteristics are far preferred for various reasons, for example because the signal-to-noise ratio is independent of the output signal values and because the human ear has a logarithmic relationship to the received stimuli, as is known from Weber-Fechner's law. It is possible to obtain logarithmic compression and expansion characteristics with 2 (n -1) networks and by changing the loop gain of a rotary encoder by means of a switch group for each digit pulse, as is described in German patent specification 1142 385. It is of course doubtful whether a very precise and fast circulating coder can be realized in this way, because in a coder of this embodiment an analog signal repeatedly passes through a delay line in the circulating loop in the form of successive pulses.

Es ist das Ziel der Erfindung, einen Coder und Decoder zu schaffen, der die oben beschriebenen Nachteile nicht aufweist. Es handelt sich dabei um einen Coder und Decoder nach dem Rückkopplungsprinzip mit nichtlinearen Quantisierungsschritten, der logarithmische Kompandierungskennlinien besitzt und der aus einer vergleichsweise geringen Anzahl von Schaltelementen besteht, ohne daß dabei von den nichtlinearen Kennlinien nichtlinearer Schaltelemente, wie beispielsweise den Halbleitern, Gebrauch gemacht wird. Er gestattet es, von den Digitalsignalen, die man durch logarithmische Kompandierung gewinnt, Analogsignale mittels eines nichtlinearen quantisierenden Decoders zu gewinnen, wobei die decodierten Analogsignale hinsichtlich ihrer Kurvenverläufe linear gegenüber den ursprünglichen Ausgangssignal-Kurvenformen sind. Die Erfindung ermöglicht es, einen Coder und Decoder vom Rückkopplungstyp mit nichtlinearer Quantisierungskennlinie zu schaffen, dem hohe Arbeitsgeschwindigkeit und hohe Genauigkeit eigen sind und der mit so wenig wie möglichen Schaltelementen gestattet, stabile logarithmische Keimlinien zu erzielen. Im Gegensatz zu einem üblichen Coder vom Rückkopplungstyp, bei dem die Summe der Spannungswerte jeder Binärziffer in der lokalen Decodierungsanordnung erscheint, wird gemäß der Erfindung das Produkt der Spannungswerte jeder Binärziffer in der lokalen Decodierungsanordnung gebildet, wobei man logarithmische Kompandierungskennlinien mittels n Verstärker oder Dämpfungsgiieder erhält, wobei n die Wertigkeit eines Binärcoders darstellt.It is the aim of the invention to provide a coder and decoder, which does not have the disadvantages described above. It's about one Encoder and decoder based on the feedback principle with non-linear quantization steps, that has logarithmic companding characteristics and that of a comparative there is a small number of switching elements without losing any of the non-linear ones Characteristics of non-linear switching elements, such as semiconductors, are used is made. It allows the digital signals, which are represented by logarithmic Companding wins analog signals by means of a non-linear quantizing Decoder to win, with the decoded analog signals in terms of their curves are linear with respect to the original output signal waveforms. The invention enables a feedback type encoder and decoder with a non-linear quantization characteristic to create, which are inherent in high working speed and high accuracy and which allows stable logarithmic ones with as few switching elements as possible To achieve germ lines. Unlike a common feedback type coder, where the sum of the voltage values of each binary digit in the local decoding arrangement appears, according to the invention, the product of the voltage values of each binary digit becomes formed in the local decoding arrangement, using logarithmic companding characteristics obtained by means of n amplifiers or attenuators, where n is the valence of a Represents binary coder.

Der erfindungsgemäße Coder und Decoder vom Rückkopplungstyp mit nichtlinearer Quantisierungskennlinie, bei denen das Analogsignal mit einem quantisierten Signal verglichen wird, das durch Decodierung eines beim vorhergehenden Umlauf erzeugten Digitalsignals in einer lokalen Decodierungsschaltung gebildet wird, welcher Vergleich ein Fehlersignal liefert, das bei jedem Umlauf das jeweils beim vorherigen Umlauf erzeugte Digitalsignal ändert und auf diese Weise das gewünschte, dem Analogsignal entsprechende Digitalsignal liefert, ist demgemäß dadurch gekennzeichnet, daß die lokale Decodierungsschältung aus in Kaskade geschalteten Verstärkern besteht, deren Verstärkungsgrade in Abhängigkeit vom Zustand des dem jeweiligen Verstärker zugeordneten Codeelementes eines Digitalsignals gesteuert werden.The encoder and decoder according to the invention of the feedback type with non-linear Quantization curve, in which the analog signal with a quantized signal is compared that generated by decoding one generated in the previous cycle Digital signal is formed in a local decoding circuit, which comparison supplies an error signal which, for each cycle, is the same for the previous cycle The generated digital signal changes and in this way the desired analog signal provides corresponding digital signal is accordingly characterized in that the local decoding circuit consists of cascade-connected amplifiers whose Gain levels as a function of the state of the associated amplifier Code element of a digital signal can be controlled.

Bevor die Erfindung an Hand der Zeichnungen näher erläutert werden soll, wird im folgenden kurz auf ihre Grundlagen eingegangen.Before the invention will be explained in more detail with reference to the drawings the basics are briefly discussed below.

Nach einer Untersuchung von B. S m i t h im »Bell System Technical Journal«, Mai 1957, S. 653 bis 709, ist die quantisierte logarithmische Kompressionskennlinie gegeben durch i/N =log (1 + ,u xlEo)llog (1 + ,p) , (1) wobei N = 2n, i die Werte 0 G i G N annehmen kann und die Ordinatenwerte der @uantisierungsschritte angibt, ,u eine Konstante ist, die den Kompressionsfaktor bestimmt, x die quantisierten Spannungswerte bezeichnet und E, das Maximum von x bedeutet. Setzt man q1 = (1 +,y) 11 ' (2) so sind die quantisierten Spannungswerte x, die zusammen durch eine Funktion der Ordinatenwerte i der Quantisierungsschritte gegeben sind, darstellbar durch x (Z) - Eo (qli _ 1)1(q1" _ 1) . (3) Es ist x (0) = 0 und x (N) = Eo. Zwecks Vereinfachung setzt man y=x(i)+d=d'ql', (4) wobei d = E.I(qi'-1) , (5) ebenso ist qK - q2x-1 (6) 1 wobei K sein kann 1 G K G n. Ebenso gilt qKo = 1 und qKl = qK.According to a study by B. S mith in the Bell System Technical Journal, May 1957, pp. 653 to 709, the quantized logarithmic compression characteristic is given by i / N = log (1 +, u xlEo) llog (1 +, p ), (1) where N = 2n, i can assume the values 0 G i G N and indicates the ordinate values of the quantization steps, u is a constant that determines the compression factor, x denotes the quantized voltage values and E, the maximum of x means. If one sets q1 = (1 +, y) 11 '(2) then the quantized voltage values x, which are given together by a function of the ordinate values i of the quantization steps, can be represented by x (Z) - Eo (qli _ 1) 1 ( q1 " _ 1). (3) It is x (0) = 0 and x (N) = Eo. For the sake of simplicity, one sets y = x (i) + d = d'ql ', (4) where d = EI (qi'-1) , (5) likewise qK - q2x-1 (6) 1 where K can be 1 GKG n. Likewise, qKo = 1 and qKl = qK.

Wenn man durch ak (ak ist entweder 0 oder 1) das Element des Binärcodes mit der Ordnungszahl K ausdrückt, so sind die Ordinatenwerte i der Quantisierungsschritte gegeben durch i=ai+a2.2+a3.22+...+an.2n-1, wobei (a1, a2 ... an) die Codewertigkeit n in Binärform angibt. Setzt man Gleichung (7) in (4) ein, so folgt y=d-ql(al+az-2+0.;-22+-..+a"'2n-1) al . aY . a3 ... alt =dq1 q2 q,; q" (8) Diese Gleichung (8) zwischen der abhängigen Variabeln y und den Größen (a1, a$ . . . a" ), die die Ordinatenwerte i der Quantisierungsschritte bezeichnen, besagt, daß die logarithmische Kompression durch in Serie verbundene Netzwerke erreicht werden kann, wenn die Verstärkung des k-ten Netzwerks entsprechend der k-ten Binärziffer zwischen 1 (=qko) und qk einstellbar ist. Setzt man an Stelle der Gleichung (2) ri = (1 +. @t)-i'N (2') so folgt x (i) - Eo (rin' - ri-c-riN) (1-riN) an Stelle der Gleichung (3). Setzt man nun N-i = j undEo/(1-riN) = Eö in Gleichung (3) ein, so wird x(i) = Eö (rl'-riN). (3') Dasselbe auf Gleichung (4) angewendet, liefert Y = x (i) + d = Eo' . rii, (4') wobei d bestimmt ist durch d = E,'. riN = Eo / (qiN-1) . (5') d ist somit identisch dem d der Gleichung (5). Man setzt rk = ri2 k i ähnlich der Gleichung (6) und berücksichtigen die Tatsache, daß die Ordinatenwerte j der Quantisierungsschritte nunmehr durch die folgende Beziehung gegeben sind: wobei (äi, ä2 ... ä") die Bezeichnung für die konjugiert komplexen Größen der Bezeichnung (ui, a2 . . . a,;) bedeutet.If the element of the binary code with the ordinal number K is expressed by ak (ak is either 0 or 1), then the ordinate values i of the quantization steps are given by i = ai + a2.2 + a3.22 + ... + an.2n -1, where (a1, a2 ... an) specifies the code value n in binary form. Inserting equation (7) into (4), it follows that y = d-ql (al + az-2 + 0.; - 22 + - .. + a "'2n-1) al . AY . A3 .. . alt = dq1 q2 q ,; q "(8) This equation (8) y between the dependent variables and the sizes (a1, $ a... a") designating the ordinate values i of the quantization steps, indicates that the Logarithmic compression can be achieved by networks connected in series if the gain of the kth network can be set between 1 (= qko) and qk in accordance with the kth binary digit. If one substitutes ri = (1 +) for equation (2) . @t) -i'N (2 ') then x (i) - Eo (rin' - ri-c-riN) (1-riN) instead of equation (3). If one now sets Ni = j andEo / (1-riN) = Eö in equation (3), then x (i) = Eö (rl'-riN). (3 ') Applying the same to equation (4) yields Y = x (i) + d = Eo ' . rii, (4') where d is determined by d = E, '. riN = Eo / (qiN-1) . (5') d is therefore identical to d in equation (5) rk = ri2 ki similar to equation (6) and take into account the fact that the ordinate values j of the quantization steps are now given by the following relationship: where (äi, ä2 ... ä ") is the designation for the complex conjugate quantities of the designation (ui, a2 . . . a ,;) means.

Dann erhält man y' = E0 # . r' , r" . . . r.", (8') woraus folgt, daß logarithmische Kompression auch mit dämpfenden an Stelle verstärkenden Netzwerken möglich -ist.Then y '= E 0 # is obtained . r ', r " ... r.", (8') from which it follows that logarithmic compression is also possible with attenuating instead of reinforcing networks.

Für praktische Anwendung wird man verstärkende Netzwerke vorziehen, vor allem vom Gesichtspunkt der Stabilität und Geräuschfreiheit.Reinforcing networks will be preferred for practical application, especially from the point of view of stability and freedom from noise.

Die Grundzüge der Erfindung sind, soweit sie in Verbindung mit Binärcodes erläutert werden, ebenso bei der Verwendung von m-fachen n-ziffrigen Codes anwendbar. Ersetzt man insbesondere die Gleichungen (3) und (6) durch x (i) = Eo (qi!-1)/(q1N-1) (3 m) und qk = qmk i (6m) (worin N = m'1), so erhält man die Grundlagen für einen quantisierenden Coder bzw. Decoder für einen m-fachen Code mit logarithmischen Kompandierungskennlinien. Praktisch erhält man einen solchen Coder bzw. Decoder durch Modifizierung des später erläuterten Coders bzw. Decoders, indem die Vergleichsschaltung durch eine solche für m Werte, die Zweizustandsschaltung (Schmidt-Trigger) durch eine solche für m Zustände und die bistabilen Kippschaltungen durch solche mit m stabilen Zuständen ersetzt. Ebenso werden die Verstärker (bzw. Dämpfungsg@ieder), deren Verstärkung (bzw. Dämpfungsverhältnis) zwischen zwei Werten schwanken kann, je nachdem welche von den beiden stabilen Zuständen die zugeordnete stabile Kippschaltung einnimmt, durch solche Verstärker (bzw. Dämpfungsglieder) ersetzt, deren Verstärkung (bzw. Dämpfungsverhältnisse) eingestellt werden, und zwar auf einen der m möglichen Werte, der dadurch bestimmt wird, welchen der m stabilen Zustände die m stabile Kippschaltung gerade eingenommen hat. Zusammengefaßt kann gesagt werden, daß die Verwendung eines m-fachen Codes keine besonderen Vorteile gegenüber einem der Binärcode bietet.The basic features of the invention, insofar as they are explained in connection with binary codes, can also be applied to the use of m-fold n-digit codes. In particular, if equations (3) and (6) are replaced by x (i) = Eo (qi! -1) / (q1N-1) (3 m) and qk = qmk i (6m) (where N = m'1 ), the basis for a quantizing coder or decoder for an m-fold code with logarithmic companding characteristics is obtained. In practice, such a coder or decoder is obtained by modifying the coder or decoder explained later by replacing the comparison circuit with one for m values, the two-state circuit (Schmidt trigger) with one for m states and the bistable multivibrators with ones with m stable states replaced. Likewise, the amplifiers (or attenuators) whose gain (or attenuation ratio) can fluctuate between two values, depending on which of the two stable states the assigned stable trigger circuit assumes, are replaced by amplifiers (or attenuators) whose Gain (or attenuation ratios) can be set, specifically to one of the m possible values, which is determined by which of the m stable states the m stable multivibrator has just assumed. In summary, it can be said that the use of an m-fold code does not offer any particular advantages over one of the binary codes.

Die Erfindung wird nunmehr genauer an Hand der Zeichnungen erläutert werden. Es zeigt F i g. 1 ein Blockschaltbild eines Coders vom Rückkopplungstyp, der durch Wechsel der lokalen Decodierungseinrichtung zum erfindungsgemäßen Coder abgeändert werden kann; F i g. 2 und 3 zeigen Schaltbilder einer üblichen lokalen Decodierungseinrichtung für die Durchführung linearer Quantisierung; F i g. 4 bringt ein Blockschaltbild einer nichtlinearen lokalen Decodierungseinrichtung, durch die der übliche Codcr nach F i g. 1 zu einem Coder nach der Erfindung umgewandelt wird; F i g. 5 zeigt ein Schaltbild eines Verstärkers für die Bildung einer lokalen Decodierungseinrichtung gemäß F i g. 4; F i g. 6 ist ein Schaltbild eines Dämpfungsgliedes zum Aufbau der lokalen Decodierungseinrichtung gemäß F i g. 4; Fig.7 zeigt ein Schaltbild eines anderen Dämpfungsgliedes, das an Stelle des Verstärkers nach F i g. 5 oder des Dämpfungsglieds nach F i g. 6 eingesetzt werden kann; F i g. 8 zeigt einen erfindungsgemäßen Decoder, und F i g. 9 und 10 stellen Blockschaltbilder anderer Ausführungsformen des erfindungsgemäßen Coders. bzw. Decoders dar.The invention will now be explained in more detail with reference to the drawings will. It shows F i g. 1 is a block diagram of a feedback type encoder; by changing the local decoding device to the encoder according to the invention can be modified; F i g. 2 and 3 show circuit diagrams of a typical local Decoding means for performing linear quantization; F i g. 4 brings a block diagram of a non-linear local decoder through which the usual Codcr according to FIG. 1 is converted to a coder according to the invention; F i g. Figure 5 shows a circuit diagram of an amplifier for forming a local decoder according to FIG. 4; F i g. 6 is a circuit diagram of an attenuator constituting FIG local decoding device according to FIG. 4; Fig.7 shows a circuit diagram of a another attenuator, which instead of the amplifier according to FIG. 5 or the attenuator according to FIG. 6 can be used; F i g. 8 shows a decoder according to the invention, and F i g. 9 and 10 represent block diagrams of other embodiments of the invention Coders. or decoder.

In F i g. 1 erkennt man einen üblichen Coder vom Rückkopplungstyp für einen 6-Digit-Code, der durch Austausch der lokalen Decodierungseinrichtung 20 zum nichtlinear quantisierenden Coder gemäß der Erfindung abgewandelt werden kann. Der Coder umfaßt eine Vergleichsschaltung 22 zum Vergleich eines lokal decodierten quantisierten Signals x der Decodiereinrichtung 20 mit dem Eingangs-Analogsignal z, das an der Eingangsklemme 21 angelegt wird; aus dem Vergleich ergibt sich das Fehlersignal x-z. Ferner ist eine Zweizustandsschaltung 23 vorhanden, die als bistabile Schaltung wie die bekannte Schmidt-Trigger-, Schaltung ausgeführt sein kann und die in Abhängigkeit von dem Fehlersignal x-z eine Ausgangsspannung entweder der Größe -1 oder 0 abgibt, je nachdem, ob das Fehlersignalx-z positiv oder negativ ist. Eine Zeittaktschaltung 25 erzeugt, nach Anlegen eines Kommandoimpulses an der Kommandoimpulsklemme 24 als Signal für den Beginn der Codierung, zu verzögert aufeinanderfolgenden Zeitpunkten, deren Verzögerung durch die VerzögerungshaltgliederDi, D,, . . . D7 bestimmt wird, Zeitimpulse, und zwar von dem Zeitpunkt an, an dem der Kommandoimpuls oder ein »nullter« verzögerter Impuls eintrifft. Die Zeitimpulse werden für jedes Digit oder vom ersten bis zum siebenten verzögerten Impuls erzeugt. Weiterhin erkennt man in F i g. 1 eine Gruppe UND-Schaltungen 26, die aus einzelnen UND-Schaltungen Al, A., . . . A6 bestehen. Diese dienen der Abtastung der Ausgangsgröße der Zweizustandsschaltung 23, und zwar zu Zeitpunkten entsprechend dem zweiten bis siebenten verzögerten Zeitimpuls. Eine Gruppe ODER-Schaltungen 27, die aus ODER-Schaltungen 0i, 0"...o. aufgebaut ist, dient zur gleichzeitigen Erzeugung von Ausgangsimpulsen, wenn sie mit dem Kommandoimpuls beaufschlagt wird, und sie liefert aufeinanderfolgende Ausgangsimpulse, wenn sie von den entsprechenden Ausgängen der UND-Schaltungen A 1, A2 ... A8 gespeist wird. Eine Gruppe bistabiler Kippschaltungen 28, bestehend aus den Kippschaltungen B1, B2 ... B., beispielsweise bistabile Multivibratoren, ist durch den ersten bis sechsten verzögerten Impuls kippbar, der an die Kippimpulseingangsklemme S angelegt wird. Sie ist rückkippbar durch Ausgangsimpulse von den ODER-Schaltungen 0" 02...08, wenn diese an die Rückkippimpulsklemme R angelegt werden.In Fig. 1 shows a conventional coder of the feedback type for a 6-digit code, which can be modified by exchanging the local decoding device 20 for the non-linearly quantizing coder according to the invention. The coder comprises a comparison circuit 22 for comparing a locally decoded quantized signal x of the decoding device 20 with the input analog signal z which is applied to the input terminal 21; the comparison results in the error signal xz. There is also a two-state circuit 23, which can be designed as a bistable circuit such as the known Schmidt trigger circuit and which, depending on the error signal xz, emits an output voltage of either -1 or 0, depending on whether the error signal x-z is positive or negative. A timing circuit 25 generates, after applying a command pulse to the command pulse terminal 24 as a signal for the beginning of the coding, at delayed successive times, the delay of which by the delay holding elements Di, D ,,. . . D7 is determined, time pulses from the point in time at which the command pulse or a "zeroth" delayed pulse arrives. The time pulses are generated for each digit or from the first to the seventh delayed pulse. Furthermore, one recognizes in FIG. 1 a group of AND circuits 26, which are composed of individual AND circuits Al, A .,. . . A6 exist. These are used to sample the output of the two-state circuit 23, specifically at times corresponding to the second to seventh delayed time pulses. A group of OR circuits 27, which is composed of OR circuits 0i, 0 "... o., Is used for the simultaneous generation of output pulses when the command pulse is applied to it, and it delivers successive output pulses when they are triggered by the corresponding Outputs of the AND circuits A 1, A2 ... A8 is fed. A group of bistable trigger circuits 28, consisting of the trigger circuits B1, B2 ... B., for example bistable multivibrators, can be toggled by the first to sixth delayed pulse, the is applied to the toggle pulse input terminal S. It can be tilted back by output pulses from the OR circuits 0 "02 ... 08, if these are applied to the rollback pulse terminal R.

Die Gruppe der bistabilen Kippschaltungen 28 behält an ihren Ausgängen somit Bezugsspannungen e1, e2 ... e. bei, deren jede entweder -;-.1 oder 0 ist, je nachdem, ob die zugeordnete Kippschaltung gekippt oder rückgekippt wurde. Auf diese Weise erhält man, nachdem der Coder den Codierungszyklus beendet hat, eine parallele Ausgangsform des Digitalsignals, oder, mit anderen 'orten, die Bezugsspannungen stellen ein Codewort (e1, e2 ... e@ dar. An einer Ausgangsklemme 29 kann. man während des Codiervorgangs die Spannungen abnehmen, die der seriellen Ausgangsform entsprechen oder die in einer Zeitfolge die konjugiert komplexen Werte' des Codewortes (e1, e2'. . e.) darstellen. Die Zeittaktschaltung 25 kann aus beliebigen Zusammenstellungen von Schaltanordnungen, Zählschaltungen, Diodenmatrizen und ähnlichen geeigneten Anordnungen bestehen; sie gehört nicht zum Gegenstand der Erfindung. Zufälligerweise stimmt der Schaltungsteil, der die lokale Decodierungseinrichtung20 enthält,, mit einer Rückkopplungsschleife überein.The group of bistable multivibrators 28 thus retains reference voltages e1, e2 ... e at their outputs. at, each of which is either -; -. 1 or 0, depending on whether the associated flip-flop has been flipped or flipped back. In this way, to be obtained after the coder has finished the coding cycle, a parallel output form of the digital signal, or places with other ', the reference voltages provide a codeword (e1, e2 ... e @. On the one output terminal 29 can. Be decrease during the encoding process, the voltages corresponding to the serial output form or represent in a time sequence, the complex conjugate values 'of the code word (e1, e2'.. e.). the timing circuit 25 may be composed of any combinations of switching arrangements, counting circuits, diode arrays, and similar suitable arrangements exist, and it does not form part of the subject matter of the invention.

Bezüglich der lokalen Decodierungseinrichtung 20 ist es üblich, eine lineare Decodierungsschaltung vorzusehen. Betrachtet man F i g. 2, so erkennt man, daß eine übliche Decodierungsschaltung 20' sich aus Widerständen 201 bis 206 in Form eines Widerstandsaddierers zusammensetzt. Ist der Widerstand RK des k-ten Widerstandes 20 K so gewählt, daß RX (9) so ergibt sich das Ausgangssignal oder die quantisierte Signalspannung x an der Ausgangsklemme der Decoäierschattung 20' zu x = (e8 + eg . 2 -I- e4 . 22 + . . : + e1 . 2s) / (R1 . 26) , (10) Anlegen eines Analogsignals z an die Eingangsklemme 21 zu einem negativen Fehlersignal x-z, welches die Ausgangsspannung der Zweizustandsschaltung 23 zu Null macht.As for the local decoder 20 , it is common to provide a linear decoding circuit. Looking at Fig. 2, it can be seen that a conventional decoding circuit 20 ' is composed of resistors 201 to 206 in the form of a resistance adder. If the resistor RK of the k-th resistor 20 K is selected so that RX (9), the output signal or the quantized signal voltage x at the output terminal of the decoäierschatten 20 ' results in x = (e8 + eg. 2 -I- e4. 22 +..: + E1. 2s) / (R1. 26), (10) Application of an analog signal z to the input terminal 21 to a negative error signal xz, which makes the output voltage of the two-state circuit 23 zero.

Der erste verzögerte Impuls kippt nun die bistabile Kippschaltung Bi der gewichtigsten Binärziffer; damit ändert sich das Ausgangssignal der Decodierschaltung 20 zu einer Spannung, die sich aus Gleichung (10) ergibt, wenn man dort e1=1 und e2=eg ... = e6 = 0 einsetzt. Ist das Fehlersignal für den neuen Wert von x positiv, so wird die Ausgangsspannung der Zweizustandsschaltung +1. Ist dies der Fall, so läuft der zweite verzögerte Impuls durch die UND-SchaltungAl, dann durch die ODER-Schaltung 01 und kippt die bistabile Kippschaltung B1 der gewichtigsten Binärziffer zurück. Ist das Fehlersignal x-z negativ und damit auch die Ausgangsspannung der Zweizustandsschaltung 23 negativ, so kann der zweite verzögerte Impuls nicht die UND-SchaltungAl passieren, und damit verbleibt auch die Kippschaltung Bi im gekippten Zustand. Der zweite verzögerte Impuls kippt daher die Kippschaltung B2 der nächstgewichtigsten Binärziffer. In dieser Weise erzeugt der Coder am Ausgang der Kippschaltung B, den Ziffernimpuls der gewichtigsten Binärziffer und behält diesen Ziffernimpuls vom Zeitpunkt des zweiten Impulses so lange bei, bis der nächste Kommandoimpuls an die Kommandoimpulsklemme 24 angelegt wird, während er an der Ausgangsklemme 29 den konjugiert komplexen Wert des Ziffernimpulses der gewichtigsten Binärziffer vom Zeitpunkt des ersten verzögerten bis zum Auftreten des nächsten oder zweiten verzögerten Impulses aufrechterhält. Diese Arbeitsweise wird während der nachfolgenden verzögerten Impulse beibehalten. Genauer gesagt, der Coder erzeugt die einzelnen Digits, Digit für Digit, und zwar in fallender Reihenfolge vom gewichtigsten Digit an zum weniger gewichtigen Digit hin, oder, kurz gesagt, in »sukzessiver Approximation«, mittels Wechsel des einen zugeordneten aller Ausgangssignale e1, e2 ... es der Gruppe der bistabilen Kippschaltungen 28 von 0 zu -i-1, bewirkt durch die aufeinanderfolgenden, verzögerten Impulse. In der lokalen Decodierungsschaltung 20 wird die gewonnene Codekombination decodiert, das erhaltene decodierte Ausgangssignal x dem Eingang wieder zugeführt; in der Vergleichsschaltung 22 wird dann das rückgekoppelte x mit dem angelegten Analogsignal z verglichen und bei diesem Vergleich ein Fehlersignal x-z gewonnen. Die Zweizustandsschaltung 23 prüft das Fehlersignal auf sein Vorzeichen und bildet je nach Ergebnis Spannungswerte entweder der Größe 0 oder +1. Es wird dann entweder das eine der Ausgangssignale e1, e2 . . . ee, welches sich zu dem fraglichen Zeitpunkt im Zustand +1 befindet, abgegeben, oder die Ausgangsspannung kehrt sich von -I- I nach 0 um, abhängig vom Ergebnis der Vorzeichenprüfung. Auf diese Weise stellen die Ausgangssignale e1, e2 ... e. der Gruppe der bistabilen Kippschaltungen 28 ein paralleles Ausgangssignal dar, das man auch als Codegruppe nach dem Auftreten des siebenten oder letzten Impulses auffassen kann, die vor dem Anlegen des nächsten Kommandoimpulses auftritt. Die Ausgangssignale an der Ausgangsklemme 29 dagegen erscheinen in Seriendarstellung, und zwar als die konjugiert komplexen Größen des Digitalsignals oder, anders ausgedrückt, in zeitlicher Reihenfolge als die konjugiert komplexen Größen der Codegruppe nach dem Aufvorausgesetzt, daß die Spannungen e1, e2 . . . e6 an ihren Eingangsklemmen liegen. Eine andere bekannte Decodierungsschaltung 20", wie sie in F i g. 3 dargestellt ist, arbeitet in der gleichen Weise, wie sie aus F i g. 2 ersichtlich ist; in ihr werden jedoch gleiche Widerstände Re und R./2 in der dargestellten Weise zu einem Decodierungssatzwerk vereinigt.The first delayed pulse now toggles the bistable trigger circuit Bi of the most important binary digit; the output signal of the decoding circuit 20 thus changes to a voltage which results from equation (10) if e1 = 1 and e2 = eg ... = e6 = 0 are used there. If the error signal for the new value of x is positive, the output voltage of the two-state circuit is +1. If this is the case, the second delayed pulse runs through the AND circuit A1, then through the OR circuit 01 and flips the bistable multivibrator B1 of the most important binary digit back. If the error signal xz is negative and thus the output voltage of the two-state circuit 23 is also negative, the second delayed pulse cannot pass through the AND circuit A1, and the trigger circuit Bi thus also remains in the toggled state. The second delayed pulse therefore toggles the flip-flop B2 of the next most significant binary digit. In this way, the coder generates the digit pulse of the most important binary digit at the output of the flip-flop circuit B and maintains this digit pulse from the time of the second pulse until the next command pulse is applied to the command pulse terminal 24 , while the conjugate complex is applied to the output terminal 29 Maintains the value of the digit pulse of the most significant binary digit from the time of the first delayed pulse to the occurrence of the next or second delayed pulse. This mode of operation is maintained during the subsequent delayed pulses. More precisely, the coder generates the individual digits, digit by digit, in descending order from the most important digit to the less important digit, or, in short, in "successive approximation", by changing the one assigned of all output signals e1, e2 ... it of the group of flip-flops 28 from 0 to -i-1, caused by the successive, delayed pulses. The code combination obtained is decoded in the local decoding circuit 20 , and the decoded output signal x obtained is fed back to the input; In the comparison circuit 22, the fed back x is then compared with the applied analog signal z and an error signal xz is obtained during this comparison. The two-state circuit 23 checks the sign of the error signal and, depending on the result, forms voltage values of either 0 or +1. Either one of the output signals e1, e2. . . ee, which is in the +1 state at the time in question, or the output voltage reverses from -I- I to 0, depending on the result of the sign check. In this way, the output signals e1, e2 ... e. the group of bistable flip-flops 28 represents a parallel output signal which can also be understood as a code group after the occurrence of the seventh or last pulse, which occurs before the application of the next command pulse. The output signals at the output terminal 29, on the other hand, appear in series, namely as the complex conjugate quantities of the digital signal or, in other words, in chronological order as the complex conjugate quantities of the code group after the assumption that the voltages e1, e2. . . e6 are connected to their input terminals. Another known decoding circuit 20 ", as shown in FIG. 3, operates in the same way as can be seen in FIG Way united to a decoding set.

Die Arbeitsweise des Coders nach F i g. 1 soll nunmehr in Verbindung mit einem üblichen linearen Coder beschrieben werden, bei dem die lineare Decodierungsschaltung 20' der F i g. 2 als Decodierungsschaltung 20 eingesetzt wird. Ein Kommandoimpuls, der an die Kommandoimpulsklemme 24 angelegt wird, durchläuft die ODER-Schaltungen 01, 02 . . . OB und kippt alle bistabilen Kippschaltungen B1, B2 ... B8 zurück. Die lokale Decodierungsschaltung 20 erhält daher »Null«-Eingangssignale e1, e2 ... e" und bildet das decodierte »Null«-Signalx. Zwangläufig führt das treten des ersten verzögerten Impulses und vor dem Auftreten des siebenten verzögerten Impulses.The mode of operation of the coder according to FIG. 1 will now be described in connection with a conventional linear encoder in which the linear decoding circuit 20 ' of FIG. 2 is used as the decoding circuit 20 . A command pulse, which is applied to the command pulse terminal 24, runs through the OR circuits 01, 02. . . OB and toggles all bistable multivibrators B1, B2 ... B8 back. The local decoding circuit 20 therefore receives "zero" input signals e1, e2 ... e "and forms the decoded" zero "signal x. The occurrence of the first delayed pulse and before the occurrence of the seventh delayed pulse necessarily leads.

Aus dem Vorstehenden ist zu ersehen, daß die Verwendung nichtlinearer Charakteristiken bei der lokalen Decodierungsschaltung bei einem Coder vom Rückkopplungstyp diesen zu einem nichtlinearen quantisierenden Coder macht.From the above it can be seen that the use of non-linear Characteristics of the local decoding circuit in a feedback type encoder makes this a non-linear quantizing coder.

Es hat bisher den Anschein gehabt, daß es unmöglich sei, eine Decodierungsschaltung mit logarithmischen Kompandierungskennlinien aus wenigen Schaltelementen aufzubauen. Die Erfindung weist jedoch einen Weg, auf einfache Weise einen Coder mit logarithmischen Kompandierungskennlinien zu schaffen, bei dem eine Decodierungsschaltung mit den erwähnten Eigenschaften Verwendung findet.It has hitherto appeared that it is impossible to use a decoding circuit with logarithmic companding characteristics from a few switching elements. However, the invention has a way of easily using a logarithmic coder To create companding characteristics, in which a decoding circuit with the mentioned properties is used.

Eine Ausführungsform der Erfindung zur Verwendung in einem Coder vom Rückkopplungstyp nach F i g. 1 ist in der F i g. 4 als Decodierungsschaltung 20A dargestellt.An embodiment of the invention for use in a coder from Feedback type according to FIG. 1 is shown in FIG. 4 as the decoding circuit 20A shown.

Die Decodierungsschaltung 20A in F i g. 4 umfaßt eine Bezugsspannungsquelle 31. zur Erzeugung der Bezugsspannung d oder einer Bezugsspannung entsprechend den Gleichungen (4) und (5), eine Verstärkergruppe 32 aus Verstärkern G1, G.., . . . Gb in Kaskadenschaltung. Diese verstärken in aufeinanderfolgenden Stufen die Bezugsspannung, und ihre Verstärkung wird durch die Ausgangsspannungen oder »Steuerspannungen« ei, e., . . . e, der Gruppe der bistabilen Kippschaltungen gesteuert. An einer Ausgangsklemme 33 wird das Ausgangssignal der letzten Verstärkerstufe G0 abgenommen. Da nun jede der Ausgangsspannungen ei, e.= . . . e6 entweder -@-1 oder 0 ist, ebenso ak in Gleichung (7) oder (8) ebenfalls entweder 0 oder + l ist, so gewinnt man a1 = e., a, = es ... a. = e1.The decoding circuit 20A in FIG. 4 comprises a reference voltage source 31 for generating the reference voltage d or a reference voltage in accordance with equations (4) and (5), an amplifier group 32 of amplifiers G1, G ..,. . . Gb in cascade connection. These amplify the reference voltage in successive stages, and their amplification is determined by the output voltages or "control voltages" ei, e.,. . . e, the group of bistable flip-flops controlled. The output signal of the last amplifier stage G0 is picked up at an output terminal 33. Since each of the output voltages ei, e. =. . . e6 is either - @ - 1 or 0, just as ak in equation (7) or (8) is also either 0 or + l, one obtains a1 = e., a, = es ... a. = e1.

Wenn die Verstärkung eines jeden Verstärkers GK (K= 1, 2 ... n) mit dem gleichen Symbol bezeichnet wird und GK somit entsprechend der Steuergröße ek des Verstärkers GK entweder -!-1 oder 0 zwischen den Werten GK = qn - k + 1 = qk-n (11) und GK = qn-k+l = 1 ist, dann ist die gewonnene Ausgangsspannung y an der Ausgangsklemme 33 über die Gleichung (8) definiert zu y=d#G,G2...Ge = dqe, qb= . . . qi@ . (12) Diese Größe y entspricht einer quantisierten Spannung, die durch logarithmische Kompandierung des Codewortes (e1, e2 . . . e6) gebildet wird. Die notwendige Ausgangsspannung für die Decodierungsschaltung 20 bestimmt sich zu x in Gleichung (4) oder x = dqei - q5@ ... qiG @-d . (13) Auf diese Größe kann die Ausgangsspannung y in der Vergleichsschaltung 22 geeicht werden. Dies geschieht durch Änderung der Vorspannung in der Vergleichsschaltung 22, weil der zweite Term in Gleichung (13) eine Konstante ist.If the gain of each amplifier is GK (K = 1, 2 ... n) denoted by the same symbol and GK thus corresponding to the control magnitude ek of amplifier either GK - - 1 or 0 qn between the values GK = - k + 1 = qk-n (11) and GK = qn-k + l = 1 , then the output voltage y obtained at the output terminal 33 is defined via equation (8) as y = d # G, G2 ... Ge = dqe, qb = . . . qi @ . (12) This variable y corresponds to a quantized voltage which is formed by logarithmic companding of the code word (e1, e2... E6). The necessary output voltage for the decoding circuit 20 is determined as x in equation (4) or x = dqei - q5 @ ... qiG @ -d . (13) The output voltage y in the comparison circuit 22 can be calibrated to this quantity. This is done by changing the bias in the comparison circuit 22 because the second term in equation (13) is a constant.

Unter Hinweis auf F i g, 4 kann auch eine andere Decodierungsschaltung 20A zur Verwendung gemäß der Erfindung dadurch gebildet werden, daß die Bezugsspannung auf den Wert Eö festgehalten wird und alle Verstärker GK durch Dämpfungsglieder GK ersetzt werden. Wenn das Dämpfungsmaß für jedes Dämpfungsglied GK mit dem gleichen Symbol GK bezeichnet wird und so entsprechend der »Steuergröße« ek des Dämpfungsgliedes GK entweder 0 oder +1 ist, zwischen den Grenzen '=" '#1 - k (11') GK = rn-k+1 -und 0 GK = rn-k+l = 1 dann ist die Ausgangsspannung y' an der Ausgangsklemme 33 von der Gleichung (8') bestimmt zu y' = EO' G, G2. . . G0 = Eo 6' r52 ... rh , Sie entspricht einer quantisierten Spannung, die durch Decodierung der Codebezeichnung (e1, e.@ . . . eo) der konjugiert komplexen Größen mit logarithmischer Kompandie.rung gewonnen wurde. Die notwendige Ausgangsspannung für die lokale Decodierungsschaltung 20 ist durch x in der Gleichung (4') gegeben bzw. durch x = Eo' rs, -r 5= ... r,; - d, (13') auf welche Größe x die Ausgangsspannung y' in der Vergleichsschaltung 22 eingeregelt werden kann, mittels Veränderung der Vorspannung in der Vergleichsschaltung 22, da der zweite Term in der Gleichung (13') konstant ist.With reference to Fig. 4, another decoding circuit 20A for use in accordance with the invention can be formed by fixing the reference voltage at the value E0 and replacing all amplifiers GK with attenuators GK. If the degree of attenuation for each attenuator GK is denoted by the same symbol GK and is either 0 or +1 according to the "control variable" ek of the attenuator GK, between the limits' = "'# 1 - k (11') GK = rn -k + 1 -and 0 GK = rn-k + l = 1 then the output voltage y 'at the output terminal 33 is determined by equation (8') to be y '= EO' G, G2 ... G0 = Eo 6 r52 ... rh ', it corresponds to a quantized voltage which has been obtained by decoding the code designation (e1, e. @... eo) of the complex conjugate sizes with a logarithmic Kompandie.rung. the necessary starting voltage for the local decoding circuit 20 is given by x in equation (4 ') or by x = Eo' rs, -r 5 = ... r ,; - d, (13 ') to which variable x the output voltage y' in the comparison circuit 22 is regulated can, by changing the bias voltage in the comparison circuit 22, since the second term in the equation (13 ') is constant.

In F i g. 5 ist ein Verstärker GK dargestellt, dessen Verstärkung GK zwischen den Grenzen qn-k+1, ge- geben durch Gleichung (11), und einem Bezugswert regelbar ist. Eine solche Anordnung kann aus der Zusammenschaltung eines hochverstärkenden Verstärkers 35, eines Widerstandes 37 der Größe R1. zwischen dem Verstärker 35 und der Eingangsklemme für das zu verstärkende Signal und einem weiteren Widerstand 39 bestehen. Letzterer bildet einen Rückkopplungsweg von der ausgangsseitigen Klemme 38 zur Eingangsseite des Verstärkers in der Weise, daß er in zwei Teilwiderstände R12 und R1. aufgespalten wird. R13 ist so angeordnet, daß er entweder kurzgeschlossen oder stromdurchflossen wird durch eine Zweizustandsschaltung 40, die wie ein Schalter wirkt, der von der Steuergröße ek, deren Größe entweder 0 oder + 1 beträgt, betätigt wird.In Fig. 5, an amplifier GK is shown whose gain GK is adjustable between the limits qn-k + 1, giving overall by equation (11), and a reference value. Such an arrangement can consist of the interconnection of a high-gain amplifier 35, a resistor 37 of size R1. exist between the amplifier 35 and the input terminal for the signal to be amplified and a further resistor 39. The latter forms a feedback path from the output-side terminal 38 to the input side of the amplifier in such a way that it is divided into two partial resistors R12 and R1. is split up. R13 is arranged in such a way that it is either short-circuited or current flows through a two-state circuit 40 which acts like a switch which is actuated by the control variable ek, the size of which is either 0 or +1.

Für die Widerstände R11, R12 und R13 gelten die Beziehungen: Rll = R12 und (R12 + R13)1R11 = q"-k,1 . Wenn die Verstärkung des in Betrieb befindlichen Verstärkers (R12 + R13)/R11 ist, dann ist die Verstärkung des Verstärkers GK nach F i g. 5 einstellbar zwischen GK = R12/R11 = 1 und GK = (R12 + R13)/R11 = q"-k+1, je nachdem die Steuergröße ek 0 oder + 1 ist. Der Verstärker GK nach F i g. 5 wird zum Dämpfungsglied GK, wenn die Widerstände R11, R1_, und R13 so gewählt werden, daß R12 + R13 = R11 und R12/R11 = r"_,,+1 .For the resistors R11, R12 and R13 relations apply:. Rll = R12 and (R12 + R13) 1R11 = q "-k 1, when the gain of the amplifier in operation (R12 + R13) / R11, then is the Gain of the amplifier GK according to FIG. 5 can be set between GK = R12 / R11 = 1 and GK = (R12 + R13) / R11 = q "-k + 1, depending on whether the control variable ek is 0 or +1. The amplifier GK according to FIG. 5 becomes the attenuator GK if the resistors R11, R1_, and R13 are chosen so that R12 + R13 = R11 and R12 / R11 = r "_ ,, + 1.

Das Dämpfungsmaß GK ist dann einstellbar zwischen GK = (R12 + R13)/R11 = 1 und GK = R,2/R1, = rn-k+l, je nachdem die Steuergröße et. entweder + 1 oder 0 oder die konjugiert komplexe Größe ek entweder 0 oder + l beträgt.The attenuation level GK can then be set between GK = (R12 + R13) / R11 = 1 and GK = R, 2 / R1, = rn-k + l, depending on the control variable et. either + 1 or 0 or the complex conjugate quantity ek is either 0 or + 1.

In der nachfolgenden Tabelle sind als Ergebnisse der Gleichungen (2) und (6) die Verstärkungen und Dämpfungsmasse für sechs Digits aufgeführt; ls ist dabei zu 100 gewählt worden. Die höchste Verstärkung und die niedrigste Dämpfung gemäß der Tabelle liegen in der Größenordnung von zehn bzw. einem Zehntel. Ein Verstärker oder ein Dämpfungsglied derartiger Verstärkung bzw. Dämpfung ist leicht realisierbar. Es sei darauf hingewiesen, daß die größte Verstärkung und die geringste Dämpfung unabhängig von der Codewertigkeit n sind. GK G1 I G. I G3 I G.1 I G; I G, qn-k+1 10,0499 3,1702 1,7805 1,3344 1,1631 1,0748 rn-k+ 1 0,09950 0,3154 0,5616 0,7494 0,8657 0,9304 In F i g. 6 ist ein Dämpfungsglied GK dargestellt, dessen Dämpfung GK gemäß der Gleichung (11') zwischen den Werten r,1-k,1 und einer Bezugsgröße einstellbar ist. Dieses Dämpfungsglied läßt sich durch eine Abwandlung eines bekannten T-Gliedes gewinnen. Es umfaßt zwei gleiche Widerstände R21, die in Serie zwischen einer Eingangsklemme 36 und einer Ausgangsklemme 38 angeordnet sind. Ein anderer Widerstand R22 ist zwischen dem Verbindungspunkt des Widerstandes R2i und Erde derart angeschlossen, daß eine Steuerschaltung 40, die durch die Steuergröße ek gesteuert wird, zwischen den Eingangs- und den Ausgangsklemmen 36 und 38 entweder einen Kurzschlußweg oder ein T-Netzwerk entsprechend der konjugiert komplexen Größe ek bildet, die entweder 0 (ek = 1) oder -1 -1 (ek = 0) ist. Die Widerstände RE, und R22 sind so gewählt, daß der Eingangswiderstand konstant gemacht wird und sich ein Dämpfungsmaß der Größe r"-k,1 ergibt oder, mit anderen Worten, daß gilt REi = (1.-GK) Zo / (1 + GK) und R22 = 2 Gg Z» (1 - GK2) ' wobei Z9 den Wellenwiderstand des Dämpfungsgliedes GK bezeichnet: GK ist das Dämpfungsmaß bei ek = 1. Der Wellenwiderstand Z, ,kann beispielsweise 600 Ohm betragen.The following table shows the results of equations (2) and (6), the gains and damping mass for six digits; ls was elected to be 100. The highest gain and lowest attenuation according to the table are in the order of ten and one tenth, respectively. An amplifier or an attenuator with such amplification or attenuation can easily be implemented. It should be noted that the greatest gain and the least attenuation are independent of the code weight n. GK G1 I G. I G3 I G.1 IG; IG, qn-k + 1 10.0499 3.1702 1.7805 1.3344 1.163 1 1.0748 rn-k + 1 0.09950 0.3154 0.5616 0.7494 0.8657 0.9304 In Fig. 6 shows an attenuator GK whose attenuation GK can be set according to equation (11 ') between the values r, 1-k, 1 and a reference variable. This attenuator can be obtained by modifying a known T-element. It comprises two identical resistors R21 which are arranged in series between an input terminal 36 and an output terminal 38 . Another resistor R22 is connected between the junction of the resistor R2i and ground in such a way that a control circuit 40, which is controlled by the control variable ek, conjugates between the input and output terminals 36 and 38 either a short-circuit path or a T-network according to the forms complex quantity ek, which is either 0 (ek = 1) or -1 -1 (ek = 0). The resistors RE, and R22 are chosen so that the input resistance is made constant and an attenuation of the magnitude r "-k, 1 results or, in other words, that REi = (1.-GK) Zo / (1 +) GK) and R22 = 2 Gg Z »(1 - GK2) 'where Z9 denotes the wave resistance of the attenuator GK: GK is the degree of damping at ek = 1. The wave resistance Z,, can be 600 ohms, for example.

Ein anderes Dämpfungsglied, das in F i g. 7 dargestellt ist, bietet besondere Vorteile im Falle großer Codierungsgeschwindigkeit, wogegen das Dämpfungsglied nach F i g. 6 vorzuggweise bei niedrigerer Codierungsgeschwindigkeit anzuwenden ist. Das Dämpfungsglied GK nach F i g. 7 umfaßt Widerstände R31 und R32, die in Serie zwischen einer Eingangsklemme 36 und Erde liegen. Ferner ist eine Trennstufe 42 vorgesehen, die beispielsweise als Emitterfolger ausgebildet sein kann und die die Spannung, die am Verbindungspunkt 41 zwischen den Widerständen R39 und R,2 auftritt, an eine Ausgangsklemme 38 weiterleitet. Ferner umfaßt das Dämpfungsglied nach F i g. 7 eine Zweizustandsschaltung 40, die entweder das Gebilde öffnet oder den Widerstand 32 zwischen den Verbindungspunkt 41 und Erde schaltet; entsprechend der konjugiert komplexen Größe ek der Steuergröße, die entweder 0 oder + 1 sein kann. Die Widerstände R31 und R32 sind so gewählt, daß die folgende Beziehung erfüllt ist, R32/ (R31 + R32) - rn-k+l# Insofern; da das Dämpfungsmaß h des Trennverstärkers 42 konstant ist, hat diese Größe keinen Einfluß auf die dynamischen Kennlinien des Coders; es kann sogar jeden beliebigen anderen als den Bezugswert annehmen. Ist das Dämpfungsmaß gleich dem Bezugswert, so ist das Dämpfungsmaß GK des Dämpfungsgliedes G, wenn die konjugiert komplexe Größe der Steuergröße ek gleich 0 ist, gegeben durch GK = R32/(R3i + R32) - rn-k+1 ; ebenso gilt, wenn die konjugiert komplexe Größe ek gleich + 1, die folgende Beziehung GK - 1 ' weil der Eingangswiderstand des Trennverstärkers 42 sehr groß ist.Another attenuator shown in FIG. 7, offers particular advantages in the case of high coding speed, whereas the attenuator according to FIG. 6 is preferably to be used at a lower coding speed. The attenuator GK according to FIG. 7 includes resistors R31 and R32 which are in series between an input terminal 36 and ground. Furthermore, an isolating stage 42 is provided, which can be designed, for example, as an emitter follower and which forwards the voltage that occurs at the connection point 41 between the resistors R39 and R, 2 to an output terminal 38. Furthermore, the attenuator according to FIG. 7 a two-state circuit 40 which either opens the structure or switches the resistor 32 between the connection point 41 and earth; corresponding to the complex conjugate quantity ek of the control quantity, which can be either 0 or + 1. The resistors R31 and R32 are chosen so that the following relationship is satisfied, R32 / (R31 + R32) - rn-k + l # insofar; since the degree of attenuation h of the isolation amplifier 42 is constant, this variable has no influence on the dynamic characteristics of the encoder; it can even take any other value as the reference value. If the attenuation factor is equal to the reference value, then the attenuation factor GK of the attenuator G is given by GK = R32 / (R3i + R32) - rn-k + 1 if the complex conjugate of the control variable ek is 0; Likewise, if the complex conjugate quantity ek equals +1, the following relationship GK − 1 'applies because the input resistance of the isolation amplifier 42 is very large.

Ist dagegen das Dämpfungsmaß nicht gleich dem Bezugswert, dann ist GK = h - rn-k+1 oder GK = h. .If, on the other hand, the degree of attenuation is not equal to the reference value, then is GK = h - rn-k + 1 or GK = h. .

Die gesamte Dämpfung von n Stufen derartiger Verstärker GK wird hn-Gl-G2 ... Gn oder h., wobei hn eine Konstante ist, die unabhängig von dem Codewort (e1, e.- . . en) ist.The total attenuation of n stages of such amplifiers GK becomes hn-Gl-G2 ... Gn or h., Where hn is a constant which is independent of the code word (e1, e.-.. En).

Die öbenerwähnte Ausgangsspannung y' gewinnt man demnach dadurch, daß ein Verstärker mit der Verstärkung 1/hn zwischen dem n-ten Dämpfungsglied Gn und der Ausgangsklemme 33 der Decodierschaltung 20A angeordnet ist.The above-mentioned output voltage y 'is obtained by that an amplifier with the gain 1 / hn between the n-th attenuator Gn and the output terminal 33 of the decoding circuit 20A.

In F i g. 8 ist ein Decoder nach der Erfindung dargestellt. Er umfaßt eine Pulsformerschältung 52 für die zeitliche Steuerung und für die Impulsformung zu Rechtecksignalen der an Klemme 51 eintreffenden Digitalsignale. Ein Schieberegister 53, bestehend aus bistabilen Kippschaltungen B1, B2. . . B, dient der Speicherung der aufeinanderfolgenden Ausgangssignale der Impulsformerschaltung 52, die man auch als eine zeitliche Folge des binären Codewortes (e1, e2...`e,') auffassen kann. Eine Decodiemchaltung 20A, die bereits in Verbindung mit F i g. 4 erläutert wurde, dient der Erzeugung einer quantisierten Spannung, in Abhängigkeit von den Ausgangssignalen der bistabilen Kippschaltungen B1, B., . . . B", zu einem Zeitpunkt To, wenn der am wenigsten gewichtige Digitalwert e. in der entsprechenden Kippschaltung B, eingespeichert wird. Die erzeugte Vergleichsspannung stellt den Spannungswert des Codewortes (e1, e, ... e6) dar, und zwar in logarithmischer Expansion, oder, anders gesagt, im komplementären Sinne gegenüber der Sendeseite. Ferner ist im Decoder nach F i g. 8 eine Torschaltung 56 enthalten, die nur auf ein bestimmtes Öffnungssignal hin die quantisierte Spannung bzw. das decodierte pulsamplitudenmodulierte (PAM)-Ausgangssignal an eine Ausgangsklemme 55 durchschaltet. Dieses Öffnungssignal, das den obenerwähnten Zeitpunkt T, markiert, wird an die Klemme 54 angelegt und stammt von einer Zeittakt-und Synchronisierschaltung, die nicht dargestellt ist und nicht zum Erfindungsgegenstand gehört. Ein Verzögerungsglied 57 dient endlich dazu, das Signal, das den Zeitpunkt To markiert, dem Schieberegister 53 zuzuführen, um dieses nach der Abnahme der quantisierten Spannung von der Klemme 55 zurückzustellen.In Fig. 8 shows a decoder according to the invention. It comprises a pulse shaping circuit 52 for the time control and for the pulse shaping into square-wave signals of the digital signals arriving at terminal 51. A shift register 53, consisting of bistable multivibrators B1, B2. . . B, is used to store the successive output signals of the pulse shaping circuit 52, which can also be understood as a time sequence of the binary code word (e1, e2 ... `e, '). A decoding circuit 20A already described in connection with FIG. 4 is used to generate a quantized voltage, depending on the output signals of the bistable multivibrators B1, B.,. . . B " at a point in time To, when the least significant digital value e. Is stored in the corresponding flip-flop B. The comparison voltage generated represents the voltage value of the code word (e1, e, ... e6), in logarithmic expansion In addition, the decoder according to FIG Output terminal 55. This opening signal, which marks the above-mentioned time T, is applied to terminal 54 and comes from a timing and synchronization circuit, which is not shown and is not part of the subject matter of the invention. which marks the point in time To, to be fed to the shift register 53 in order to transfer this after the decrease in the quantized voltage from the Klem me 55 reset.

In F i g. 9 ist ein 7-Digit-Coder mit nichtlinearer Quantisierung für symmetrisches Codieren von Analogsignalen, beispielsweise Sprachsignalen, dargestellt; die Analogsignale können sowohl positive als auch negative Amplituden aufweisen. Zusätzlich zu dem Coder nach F i g. 3 weist dieser Coder weitere Schaltglieder auf, so z. B. ein Verzögerungsnetzwerk, das in üblicher Weise als »Halbverzögerungsglied« D 1/2 bezeichnet sei. und vor dem ersten Verzögerungsglied D 1 der Zeittaktschaltung 25 angeordnet ist.In Fig. 9 is a 7-digit coder with non-linear quantization for symmetrical coding of analog signals, for example speech signals; the analog signals can have both positive and negative amplitudes. In addition to the coder according to FIG. 3 this coder has further switching elements, so z. B. a delay network, which is usually called a "half delay element" D 1/2 is designated. and before the first delay element D 1 of the clock circuit 25 is arranged.

Eine nullte UND-Schaltung A, in der Gruppe der UND-Schaltungen 26 dient der Abtastung des Ausgangssignals der Zweizustandsschaltung 23 zum Auftritts-Zeitpunkt eines Ausgangsimpulses des Halb-Verzögerungsgliedes D 1/2, der kurz »Halbverzögerter Impuls« genannt werden möge. Eine sogenannte bistabile »Einleitungs«-Kippschaltung B' und eine sogenannte bistabile »Vorzeichen«-Kippschaltung BO sind in der Gruppe der bistabilen Kippschaltungen 28 enthalten. Beide werden durch den nullten verzögerten Impuls gekippt und durch den ersten verzögerten Impuls bzw. durch das Ausgangssignal der nullten UND-Schaltung A, zurückgekippt. Eine Inverterschaltung 61, deren Verstärkung zwischen + 1 und -1 einstellbar ist, läßt das Ausgangssignal der Decodierschaltung 20 ohne Änderung oder mit umgekehrter Polarität passieren, entsprechend dem Ausgangssignal + 1 oder 0 der Vorzeichen-Kippschaltung B.. Eine Klemmschaltung 62 dient dazu, das Ausgangssignal der Inverterschaltung 61 entweder auf 0 Volt festzuhalten oder es ohne jede Änderung weiterzuleiten, je nachdem, ob das Ausgangssignal der Einleitungs-Kippschaltung B' entweder + 1 ist oder 0. Eine NICHT-Schaltung 63 wird in F i g. 9 verwendet, um das Ausgangssignal der Zweizustandsschaltung 23 entweder zwischen 0 und +1 zu vertauschen oder nicht, je nachdem, ob das Ausgangssignal der Vorzeichen-Kippschaltung entweder + 1 ist oder 0. Ferner sind Schaltmittel für die Anschaltung des Ausgangs der NICHT-Schaltung 63 an die UND-Schaltungen Al, A., . . . A6 statt an die Zweizustandsschaltung 23 vorgesehen. Die Klemmschaltung 62 kann leicht durch eine Addierschaltung aus Dioden, Gleichrichtern oder anderen geeigneten Bauelementen gebildet werden.A zeroth AND circuit A in the group of AND circuits 26 is used to sample the output signal of the two-state circuit 23 at the time of the occurrence of an output pulse of the half-delay element D 1/2, which may be called "half-delayed pulse" for short. A so-called “lead-in” flip-flop B 'and a so-called “sign” flip-flop BO are included in the group of bistable flip-flops 28. Both are toggled by the zeroth delayed pulse and toggled back by the first delayed pulse or by the output signal of the zeroth AND circuit A. An inverter circuit 61, the gain of which is adjustable between + 1 and -1, allows the output signal of the decoding circuit 20 to pass without change or with reversed polarity, corresponding to the output signal + 1 or 0 of the sign toggle circuit B .. A clamping circuit 62 is used to The output signal of the inverter circuit 61 can either be held at 0 volts or passed on without any change, depending on whether the output signal of the initiation toggle circuit B 'is either +1 or 0. A NOT circuit 63 is shown in FIG. 9 is used to swap the output signal of the two-state circuit 23 either between 0 and +1 or not, depending on whether the output signal of the sign flip-flop is either +1 or 0. Furthermore, switching means are used to connect the output of the NOT circuit 63 to the AND circuits Al, A .,. . . A6 is provided instead of the two-state circuit 23. The clamping circuit 62 can easily be formed by an adding circuit of diodes, rectifiers or other suitable components.

Wenn ein Analogsignal an die Eingangsklemme 21 angelegt wird, kippt ein Kommandoimpuls, zugeführt an der Kommandoimpulsklemme 24 sowohl die Einleitungs- als auch die Vorzeichen-Kippschaltungen B' und B., wogegen alle übrigen Kippschaltungen B1, Bz . . . B6 zurückgekippt werden. Das andere Eingangssignal x an der Vergleichsschaltung 22 wird nun auf 0 Volt festgehalten, mit dem Ergebnis, daß, falls das Eingangsanalogsignal z positiv ist, das Fehlersignal x-z negativ wird. Zwangläufig verbleiben durch das Ausgangssignal 0 der Zweizustandsschaltung 23 sowohl die Inverterschaltung 61 als auch die NICHT-Schaltung 63 in derartigen Schaltzuständen, daß die jeweiligen Eingangssignale unverändert passieren können. Der erste verzögerte Impuls kippt die Einleitungskippschaltung B' zurück, die Klemmschaltung 62 läßt das Eingangssignal ohne Änderung durch, und die Codierung der verbleibenden sechs Digits kann in der bereits beschriebenen Weise vor sich gehen. Ist dagegen das angelegte Analogsignal z negativ, so wird das Fehlersignal x-z positiv. Zwangläufig gelangt dann das Ausgangssignal + 1 der Zweizustandsschaltung 23 durch die nullte UND-Schaltung A., und zwar zu dem Zeitpunkt des halbverzögerten Impulses, kippt die Vorzeichen-Kippschaltung BO zurück und veranlaßt sowohl die Inverterschaltung 61 als auch die NICHT-Schaltung 63, die jeweiligen Eingangssignale umzukehren. Der erste verzögerte Impuls beendet den Klemmzustand der Klemmschaltung 62, so daß die Codierung der verbleibenden sechs Digits nunmehr erfolgen kann. Es sei darauf hingewiesen, daß die decodierten Ausgangssignale der Decodierungsschaltung 20 erst durch die Inverterschaltung 61 invertiert und dann mit dem angelegten Analogsignal z verglichen werden und daß die aufeinanderfolgenden Ausgangssignale der Zweizustandsschaltung 23, die von dem Fehlersignal x-z abhängen, ebenso durch die NICHT-Schaltung 63 invertiert und dann zur Steuerung der bistabilen Kippschaltung B1, B,. . . B6 herangezogen werden, mit dem Ergebnis, daß der Zustand des Coders der gleiche ist, wenn das Eingangsanalogsignal z positiv ist.When an analog signal is applied to the input terminal 21, a command pulse, fed to the command pulse terminal 24, flips both the initiation and the sign flip-flops B 'and B., whereas all other flip-flops B1, Bz. . . B6 can be tilted back. The other input signal x at the comparison circuit 22 is now held at 0 volts, with the result that, if the input analog signal z is positive, the error signal xz becomes negative. Due to the output signal 0 of the two-state circuit 23, both the inverter circuit 61 and the NOT circuit 63 inevitably remain in such switching states that the respective input signals can pass unchanged. The first delayed pulse flips the initiation trigger circuit B 'back, the clamp circuit 62 passes the input signal without change, and the coding of the remaining six digits can proceed in the manner already described. If, on the other hand, the applied analog signal z is negative, the error signal xz becomes positive. The output signal + 1 of the two-state circuit 23 then inevitably passes through the zeroth AND circuit A. at the time of the half-delayed pulse, the sign toggle circuit BO flips back and causes both the inverter circuit 61 and the NOT circuit 63 to operate reverse the respective input signals. The first delayed pulse ends the clamping state of the clamping circuit 62, so that the coding of the remaining six digits can now take place. It should be noted that the decoded output signals of the decoding circuit 20 are first inverted by the inverter circuit 61 and then compared with the applied analog signal z, and that the successive output signals of the two-state circuit 23, which depend on the error signal xz, are also inverted by the NOT circuit 63 inverted and then to control the bistable multivibrator B1, B ,. . . B6 can be used, with the result that the state of the encoder is the same when the input analog signal z is positive.

Der Ziffernimpuls e., der das Vorzeichen für das Codewort (e0, e1, e2 ... e") anzeigt, erscheint, je nachdem ob das angelegte Analogsignal z entweder positiv oder negativ ist, am Ausgang der Vorzeichen-Kippschaltung B, vom Zeitpunkt des Auftretens des halbverzögerten Impulses an bis zum Erscheinen des nächsten Kommandoimpulses, und zwar in Form eines Impulses des Betrages entweder + 1 oder 0; ebenso tritt er an der Ausgangsklemme 29 vom Zeitpunkt des Anlegens des Kommandoimpulses bis zum Erscheinen des halbverzögerten Impulses in Gestalt eines Impulses vom Betrage entweder 0 oder + 1 auf. Aus der bisherigen Erläuterung erkennt man, daß ein Coder für symmetrische Codierung von Analogsignalen, die positive und negative Amplituden aufweisen, wahlweise so beschaffen sein kann, daß entweder durch Prüfung des Vorzeichens des angelegten Analogsignals z auf der Ausgangsseite die Polarität der Eingangsspannung umgekehrt wird oder daß an Stelle der Inverterschaltung 61 Mittel vorgesehen werden, die die Umkehrung der Polarität der Bezugsspannungsquelle 31 in der Decodierschaltung 20 in Abhängigkeit von der Ausgangsgröße der Vorzeichen-Kippschaltung B, vornehmen.The digit pulse e., Which indicates the sign for the code word (e0, e1, e2 ... e "), appears, depending on whether the applied analog signal z is either positive or negative, at the output of the sign toggle circuit B from the point in time the occurrence of the half-delayed pulse until the appearance of the next command pulse, namely in the form of a pulse of the amount either + 1 or 0; it also occurs at output terminal 29 from the time the command pulse is applied until the appearance of the half-delayed pulse in the form of a pulse of the amount either 0 or + 1. From the previous explanation it can be seen that a coder for symmetrical coding of analog signals that have positive and negative amplitudes can optionally be designed so that either by checking the sign of the applied analog signal z on the On the output side, the polarity of the input voltage is reversed or that means are provided instead of the inverter circuit 61, which reverse the polarity of the reference voltage source 31 in the decoding circuit 20 as a function of the output variable of the sign flip-flop circuit B.

In F i g. 10 schließlich ist ein zu dem Coder nach F i g. 9 passender Decoder dargestellt, der jedoch zusätzlich zu dem Decoder nach F i g. 8 eine bistabile Kippschaltung B., die vor der ersten bistabilen Kippschaltung BI im Schieberegister 53 angeordnet ist. Deren Aufgabe besteht darin, die Ziffernimpulse zu speichern, die das Vorzeichen darstellen. Ferner sind Mittel vorgesehen, die in Abhängigkeit vom Ausgangssignal dieser zusätzlichen Kippschaltung BO die Polarität der Bezugsspannungsquelle 31 umkehren, welch letztere in der Decodierschaltung 20A enthalten ist. -Mit einem Coder nach der Erfindung, bei dem die Verstärkungsgrade der Verstärker GK so gewählt werden, daß q1 = 0,1 db ist, ist es möglich, ein Digitalvoltmeter zu erhalten, das in Schritten von 0,1 db anzeigt.In Fig. Finally, FIG. 10 is a reference to the coder according to FIG. 9 a suitable decoder is shown, which, however, in addition to the decoder according to FIG. 8 a bistable multivibrator B., which is arranged upstream of the first bistable multivibrator BI in the shift register 53. Their task is to store the digit pulses that represent the sign. Means are also provided which, as a function of the output signal of this additional flip-flop circuit BO, reverse the polarity of the reference voltage source 31 , the latter being contained in the decoding circuit 20A. With a coder according to the invention, in which the gain levels of the amplifiers GK are chosen so that q1 = 0.1 db, it is possible to obtain a digital voltmeter which shows in steps of 0.1 db.

Claims

Claims: 1. Encoders and decoders of the feedback type with non-linear Quantization curve in which the analog signal is compared with a quantized signal is compared that generated by decoding one generated in the previous cycle Digital signal is formed in a local decoding circuit, which comparison supplies an error signal which, for each cycle, is the same for the previous cycle The generated digital signal changes and in this way the desired analog signal supplies corresponding digital signal, characterized in that the local decoding circuit consists of amplifiers connected in cascade, their gain levels as a function of the state of the code element of a digital signal assigned to the respective amplifier being controlled.

2. Modification of the encoder and decoder of the feedback type according to Claim 1, characterized in that the local decoding circuit consists of in Cascade connected attenuators, the attenuation of which depends on the State of the code element of a digital signal assigned to the respective attenuator is controlled.