DE1180840B

DE1180840B - Circuit arrangement for comparing two frequencies

Info

Publication number: DE1180840B
Application number: DET20635A
Authority: DE
Inventors: Dr Goetz Schwantke
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1961-08-23
Filing date: 1961-08-23
Publication date: 1964-11-05

Description

Schaltungsanordnung zum Vergleich'zweier Frequenzen Die Erfindung betrifft eine Schaltungsanordnung zum Vergleich zweier Frequenzen und schafft einen nach digitalem Prinzip arbeitenden Diskriminator, der unterschiedliche Signale ausgibt in Abhängigkeit davon, welche der beiden Frequenzen die höhere ist.Circuit arrangement for comparing two frequencies The invention relates to a circuit arrangement for comparing two frequencies and creates one Digital discriminator that outputs different signals depending on which of the two frequencies is the higher.

Die Schaltungsanordung nach der Erfindung ist in der Weise ausgebildet, daß zwei bistabile -Kippschaltungen vorgesehen sind, deren ersten Kippeingängen über .einen gemeinsamen Eingang Impulse im Rhythmus der einen Frequenz und deren zweiten Kippeingängen über einen gemeinsamen Eingang Impulse im Rhythmus der anderen Frequenz zugeführt werden, und daß Steuerpotentiale, die von den Ausgängen der ersten Kippschaltung zu den Eingängen der zweiten Kippschaltung gegeben werden, die Triggerung der zweiten Kippschaltung durch die Eingangsimpulse so lange sperren, d. h. verhindern oder sofort rückgängig machen, bis derjenige der beiden Eingänge, bei dem dies vorher nicht der Fall war, zwei direkt aufeinanderfolgende Impulse erhält, ohne daß ein für den anderen Eingang bestimmter Impuls dazwischenliegt, und daß bei Aufhebung der Sperre über den zugehörigen Kippeingang der zweiten Kippschaltung diese in einen Zustand umgeworfen wird, der das Anliegen der höheren Frequenz an dem betreffenden Eingang anzeigt.The circuit arrangement according to the invention is designed in such a way that two bistable flip-flops are provided, the first flip-flop inputs via .a common input impulses in the rhythm of one frequency and its second toggle inputs via a common input pulses in the rhythm of the others Frequency are supplied, and that control potentials that come from the outputs of the first Flip-flop to the inputs of the second flip-flop are given, the triggering block the second flip-flop for so long by the input pulses, d. H. impede or undo it immediately until the one of the two inputs at which this was done previously was not the case, receives two consecutive pulses without one an impulse intended for the other input lies in between, and that when it is canceled the lock via the associated toggle input of the second toggle switch this into one State is overturned, which is the concern of the higher frequency to the concerned Indicating input.

Es sei bemerkt, daß es in Schaltungen zur Messung des Betrages einer Schwingungs- oder Impulsfolgefrequenz bekannt war, eine bistabile Kippschaltung anzuordnen, deren einem Kippeingang Impulse entsprechend der zu messenden Frequenz und deren anderen Kippeingang Vergleichsimpulse zugeführt werden, wobei dann die am Ausgang der Kippschaltung entstehenden Rechteckimpulse integriert werden und das Stromintegral in Rückwärtsregelung die Schwelle eines die Vergleichsimpulse bereitstellenden Schmitt-Triggers einstellt, um die Vergleichsimpulsrate in ein bestimmtes Verhältnis zu der zu messenden Frequenz zu bringen.It should be noted that in circuits for measuring the amount of a Oscillation or pulse repetition frequency was known, a bistable trigger circuit to arrange whose one toggle input pulses according to the frequency to be measured and the other toggle input comparison pulses are supplied, in which case the square-wave pulses occurring at the output of the flip-flop are integrated and the current integral in backward regulation the threshold of one of the comparison pulses provides the Schmitt trigger to set the comparison pulse rate in a to bring a certain ratio to the frequency to be measured.

Die Erfindung wird nachfolgend an Hand der Zeichnungen, die ein Ausführungsbeispiel darstellen, noch näher erläutert.The invention is explained below with reference to the drawings, which illustrate an exemplary embodiment represent, explained in more detail.

Es möge sich bei den zu vergleichenden Frequenzen beispielsweise um solche von sinusförmigen oder ähnlichen Spannungsverläufen handeln. Um die für die erfindungsgemäße Schaltung benötigten Kippimpulse zu erhalten, kann man jede der beiden Spannungen z. B. dem Eingang eines Schmitt-Triggers zuführen, der einen Rechteck-Spannungswechsel mit entsprechender Frequenz erzeugt, und man kann dann für die wirksamen Kippeingänge der beiden Kippschaltungen, insbesondere bei Verwendung von Transistor-Kippschaltungen bekannter Art für die Basen der Kipptransistoren, Triggerimpulse einer Polarität ableiten, indem man die Rechteckspannungen differenziert und von den an der Stelle der Spannungswechsel so entstehenden Nadelimpulsen die der einen Polarität durch eine Diode unterdrückt. Es sei angenommen, daß auf diese Weise gewonnene positive Triggerimpulse verwendet werden. In F i g. 1 sind oberhalb der Zeitgeraden t die aus der ersten Frequenz f 1 gewonnenen Triggerimpulse dargestellt, unterhalb der Zeitgeraden die (ebenfalls positiven) aus der zweiten Frequenz f 2 abgeleiteten Triggerimpulse. In F i g. l a sind die beiden Frequenzen einander gleich; die Triggerimpulse gemäß Frequenz f 1 und die gemäß f 2 folgen einander abwechselnd und in gleichen Abständen. In F i g: 1 b ist f 1 kleiner als f 2. Die Impulse gemäß f 2 rücken dann zeitlich gegenüber den f 1-Impulsen ständig ;auf, und es tritt, nachdem die f 1- und f 2-Impulse sich (bei kleineren Frequenzunterschiede4:) eine Zeitlang abgewechselt haben, immer wieder der Fall auf, daß zwei f 2-Impulse auftreten, ohne daß ein: f 1-Impuls dazwischenliegt.The frequencies to be compared should, for example, change such as sinusoidal or similar voltage curves. To the for the To obtain the circuit according to the invention required tilting pulses, you can use any of the two voltages z. B. the input of a Schmitt trigger, which a square wave voltage change generated with the appropriate frequency, and you can then for the effective toggle inputs of the two trigger circuits, especially when using transistor trigger circuits known type for the bases of the breakover transistors, trigger pulses of one polarity derive by differentiating the square-wave voltages and from those at the point the voltage change resulting needle impulses through the one polarity a diode suppressed. Assume that positives obtained in this way Trigger pulses are used. In Fig. 1 are above the time line t the from the first frequency f 1 obtained trigger pulses shown below the Time lines the (also positive) derived from the second frequency f 2 Trigger pulses. In Fig. l a the two frequencies are equal to each other; the trigger pulses according to frequency f 1 and that according to f 2 follow one another alternately and in the same way Intervals. In F i g: 1 b, f 1 is smaller than f 2. The pulses according to f 2 then move in time with respect to the f 1 impulses; and it occurs after the f 1 and f 2 pulses alternate for a while (with smaller frequency differences4 :) always the case that two f 2-pulses occur without a: f 1 pulse lies in between.

F i g. 2 zeigt den Aufbau eines Diskriminators nach der Erfindung in einem Blockschaltbild. FF 1 und FF2 sind zwei bistabile Kippschaltungen oder Flipflops. Die einander entsprechenden Eingänge 1 bzw. 2 beider Flipflops liegen parallel jeweils an einem Eingang E1 bzw. E2, jedoch liegt vor den Eingängen 1 bzw. 2 von FF 2 jeweils eine Sperre Sp 1 bzw. Sp 2. Dem Eingang E 1 werden die f 1-Impulse, dem Eingang E 2 die f2-Impulse zugeführt. Die Sperre Sp 1 wird von einem Ausgang und' die Sperre Sp 2 von dem anderen Ausgang von FF 1 gesteuert: Die Steuerung ist so, daß, wenn ein Impuls auf Eingang 1 von FF 1 gekommen ist, der Eingang 2 für FF2 durch Sp2 gesperrt wird, wogegen nach einem Impuls auf Eingang 2 von FF 1 der Eingang 1 für FF2 durch Spl verriegelt wird. Wenn also nach einem f 1-Impuls ein f 2-Impuls folgt und nach einem f 2-Impuls ein f 1-Impuls, dann kann FF 2 nicht gekippt werden. Wenn jedoch wie in F i g. 1 b, f 1 kleiner ist als f 2 und erstmalig der Fall eintrifft, daß auf einen f 2-Impuls ohne einen dazwischenliegenden f 1-Impuls ein zweiter f 2-Impuls folgt, so findet dieser die Sperre Sp 2 offen vor und wird als Triggerimpuls für FF2 wirksam. Er kippt also FF2 in eine Lage um, die bestehen bleibt, solange weiterhin f 2 > f 1 ist. Nur wenn f 1 größer als f 2 wird, tritt der Fall ein,. daß nunmehr zwei f 1-Impulse aufeinanderfolgen, und dann wird FF2 über die offene Sperre Sp 1 und Eingang 1 in die andere Lage gekippt, die sie weiterhin beibehält, solange f 1 > f 2 ist. Das Ausgangssignal von FF2 gibt also an, welche Frequenz die größere ist. Der Frequenzvergleich ist sehr genau, es enststeht lediglich bis zum Kippen eine Wartezeit, die im Die prinzipielle Art, in der die zweite Kippschaltung von den Ausgängen der ersten aus gesteuert wird und zu deren einfacher Erläuterung die Sperren Sp 1, Sp 2 des Blockschaltbildes benutzt wurden, läßt sich in verschiedener Art im einzelnen realisieren Man kann von den Ausgängen der ersten Kippschaltung Potentiale übermitteln, die als Torpotentiale tatsächlich die Triggerimpulse am Durchgang zu den Eingängen der zweiten Kippschaltung hindern, es besteht aber auch die Möglichkeit, von den Spannungssprüngen an den Ausgängen der ersten Kippschaltung Triggerimpulse herzuleiten, die in den Fällen, wo die zweite Kippschaltung im Endergebnis nicht umgeschaltet werden soll, ein durch einen f-Impuls hervorgerufenes Kippen vor oder auch nach seiner Vollendung wieder rückgängig machen, indem die Kippschaltung wieder zurückgeworfen wird.F i g. 2 shows the structure of a discriminator according to the invention in a block diagram. FF 1 and FF2 are two bistable trigger circuits or flip-flops. The corresponding inputs 1 and 2 of both flip-flops are parallel to an input E1 and E2, but there is a lock Sp 1 and Sp 2 in front of the inputs 1 and 2 of FF 2. The input E 1 receives the f 1 pulses, the input E 2 is supplied with the f2 pulses. The lock Sp 1 is controlled by one output and the lock Sp 2 is controlled by the other output of FF 1: The control is such that when a pulse has come to input 1 of FF 1, input 2 for FF2 is locked by Sp2 whereas after a pulse on input 2 of FF 1, input 1 for FF2 is blocked by Spl. Thus, if after a f 1 f 2-pulse, a pulse follows and after a f 2-f 1 pulse is a pulse, then FF 2 can not be tilted. However, if as in FIG. 1 b, f 1 is smaller than f 2 and for the first time the case occurs that a second f 2 pulse follows an f 2 pulse without an intervening f 1 pulse, this will find the lock Sp 2 open and will be as Trigger pulse effective for FF2. It overturns FF2 into a position that remains as long as f 2> f 1 continues. The case occurs only when f 1 is greater than f 2. that now two f 1 pulses follow one another, and then FF2 is switched to the other position via the open lock Sp 1 and input 1, which it continues to hold as long as f 1> f 2. The output signal from FF2 thus indicates which frequency is the higher. The frequency comparison is very precise, there is only a waiting time until the tilt occurs The basic way in which the second flip-flop is controlled from the outputs of the first and the locks Sp 1, Sp 2 of the block diagram were used to explain it more simply can be implemented in different ways Transmit potentials which, as gate potentials, actually prevent the trigger pulses from passing through to the inputs of the second flip-flop, but there is also the possibility of deriving trigger pulses from the voltage jumps at the outputs of the first flip-flop, which in cases where the second flip-flop does not have the final result is to be switched to reverse a toggle caused by an f-pulse before or after its completion, in that the toggle switch is thrown back again.

Ein Ausführungsbeispiel für die Ausbildung und Kopplung der beiden Kippschaltungen sei an Hand der F i g. 3 nebst F i g. 4 beschrieben.An embodiment for the training and coupling of the two Flip-flops are shown in FIG. 3 and F i g. 4 described.

Nach F ig. 3 enthält die erste Kippschaltung FF 1 die Kipptransistoren Tsl und Ts2 und die zweite Kippschaltung FF2 die Kipptransistoren Ts3 und Ts4. Schaltungselemente, die in den beiden Kippschaltungen sowie innerhalb dieser in den beiden Kippzweigen einander gleich sind und die gleiche Funktion haben, sind mit gleichen Bezugszeichen versehen. Die Kippschaltungen liegen zwischen festen Spannungen an A (z. B. -6,7 V), B (z. B. -20 V) und C (z. B. -I-13,5 V). Die Basis jedes Transistors liegt zwischen Spannungsteilerwiderständen R 1, R 2, die Emitter liegen an Masse. Jeder Kollektor liegt über einen Kollektorwiderstand R 3 an B und ist ferner über R 1 und C 1 auf die Basis des anderen Transistors der Kippschaltung rückgekoppelt. Die Dioden Gr 1 lassen nur positive Triggerimpulse auf die Transistorbasen durch. über Widerstände R 4, die zwischen den Anoden dieser Dioden und den Kollektoren der zugehörigen Kipptransistoren liegen, werden Vorspannungen angelegt, die den Eingang des jeweils leitenden Transistors zur Aufnahme eines Triggerimpulse vorbereiten. Gr2 und Gr3 sind Begrenzerdioden. Von dem Eingang El werden die Rechteckimpulse entsprechend f 1 den linken Eingängen 1 der Kippschaltung und von dem Eingang E2 die Rechteckimpulse entsprechend f 2 den rechten Eingängen 2 der Kippschaltungen zugeführt, und zwar über Dioden Gr5, wobei die Eingänge einerseits an deren Kathoden und andererseits an den mit B verbundenen Widerständen R 5 liegen. Über die Eingangskondensatoren C2 und die Widerstände R 4 werden die Rechteckspannungen differenziert. Nur die positiven Nadelimpulse gelangen über die Dioden Gr 1 zu den Basen der Kipptransistoren.According to Fig. 3, the first flip-flop FF 1 contains the flip-flop transistors Tsl and Ts2 and the second flip-flop FF2 the flip-flop transistors Ts3 and Ts4. Circuit elements that are identical to one another and have the same function in the two trigger circuits and within them in the two trigger branches are provided with the same reference symbols. The trigger circuits are between fixed voltages at A (e.g. -6.7 V), B (e.g. -20 V) and C (e.g. -I-13.5 V). The base of each transistor is between voltage divider resistors R 1, R 2, the emitters are connected to ground. Each collector is connected to B via a collector resistor R 3 and is also fed back via R 1 and C 1 to the base of the other transistor of the flip-flop. The diodes Gr 1 only allow positive trigger pulses to pass through to the transistor bases. Bias voltages are applied via resistors R 4, which are located between the anodes of these diodes and the collectors of the associated flip-flop transistors, which prepare the input of the respective conductive transistor for receiving a trigger pulse. Gr2 and Gr3 are limiter diodes. From input El, the square-wave pulses corresponding to f 1 are fed to the left inputs 1 of the flip-flop circuit and from input E2 the square-wave pulses corresponding to f 2 are fed to the right inputs 2 of the flip-flop circuits, via diodes Gr5, with the inputs on the one hand at their cathodes and on the other the resistors R 5 connected to B. The square-wave voltages are differentiated via the input capacitors C2 and the resistors R 4. Only the positive needle pulses reach the bases of the trigger transistors via the diodes Gr 1.

Von dem Kollektorausgang 1 von FF 1 führt eine Verbindung über einen Widerstand R 6 und eine Diode Gr6 zu dem Eingang 2 von FF2, wobei hinter R 6 ein Kondensator C3 angeschlossen ist, der andererseits an B liegt. Eine ebensolche Verbindung führt vom Kollektorausgang Il von FF1 zu dem Eingang 1 von FF2. An den Kollektorausgängen 1 und II entstehen durch das Kippen von FF 1 Spannungssprünge, die ebenfalls einen Rechteck-Spannungsverlauf erzeugen. Die integrierenden Elemente R6, C3 bewirken, daß dessen Flanken mit verzögertem exponentiellem Verlauf auf die Eingänge 1 und 2 von FF 2 gegeben werden.A connection leads from the collector output 1 of FF 1 via a resistor R 6 and a diode Gr6 to the input 2 of FF2, with a capacitor C3 connected behind R 6, which is connected to B on the other hand. A similar connection leads from the collector output II of FF1 to the input 1 of FF2. At the collector outputs 1 and II, the tilting of FF 1 results in voltage jumps which also generate a square-wave voltage curve. The integrating elements R6, C3 have the effect that its edges are given to inputs 1 and 2 of FF 2 with a delayed exponential curve.

Die Wirkungsweise sei in Verbindung mit den Impulsdiagrammen der F i g. 4 erläutert. Hier zeigt die Zeile f 1 die Rechteckspannungen gemäß einer ersten Frequenz, die an die Eingänge 1 der Kippschaltungen gelangen, und die Zeile f 2 die Rechteckspannungen gemäß einer zweiten höheren Frequenz, die den Eingängen 2 der Kippschaltungen zugeführt werden. In diesen beiden Zeilen sind gestrichelt die Nadelimpulse eingezeichnet, die an den Transistorbasen wirksam werden. Zeile 1 (2) zeigt den Verlauf der Rechteckspannungen am Kollektorausgang von FF1 und gestrichelt die hierdurch am Eingang 2 von FF2 angelegten Spannungen. Entsprechend zeigt Zeile 11 (1) die Spannungen am Kollektorausgang 11 von FF 1 und gestrichelt die abgeleiteten für den Eingang 1 von FF2.The mode of operation is assumed in connection with the pulse diagrams in FIG. 4 explained. Here, the line f 1 shows the square-wave voltages according to a first frequency that arrive at the inputs 1 of the flip-flops, and the line f 2 shows the square-wave voltages according to a second higher frequency that are fed to the inputs 2 of the flip-flops. The needle pulses that are effective at the transistor bases are shown in dashed lines in these two lines. Line 1 (2) shows the course of the square-wave voltages at the collector output of FF1 and, with a dashed line, the voltages applied to input 2 of FF2. Correspondingly, line 11 (1) shows the voltages at the collector output 11 of FF 1 and the dashed voltages derived for input 1 of FF2.

Es sei angenommen, daß zunächst in FF2 der Transistor T 4 leitend und T 3 gesperrt ist (Stellung OL) und dementsprechend der mit a bezeichnete Kollektorausgang FF2 etwa auf Nullpotential liegt, wie in Zeile a von F i g. 4 dargestellt. Es entspricht das, wie bald erkennbar wird, dem Zustand, daß vorher f 1 größer gewesen ist als f 2. FF 1 steht zu Beginn in Stellung L0. Der erste f 1-Nadelimpuls kippt dann FF 1 durch Sperren der Basis von T 1 in die Lage OL. Gleichzeitig finden an I und II die im Diagramm eingezeichneten Spannungsprünge statt, und an den Eingängen 1 und 2 ergeben sich die gestrichelt eingetragenen Spannungsänderungen. Durch ihren integrierten Verlauf ergeben sie keine differenzierten Impulsnadeln, die FF2 antriggern können. Der erste f 1-Anstieg kann FF2 nicht verändern, weil es bereits in der entsprechenden Lage steht (Ts3 gesperrt). Es folgt ein f 2-Anstieg, der FF 1 zurückkippt. Er kann FF2 nicht umwerfen, weil dort am Eingang 2 bei seinem Eintreffen noch das positivere Potential entsprechend Zeile 1 (2) lag, das sich erst danach verzögert in das negativere Potential verändert. Danach kommt wieder ein f 1-Anstieg und sodann wieder ein f 2-Anstieg. Für sie gilt das gleiche wie eben erläutert. Sodann aber folgt auf den f 2-Anstieg erneut ein f 2-Anstieg. Über die Koppelverbindung von I her liegt aber bei dessen Eintreffen die Spannung an Eingang 2 von FF2 auf dem negativeren Wert, so daß nun durch den positiven Anstieg ein Triggernadelimpuls erzeugt wird, der FF 2 in die Lage L0 umschaltet, wodurch Ausgang a ins Negative springt. Es ist dies der (nach der früher erwähnten Verzögerungseinheit eingetretene) Zustand von FF2, der anzeigt, daß f 2 > f 1 ist. Man kann an den Diagrammen der F i g. 4 nach dem Erläuterten ohne weiteres ablesen, daß die nun nachfolgenden f 1-Anstiege das FF2 wegen der über 1I (1) anliegenden Spannung, die beim Stattfinden der Anstiege immer jeweils noch den positiveren Wert haben, nicht mehr verändern können (die f 2-Anstiege sind ohnehin nun unbeachtlich), so daß die Lage L0 von FF 2 erhalten bleibt, solange f 2 > f 1 ist. Erst wenn f 1 > f 2 wird und hierdurch erstmalig der Fall auftritt, daß nun zwei f 1-Anstiege ohne einen dazwischenliegenden f 2-Anstieg aufeinanderfolgen, findet der zweite f 1-Anstieg, da sich für ihn, wie man sich leicht klarmacht, die entsprechende Situation ergibt wie oben für den zweitfolgenden f 2-Anstieg beschrieben, die bisher für ihn gesetzte »Sperre« geöffnet vor und kann FF2 wieder in die Lage OL werfen, wo es wiederum verbleibt, solange f 1 > f 2 ist.It is assumed that transistor T 4 is initially conductive in FF2 and T 3 is blocked (position OL) and accordingly the collector output FF2 labeled a is approximately at zero potential, as in line a of FIG. 4 shown. As will soon be seen, this corresponds to the condition that previously f 1 was greater than f 2. FF 1 is initially in position L0. The first f 1 spike then flips FF 1 to OL by locking the base of T 1. At the same time, the voltage jumps shown in the diagram take place at I and II, and the voltage changes shown in dashed lines occur at inputs 1 and 2. Due to their integrated course, they do not result in any differentiated impulse needles that can trigger FF2. The first rise in f 1 cannot change FF2 because it is already in the corresponding position (Ts3 blocked). This is followed by an f 2 rise that tilts FF 1 back. It cannot overturn FF2 because the more positive potential according to line 1 (2) was still there at input 2 when it arrived, which only changes to the more negative potential after a delay. This is followed by another f 1 increase and then another f 2 increase. The same applies to them as just explained. But then the f 2 increase is followed by another f 2 increase. Via the coupling connection from I, however, the voltage at input 2 of FF2 is at the more negative value when it arrives, so that the positive rise now generates a trigger needle pulse that switches FF 2 to position L0, whereby output a jumps to negative . This is the state of FF2 (entered after the delay unit mentioned earlier) which indicates that f 2> f 1 . One can see from the diagrams in FIG. 4 after what has been explained, you can easily read off that the following f 1 increases can no longer change FF2 because of the voltage applied across 1I (1), which always have the more positive value when the increases take place (the f 2- Increases are now insignificant anyway), so that the position L0 of FF 2 is retained as long as f 2> f 1 . Only when f 1> f 2 , and as a result for the first time the case occurs that now two f 1 increases follow one another without an intervening f 2 increase, does the second f 1 increase occur, since for it, as one can easily see, the corresponding situation results, as described above, for the second following f 2 rise, the "lock" previously set for it open and can throw FF2 back into position OL , where it again remains as long as f 1> f 2.

Claims

Claim: Circuit arrangement for comparing two frequencies, characterized in that two bistable multivibrators (FF I and FF2) are provided. whose first toggle inputs are fed via a common input (EI) pulses in the rhythm of one frequency and the second toggle inputs via a common input (E2) pulses in the rhythm of the other frequency; and that control potentials, which are given from the outputs of the first flip-flop to the inputs of the second flip-flop, block the triggering of the second flip-flop by the input pulses, ie prevent or immediately reverse it until the one of the two inputs at which this has not been done before was the case, receives two consecutive pulses without an intervening pulse intended for the other input, and that when the lock is released via the associated flip-flop input of the second flip-flop (FF2) it is thrown into a state that allows the higher frequency to be applied at the relevant input (E1 or E2). References considered: U.S. Patent No. 2,796,533.