DE1174360B

DE1174360B - Method and device for selective fault location detection in the static state in non-equivalent logical linking circuits

Info

Publication number: DE1174360B
Application number: DEL45330A
Authority: DE
Inventors: Karl Heinz Wiesenewsky
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1963-07-11
Filing date: 1963-07-11
Publication date: 1964-07-23

Description

Verfahren und Einrichtung zur selektiven Fehlerorterfassung im statischen Zustand in antivalent aufgebauten logischen Verknüpfungsschaltungen Die Erfindung bezieht sich auf ein Verfahren und eine Einrichtung zur selektiven Fehlerorterfassung im statischen Zustand in antivalent aufgebauten logischen Verknüpfungsschaltungen.Method and device for selective fault location detection in static State in complementary logical combination circuits The invention relates to a method and a device for selective fault location detection in the static state in complementary logical link circuits.

In der Steuerungstechnik mit logischen Elementen wird zur Erhöhung der Fehlersicherheit mit antivalenten Schaltungen gearbeitet. Hierunter versteht man den zweikanaligen Aufbau der logischen Schaltungen, wobei in einem Kanal zum Durchsteuern eines Befehls beispielsweise nur L-Signale und im anderen Kanal nur 0-Signale verarbeitet werden. Jede ordnungsmäßige Signaländerung bewirkt einen Wechsel von L- auf 0-Signal bzw. von 0- auf L-Signal. Tritt in der logischen Schaltung ein Fehler auf, dann erscheint in beiden Kanälen an der gleichen Stelle 0- bzw. L-Signal, je nach der Art des vorliegenden Fehlers. Diese Tatsache wird in logischen Schaltungen zur Störungsmeldung in bekannter Weise so ausgenutzt, daß jede Abweichung vom antivalenten Signal als Störungsmeldung erkannt und zweckentsprechend weiterverarbeitet wird, beispielsweise zur Abschaltung der Betätigungsstromkreise.In control technology with logical elements, there is an increase worked with complementary circuits to ensure fail-safe operation. This means the two-channel structure of the logic circuits, with one channel for the Controlling a command, for example, only L signals and only in the other channel 0 signals are processed. Every correct signal change causes a change from L to 0 signal or from 0 to L signal. Occurs in the logic circuit Error occurs, then a 0 or L signal appears in the same place in both channels, depending on the nature of the error present. This fact is used in logic circuits used to report faults in a known manner in such a way that any deviation from the complementary The signal is recognized as a malfunction message and further processed according to the purpose, for example to switch off the actuating circuits.

Diese Antivalenzkontrolleinrichtungen erfordern bekanntlich einen gewissen Aufwand, der aus Relais und/oder logischen Schaltelementen bestehen kann. Bei der Vielzahl der für eine Steuerung notwendigen logischen Verknüpfungen ist es aus wirtschaftlichen Gründen nicht möglich, innerhalb der Schaltung an vielen Stellen Antivalenzkontrolleinrichtungen einzusetzen. Vielmehr wird am Ausgang der logischen Schaltung eine Antivalenzkontrolleinrichtung angeordnet, die alle auf diesen Ausgang arbeitenden logischen Verknüpfungselemente ständig auf Antivalenz überwacht. Bei umfangreichen Anlagen, in denen solche antivalent aufgebauten Steuerungen in großer Zahl vorhanden sind, wird jeder Ausgang auf Antivalenz überwacht und auf diese Weise eine gewisse Selektivität erreicht. Die so entstehenden Gruppen worden nachfolgend als Baugruppen bezeichnet und enthalten jeweils eine größere Anzahl logischer Verknüpfungselemente und am Ausgang eine Antivalenzkontrolle.These antivalence control devices are known to require one certain effort, which can consist of relays and / or logic switching elements. Given the large number of logical links required for a controller, it is not possible for economic reasons, within the circuit at many Make use of non-equivalence control devices. Rather, at the exit of the logic circuit arranged a non-equivalence control device, all on Logical linking elements working this output constantly for non-equivalence supervised. For extensive systems in which such complementary controls are present in large numbers, each output is monitored for non-equivalence and for a certain selectivity is achieved in this way. The resulting groups have been hereinafter referred to as assemblies and each contain a larger number logical connection elements and a non-equivalence check at the output.

Tritt in einer solchen Baugruppe eine Störung auf, dann gibt die Antivalenzkontrolleinrichtung noch keinen Aufschluß darüber, an welcher Stelle der Baugruppe, die aus einer größeren Zahl von Verknüpfungselementen besteht, die Störungsursache liegt. Je nach der konstruktiven Ausführung der Baugruppe gibt es zwei grundsätzliche Möglichkeiten der Fehlerbeseitigung: Entweder ist die Baugruppe in einem Einschub untergebracht, der im Störungsfall gegen einen Reserveeinschub ausgewechselt wird, oder aber die Verknüpfungselemente der Baugruppen, die vorzugsweise die Verknüpfungsschaltungen auf sogenannten Karten enthalten, werden einzeln ausgewechselt, bis beim Auswechseln einer bestimmten Karte die Antivalenzstörung verschwindet. Diese letztgenannte Bauweise wird als Magazinbauweise bezeichnet. Bei der Einschubbauweise ist für die Reservehaltung der Ersatzeinschübe ein verhältnismäßig großer Aufwand erforderlich, der in vielen Fällen zu großen wirtschaftlichen Belastungen führt. Die Auswechselung der Einschübe geht zwar schnell, jedoch erfordert die Lagerung der Rerserveeinschübe viel Platz.If a fault occurs in such an assembly, the non-equivalence control device issues Still no indication of where in the assembly that came from a larger Number of link elements exists, the cause of the malfunction is. Depending on the constructive Execution of the module there are two basic options for troubleshooting: Either the module is housed in a slot that can be used in the event of a fault is exchanged for a reserve module, or the linking elements the assemblies, which are preferably the logic circuits on so-called cards are exchanged individually until when a specific card is exchanged the antivalence disorder disappears. This last-mentioned construction is called a magazine construction designated. In the case of the slide-in design, the spare slide-in unit is used to keep a reserve a relatively great effort is required, which in many cases is too great economic burdens. The replacement of the slots is quick, however, the storage of the reserve racks requires a lot of space.

Die Magazinbauweise hat den Vorteil, mit geringem Aufwand an Material und Raum eine ausreichende Reservehaltung zu gewährleisten. Dem steht aber der Nachteil gegenüber, daß unter Umständen eine größere Zahl von Karten geprüft werden muß, bis die fehlerhafte Karte gefunden wird und ausgewechselt werden kann. Diese Art der Fehlersuche erfordert jedoch eine gewisse Zeit, die in vielen Fällen nicht zur Verfügung steht.The magazine design has the advantage of requiring little material and space to ensure adequate reserves. But that has the disadvantage against the fact that a larger number of cards may have to be checked, until the faulty card is found and can be replaced. This kind however, troubleshooting requires a certain amount of time, which in many cases is not Available.

Zur Erleichterung der Fehlersuche ist bekannt, an besondere Prüfleisten optische Anzeigegeräte, beispielsweise in Form von Glimmröhren, einzubauen, an denen beobachtet werden kann, bis zu welcher Stelle ein Steuerbefehl ordnungsgemäß verarbeitet wird. Das setzt aber voraus, daß der Steuerbefehl zum Zwecke der Prüfung erneut gegeben wird. Bei schnell ablaufenden Vorgängen worden Dehnungs-oder Verzögerungseinrichtungen notwendig, um ein optisches Erkennen der Fehlerstelle überhaupt zu ermöglichen. Das erforderteinen große Aufwand.To facilitate troubleshooting, it is known to use special test strips to install optical display devices, for example in the form of glow tubes, on which it can be observed up to which point a control command is properly processed will. However, this assumes that the control command is repeated for the purpose of testing is given. In the case of fast-running processes, expansion or delay devices are used necessary to enable optical detection of the fault location at all. This requires a great deal of effort.

Diese Nachteile werden mittels des Verfahrens zur selektiven Fehlerorterfassung in antivalent aufgebauten logischen Verknüpfungsschaltungen nach der Erfindung dadurch vermieden, daß die einzelnen Baugruppen der Verknüpfungsschaltungen mit besonderen Prüfbuchsenleisten nach einem Schema verdrahtet werden und daß die im störungsfreien Betrieb zwischen den antivalente.n Kanälen unabhängig vom jeweiligen Schaltzustand vorhandene Potentialdifferenz für die Anzeige mittels geeigneter Prüfeinrichtungen, z. B. Glimmröhren, ausgenutzt wird, wobei die Prüfeinrichtung, die nach demselben Schema wie die Prüfbuchsenle,isten ausgelegt ist, nacheinander zur Prüfung der einzelnen Baugruppen in die Prüfbuchsenleisten eingesteckt wird.These disadvantages are alleviated by means of the method for selective fault location detection in complementary logical combination circuits according to the invention thereby avoided the individual assemblies the logic circuits be wired with special test socket strips according to a scheme and that the in trouble-free operation between the complementary.n channels regardless of the respective Switching status of the existing potential difference for the display by means of suitable test equipment, z. B. glow tubes, is exploited, with the testing device following the same Scheme of how the test socket is designed to test each one one after the other Assemblies is plugged into the test socket strips.

Die nachstehend beschriebene Erfindung wird durch Zeichnungen im folgenden näher erläutert. Sie gestattet es, auch im statischen Zustand den Fehlerort sofort zu erkennen, und beruht darauf, daß bei antivalent aufgebauten logischen Schaltungen die Spannungsdifferenz zwischen den zusammengehörigen Stellen zweier Kanäle zu Anzeigezwecken ausgenutzt wird. Wenn das Signal in einem Kanal 0-Potential hat, muß im anderen Kanal L-Signal anstehen, dessen Potential von dem des 0-Signals um beispielsweise 12 Volt verschieden ist. Wie in F i g. 1 dargestellt, wird zwischen diesen beiden Leitungen 1 und 2 eine geeignete Anzeigevorrichtung, beispielsweise eine Glimmröhre 3, geschaltet; diese leuchtet dann bei fehlerfreiem Zustand auf. Jede Abweichung von der Antivalenz bewirkt auf den beiden Leitungen 1 und 2 entweder 0-Signal oder L-Signal, d. h., zwischen beiden Leitungen besteht keine Potentialdifferenz mehr, die zur Aussteuerung der Anzeige ausreicht. Im störungsfreien Zustand spielt es dabei keine Rolle, ob die Leitung 1 L-Signal und die Leitung 2 0-Signal führt oder umgekehrt. Die Prüfeinrichtung wird zweckmäßigerweise über Buchsen 4 angeschlossen.The invention described below is illustrated by drawings below explained in more detail. It allows the fault location to be found immediately, even in the static state to recognize, and is based on the fact that with complementary logical circuits the voltage difference between the related positions of two channels for display purposes is exploited. If the signal has 0 potential in one channel, it must in the other Channel L signal present, whose potential differs from that of the 0 signal by, for example 12 volts is different. As in Fig. 1 is shown between these two Lines 1 and 2 a suitable display device, for example a glow tube 3, switched; this then lights up if the status is free from errors. Any deviation of the non-equivalence causes either a 0-signal or on the two lines 1 and 2 L signal, d. i.e., there is no longer a potential difference between the two lines, which is sufficient to control the display. It plays in a fault-free state It does not matter whether line 1 has a L signal and line 2 has a 0 signal or vice versa. The test device is expediently connected via sockets 4.

In F i g. 2 ist als Beispiel die antivalent aufgebaute logische Verknüpfungsschaltung für die Steuerung und Verriegelung eines Sammelschienentrenners einer Hochspannungsschaltanlage mit Doppelsammelschienen dargestellt, in dem eine selektive Störungsanzeige nach der Erfindung vorgesehen ist. Mit 1.1 bis 1.4 sind die logischen Verknüpfungselemente bezeichnet, in denen die dem Trenner zugehörigen Verriegelungssignale verarbeitet werden. In den Elementen 2.1 und 2.2 wird geprüft, weiche Verriegelungsbedingungen erfüllt sind und ein entsprechendes Signal an die Steuerelemente 3.1 bis 3.4 gegeben. Auf diese Steuerelemente werden zusätzlich von den Steuerschaltern 7.1 oder 7.2 Steuerbefehle gegeben, woraufhin an die Ausgangsverstärker 9.1, 9.2 oder 9.3, 9.4 Steuersignale weitergegeben werden, wenn alle Steuerbefehle erfüllt sind. Bei ordnungsgemäßer Funktion der logischen Verknüpfungen werden die Ausgangsrelais 10.1 und 10.2 bzw. 10.3 und 10.4 umgesteuert. Von diesen Relais sind hier nur die Kontakte dargestellt, die für die Antivalenzkontrolle benötigt werden.In Fig. 2 shows the complementary logical combination circuit for the control and locking of a busbar disconnector of a high-voltage switchgear with double busbars, in which a selective fault display is provided according to the invention. 1.1 to 1.4 denote the logical linking elements in which the interlocking signals associated with the isolator are processed. In elements 2.1 and 2.2 it is checked which locking conditions are met and a corresponding signal is given to the control elements 3.1 to 3.4. These control elements are also given control commands from the control switches 7.1 or 7.2, whereupon control signals are passed on to the output amplifiers 9.1, 9.2 or 9.3, 9.4 when all control commands are fulfilled. If the logic operations are working properly, the output relays 10.1 and 10.2 or 10.3 and 10.4 are reversed. Of these relays, only the contacts that are required for the non-equivalence check are shown here.

An den Stellen, die für eine selektive Antivalenzkontrolle von Interesse sind, beispielsweise an den Ausgängen von Verknüpfungselementen, werden entsprechend der F i g. 1 Prüfbuchsen 4.1 bis 4.7 angeordnet. Im störungsfreien Betrieb würden alle Prüflampen aufleuchten, gleichgültig in welchem Schaltzustand sich die Verknüpfungselemente befinden.At the points that are of interest for a selective antivalence control are, for example at the outputs of logic elements, are accordingly the F i g. 1 test sockets 4.1 to 4.7 arranged. In trouble-free operation would all test lamps light up, regardless of the switching status of the logic elements are located.

Zur Demonstration der Wirkungsweise sei angenommen, daß sich im Verknüpfungselement 2.1 ein Fehler befindet, der ein L-Signal in ein 0-Signal verwandelt. Da das antivalent aufgebaute Verknüpfungselement 2.2 nicht gestört ist und demnach sein 0-Signal behält, liegt an beiden Buchsen 4.3 0-Signal an, so daß die Prüflampe nicht leuchtet. Alle anderen Prüflampen leuchten weiter.To demonstrate the mode of operation, it is assumed that the linking element 2.1 there is an error that converts an L signal into a 0 signal. Since the complementary built-up link element 2.2 is not disturbed and therefore retains its 0 signal, there is a 0 signal at both sockets 4.3 so that the test lamp does not light up. All other test lamps continue to illuminate.

Wird der Steuerschalter 7.1 betätigt, dann wird nur das Verknüpfungselement 3.2 geschaltet, da durch die Störung im Element 2.1 dem Element 3.1 eine Bedingung fehlt. Die Antivalenzkontrolle spricht an und meldet die Störung. Während des versuchten Steuervorganges, der die Antivalenzstörungsmeldung bewirkt, erlöschen auch die an den Prüfbuchsen 4.4 und 4.6 angeschlossenen Prüflampen, jedoch nur so lange, bis der Steuerschalter 7.1 wieder in Ruhestellung zurückgeht. Es kann also sofort das Verknüpfungselement selektiv erkannt werden, das die Störung verursacht.If the control switch 7.1 is operated, then only the link element 3.2 switched, because the disturbance in element 2.1 to element 3.1 a condition is missing. The antivalence control responds and reports the fault. During the tried Control process that causes the non-equivalence fault message, the on test lamps connected to test sockets 4.4 and 4.6, but only until the control switch 7.1 returns to the rest position. So it can do that straight away Linking element can be selectively recognized that caused the malfunction.

Es wäre bei umfangreichen Anlagen mit logischen Verknüpfungsschaltungen unzweckmäßig, an allen diesen Stellen getrennte Prüfbuchsen vorzusehen bzw. Prüflampen fest einzubauen.In the case of extensive systems, it would be with logical connection circuits Inexpedient to provide separate test sockets or test lamps at all these points to be installed permanently.

Daher ist es zweckmäßig, für jede Baugruppe oder jedes Magazin eine Prüfsteckerleiste in an sich bekannter Weise vorzusehen, jedoch in einer Schaltung entsprechend dem Erfindungsgedanken.It is therefore useful to have one for each assembly or each magazine Provide test connector strip in a manner known per se, but in a circuit according to the idea of the invention.

Durch eine systematisch aufgebaute Prüfsteckeranordnung wird erreicht, daß alle unterschiedlichen Verknüpfungsschaltungen mit einer Prüfeinrichtung, beispielsweise einer Prüflampenkarte, geprüft werden können, derart, daß jedes beliebige Verknüpfungselement selektiv erfaßt werden kann. In F i g. 3 ist diese Schaltung schematisch am Beispiel von zwei unterschiedlich aufgebauten Verknüpfungsschaltungen dargestellt. Die Verknüpfungsschaltung in F i g. 3 a entspricht der von F i g. 2, während die Verknüpfungsschaltung von F i g. 3 b eine umfangreichere Längskuppelschalterverriegelung enthält. In F i g. 3 c schließlich ist eine Prüfkarte schematisch dargestellt, auf der die Prüflampen sinnfällig angeordnet sind.A systematically structured test plug arrangement achieves that all different logic circuits with a test device, for example a test lamp card, can be tested in such a way that any link element can be detected selectively. In Fig. 3 is a schematic example of this circuit represented by two differently structured logic circuits. The logic circuit in Fig. 3 a corresponds to that of FIG. 2, while the logic circuit of F i g. 3 b contains a more extensive series coupling switch interlock. In Fig. 3 c finally a test card is shown schematically on which the test lamps are clearly arranged.

Zur besseren Unterscheidung der antivalenten Signale werden drei Signalgruppen gebildet. Die erste Gruppe enthält übergeordnete Signale, das heißt solche, die beispielsweise von anderen Feldern (Kuppelfelder usw.) stammen und in den Verknüpfungselementen mit verarbeitet werden. Diese Eingangssignale werden mit großen Buchstaben A, B, C, D bezeichnet.To better distinguish the complementary signals, three signal groups are formed. The first group contains higher-level signals, that is, those that originate, for example, from other fields (coupling fields, etc.) and are also processed in the link elements. These input signals are designated with capital letters A, B, C, D.

In der zweiten Gruppe werden alle internen Signale kontrolliert, d. h. solche Signale, die innerhalb der logischen Schaltung verarbeitet werden. Sie werden mit Zahlen 1.1-2, 1.3-4 usw. gekennzeichnet.In the second group all internal signals are checked, i. H. those signals that are processed within the logic circuit. she are identified with numbers 1.1-2, 1.3-4, etc.

Die dritte Gruppe enthält solche Signale, die aus den Verknüpfungselementen heraus zu anderen Feldern gehen und dort als übergeordnete Signale erscheinen. Diese abgehenden Signalleitungen werden durch Prüflampen überwacht, die mit kleinen Buchstaben a, b, c versehen sind.The third group contains signals that go from the link elements to other fields and appear there as higher-level signals. These outgoing signal lines are monitored by test lamps, which are provided with small letters a, b, c.

Durch den unterschiedlichen Aufbau der Verknüpfungselemente in verschiedenen Feldern wird immer eine verschiedene Anzahl von Prüflampen benötigt. Um mit einer Prüfkarte für alle Fälle auszukommen, wird die Prüflampenkarte für den maximalen Bedarf ausgelegt. Alle nicht belegten Prüfbuchsen in den einzelnen Verknüpfungsschaltungen werden mit der 0- bzw. -12-V-Leitung verbunden, wie das in der F i g. 3 a mit den Buchstaben B, b, 2.3-4, 3.1-2 usw. der Fall ist.Due to the different structure of the linking elements in different fields, a different number of test lamps is always required. In order to get by with one test card for all cases, the test lamp card is designed for maximum requirements. All unused test sockets in the individual logic circuits are connected to the 0 or -12 V line, as shown in FIG. 3 a with the letters B, b, 2.3-4, 3.1-2 etc. is the case.

Auf diese Weise wird erreicht, daß bei einer Prüfung immer alle Prüflampen leuchten. Jede nicht leuchtende Prüflampe zeigt durch ihre Bezeichnungen selektiv an, welches Verknüpfungselement schadhaft ist. Leuchten mehrere Prüflampen nicht auf, ist der Fehler in dem zur obersten nicht leuchtenden Prüflampe gehöhrenden Verknüpfungselement zu suchen.In this way it is achieved that all test lamps are always used during a test to shine. None of them luminous test lamp shows by their designations selectively which link element is defective. Several test lamps light up not on, the fault is in the one belonging to the top non-lit test lamp Search for a link element.

Claims

Claims: 1. Method for selective fault location detection in static state in non-equivalent logical combination circuits, characterized in that the individual assemblies of the logic circuits be wired with special test socket strips according to a scheme and that the in trouble-free operation between the complementary channels regardless of the respective Switching status of the existing potential difference for the display by means of suitable test equipment, z. B. glow tubes, is exploited, with the testing device following the same Scheme of how the test socket strips are designed, one after the other to test each one Assemblies is plugged into the test socket strips.

2. Facility for implementation of the method according to claim 1, characterized in that with the individual assemblies the logic circuits at suitable points between the complementary channels Test socket strips are connected, in which all test sockets according to the wired in the same scheme and designed for maximum test reception, with unused test sockets are connected to the corresponding potential in such a way that that, only one test device for all differently structured logic circuits is required.

3. Device for performing the method according to claim 1, characterized in that the testing device z. B. is a test card on which the names of the individual glow tubes with the names of the corresponding ones Link elements match.