DE1158106B

DE1158106B - Pulse amplifier with transistors

Info

Publication number: DE1158106B
Application number: DEI14180A
Authority: DE
Inventors: Dipl-Ing Dr Theodor Einsele; Dipl-Ing Horst Von Der Heyden
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1957-12-27
Filing date: 1957-12-27
Publication date: 1963-11-28

Description

Imptilsverstärker mit Transistoren Es ist bereits bekannt, Magnetkernmatrixschaltungen durch Transistorverstärker zu betreiben. Soll in eine aus den heute erhältlichen Magnetschaltkernen bestehende Matrix eine Information durch Ummagnetisierung bestimmter Magnetschaltkerne eingeschrieben oder ausgelesen werden, so sind dazu im allgemeinen ganz bestimmte Ströme, beispielsweise in Höhe der halben Sättigungsmagnetisierung, erforderlich. Diese Ströme liegen in der Größenordnung von einigen hundert Milliampere. Für schnelle Rechenspeicher werden Schaltzeiten von etwa 1 [ts gefordert. Dazu werden Transistoren benötigt, die derartig hohe Ströme mit entsprechend kurzer Anstiegszeit schalten können. Man hat sich bislang dadurch geholfen, daß eine entsprechende Zahl von Hochfrequenztransistoren geringer Leistung parallel geschaltet wurde. Dies führt natürlich zu einem recht erheblichen Aufwand an Transistoren. Auch die Ausnutzung der impulsförmigen Betriebsweise und die dadurch zulässige höhere Belastbarkeit hinsichtlich der Stromführung des Transistors führt zu keinem befriedigenden Ergebnis, da den bekannten Grundschaltungen bestimmte Nachteile im Hinblick auf die besondere Form der niederohmigen induktiven Belastung durch eine Magnetkernmatrix zu eigen sind. Bei der geerdeten Basisschaltung ist die hohe Steuerleistung am Emitter und die hohe Verlustleistung im Transistor im eingeschalteten Zustand nachteilig, während bei der geerdeten Emitterschaltung der Strom beispielsweise auf dem Wert Im12 (halber zum Umklappen erforderlicher Magnetisierungsstrom) nur durch ein Betreiben des Transistors im Sättigungsgebiet bei gleichzeitiger Anwendung einer hochohnügen Quelle hoher Spannung (Stromzwangssehaltung) zu halten ist. Dabei wird im Aus-Zustand die zulässige Sperrspannung des Transistors überschritten.Imptile Amplifiers Using Transistors It is already known to operate magnetic core matrix circuits by transistor amplifiers. If information is to be written into or read out of a matrix consisting of the magnetic switch cores available today by reversing the magnetization of certain magnetic switch cores, very specific currents, for example half the saturation magnetization, are generally required for this. These currents are on the order of a few hundred milliamperes. Switching times of around 1 [ts are required for fast arithmetic memories. This requires transistors that can switch such high currents with a correspondingly short rise time. So far, it has been helpful to connect a corresponding number of low-power high-frequency transistors in parallel. Of course, this leads to a considerable amount of transistors being used. The use of the pulsed mode of operation and the resulting higher load capacity with regard to the current conduction of the transistor does not lead to a satisfactory result, since the known basic circuits have certain disadvantages with regard to the special form of the low-resistance inductive load caused by a magnetic core matrix. In the case of the grounded base circuit, the high control power at the emitter and the high power dissipation in the transistor when switched on are disadvantageous, while with the grounded emitter circuit the current, for example, to the value Im12 (half the magnetizing current required for flipping over) only by operating the transistor in the saturation area with simultaneous Use of a high voltage source of high voltage (forced current) is to be maintained. In the off state, the permissible reverse voltage of the transistor is exceeded.

Die erfindungsgemäße Schaltanordnung eines Impulsverstärkers mit Transistoren in geerdeter Emitter-oder in geerdeter Kollektorschaltung beseitigt diese Nachteile, indem in den Lastkreis eine Batterie hoher Spannung in Reihe mit einem hohen Widerstand und parallel dazu eine Batterie niederer Spannung in Reihe mit einer derart gepolten Diode eingefügt wird, daß durch diese Diode im Aus-Zustand des Transistors der durch den hohen Widerstand auf einen nahezu konstanten Wert gehaltene Strom fließt, und daß der Transistor bis in die Sättigung ausgesteuert wird.The inventive circuit arrangement of a pulse amplifier with transistors in a grounded emitter or in a grounded collector circuit eliminates these disadvantages, by placing a high voltage battery in series with a high resistance in the load circuit and in parallel with this, a battery of low voltage in series with one of such polarity Diode is inserted that through this diode in the off state of the transistor through the high resistance is held at an almost constant value, and that the transistor is driven to saturation.

Dadurch kann einmal an den Transistor im Aus-Zustand keine höhere Spannung als die der Batterie niedriger Spannung auftreten. Zum anderen ist bis zur vollen übernahme, des über die Diode fließenden Stroms durch den Transistor der Stromanstieg nur durch die Größe der Spannung Vo und die InduktivitätL gegeben und erreicht dadurch seinen möglichen maximalen Wert.As a result, once the transistor is in the off state, no higher Voltage than that of the battery may occur lower voltage. The other is up for full takeover of the current flowing through the diode through the transistor the increase in current is given only by the magnitude of the voltage Vo and the inductance L. and thereby reaches its maximum possible value.

Eine besonders vorteilhafte Weiterbildung dieser Anordnung wird erhalten, wenn man je einen Transistor gleichartigen Leitfähigkeitstyps je mit der erfindungsgemäßen Anordnung der Batterien des Widerstandes und der Diode gemeinsam mit einem zweiten auf die gleiche Belastung schaltet, indem man Emitter und Kollektor des einen Transistors entgegengesetzt zu dem des ersteren anordnet. Diese Schaltung stellt einen bipolaren Treiber für eine Magnetkernmatrix dar.A particularly advantageous further development of this arrangement is obtained if each switch each comprises a transistor similar conductivity type, the inventive arrangement of the batteries of the resistor and the diode together with a second in the same load by opposite to the emitter and collector of the one transistor to that of the the former arranges. This circuit represents a bipolar driver for a magnetic core matrix.

Weitere vorteilhafte Ausbildungen und Merkmale des Erfindungsgedankens sollen nachfolgend an Hand einiger Ausführungsbeispiele erläutert werden. Es zeigt Fig. 1 eine Matrix mit Magnetschaltkernen, die von je einem bipolaren x- und y-Treiber gespeist wird, Fig. 2 ein Ersatzschaltbild eines mit der Matrix verbundenen Treibertransistors in geerdeter Basisschaltung, Fig. 3 Arbeitspunkte im Kennlinienfeld der Schaltung nach Fig. 2, Fig. 4 Strom- und Leistungskurven der Schaltung nach Fig. 2 in Abhängigkeit von der Zeit, Fig. 5 ein Ersatzschaltbild eines mit der Matrix verbundenen Transistors in geerdeter Emitterschaltung, Fig. 6 Arbeitspunkte im Kennlinienfeld der Schaltung nach Fig. 5, Fig. 7 Strom- und Leistungskurven der Schaltung nach Fig. 5 in Abhängigkeit von der Zeit, Fig. 8 die erfindungsgemäße kombinierte Schaltung, Fig. 9 Arbeitspunkte im Kennlinienfeld der Schaltung nach Fig. 8, Fig. 10 Strom- und Leistungskurven der Schaltung nach Fig. 8, Fig. 11 einen unipolaren Treiber, Fig. 12 einen bipolaren Treiber unter Verwendung von gleichartigen Transistoren.Further advantageous designs and features of the concept of the invention are to be explained below with the aid of a few exemplary embodiments. 1 shows a matrix with magnetic switch cores which are each fed by a bipolar x and y driver, FIG. 2 shows an equivalent circuit diagram of a driver transistor connected to the matrix in a grounded base circuit, FIG. 3 shows operating points in the characteristic field of the circuit according to FIG. 2, FIG. 4 current and power curves of the circuit according to FIG. 2 as a function of time, FIG. 5 an equivalent circuit diagram of a transistor connected to the matrix in a grounded emitter circuit, FIG. 6 operating points in the characteristic field of the circuit according to FIG. 5, FIG 7 current and power curves of the circuit according to FIG. 5 as a function of time, FIG. 8 the combined circuit according to the invention, FIG. 9 operating points in the characteristic field of the circuit according to FIG. 8, FIG. 10 current and power curves of the circuit according to FIG FIG. 8, FIG. 11 a unipolar driver, FIG. 12 a bipolar driver using transistors of the same type.

Die in den Fig. 1 bis 7 gezeigten Schaltungen und Darstellungen sollen zur Erläuterung der AufgabensteRung und der Lösungen dienen, die man unter Anwendung der geläufigen Transistorgrundschaltungen auf die gestellte Aufgabe erhält. Es zeigt sich dabei, daß einmal keine der bekannten Grundschaltungen hinsichtlich geringer Steuerleistung, kurzer Schaltzeit und geringer Verlustleistung gleichzeitig günstig ist und daß zum anderen auch die zulässige Beanspruchung der Transistoren, z. B. hinsichtlich maximaler Kollektorspannung, überschritten werden muß, wenn man genügend große Ströme mit kurzer Anstiegszeit erhalten will.The circuits and representations shown in FIGS. 1 to 7 are intended to explain the task control and the solutions that are obtained using the common basic transistor circuits for the task at hand. It turns out that once none of the known basic circuits is favorable in terms of low control power, short switching time and low power loss at the same time and that, on the other hand, the permissible stress on the transistors, e.g. B. with regard to the maximum collector voltage, must be exceeded if one wants to obtain sufficiently large currents with a short rise time.

In Fig. 1 ist ein bereits vorgeschlagenes System zum Betreiben einer Magnetkernmatrix dargestellt. Die, Magnetkerne 9 sind jeweils auf den Kreuzungspunkten der Y-Leitungen 3a bis 3n und der X-Leitungen 4 a bis 4 n angeordnet. Jeder Y-Leitung 3 a bis 3 n ist je ein Schalttransistor 8 zugeordnet, und jeder X-Leitung4a bis 4n ist je ein Schalttransistor 7 zugeordnet. Die Lese- und Schreibimpulse werden fortlaufend von den Treibern 1 (Schreiben) und 2 (Lesen) je an alle X- und Y-Leitungen angelegt. Eine Abfragewicklung5 ist in bekannter Weise durch die gesamte Matrix geführt und liefert über den Verstärker 6 ein Ausgangssignal.In Fig. 1 , an already proposed system for operating a magnetic core matrix is shown. The magnetic cores 9 are each arranged on the crossing points of the Y lines 3a to 3n and the X lines 4 a to 4 n. Each Y line 3 a to 3 n, a switching transistor 8 is assigned to each, and each X-Leitung4a to 4n is associated with a respective switching transistor. 7 The read and write pulses are continuously applied by the drivers 1 (write) and 2 (reading) each on all X and Y lines. An interrogation winding 5 is routed through the entire matrix in a known manner and supplies an output signal via the amplifier 6.

- Während die Schreibimpulse in Stärke von Im12 (halbe Schreibstärke für den Magnetkern) gleichzeitig von dem Treiber 1 a an alle Leitungen 3 a bis 3 n und gleichartig von dem Treiber 1 b an alle Leitungen 4 a bis 4n gelegt werden, erfolgt die Auswahl des bestimmten Kernes durch Schließung je eines der Schalttransistoren7 und 8 zufolge eines an die Basis des betreffenden Transistors gelegten Signals. Die zeitliche Steuerung ist dabei so getroffen, daß zuerst die beiden ausgewählten Transistoren der Schalter7 und 8 von der Basis her in den leitenden Zustand gebracht werden, darauf erscheint die Vorderflanke des von den Schreibtreibern la und 1 b gelieferten Impulses in Höhe von 'Im12, dann endet der Schreibimpuls, und danach werden alle Schalttransistoren wieder gesperrt. Die Schalttransistoren wählen also je eine der X- und Y-Leitungen aus, während die Treiber den eigentlichen Schreib- oder Leseimpuls nach Dauer und Amplitude liefern. Diese Aufgabentrennung bildet die Voraussetzung für die bereits vor- i geschlagene günstige Arbeitsweise der Schalttransistoren 7 und 8 sowie die erfindungsgemäße Ausbildung der Schaltung der Treibertransistoren. - While the write pulses with the strength of Im12 (half write strength for the magnetic core) are applied simultaneously from the driver 1 a to all lines 3 a to 3 n and similarly from the driver 1 b to all lines 4 a to 4 n, the selection is made certain core by closing in each case one of the Schalttransistoren7 and 8, according to one applied to the base of the relevant transistor signal. The timing is done in such a way that first the two selected transistors of switches 7 and 8 are brought into the conductive state from the base, then the leading edge of the pulse supplied by the write drivers la and 1 b appears in the amount of 'Im12, then the write pulse ends, and then all switching transistors are blocked again. So choose the switching transistors from each one of the X and Y lines, while the drivers deliver the actual write or read pulse duration and amplitude. This separation of duties forms the prerequisite for the already proposed favorable mode of operation of the switching transistors 7 and 8 as well as the inventive design of the circuit of the driver transistors.

Die Schreib- und Lesetreiber müssen also den zum Aufsetzen und Auslesen des gewünschten Magnetkernes erforderlichen Magnetisierungsstrom exakt in Höhe von Im12 unter Steuerung eines Taktgeberimpulses liefern. - . In Fig. '/- ist die Verwendung eines Flächentransistor 14 in geerdeter Basisschaltung als Treiber für eine durch die Ersatzwerte L und R 1 dargestellte Magnetkernanordnung gezeigt. In dieser Schaltung wird der Strom Im12 durch den Transistor 14 vorgegeben, indem in dessen Emitter ein Strom in der Größe Im12. 1/a eingespeist wird. Dies wird möglich, da die Größe 1/a nahezu konstant ein wenig größer als Eins bleibt. Die am Emitter benötigte Steuerleistung ist relativ niedrig, so daß durch die am Kollektor mögliche große Spannungsschwankung eine entsprechende Leistungsverstärkung erzielt wird.The write and read drivers must therefore supply the magnetizing current required to set up and read out the desired magnetic core exactly in the amount of Im12 under the control of a clock pulse. -. The use of a flat transistor 14 in a grounded basic circuit as a driver for a magnetic core arrangement represented by the substitute values L and R 1 is shown in FIGS. In this circuit, the current Im12 through the transistor 14 is predetermined by a current of the magnitude Im12. 1 / a is fed in. This becomes possible because the size 1 / a remains almost constantly a little larger than one. The control power required at the emitter is relatively low, so that a corresponding power gain is achieved due to the large voltage fluctuation possible at the collector.

Vor dem Einschalten steht die Batteriespannung - Vo praktisch als Kollektor-Basis-Spannung Vcb am Kollektor. Während des Einschaltvorganges fällt zunächst fast die gesamte Spannung an der Induktivität L ab, der Arbeitspunkt bewegt sich also entsprechend Pfeil 10 in Fig. 3. Die Gegenspannung an der Induktivität L nimmt nach erfolgtem Ummagnetisieren ab, so daß sich der Arbeitspunkt über die Punkte 11 und 12 auf den durch den Schnittpunkt 13 der Belastungsgeraden des Ersatzwiderstandes R 1 mit der Kollektorstromlinie Im12 entsprechend einem Enlitterstrom. von Im12- 1/a dargestellten Arbeitspunkt einstellt. Der Ersatzwiderstand R 1, der sich im wesentlichen aus dem Widerstand eines der Schaltdrähte 3 a bis 3 n bzw. 4 a bis 4 n und dem Durchlaßwiderstand eines der Schalttransistoren 7 oder 8 zusammensetzt, liegt dabei in der Größenordnung von wenigen 9, so daß die an dem vollen Magnetisierungsstrom führenden Transistor 14 stehende Kollektor-Basis-Spannung Vcb fast der Batteriespannung - Vo entspricht.Before switching on, the battery voltage - Vo is practically as collector-base voltage Vcb at the collector. During the switch, the entire voltage across the inductor L falls initially almost down, the operating point thus moves according to arrow 10 in Fig. 3. The reverse voltage across the inductance L takes off after the magnetization reversal so that the operating point about the points 11 and 12 on the line through the intersection 13 of the load line of the equivalent resistance R 1 with the collector current line Im12 corresponding to an enlitter current. the operating point shown by Im12-1 / a. The equivalent resistance R 1, which is essentially composed of the resistance of one of the jumper wires 3 a to 3 n or 4 a to 4 n and the forward resistance of one of the switching transistors 7 or 8 , is of the order of a few 9, so that the at the full magnetizing current carrying transistor 14 standing collector-base voltage Vcb almost corresponds to the battery voltage - Vo.

Das Verhalten dieser Schaltung sei an Hand des Schaubildes nach Fig. 4 weiter erläutert. Nachteilig ist der relativ hohe Steuerstrom 1/a - Im12 (Kurve 16) und vor allem nach Kurve 18 die hohe im Transistor 14 nach dem Einschalten entstehende Verlustleistung N, die durch die relativ große Spannung Vcb hervorgerufen wird, die an dem stromführenden Transistor 14 nach dem Ende des in der Induktivität L induzierten Gegenspannungsstoßes liegt.The behavior of this circuit will be explained further on the basis of the diagram according to FIG. Disadvantages are the relatively high control current 1 / a - Im12 (curve 16) and, above all, according to curve 18, the high power loss N occurring in transistor 14 after switching on, which is caused by the relatively high voltage Vcb which is applied to current-carrying transistor 14 the end of the counter-voltage surge induced in the inductance L.

Günstig ist jedoch die kurze Anstiegszeit des Magnetisierungsstromes auf den Wert Im12 nach Kurve 17. Da zufolge des Magnetisierungsstromes Im12 von einigen 100 mA bei der hohen Kollektorspannung Vcb (ungefähr gleich Vo) die zulässige Verlustleistung der heute vorhandenen Hochfrequenztransistoren auch unter Berücksichtigung des Impulsbetriebs überschritten wird, ist die ParaUelschaltung mehrerer Transistoren mit all ihren Nachteilen erforderlich.But is favorable, the short rise time of magnetizing current to the value IM12 by curve 17. Since as a result of the magnetizing current IM12 is exceeded by some 100 mA at high collector voltage V cb (approximately equal to Vo) the allowable power loss upon currently available high-frequency transistors also taking into account the pulse operation, the parallel connection of several transistors with all their disadvantages is required.

Eine andere Möglichkeit für die Schaltung eines Transistors 15 für die Treiberstufe stellt die in Fig. 5 gezeigte geerdete Emitterschaltung dar. Die der Fig. 2 entsprechenden Teile der Anordnung nach Fig. 5 sind mit gleichen Bezugszeichen versehen. Da der Magnetisierungsstrom Im12 sehr genau eingehalten werden muß, andererseits die Stromführung des Kollektors nur über die stark schwankende Größe a' = 1/1 - a (a 0,90 bis 0,99) mit dem Basisstrom ibe zusammenhängt, wird hier die Größe des Kollektorstroms durch einen in den Kollektorkreis eingefügten hohen WiderstandR2 und eine Batterie -Vo auf den Wert Im12 festgelegt. Da diese Spannung nicht höher als die zulässige Kollektorsperrspannung des Transistors 15 sein darf, wird durch den Spannungsabfall an dem Strombegrenzungswiderstand (R 1 + R 2) die Anstiegszeit gemäß Kurve 23 (Fig. 7) vergrößert. Auch bei dieser Schaltung übernimmt die Induktivität L zunächst beim Einschalten nahezu den gesamten Spannungsabfall, so daß der Arbeitspunkt nach Fig. 6 vom Wert - Vo über den Pfeil 19 nach - Vce # 0 und von dort über Pfeil 20 auf den Arbeitspunkt 21 mit dem Kollektorstrom Im12 ge- langt.Another possibility for the connection of a transistor 15 for the driver stage is represented by the grounded emitter circuit shown in FIG. 5. The parts of the arrangement according to FIG. 5 corresponding to FIG. 2 are provided with the same reference numerals. Since the magnetizing current Im12 must be adhered to very precisely, on the other hand the current conduction of the collector is only related to the base current ibe via the strongly fluctuating size a '= 1/1 - a (a 0.90 to 0.99), the size of the Collector current is set to the value Im12 through a high resistor R2 and a battery -Vo inserted in the collector circuit. Since this voltage must not be higher than the permissible collector reverse voltage of transistor 15 , the rise time according to curve 23 (FIG. 7) is increased by the voltage drop across the current limiting resistor (R 1 + R 2). Also in this circuit, the inductance L takes initially at power almost the entire voltage drop, so that the operating point of Figure 6 the value -. Vo via arrow 19 for - Vce # 0 and from there via arrow 20 to the operating point 21 to the collector current im12 overall reached.

Der Arbeitspunkt 21 ist dabei durch den Schnittpunkt der Kollektorlastlinie R 1 + R 2 mit der Sättigungslinie Rs festgelegt. Da zwischen Basis und Kollektor in dieser Schaltung eine hohe Stromverstärkung besteht, ist der in die Basis einzuspeisende Steuerstrom 22 (Fig. 7) sehr gering. Weiterhin ist es bei dieser Schaltung günstig, daß während des Impulses nur eine geringe Verlustleistung im Transistor 15 entsteht, da an den Transistor nur die geringe Spannung - Vee des auf der Sättigungslinie Rs liegenden Arbeitspunktes 21 steht.The working point 21 is defined by the intersection of the collector load line R 1 + R 2 with the saturation line Rs. Since there is a high current gain between the base and collector in this circuit, the control current 22 (FIG. 7) to be fed into the base is very small. Furthermore, it is advantageous in this circuit that only a small power loss occurs in the transistor 15 during the pulse, since only the low voltage - Vee of the operating point 21 lying on the saturation line Rs is applied to the transistor.

Bei der erfindungsgemäßen Grundschaltung nach Fig. 8 wird zwischen die Widerstände R 1 und R 2 nach Fig. 5 ein Zweig zum Emitter des Transistors 25 eingefügt, der eine Diode G 1 und eine Batterie - Vo enthält. Die Polung der Diode ist derart, daß sie für den durch die Batterie n - Vo mit n > 1 durch den Kreis R 2, G 1, - Vo getriebenen Urstrom Io in Durchlaßrichtung gepolt ist. Für die Verhältnisse am Transistor 25 bedeutet dies zunächst, daß im gesperrten Zustand des Transistors am Kollektor keine größere Spannung als - Vo stehen kann. Da sich die Diode vor dem Einschalten im niederohmigen Durchlaßzustand befindet, ist für den Kollektor (Fig. 9) zunächst die vom Punkt - Vo ausgehende Belastungsgerade des niedrigen Widerstandes R 1 gültig. Wenn nun in die Basis des Transistors 25 ein Einschaltimpuls eingespeist wird, nimrat der Strom im Kollektorkreis zufolge der Induktivität L vom Wert 0 etwa linear mit der Zeit zu. Die Diode Gl ist so lange in Durchlaßrichtung vorgespannt, wie der Kollektorstrom ice kleiner oder gleich dem Urstrom Io ist. Dies bedeutet, daß bei geeigneter Wahl der Widerstände und Spannungen praktisch während des ganzen Einschaltvorganges eine kleine Zeitkonstante wirksam ist. Erst wenn der Kollektorstrom ice den Wert Io überschreitet, sperrt der Gleichrichter G 1 und schaltet damit den niederohmigen Zweig G 1, - Vo ab. Da an der Basis gesteuert wird, ist nun der Endwert des Stromes durch den Schnittpunkt 26 der vom Punkte - n - Vo ausgehenden Lastlinie R 1 + R 2 mit der Sättigungslinie Rs des Transistors 25 auf den Wert Im12 festgelegt. Damit kommen nach dem Einschalten für die weitere Impulsdauer auch die Vorteile der Schaltung nach Fig. 5, nämlich der niedrige Steuerstrom und die niedrige Kollektorverlustleistung zur Wirkung. Der Arbeitspunkt läuft also nach Fig. 9 von - Vo beim Einschalten über Pfeil 27, Punkt A und Pfeil 28 zum Punkt 26. Die erfindungsgemäße Schaltung besitzt damit die Vorteile der Schaltungen nach Fig. 2 und 5, ohne jedoch deren Nachteile aufzuweisen. Der benötigte Eingangsstrom ibe ist nach Kurve 29 (Fig. 10) gering, die Anstiegszeit des Kollektorstroms Ice ist kurz, und die Verlustleistung des Transistors 25 nach Kurve 31 bleibt auch nach dem Einschalten in zulässigen Grenzen und hat denselben Wert wie in Fig. 6 [(Im/2)2 - Rs]. Die Weiterbildung der Schaltung nach Fig. 8 in eine für die Verwendung als unipolarer Treiber geeignete Form ist in Fig. 11 dargestellt.In the basic circuit according to the invention according to FIG. 8 , a branch to the emitter of the transistor 25 is inserted between the resistors R 1 and R 2 according to FIG. 5, which branch contains a diode G 1 and a battery - Vo. The polarity of the diode is such that it is polarized in the forward direction for the primary current Io driven by the battery n - Vo with n > 1 through the circuit R 2, G 1, - Vo. For the conditions at the first transistor 25, this means that in the locked state of the transistor is no greater than voltage at the collector - can stand Vo. Since the diode is in the low-ohmic conducting state before it is switched on, the straight line load of the low resistance R 1 starting from point - Vo is initially valid for the collector (FIG. 9). If a switch-on pulse is now fed into the base of the transistor 25 , the current in the collector circuit increases approximately linearly with time due to the inductance L from the value 0. The diode Gl is forward-biased as long as the collector current ice is less than or equal to the primary current Io. This means that with a suitable choice of resistances and voltages, a small time constant is effective practically during the entire switch-on process. Only when the collector current ice exceeds the value Io does the rectifier G 1 block and thus switch off the low-resistance branch G 1, - Vo. Since the base is controlled, the end value of the current through the intersection point 26 of the load line R 1 + R 2 emanating from the point - n - Vo with the saturation line Rs of the transistor 25 is now set to the value Im12. Thus, after switching on, the advantages of the circuit according to FIG. 5, namely the low control current and the low collector power loss, also come into effect for the further pulse duration. The operating point thus runs according to FIG. 9 from - Vo when switching on via arrow 27, point A and arrow 28 to point 26. The circuit according to the invention thus has the advantages of the circuits according to FIGS. 2 and 5, but without their disadvantages. The required input current ibe is low according to curve 29 (FIG. 10) , the rise time of the collector current Ice is short, and the power loss of transistor 25 according to curve 31 remains within permissible limits even after switching on and has the same value as in FIG. 6 [ (Im / 2) 2 - Rs]. The development of the circuit of FIG. 8 in a form suitable for use as a unipolar driver shape is shown in Fig. 11.

Da die Adressierung über die gegen Erde liegenden Schalttransistoren 7 und 8 (Fig. 1) erfolgt, liegt der Erdpunkt der Schaltung fest. Der Kollektor des Transistors 32 liegt daher über die Matrixleitung L, R 1 und den als Schalter 38 vereinfacht dargestellten Schalttransistor 7 oder 8 an Erde. Der Widerstand R 2 liegt jetzt in Reihe mit dem Einitter des Transistors 32 und ist an die Spannungsquelle + n - Vo angeschlossen. Mit dem Emitter ist ferner die Diode G 1 in Reihe mit der Spannungsquelle +Vo angeordnet. Da die Emitter-Basis-Strecke des Transistors 32 auf einem gegen Erde nicht festliegenden Potential liegt, wird der Steuereingang 36 über einen Transformator 37 an die Emitter-Basis-Strecke gelegt. über den Spannungsteiler 33, 34 erhält die Basis eine geringe positive Vorspannung, so daß der Transistor 32 im Ruhezustand sicher gesperrt ist und auch nicht durch kleine auf die Eingangsklemme gelangende Störimpulse geöffnet wird. Der Kondensator 35 beschleunigt das Umschalten.Since the addressing takes place via the switching transistors 7 and 8 (Fig. 1) lying against earth, the earth point of the circuit is fixed. The collector of the transistor 32 is therefore connected to earth via the matrix line L, R 1 and the switching transistor 7 or 8, shown in simplified form as a switch 38 . The resistor R 2 is now in series with the one-emitter of the transistor 32 and is connected to the voltage source + n - Vo. With the emitter, the diode G 1 is also arranged in series with the voltage source + Vo. Since the emitter-base path of the transistor 32 is at a potential that is not fixed with respect to ground, the control input 36 is connected to the emitter-base path via a transformer 37. The base receives a slight positive bias voltage via the voltage divider 33, 34, so that the transistor 32 is safely blocked in the idle state and is also not opened by small interference pulses reaching the input terminal. The capacitor 35 accelerates the switching.

Eine bipolare Treiberanordnung (Lesen und Schreiben) unter Verwendung gleichartiger Transistoren, insbesondere gleichen Leitfähigkeitstyps, ist in Fig. 12 dargestellt.Using a bipolar driver arrangement (read and write) Transistors of the same type, in particular of the same conductivity type, are shown in FIG. 12 shown.

Der von der Klemme 41 (Lesen) gesteuerte Transistortreiber 39 entspricht der Anordnung nach Fig. 11. Zur Vereinfachung der Darstellung sind lediglich die Spannungsteiler für die Basiselektroden fortgelassen, Der von der Klemme 42 (Schreiben) gesteuerte Transistortreiber 40 ist mit dem Emitter auf den gleichen Lastkreis L, R 1, 38 geschaltet. Der Kollektor ist je- doch über einen Widerstand R 2 mit der höheren Vorspannung - n - Vo und über eine Diode G 1 mit der Vorspanung - Vo verbunden. Man erhält also unter Verwendung von Transistoren eines Typs (z. B. pnp) einen bipolaren Treiber. Selbstverständlich läßt sich an Stelle des pnp-Transistors 40 auch ein npn-Transistor setzen, der dann entsprechend dem Transistor 39 angeordnet, jedoch mit der Batteriepolung des Transistors 40 zu schalten wäre. The transistor driver 39 controlled by terminal 41 (read) corresponds to the arrangement according to FIG. 11. To simplify the illustration, only the voltage dividers for the base electrodes are omitted. The transistor driver 40 controlled by terminal 42 (write) has the same emitter Load circuit L, R 1, 38 switched. The collector is however, made by a resistor R 2 at the higher bias - n - Vo through a diode and G 1 with the Vorspanung - connected Vo. A bipolar driver is thus obtained using transistors of one type (e.g. pnp). Of course, instead of the pnp transistor 40, an npn transistor can also be used, which would then be arranged in accordance with the transistor 39 , but would have to be switched with the battery polarity of the transistor 40.

Da die Induktivität L eine magnetische gespeicherte Energie enthält, entstehen am Impulsende durch das plötzliche Abschalten Spannungsspitzen. Diese lassen sich dadurch beseitigen, daß man parallel zur Induktivität eine Diode anordnet, die für die entgegengesetzt zur Impulsspannung gerichtete induzierte Abschaltspannung durchlässig ist.Since the inductance L contains a magnetic stored energy, voltage peaks arise at the end of the pulse due to the sudden switch-off. These can be eliminated by placing a diode parallel to the inductance, the induced cut-off voltage directed opposite to the pulse voltage is permeable.

Diese bekannte Schaltung einer Diode ist jedoch bei einem bipolaren Treiber wegen der Bipolarität der Impulsspannungen nicht anwendbar. Ebenso kann von der Möglichkeit der Parallelschaltung eines ohmschen Widerstandes zu der Induktivität L wegen der zusätzlichen Verluste und der Verlängerung der Anstiegszeit kein Gebrauch gemacht werden. Auch eine an sich mögliche verzögerte Anschaltung des Dämpfungswiderstandes 43 stellt wegen des dazu benötigten zusätzlichen Steueraufwandes (Transistor, Verzögerungsleitung) im vorliegenden Falle keine optimale Lösung dar.However, this known circuit of a diode is in a bipolar one Driver not applicable because of the bipolarity of the pulse voltages. Likewise can of the possibility of connecting an ohmic resistor in parallel to the inductance L not used because of the additional losses and the increase in rise time be made. Delayed connection of the damping resistor is also possible 43 represents because of the additional control effort required for this (transistor, delay line) in the present case is not an optimal solution.

Eine befriedigende Lösung stellt jedoch die Anordnung der Dioden G2 nach Fig. 12 dar, die je einen Weg für alle induzierten Abschaltspannungen öffnen, die größer als +Vo oder kleiner als -Vo sind. Zweckmäßig werden diese Dioden an eine etwas niedrigere Batteriespannung als Vo angeschlossen. Der hohe Widerstand 43 stellt einen Weg für die Entladung der restlichen Energie des Kreises dar.A satisfactory solution, however, is the arrangement of the diodes G2 according to FIG. 12, which each open a path for all induced cut-off voltages that are greater than + Vo or less than -Vo. These diodes are expediently connected to a somewhat lower battery voltage than Vo. The high resistance 43 provides a path for the remaining energy of the circuit to be discharged.

Im folgenden ist eine Zusammenstellung von Werten der Schaltelemente nach Fig. 11 und 12 aufgeführt, mit denen diese Schaltungen zufriedenstellend arbeiten. Transistor 39, 40, 32 .... Typ OC 45, pnp- Schichttransistor, Fa. Philips Induktivität L ........... -z,- 10 [tH, ent- sprechend 2000 Speicherkernen Widerstand R 1 .......... 2 9 Widerstand R 2 .......... . :z,- 400 9 Widerstand 33 .......... 6 kQ Widerstand 34 .......... 100 Q Widerstand 43 .......... 5 kQ Kondensator 35 ......... 10nF Batterie Vo ............. #6Vi Batterie n - Vo ........... 124V1 Gleichrichter G 1 ........ Diode OA 5 Gleichrichter G 2 ........ Diode OA 180 In den Anwendungsbeispielen wurde der erfmdungsgemäße Impulsverstärker als Treiber für eine Speicherkernmatrix gezeigL Es ist offensichtlich, daß dieser Impulsverstärker allgemein zum Betreiben induktiver, insbesondere niederohmiger induktiver Belastungen besonders vorteilhaft verwendet werden kann.The following is a compilation of values of the switching elements according to FIGS. 11 and 12 with which these circuits operate satisfactorily. Transistor 39, 40, 32 .... type OC 45, pnp- Layer transistor, Philips Inductance L ........... -z, - 10 [tH, ent- speaking 2000 Memory cores Resistance R 1 .......... 2 9 Resistance R 2 ........... : z, - 400 9 Resistance 33 .......... 6 kQ Resistance 34 .......... 100 Q Resistance 43 .......... 5 kQ Capacitor 35 ......... 10nF Battery Vo ............. # 6Vi Battery n - Vo ........... 124V1 Rectifier G 1 ........ Diode OA 5 Rectifier G 2 ........ Diode OA 180 In the application examples, the pulse amplifier according to the invention was shown as a driver for a memory core matrix. It is obvious that this pulse amplifier can generally be used particularly advantageously for operating inductive, in particular low-resistance inductive loads.

Claims

PATENT CLAIMS: 1. Pulse amplifier with a transistor for high currents with a short rise time for inductive loads, in particular for operating a magnetic core matrix in computer systems, characterized in that a high voltage battery in series with a high resistance and, in parallel, a low voltage battery in the load circuit is arranged in series with a polarized diode (G1) in such a way that the current (lo), which is held at a nearly constant value by the high resistance, flows through the diode (G1) in the off state of the transistor, and that the transistor flows into the Saturation is controlled.

2. Arrangement according to claim 1, characterized in that the load on the transistor is connected to the collector and the high voltage battery are arranged in series with the high resistance and the low voltage battery in series with the diode in parallel in the emitter line. 3. Arrangement according to claim 1, characterized in that the load on the transistor is connected to the emitter and the high voltage battery are arranged in series with the high resistance and the low voltage battery in series with the diode in parallel in the collector line. 4. The arrangement as a bipolar pulse amplifier with separate inputs, characterized according to claims 1 to 3 in that a respective arrangement according to spoke 2 and an arrangement are connected to claim 3 together on a load and that only transistors of the same conductivity zone sequence are used. 5. An arrangement according to claim 4, characterized in that a respective npn and a pnp-transistor are used. 6. Arrangement according to claims 1 to 5, characterized in that between the transistor electrode connected to the inductive load and the low voltage batteries , a diode (G2) is arranged so that it reduces the turn-off voltage of the inductance to the value of the voltage of the batteries limited. 7. Arrangement according to claims 1 to 5, characterized in that the switch-off energy of the inductance of the load is destroyed by a delayed resistor connected in parallel to the inductance. Documents considered: German Patent No. 919 125; German Auslegeschrift No. 1115 2933 U.S. Patent No. 2,716,729; Valvo Reports, Vol. 111, H. 3, 1957, p. 137.