DE1136372B

DE1136372B - Impulse height discriminator

Info

Publication number: DE1136372B
Application number: DEN20009A
Authority: DE
Inventors: Frank Bregman
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1960-05-11
Filing date: 1961-05-08
Publication date: 1962-09-13

Description

hnpulshöhendiskriminator Die Erfindung betrifft einen Impulshöhendiskriminator mit zwei monostabilen Triggerschaltungen, denen die Impulse zugeführt werden und deren erste einen Ausgangsimpuls liefert, wenn die Amplitude des Eingangsimpulses einen ersten Grenzwert überschreitet, und deren zweite einen Ausgangsimpuls liefert,, wenn die Amplitude des Eingangsimpulses einen zweiten Grenzwert überschreitet.Pulse Height Discriminator The invention relates to a pulse height discriminator with two monostable trigger circuits to which the pulses are fed and the first of which provides an output pulse if the amplitude of the input pulse exceeds a first limit value, and the second provides an output pulse, when the amplitude of the input pulse exceeds a second limit value.

Ein bekanntes Verfahren zum Feststellen, ob eine zu messende Impulshöhe zwischen zwei Grenzen V und V -E- 4 V liegt, beruht auf der Verwendung zweier Schmitt-Trigger, auf die eine Antikoinzidenzschaltung folgt. Diese Vorrichtungen können mit Transistoren bestückt werden.A known method of determining whether a pulse height to be measured between two limits V and V -E- 4 V is based on the use of two Schmitt triggers, followed by an anti-coincidence circuit. These devices can use transistors be populated.

Verhältnismäßig kleine Änderungen der Schmitt-Trigger bewirken eine größere Änderung der Kanalbreite d V. Die Pegelstabilität wird in wesentlichem Maße durch den Eingangstransistor oder die Eingangsröhre des Schmitt-Triggers bedingt.Relatively small changes in the Schmitt trigger cause a larger change in the channel width d V. The level stability is essentially determined by the input transistor or the input tube of the Schmitt trigger.

Die Erfindung bezweckt, die Schaltung derart einzurichten, daß die Kanalbreite besser konstant bleibt.The invention aims to set up the circuit so that the Channel width stays constant better.

Die Erfindung besteht darin, daß die erste Triggerschaltung zwei Transistoren gleicher Leitungsart und die zweite Triggerschaltung zwei Transistoren verschiedener Leitungsart besitzt und beide Triggerschaltungenden ersten Transistor gemeinsam haben und dieser in Reihe mit einem Kollektorwiderstand parallel zu der Reihenschaltung des zweiten Transistors und dessen Kollektorwiderstand liegt und diese Parallelschaltung in Reihe mit dem dritten Transistor liegt, während parallel zur Reihenschaltung des dritten Transistors mit seinem Kollektorwiderstand der gemeinsame Ernitterwiderstand der ersten Transistoren liegt.The invention consists in that the first trigger circuit has two transistors same type of conduction and the second trigger circuit has two different transistors Type of conduction possesses and both trigger circuits common to the first transistor and this in series with a collector resistor in parallel with the series circuit of the second transistor and its collector resistance is and this parallel connection in series with the third transistor while in parallel with the series circuit of the third transistor with its collector resistance is the common emitter resistance of the first transistors lies.

Hierbei können die ersten beiden Transistoren in Reihe mit ihren Kollektorwiderständen parallel geschaltet sein, und diese Parallelschaltung kann in Reihe mit einer Parallelschaltung liegen, die aus einer Reihenschaltung eines dritten Transistors mit seinem Kollektorwiderstand einerseits und eines Emitterwiderstandes andererseits besteht.Here, the first two transistors in series with their collector resistances be connected in parallel, and this parallel connection can be in series with a parallel connection which are made up of a series connection of a third transistor with its collector resistor on the one hand and an emitter resistor on the other hand.

Die beiden zuerst genannten Transistoren können von der pnp=Art und der dritte von der npn-Art sein. Die Erfindung wird nachfolgend an Hand der Zeichnung näher erläutert.The first two transistors mentioned can be of the pnp = type and the third to be of the NPN type. The invention is explained below with reference to the drawing explained in more detail.

Die beiden Figuren stellen Ausführungsbeispiele dar.The two figures represent exemplary embodiments.

Bei der Vorrichtung nach Fig. 1 treten die Impulse mit negativem Vorzeichen an der Eingangsklemme 4 auf. Sie werden über einen Kondensator 5 der Basiselektrode eines ersten Transistors 1 zugeführt, der auch über einen Widerstand 18 mit einem Punkt 19 geeigneter Vorspannung verbunden ist. Der erste Transistor hat einen Kollektorwiderstand 8 und einen Emitterwiderstand 10. Er ist von der pnp-Art, und seine Kollektorelektrode ist über einen Kondensator 6 mit der Basiselektrode eines zweiten Transistors 2 gekoppelt, der gleichfalls den Widerstand 10 als Emitterwiderstand hat und gleichfalls von der pnp-Art ist. Der zweite Transistor hat einen Kollektorwiderstand 9. Die Ausgangsimpulse werden der Klemme 14 entnommen, die mit der Kollektorelektrode des zweiten Transistors verbunden ist.In the device according to FIG. 1, the pulses with a negative sign appear at the input terminal 4 . They are fed via a capacitor 5 to the base electrode of a first transistor 1 , which is also connected via a resistor 18 to a point 19 of suitable bias voltage. The first transistor has a collector resistor 8 and an emitter resistor 10. It is of the pnp type, and its collector electrode is coupled via a capacitor 6 to the base electrode of a second transistor 2, which also has the resistor 10 as an emitter resistor and also of the pnp -Type is. The second transistor has a collector resistor 9. The output pulses are taken from the terminal 14 , which is connected to the collector electrode of the second transistor.

Die Kollektorelektrode des ersten Transistors ist gleichzeitig über einen Kondensator 7 mit der Basiselektrode eines dritten Transistors 3 der npn-Art gekoppelt. Letzterer liegt, in Reihe mit einem Kollektorwiderstand 11, parallel zum Widerstand 10. Die mit der Kollektorelektrode des dritten Transistors verbundene Klemme 15 ist die Ausgangsklemme der von diesem Transistor weitergegebenen Impulse. Die Basiselektroden der Transistoren 2 und 3 sind gleichzeitig über Widerstände 12 und 13 mit Punkten 16 und 17 verbunden, an denen Spannungen liegen, welche zusammen mit der Spannung an 19 die vorerwähnten Grenzwerte der Eingangsimpulshöhe bedingen.The collector electrode of the first transistor is simultaneously coupled via a capacitor 7 to the base electrode of a third transistor 3 of the npn type. The latter is in series with a collector resistor 11, parallel to the resistor 10. The terminal 15 connected to the collector electrode of the third transistor is the output terminal of the pulses transmitted by this transistor. The base electrodes of transistors 2 and 3 are simultaneously connected via resistors 12 and 13 to points 16 and 17 at which voltages are present which, together with the voltage at 19, cause the aforementioned limit values of the input pulse height.

Die Transistoren 1 und 2 bilden eine normale Schmitt-Triggerschaltung, deren Pegel V-durch die Spannungen an den Punkten 16 und 19 bedingt wird. Die Transistoren 1 und 3 bilden" ebenfalls eine Triggerschaltung, deren Pegel V + d V durch die Spannungen an den Punkten 17 und 19 bedingt wird.The transistors 1 and 2 form a normal Schmitt trigger circuit, the level of which is determined by the voltages at points 16 and 19. The transistors 1 and 3 also form a trigger circuit, the level V + d V of which is determined by the voltages at points 17 and 19.

Die Wirkungsweise der Vorrichtung ist wie folgt. Solange die Höhe der dem Punkt 4 zugeführten Impulse den Wert V unterschreitet, bleibt die Schaltung im Ruhezustand, wobei der Transistor 1 gesperrt, der Transistor 2 stromleitend und der Transistor 3 gesperrt ist. Sobald die Impulshöhe den -Wert V überschreitet, wird der Transistor 1 stromleitend, wodurch der Transistor 2 gesperrt wird. Der Zustand des Transistors 3 ändert sich nicht. Am Punkt 14 erscheint dann ein Impuls mit negativem Vorzeichen. Wenn die Höhe eines zugeführten Impulses den Wert V -I- d V überschreitet, wird auch der Transistor 3 stromleitend, so daß am Punkt 15 ein negativer Impuls erscheint. An die Klemmen 14 und 15 kann eine Antikoinzidenzschaltung angeschlossen werden.The operation of the device is as follows. As long as the height of the pulses supplied to point 4 falls below the value V, the circuit remains in the idle state, transistor 1 being blocked, transistor 2 conducting and transistor 3 being blocked. As soon as the pulse height exceeds the value V, the transistor 1 becomes conductive, whereby the transistor 2 is blocked. The state of transistor 3 does not change. A pulse with a negative sign then appears at point 14. If the height of a supplied pulse exceeds the value V -I- d V , the transistor 3 also becomes conductive, so that at point 15 a negative pulse appears. An anti-coincidence circuit can be connected to terminals 14 and 15.

Fig.2 zeigt ein Ausführungsbeispiel, welches gegenüber der Vorrichtung nach Fig. 1 mit positiven Impulsen arbeitet und von dieser darin abweicht, daß im Ruhezustand die Transistoren 1 und 3 stromleitend sind und der Transistor 2 gesperrt ist. Die Impulse werden hier mit positiven Vorzeichen dem Punkt 4 zugeführt. Die Kollektorelektrode des Transistors 1 ist außerdem über einen Gleichrichter 20 mit der Basiselektrode des Transistors 3 gekoppelt. Der Gleichrichter wird durch das aus den beiden Widerständen 21 und 22 bestehende Potentiometer geeignet vorgespannt.FIG. 2 shows an embodiment which, compared with the device according to FIG. 1, operates with positive pulses and deviates from this in that, in the idle state, the transistors 1 and 3 are conductive and the transistor 2 is blocked. The pulses are fed to point 4 with a positive sign. The collector electrode of the transistor 1 is also coupled to the base electrode of the transistor 3 via a rectifier 20. The rectifier is suitably biased by the potentiometer consisting of the two resistors 21 and 22.

Bei Eingangsimpulsen, deren Amplitude den Grenzwert V überschreitet, wird der Gleichrichter 20 stromleitend. Hierdurch wird der Transistor 3 gesperrt. Bei Eingangsimpulsamplituden, deren Grenzwert V + d V überschreitet, wird auch der Transistor 1 gesperrt und der Transistor 2 stromleitend.In the case of input pulses whose amplitude exceeds the limit value V, the rectifier 20 becomes conductive. As a result, the transistor 3 is blocked. In the case of input pulse amplitudes whose limit value V + d V exceeds, transistor 1 is also blocked and transistor 2 is conductive.

Der Widerstand 23 dient zur richtigen Stromeinstellung im Ruhezustand.The resistor 23 is used for the correct current setting in the idle state.

Claims

PATENT CLAIMS: 1. Pulse height discriminator with two monostable Trigger circuits to which pulses are supplied and the first of which an output pulse delivers when the amplitude of the input pulse exceeds a first limit value, and the second of which provides an output pulse if the amplitude of the input pulse exceeds a second limit value, characterized in that the first trigger circuit two transistors of the same type of conduction and the second two transistors of different types Type of conduction owns and both trigger circuits share the first transistor and this in series with a collector resistor in parallel with the series circuit of the second transistor and its collector resistance is and this parallel connection in series with the third transistor, while parallel to the series circuit of the third transistor with its collector resistance is the common emitter resistance of the first transistors lies.

2. Pulse height discriminator according to claim 1, characterized characterized in that the first transistor is via a biased rectifier coupled to the third transistor-