DE1131734B

DE1131734B - Pulse repeater with quick memory

Info

Publication number: DE1131734B
Application number: DEST17046A
Authority: DE
Inventors: Dipl-Phys Gerhard Merz
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1960-10-26
Filing date: 1960-10-26
Publication date: 1962-06-20
Also published as: NL270663A; BE609596A

Description

Impulswiederholer mit Schnellspeicher Die Erfindung betrifft einen Impulswiederholer mit Schnellspeicher, bei dem einander zugeordnete Einzelinformationen parallel ein- und ausgespeichert werden können und dessen Inhalt nach dem Zeitmultiplexverfahren Überwacht wird.Pulse repeater with high-speed memory The invention relates to a Pulse repeater with quick memory, in which individual items of information are assigned to one another can be stored and retrieved in parallel and its content according to the time division multiplex method Is monitored.

Impulswiederholer werden vorwiegend in der Fernsprechvermittlungstechnik verwendet. Sie haben die Aufgabe, eine in Form von Impulsserien ankommende Wahlinformation aufzunehmen, zu speichern und auf Abruf in gleicher Form und Reihenfolge wieder abzugeben. Zur Speicherung der Wahlinformationen werden bevorzugt sogenannte Pufferspeicher verwendet, bei denen die gespeicherten Informationen in der Reihenfolge ihrer Anlieferung zu einem beliebigen späteren Zeitpunkt entnehmbar sind und bei denen die Ein- und Ausspeicherung der Informationen zu diesem Zweck zyklisch erfolgt.Pulse repeaters are mainly used in telephone exchange technology used. They have the task of receiving election information in the form of a series of impulses record, save and retrieve in the same form and sequence submit. So-called buffer memories are preferred for storing the selection information used in which the information stored in the order of their delivery can be removed at any later point in time and where the inputs and The information is stored cyclically for this purpose.

Derartige Pufferspeicher sind bereits bekannt und im allgemeinen so aufgebaut, daß zur Speicherung langsam speichernde Elemente, wie z. B. Kondensatoren usw., benutzt werden. Es sind jedoch auch schon Pufferspeicher bekanntgeworden, bei denen Ferritkerne als Speicherelemente verwendet werden. Bei diesen Pufferspeichern wird die schnelle Speiehermöglichkeit dieser Ferritkerne nicht ausgenutzt. Eine anliegende Information wird jeweils in die im Zyklus den besetzten Speicherzellen folgende erste freie Zelle gespeichert und eine, auszuspeichernde Infomation jeweils aus der im Zyklus den freien Zellen folgenden ersten belegten Zelle entnommen. Für die Steuerung des Pufferspeichers sind zwei getrennte Steuereinrichtungen erforderlich. Die zur Einspeicherung von Information vorgesehene Steuereinrichtung schaltet nach der Einspeicherung einer Impulsserie in eine Speicherzelle auf die nächste freie Zelle weiter. Als Weiterschaltkriterium dient die zwischen zwei Impulsserien liegende Freiwahlzeit, die von der Eingabeeinrichtung der zugeordneten Steuereinrichtung angezeigt wird. Die zur Ausspeicherung vorgesehene Steuereinrichtung schaltet nach der Ausspeicherung einer Information aus einer Zelle auf die im Zyklus folgende belegte Zelle weiter und verharrt in diesem Zustand, bis von der Ausgabeeinrichtung nach der Freiwahlzeit die Ausspeicherung der in dieser Zelle gespeicherten Information erfolgt ist. Bekanntlich erfordern dieser Steuereinrichtungen eines Pufferspeichers einen um so größeren Aufwand, je größer die Anzahl der abzutastenden Zellen ist. Die Steuereinrichtungen stellen daher im allgemeinen den Hauptaufwand dar, während der eigentliche Speicher selbst am Gesamtaufwand nur im geringen Maße beteiligt ist. Es ist auch ein Pufferspeicher bekannt, bei dem für die Ein- und Ausspeicherung eine gemeinsame Steuereinrichtung verwendet wird. Diese Steuereinrichtung prüft in zyklischer Reihenfolge alle Speicherzellen des Speichers auf das Vorhandensein von Informationen. In der gemeinsamen Steuereinrichtung sind Schaltmittel vorgesehen, die beim Wechsel von einer belegten zu einer freien Speicherzelle, ein Steuerkriterium. an die Eingabeeinrichtung und beim Wechsel von einer belegten zu einer freien Speicherzelle ein Steuerkriterium an die Ausgabeeinrichtung abgeben. Das erstgenannte Steuerkriterium veranlaßt die Einspeicherung einer bei der Eingabeeinrichtung eventuell vorliegenden Information in die dem Wechsel folgende erste freie Speicherzelle. Das zweitgenannte Steuerkriterium veranlaßt bei der Bereitschaft der Ausgabeeinrichtung die Ausspeicherung der Information, die in der dem Wechsel folgenden belegten Speicherzelle gespeichert ist. Die Prüfung auf das Vorhandensein eines Informationsinhaltes wird durch ein Zwischenregister vorgenommen, in das die eventuell vorhandene Information übernommen wird und nach erfolgter Prüfung nur dann wieder in die betreffende Speicherzelle zurückübertragen wird, wenn diese Zelle nicht die erste belegte Zelle im Zyklus darstellt. Nur in dem Falle, daß die Zelle die erste belegte ist, wird die Information sofort an die Ausgabeeinrichtung weitergegeben und von dort ausgesandt.Such buffers are already known and generally constructed so that slowly storing elements such. B. capacitors, etc., can be used. However, buffer stores have also become known in which ferrite cores are used as storage elements. With these buffers, the fast storage possibility of these ferrite cores is not used. Any pending information is stored in the first free cell following the occupied memory cells in the cycle, and information to be removed is taken from the first occupied cell following the free cells in the cycle. Two separate control devices are required to control the buffer storage. The control device provided for storing information switches to the next free cell after a series of pulses has been stored in a memory cell. The free selection time between two series of pulses, which is displayed by the input device of the assigned control device, serves as the switching criterion. The control device provided for retrieval switches after information has been retrieved from a cell to the next occupied cell in the cycle and remains in this state until the information stored in this cell has been retrieved by the output device after the free selection time. It is known that these control devices of a buffer memory require greater outlay, the greater the number of cells to be scanned. The control devices therefore generally represent the main expense, while the actual memory itself only contributes to a small extent to the total expense. A buffer store is also known in which a common control device is used for the storage and retrieval. This control device checks all memory cells of the memory in a cyclical sequence for the presence of information. In the common control device, switching means are provided which, when changing from an occupied to a free memory cell, act as a control criterion. send a control criterion to the output device when changing from an occupied to a free memory cell. The first-mentioned control criterion causes any information that may be present in the input device to be stored in the first free memory cell following the change. When the output device is ready, the second-mentioned control criterion causes the information that is stored in the occupied memory cell following the change to be stored. The check for the existence of an information content is carried out by an intermediate register, into which the possibly existing information is transferred and after the check is only transferred back to the relevant memory cell if this cell is not the first occupied cell in the cycle. Only in the event that the cell is the first to be occupied, the information is immediately passed on to the output device and sent from there.

Bei dem Einsatz eines derartigen Pufferspeichers für einen Impulswiederholer muß die einlaufende Impulsserie jeweils in der Eingabeeinrichtung aufgenommen und in einen ParalleIcode umgewandelt werden, der sich für die Speicherung im Pufferspeicher besser eignet. In der Ausgabeeinrichtung muß der vom Pufferspeicher abgegriffene Wert im Parallelcode in die entsprechende Impulsserie umgewandelt werden. Diese Ein- und Ausgabeeinrichtungen erfordern einen beträchtlichen Aufwand und verteuern die Steuereinrichtung besonders dann, wenn in den Abtastzyklus einer gemeinsamen Steuereinrichtung mehrere gleich aufgebaute Impulswiederholer einbezogen werden, die alle ihre zugeordneten Ein- und Ausgabeeinrichtungen besitzen.When using such a buffer memory for a pulse repeater the incoming pulse series must be recorded in the input device and can be converted into a parallel code, which is suitable for storage in the buffer memory better suited. In the output device must the one from the buffer tank The tapped value in the parallel code can be converted into the corresponding pulse series. These input and output devices require considerable effort and are more expensive the control device especially when in the sampling cycle of a common Control device several identically structured pulse repeaters are included, all of which have their associated input and output devices.

Aufgabe der Erfindung ist es, den Aufwand für die gemeinsame Steuereinrichtung von Impulswiederholern noch weiter zu reduzieren, besonders die Eingabe und Ausgabe der Information zu vereinfachen. Dies wird erfindungsgemäß dadurch erreicht ' daß in dem Speicher neben den Zellen zur Speicherung der Einzelinformationen weitere Zellen vorgesehen sind, die ebenfalls im Rahmen des Zeitmultiplexverfahrens abgetastet werden und bei der Aufnahme der zu speichernden bzw. bei der Abgabe der gespeicherten Information in Zusammenarbeit mit der angeschlossenen logischen Schaltung eine Umwandlung dieser Information durchzuführen. Die ankommenden und abgehenden Impulse werden dabei durch je ein Speicherelement magnetisch abgetastet und das Abtastergebnis jeweils in ein weiteres Speicherelement übertragen. Eine gemeinsame logische Schaltung erhält von der Eingabeeinrichtung nur noch Nachricht, daß eine Impulsserie einläuft, und in Ab- hängigkeit davon werden die einlaufenden Einzelimpulse in einer Additionszelle aufaddiert. Während der Freiwahlzeit der einlaufenden Impulsserien wird die in der Additionszelle gespeicherte, Information in die, in zyklischer Reihenfolge gesehen, erste freie Speicherzelle nach den belegten Zellen übertragen. Nach weiterer Ausgestaltung der Erfindung erhält die logische Schaltung von der Ausgabeeinrichtung nur noch Nachricht, daß eine Impulsserie auszuspeichern ist, und in Abhängigkeit davon werden die von der Ausgabeeinrichtung ausgesandten Impulse von der, in zyklischer Reihenfolge gesehen, ersten belegten Zelle nach den freien Zellen subtrahiert. Erreicht diese Zelle den Wert Null, dann wird die Ausgabeeinrichtung abgestoppt, und diese setzt dann erst nach der Freiwahlzeit die Ausspeicherung wieder fort, wobei die ausgesandten Impulse von der im Zyklus folgenden belegten Zellen subtrahiert werden. Die einlaufenden Impulse jeder Eingabeeinrichtung werden durch eine Flip-Flop-Stufe gespeichert und bei der folgenden Abtastung der Additionszelle dort aufaddiert. Die ausgesandten Impulse werden ebenfalls durch eine Flip-Flop-Stufe gespeichert und bei der folgenden Abtastung der ersten belegten Zelle im Zyklus von dem eingespeicherten Wert subtrahiert. Gemäß einer weiteren Ausgestaltung der Erfindung wird die Abtastung der Speicherzellen durch einen Zähler gesteuert und von diesem auch eine Umschaltung der logischen Schaltung vorgenommen, entsprechend dem Stand des Zählers. In jeder Zählerstellung werden von einem Zeittaktgeber vier Impulse abgegeben. Beim ersten Impuls wird die angesteuerte Speicherzelle gelesen. Der zweite Impuls leitet über die logische Schaltung logische Operationen ein, und beim dritten Impuls werden dann die entsprechenden Informationen zu der Speicherzelle gegeben. Der vierte Impuls dient zur Weiterschaltung auf die nächste Speicherzelle, wo sich diese Vorgänge wiederholen. Eine zweckmäßige Weiterbildung der Erfindung sieht vor, daß für die Einspeicherung der Einzelinformationen jeweils eine Speicherzelle aus vier bistabilen Elementen verwendet wird und daß der Code für die Informationen so gewählt wird, daß beim Übergang einer Information auf einen um Eins höheren Wert das zweite Element den Zustand des ersten und das vierte Element den Zustand des dritten Elementes annimmt, so wie er bei dem um eins niedrigeren Wert gegeben war.The object of the invention is to reduce the effort for the common control device of pulse repeaters even further, in particular to simplify the input and output of the information. This is inventively achieved in 'that are provided in the memory in addition to the cells for storing the information items more cells, which are also sampled in the frame of the time division multiplexing, and when recording to be stored or in the delivery of the stored information in cooperation with the connected logic circuit to perform a conversion of this information. The incoming and outgoing pulses are each magnetically scanned by a storage element and the scanning result is transferred to a further storage element. A common logic circuit only receives from the message input means that a pulse train enters, and in dependence thereof the incoming individual pulses are added together in an addition cell. During the free selection time of the incoming pulse series, the information stored in the addition cell is transferred to the first free memory cell after the occupied cells, seen in cyclical order. According to a further embodiment of the invention, the logic circuit only receives a message from the output device that a series of pulses is to be stored, and depending on this, the pulses transmitted by the output device are subtracted from the first occupied cell after the free cells, seen in cyclical order. If this cell reaches the value zero, then the output device is stopped, and it does not resume storage until after the free selection time, the transmitted pulses being subtracted from the occupied cells following in the cycle. The incoming pulses of each input device are stored by a flip-flop stage and added up there during the subsequent scanning of the addition cell. The transmitted pulses are also stored by a flip-flop stage and subtracted from the stored value during the subsequent scanning of the first occupied cell in the cycle. According to a further embodiment of the invention, the scanning of the memory cells is controlled by a counter and the logic circuit is also switched over by this counter, in accordance with the status of the counter. In each counter position, four pulses are emitted by a clock generator. The activated memory cell is read with the first pulse. The second pulse initiates logic operations via the logic circuit, and the corresponding information is then given to the memory cell with the third pulse. The fourth pulse is used to switch to the next memory cell, where these processes are repeated. An expedient development of the invention provides that a memory cell consisting of four bistable elements is used for storing the individual information and that the code for the information is selected so that the second element has the status when an item of information changes to a value that is one higher of the first and fourth element assumes the state of the third element, as it was given for the value one lower.

Ein Impulswiederholer mit derartig erweitertem Pufferspeicher bringt den Vorteil, daß die mehrfach vorhandenen Eingabe- und Ausgabeeinrichtungen sehr einfach werden, da die Codeumwandlung von der logischen Schaltung in Zusammenarbeit mit den zusätzlichen Speicherzellen des Pufferspeichers durchgeführt wird, Der Mehraufwand am Speicher, d. h. für den Impulswiederholer, beträgt zwei Speicherzellen mit je vier Speicherelementen. Der Auf-Aufwand für die Umschaltung der logischen Schaltung entsprechend dem Zählerstand kann durch die angegebene zweckmäßige Wahl des Codes ebenfalls auf das Mindestmaß herabgesetzt werden, da dann bei derAbtastung der einlaufenden bzw. ausgesandten Impulse ähnliche logische Operationen durchgeführt werden wie bei der Addition bzw. Subtraktion der Einzelimpulse bei den entsprechenden Speicherzellen.A pulse repeater with such an expanded buffer memory has the advantage that the multiple input and output devices are very simple, since the code conversion is carried out by the logic circuit in cooperation with the additional memory cells of the buffer memory . H. for the pulse repeater, is two storage cells with four storage elements each. The overhead for switching the logic circuit according to the counter reading can also be reduced to the minimum by the specified expedient choice of code, since then similar logic operations are carried out when scanning the incoming or outgoing pulses as with addition or subtraction of the individual pulses in the corresponding memory cells.

Die Erfindung wird nun an Hand eines Prinzipschaltbildes, wie es in Fig. 1 angegeben ist, näher erläutert. Der zentrale Zeittaktgeber gibt ein Impulsprogramm nach Fig. 2 ab.The invention will now be explained in more detail using a basic circuit diagram as indicated in FIG. 1. The central clock emits a pulse program according to FIG. 2.

Die ankommenden- Wahlimpulse, die durch das Speicherelement A 1 magnetisch abgetastet werden. wirken auf den Eingang 5 ein. Zwischen zwei Wahlimpulsserien liegt dabei auf Leitung 17 zur logischen Schaltung9 einMarkierpotential an.DielogischeSchaltung erhält dadurch Kenntnis davon, daß die in der Additionszelle B gespeicherte Information in die im Zyklus erste freie Zelle C ... F übertragen werden muß. DerAbruf einer eingespeicherten Information geschieht dadurch, daß über Eingang 6 Impulse angeliefert werden, die durch Speicherelement A 111 ebenfalls magnetisch abgetastet werden. Entspricht die Anzahl der auf Leitung 6 eingegangenen Impulse der gespeicherten Information, so gibt die logische Schaltung 9 ein Signal an Leitung 16. Der Impulsgenerator, der die Impulse auf Leitung 6 liefert, wird gestoppt und beginnt erst nach der Freiwahlzeit, wieder Impulse zu liefern. Wird festgestellt, daß der Speicher leer ist, so erscheint auf Leitung 18 ein Markierpotential. Eine Wahlimpulsserie enthält maximal zwölf Impulse. Zur Aufnahme und Abgabe der Wahlinformation im Zeitmultiplexverfahren und zur Speicherung der Wahlinformation dient ein Ferritkernspeicher 1. Dieser besteht in an sich bekannter Weise aus Ferritkemen 2, Zeilendrähten 3 und Spaltendrähten 4. DieZeilen-Zellen des Speichers sind mit A, B ... F bezeichnet. Die ZeileA dient zur Abtastung und Identifizierung der eingehenden bzw. abgehenden Wahlimpulse. Dies geschieht dadurch, daß die Abtastinformationen, die auf Spalte 1 bzw. 111 erhalten werden, in die Spalte 11 bzw. IV eingespeichert werden. Damit steht beim Abtasten der Zeile A sowohl das Ergebnis der jetzigen als auch der letzten Abfrage der Leitungen 5 und 6 zur Verfügung. Da die Voraussetzung gemacht wird, daß der Zeitabstand zwischen zwei Abfragen der Zeilen A, d. h. die Umlaufzeit des Zählers, wesentlich kleiner ist als die Zeitdauer eines Impulses, läßt sich auf diese Weise eindeutig die Rückflanke eines Impulses ermitteln. Dies ist der Fall, wenn z. B. die Abtastung von dem Speicherelement A 1 bei der Abtastung keinen Impuls mehr anzeigt, bei der vorhergehenden Abtastung jedoch nach A 11 ein Impuls übertragen worden ist. Die auf Leitung 5 ankommenden Impulse werden in der Zelle B aufaddiert, d. h. jedesmal, wenn die Rückflanke eines Impulses festgestellt wird, spricht die, Flip-Flop-Stufe 13 an und speichert diese Aussage so lange, bis die Zeile B abgetastet wird. Dabei wird dann zu der abgetasteten Information eine »Eins« addiert und diese neue Information in die Zeile B eingetragen. Trifft auf Leitung 17 Markierpotential ein, das besagt, daß eine Impulsserie beendet ist, dann wird die Information aus Zeile B abgetastet und in die, in zyklischerReihenfolge gesehen, erste freie Zeile C ... F übertragen. Dies geschieht dadurch, daß zum Zeitpunkt TR (Fig. 2) die Zeile B auf Register 8 abgelesen wird, wenn die zum vorhergehenden Zeitpunkt TL abgelesene Zeile 3 des Speichers 1 als die erste freie Zeile in zyklischer Reihenfolge erkannt wurde. Bei dem nachfolgenden Zeitpunkt TS wird die Information aus dem Register 8 in die betreffende Zeile eingeschrieben. Die Zeilen C ... F dienen zum Speichern der auf diese Weise aufgenommenen Wahlimpulsserien in einem für den Speicher zweckmäßigen Code.The incoming dialing pulses which are magnetically scanned by the memory element A 1. act on input 5 . Between two series of dialing pulses, there is a marking potential on line 17 to logic circuit 9. The logic circuit thereby becomes aware that the information stored in addition cell B must be transferred to the first free cell C ... F in the cycle. Stored information is called up by delivering pulses via input 6 , which are also magnetically scanned by memory element A 111. If the number of pulses received on line 6 corresponds to the stored information, the logic circuit 9 sends a signal to line 16. The pulse generator that supplies the pulses on line 6 is stopped and only begins to supply pulses again after the free selection time. If it is determined that the memory is empty, a marking potential appears on line 18. A series of dialing pulses contains a maximum of twelve pulses. A ferrite core is used for receiving and dispensing the dialing information in time division multiplex, and for storing the dial information 1. This consists in a known manner from Ferritkemen 2, row wires 3 and column wires 4. DieZeilen cells of the memory are labeled A, B ... F denotes . LineA is used to scan and identify the incoming and outgoing dialing pulses. This is done by storing the scanning information obtained in column 1 and 111 in column 11 and IV, respectively. This means that when row A is scanned, both the result of the current and the last query on lines 5 and 6 are available. Since the assumption is made that the time interval between two queries of lines A, i.e. H. the cycle time of the counter is significantly shorter than the duration of a pulse, the trailing edge of a pulse can be clearly determined in this way. This is the case when e.g. B. the sampling from the memory element A 1 no longer indicates a pulse during the sampling, but a pulse was transmitted to A 11 during the previous sampling. The pulses arriving on line 5 are added up in cell B, i.e. H. every time the trailing edge of a pulse is detected, the flip-flop stage 13 responds and stores this statement until line B is scanned. A “one” is then added to the scanned information and this new information is entered in line B. If marking potential arrives on line 17 , which indicates that a series of pulses has ended, then the information from line B is scanned and, viewed in cyclical order, transferred to the first free line C ... F. This is done by reading line B from register 8 at time TR (FIG. 2) if line 3 of memory 1 read at the previous time TL was recognized as the first free line in cyclic order. At the subsequent time TS, the information from register 8 is written into the relevant line. Lines C ... F are used to store the series of dialing pulses recorded in this way in a code that is suitable for the memory.

Ergibt die Abtastung der Zeile A des Speichers 1, daß auf Leitung 6 ein Impuls eingelaufen ist, womit gleichzeitig ein Impuls auf die abgehende Leitung des Impulswiederholers gegeben wurde, dann spricht die Flip-Flop-Stufe 14 an. Beim Abtasten der Zeilen C ... F wird festgestellt, welche Zeile in zyklischer Reihenfolge zuerst eine Information enthält. Von dieser Zeile wird über die logische Schaltung eine »Eins« subtrahiert. Erreicht die Information dieser Zeile den Wert »Null«, dann wird auf Leitung 16 ein Markierpotential geliefert, mit dem der Impulsgenerator abgestoppt wird. Die an den Spalten 1 ... IV angeschaltete Einrichtung 7 besteht aus Leseverstärkern, die die auf den Spaltendrähten 4 erscheinenden Lesesignale verstärken und dem Register 8 zuführen, und aus Schreibgeneratoren, die die von den logischen Schaltkreisen 9 gelieferte Information in die ebenfalls mit einem Schreibimpuls beaufschlagte Zeile 3 einschreiben. Vor dem nächsten Lesevorgang wird das Register 8 wieder auf »Null« gesetzt. Die logische Schaltung 9 enthält Tor- und Koinzidenzschaltungen in bekannter Ausführung, die von den Flip-Flops des Registers 8, dem Zähler 11, den Flip-Flops 13, 14, 15 und dem Eingang 17 gesteuert werden. Die logische Schaltung entscheidet, in welche Position die Flip-Flops 13, 14, 15 zu bringen sind, welche Informationen in den Speicher einzuschreiben ist und wann über die Leitungen 16 bzw. 18 ein Markiersignal zu liefern ist. Außerdem liefert die logische Schaltung über Leitung 20 ein Signal, wenn die Zeile B des Speichers 1 außerhalb der Reihe im direkten Zugriff abgelesen werden soll. Der zentrale Pulsgenerator 10 liefert auf vier Leitungen 21 bis 24 sich periodisch wiederholende Impulse (Fig. 2). Zum Zeitpunkt TF wird über Leitung 21 der Zähler 11 weitergeschaltet, der entsprechend der Zahl der Zeilen 3 des Speichers 1 sechs Stufen besitzt. TL ist der Leseimpuls für den Speicher. Dieser geht über Leitung 22 zu den Durchschaltem 12, die, gesteuert vom Zähler 11, den Lese-bzw. Schreibimpuls zu einer der Zeilen 3 des Speichers 1 durchschalten. Der Schreibimpulus kommt über Leitung 23 zum Zeitpunkt TS. Mit dem Schreibimpuls TS werden außerdem logische Operationen durchgeführt. Der Impuls TR geht über Leitung 24 zur logischen Schaltung 9 und dient ausschließlich zur Ausführung von logischen Operationen. Unter den obengenannten Voraussetzungen kann zum Zeitpunkt TR, gesteuert von der logischen Schaltung 9 über Leitung 20, vom Generator 10 ein Leseimpuls zum Lesen der Zeile B geliefert werden, Die Flip-Flops 13 .. . 15 haben folgende Aufgaben: Mit Hilfe von Fhp-Flop 13 wird ein über Leitung 5 ankommender Impuls vom Zeitpunkt TR für Zeile A bis zum Zeitpunkt TF der Zeile B gespeichert; andererseits wird er markiert, wenn eine Information in einer der Zeilen C ... F steht. Diese Markierung wird zum Zeitpunkt TF für die Zeile F (Impuls über Leitung 25) wieder aufgehoben.If the scanning of line A of the memory 1 shows that a pulse has arrived on line 6 , with which a pulse was simultaneously given to the outgoing line of the pulse repeater, then the flip-flop stage 14 responds. When lines C ... F are scanned, it is determined which line in the cyclic order contains information first. A "one" is subtracted from this line via the logic circuit. If the information in this line reaches the value "zero", a marking potential is supplied on line 16 with which the pulse generator is stopped. The device 7 connected to the columns 1 ... IV consists of read amplifiers, which amplify the read signals appearing on the column wires 4 and feed them to the register 8 , and write generators, which convert the information supplied by the logic circuits 9 into the also with a write pulse Registered line 3 . Register 8 is reset to "zero" before the next read operation. The logic circuit 9 contains gate and coincidence circuits of known design which are controlled by the flip-flops of the register 8, the counter 11, the flip-flops 13, 14, 15 and the input 17. The logic circuit decides in which position the flip-flops 13, 14, 15 are to be brought, which information is to be written into the memory and when a marking signal is to be supplied via the lines 16 and 18, respectively. In addition, the logic circuit supplies a signal via line 20 when row B of memory 1 is to be read out of the row in direct access. The central pulse generator 10 supplies periodically repeating pulses on four lines 21 to 24 (FIG. 2). At the time TF, the counter 11 , which has six stages corresponding to the number of lines 3 of the memory 1, is switched on via line 21. TL is the read pulse for the memory. This goes over line 22 to the Durchschaltem 12, which, controlled by the counter 11, the read or. Switch through the write pulse to one of the lines 3 of the memory 1. The write pulse comes on line 23 at time TS. Logical operations are also carried out with the write pulse TS. The pulse TR goes via line 24 to the logic circuit 9 and is used exclusively for the execution of logic operations. Under the above conditions .., at the time TR is controlled by the logic circuit 9 via line 20, a read pulse is supplied to the reading of the line B from the generator 10, the flip-flops. 13 15 have the following tasks: With the help of Fhp-Flop 13 , an incoming pulse via line 5 from time TR for line A to time TF of line B is stored; on the other hand, it is marked if there is information in one of the lines C ... F. This marking is canceled again at time TF for line F (pulse via line 25).

Flip-Flop 14 wird markiert, wenn beim Abtasten der Zeile A ein abgehender Impuls (über Leitung 6 kommend) identifiziert wurde. Die Markierung wird wie bei Flip-Flop 13 aufgehoben.Flip-flop 14 is marked when an outgoing pulse ( coming via line 6 ) was identified when row A was scanned. The marking is canceled as with flip-flop 13.

Flip-Flop 15 wird markiert zum Zeitpunkt TS, wenn sich beim Ablesen einer der Zeilen C ... F ergibt, daß diese Zeile eine Information enthielt. Die Markierung wird aufgehoben, wenn die Zeile keine Information enthielt.Flip-flop 15 is marked at the point in time TS if, when reading one of the lines C ... F , it is found that this line contained information. The marking is canceled if the line did not contain any information.

Wie man leicht erkennt, hat die logische Schaltung 9 für die Zeilen A bzw. B bzw. C ... F jeweils ganz verschiedene logische Operationen durchzuführen. Welche logische Operation im einzelnen Falle durchzuführen ist, wird durch die Stellung des Zählers 11 bestimmt. Durch geeignete Wahl des Binärcodes für die zu speichernden Informationen (Ziffern) kann der Aufwand in der logischen Schaltung 9 auf ein Minimum reduziert werden. Ein geeigneter Code ist beispielsweise der folgende, der maximal zwölf Impulse pro Serie zuläßt. Die vier binären Stellen sind mit G, H, K, L bezeichnet. G H K L Ziffer 0 0 0 0 0 Ziffer 1 1 0 1 0 Ziffer 2 1 1 0 1 Ziffer 3 0 1 0 0 Ziffer 4 0 0 1 0 Ziffer 5 1 0 0 1 Ziffer 6 1 1 0 0 Ziffer 7 0 1 1 0 Ziffer 8 0 0 0 1 Ziffer 9 1 0 0 0 Ziffer 10 1 1 1 0 Ziffer 11 0 1 1 1 Ziffer 12 0 0 1 1 Mit diesem Code ergibt sich die nachstehende Tabelle für logische Operationen in Symbolen der Boolschen Algebra.As can easily be seen, the logic circuit 9 has to carry out completely different logic operations for rows A or B or C ... F. Which logical operation is to be carried out in the individual case is determined by the setting of the counter 11 . By a suitable choice of the binary code for the information (digits) to be stored, the effort in the logic circuit 9 can be reduced to a minimum. A suitable code is, for example, the following, which allows a maximum of twelve pulses per series. The four binary digits are labeled G, H, K, L. G HKL Digit 0 0 0 0 0 Digit 1 1 0 1 0 Number 2 1 1 0 1 Digit 3 0 1 0 0 Digit 4 0 0 1 0 Digit 5 1 0 0 1 Digit 6 1 1 0 0 Digit 7 0 1 1 0 Digit 8 0 0 0 1 Digit 9 1 0 0 0 Digit 10 1 1 1 0 Number 11 0 1 1 1 Digit 12 0 0 1 1 This code results in the following table for logical operations in symbols of Boolean algebra.

el Es werden in den Formeln folgende Bezeichnungen und Symbole verwendet: ZX = Stellung »X« des Zählers 11, wobei Stellung » 0« zur Zeile A, Stellung » l« zur Zeile B usw. gehört.el The following designations and symbols are used in the formulas: ZX = position »X« of counter 11, where position »0« belongs to line A, position »l« to line B, and so on.

G, H, K, L = Die vier Flip-Flops des Registers 8 in der Reihenfolge der Spalten 1 ... iv. G, H, K, L = the four flip-flops of register 8 in the order of columns 1 ... iv.

RX = Informationsinhalt»X« des Registers 8. M = Flip-Flop 13. N = Flip-Flop 14. P = Flip-Flop 15. RX = information content "X" of register 8. M = flip-flop 13. N = flip-flop 14. P = flip-flop 15.

Ql = Markierpotential auf Leitung 16. S = Markierpotential auf Leitung 17. Q2 = Markierpotential auf Leitung 18. Ql = marking potential on line 16. S = marking potential on line 17. Q2 = marking potential on line 18.

U = Zeile B in direktem Zugriff ablesen. YX = Die Spalte »X« (mit X = 1 ... IV) erhält einen Schreibünpuls. U = read line B in direct access. YX = The column "X" (with X = 1 ... IV) receives a write pulse.

V = Die Information »RX plus l« ist in den Speicher einzuschreiben. V = The information "RX plus l" is to be written into the memory.

W = Die Information »RX minus 1 « ist in den Speicher einzuschreiben. W = The information "RX minus 1" is to be written into the memory.

+ = Oder. = Und. + = Or. = And.

Negation, kein Impuls, Position» 0 «. TX Zeitpunkt der Durchführung der logischen Operation mit »X« entsprechend den Bezeichnungen in Fig. 2; bei Koinzidenzen, die nur ein Ausgangspotential liefern, fällt die Angabe eines Zeitpunktes weg.Negation, no impulse, position "0". TX time at which the logical operation was carried out with "X" in accordance with the designations in FIG. 2; In the case of coincidences that only provide an output potential, the indication of a point in time is omitted.

In der Tabelle bedeutet x ... Flip-Flop x wird in Stellung 1 ippt, wenn ... In the table, x means ... flip-flop x is ippt in position 1 if ...

bzw. Leitungx ist markiert, wenn ... bzw. Koinzidenz x hat Ausgangssignal, wenn ... or linex is marked if ... or coincidence x has output signal if ...

M (G - H - ZO + RO - P) - TR M (Z1 + Z5) - TF N = K-L-ZO-TR N = Z5 - TF p = Ru - Z-0 - 71 - TS P = RO-ZU-ZI-TS QI = Rl-W Q2 = RO-M-Z5 U = (P + Z5 - M)RO - S - TR V = Zl-M+ZO W ZT - Z-0 - IZU - P - N YI [(V + V) - G + V - 77 + W - H + ZO] - TS Yll [(V + _W) - H + V - G + W .71] - TS YIII [(V+-W)- K+ W - L + V - (17 - K +G- H- r+Z; - K - L) +ZOI - TS YIV [(V+W) - L + Y - K+ W - (K - 1; +77 - K - L)] - TS Zum Beispiel besagt die erste Gleichung: Die Flip-Flop-Stufe 13 wird zum Zeitpunkt TR in die Stellung » 1 « gekippt, wenn die Spalte G nicht markiert, die Spalte H aber markiert ist und der Zähler 11 sich in der Stellung »0« befindet oder wenn im Register 8 keine Information ansteht und die Flip-Flop-Stufe 15 sich im Zustand »l« befindet. Oder 7V = Z5 - TF bedeutet, daß die Flip-Flop-Stufe 14 im Zeitpunkt TF und bei der Zählerstellung 5 zurückgestellt (»0«) wird. M (G - H - ZO + RO - P) - TR M (Z1 + Z5) - TF N = KL-ZO-TR N = Z5 - TF p = Ru - Z-0 - 71 - TS P = RO-ZU -ZI-TS QI = Rl-W Q2 = RO-M-Z5 U = (P + Z5 - M) RO - S - TR V = Zl-M + ZO W ZT - Z-0 - IZU - P - N YI [(V + V) - G + V - 77 + W - H + ZO] - TS YII [(V + _W) - H + V - G + W .71] - TS YIII [(V + -W) - K + W - L + V - (17 - K + G- H- r + Z; - K - L) + ZOI - TS YIV [(V + W) - L + Y - K + W - (K - 1; +77 - K - L)] - TS For example, the first equation says: The flip-flop stage 13 is toggled to position "1" at time TR if column G is not marked, but column H is marked and the counter 11 is in the "0" position or if there is no information in register 8 and the flip-flop stage 15 is in the "1" state. Or 7V = Z5 - TF means that the flip-flop stage 14 is reset ("0") at the time TF and when the counter is set to 5.

Claims

CLAIMS: 1. pulse repeater with a Schnellspeieher, one at the mutually associated information in parallel and can be stored and whose contents are monitored according to the time-division multiplex method characterized in that in the storage addition to the cells to SpeicherungderEinzelinformationenweitereZellen ((C F...) A, B) are provided, which are also scanned in the context of the time division multiplex method and convert this information in cooperation with the connected logic circuit when the information to be stored is received or when the stored information is released.

2. Pulse repeater according to claim 1, characterized in that the incoming and outgoing pulses are each magnetically scanned by a memory element (A 1 or A III) and the scanning result is transmitted to a further memory element (A 11 or A IV). 3. Pulse repeater according to claim 1 and 2, characterized in that the logic circuit (9) from the input device (17) receives a message that a series of pulses arrives, and as a function of this, the scanned incoming individual pulses are added up in an addition cell (B). 4. Pulse repeater according to claim 1 to 3, characterized in that during the free selection time of the incoming series of pulses, the information stored in the addition cell (B) in the, seen in cyclic order, first free cell (C ... F) after the occupied cells is transmitted. 5. Pulse repeater according to claim 1 and 2, characterized in that the logic circuit receives a message from the output device that a series of pulses is stored and, as a function of this, the scanned individual pulses emitted by the first occupied cell (C .. . F) can be subtracted. 6. Pulse repeater according to claim 5, characterized in that when the value zero is reached, the output device (16) is stopped and only after the free selection time for the output series of pulses continues the withdrawal, the individual pulses emitted being subtracted from the cell following in the cycle. 7. Pulse repeater according to claim 1 and 2, characterized in that an incoming pulse is stored by a flip-flop stage (13) and added up during the subsequent scanning of the addition cell. 8. Pulse repeater according to claim 1 and 2, characterized in that a transmitted pulse is stored by a flip-flop stage (14) and is subtracted from the stored value in the following scanning of the first occupied cell in the cycle. 9. Pulse repeater according to claim 1, characterized in that the scanning of the memory cells is controlled by a counter (11) and that the logic circuit is switched over as a function thereof. 10. Pulse repeater according to claim 9, characterized in that a timer (10) emits four pulses in each counter position, of which the memory cell is read in the first, in the second logical operations are initiated via the logic circuit, in the third corresponding information in the memory cell are written and in the fourth the counter is switched to the next memory cell. 11. Pulse repeater according to claim 1 and 4, characterized in that a memory cell consisting of four bistable elements is used for storing the individual information and that the code for the information is chosen so that the transition of an item of information to a value higher by one the second element assumes the state of the first and the fourth element the state of the third element, as it was given in the case of the value lower by one. Contemplated publications: German Auslegeschrift No. 1065 466, 1066 239, 1076 976, 1076 179th,