Binäres Rechenwerk für Additionen und Subtraktionen zweier verschlüsselter
Dezimalzahlen
Die Erfindung betrifft ein biniires Rechenwerk für
Additionen und@Subtraktionen zweier verschlüsselter
Dezimalzahlen, bestehend aus zwei zweieingängigen
umschaltbaren Addiatoren-Subtraktoren zur Bildung
der unkorrigierten bzw. korrigierten Summe und einem
Korrekttirentscheidnetzwcrk, das den Auslauf der
korrigierten Summe und das Hinzufügen eines
Korrekturwertes steuert.
Es sind Rechenwerke bekanntgeworden, bei denen
die notwendige tetradische Korrektur dadurch erfolgt,
daß sowohl bei Addition als auch bei Subtraktion
durch einen wahlweise auf Addition oder Subtraktion
umschaltbaren Addiator-Subtraktor die gegebenen-
falls noch zu korrigierende Summe der beiden Aus-
gangstetraden gebildet wird, durch einen gleichartigen
Addiator-Subtraktor zur Addition und Subtraktion
des Korrekturwertes mit der aus dem Hauptaddiator
auslaufenden Summentetrade, ferner durch zwei
Schieberegister oder Verzögerungsleitungen, in die die
korrigierte und unkorrigiertc Summentetrade laufen,
und durch eine Auswahleinrichtung, die nach er-
folgtem Entscheid darüber. ob zu korrigieren war oder
nicht, das Schieberegister mit der korrigierten oder das
mit der unkorrigierten Summentetrade auswählt. Die
beiden Register bedingen bei dieser Schaltung einen
hohen technischen Aufwand, welcher bei kleinen
Elektronenrechnern nicht zu vertreten ist.
Weiterhin sind Rechenwerke bekanntgeworden, die
zwischen zwei Addiatoren einen Zwischenspeicher
haben, um alle Stellen der unkorrigierten Summen-
tetrade bis zum vollendeten Korrekturentscheid zu
speichern.
Es ist deshalb Aufgabe der Erfindung, den Auf-
wand an Schaltelementen bei bekannten binären
Rechenwcrkcn so zu verringern. daß der Einsatz in
sehr kleinen Rechengeriiten gerechtfertigt ist.
Die erfipdringsr,cmäße Lösung besteht darin, daß
zwischen zwei umschaltbare Addiatoren-Subtraktoren
eine Verzögerungslinie geschaltet ist, die weniger
Binärziffernplätze besitzt. als die verschlüsselte Dezi-
malziffer Codestellen hat. In der Zeichnung bedeutet
Fig. 1 ein Blockschaltbild des Ziffernweges mit der
Korrektureinrichtung,
Fig. 2 die detaillierte Ausführung eines Korrektur-
werkes für die direkte Verschlüsselung bei Addition,
Fig. 3 die Erweiterung des Korrekturwerkes für die
Subtraktion.
Es sind zwei Tetraden x, Lind x_, zu addieren oder
zu subtrahieren. In der Ei-. I ist dargestellt, wie von
zwei Umlaufspeicherbahnen 1 und 2 die beiden
Summanden in den Addiator-Subtraktor 3 laufen,
nach Addiatoreingang 4 der Augend und nach
Addiatoreingang 5 der Addend. Bei Subtraktion läuft nach Eingang 4 der Minuend und
nach Eingang 5 der Subtrahend. Der Addiatorauslauf bei Ausgang 6 ist in das Verschieberegister
bzw. die Verzögerungsleitung 7 geführt. Vom Verschieberegister 7 wird der Auslauf
einmal direkt und zum anderen Mal über den Korrekturaddiator 8 an die Auswahlschaltung
13 geführt. Der Korrekturentscheid 12 wird durch den Inhalt des Verschieberegisters
7 beeinfiußt und bewirkt seinerseits in der Auswahlschaltung 13 die Auswahl
der entsprechenden Leitung. Die Addiatoren-Subtraktoren 3 und 8 sind rein dual aufgebaut,
d. h., sie besitzen zwei Einginge und einen Ausgang. Das Schieberegister 7 kann
aus bistabilen Kippschaltungen aufgebaut werden, die durch Taktimpulse weitergeschaltet
werden. Die Auswahl 13 besteht aus zwei aus-an-s-'7 '7 zr seitig disjunktiv
zusammengeführten Konjunktionen. Der Korrekturentscheid wird in der Regel durch
ein die Korrekturaussage lieferndes Konjunktions- Lind Disjunktionswerk gebildet,
wobei die Direktaussage den einen Weg öffnet und deren Negation den anderen. In
das Register 1 läuft die Endsumme um so viel Dualstellen verkürzt ein, wie sie durch
die Verzö-erungslinie 7 verzögert wird, damit sich beim Umlauf der Speicherinhalt
gegenüber einer definierten Anfangslage nicht verschiebt. Fig. 2 zeigt die Ausführung
eines solchen Korrekturwerkes, wobei als Verzögerungslinie ein Schieberegister,
bestehend aus zwei bistabilen Kippschaltungen 28 und 32, gewählt ist und Zwischenimpulse
h, die zeitlich zwischen den jeweils die Dualstellenzeiten einleitenden. mit s bezeichneten
Impulsen
liegen, zu Steuerfunktionen herangezogen werden. Diese Zwischenimpulse h kann man
in einer etwas abgeänderten Ausführung leicht vermeiden, braucht aber dann mindestens
drei bistabile Kippschaltungen in der Verzögerungslinie als Zwischenspeicher. In
den Figuren bedeutet der weiß gelassene Kreis die Konjunktionsverknüpfung und der
schwarz ausgezogene Kreis die Disjunktionsverknüpfung von Schaltaussagen. Der Punkt
kennzeichnet jeweils den Ausgang der einzelnen Stufen. Die Negationselemente sind
mit N gekennzeichnet, die Impulsgatter durch ein G. Die Impulsgatter G haben neben
dem Schalteingang noch einen Impulseingang für die Synchronisierimpulse s oder die
Zwischenimpulse h. Ein Impuls in Verbindung mit einer der L entsprechenden Größe
am Schalteingang liefert am Impulsausgang eines Impulsgatters G einen Impuls zum
Umschalten einer bistabilen Kippstufe.Binary arithmetic unit for additions and subtractions of two encrypted decimal numbers The invention relates to a binary arithmetic unit for
Additions and @ subtractions of two encrypted
Decimal numbers, consisting of two two-course
switchable adders-subtractors for education
the uncorrected or corrected sum and one
Correct decision network, which the expiry of the
corrected sum and adding a
Correction value controls.
Arithmetic units have become known where
the necessary tetradic correction is carried out by
that both with addition and with subtraction
by a choice of addition or subtraction
switchable adder-subtractor the given
if the sum of the two outputs still needs to be corrected
gangstetraden is formed by a similar
Addiator-subtractor for addition and subtraction
of the correction value with that from the main adder
expiring sum tetrad, further by two
Shift registers or delay lines into which the
corrected and uncorrected sum trades run,
and through a selection device that
following decision about it. whether to correct or
not, the shift register with the corrected or that
with the uncorrected sum tetrad. the
Both registers require one in this circuit
high technical effort, which with small
Electronic computers are not responsible.
Furthermore, arithmetic units have become known that
a buffer between two adders
have to remove all digits of the uncorrected sum
tetrade until the correction decision has been made
to save.
It is therefore the object of the invention to
wall on switching elements with known binary
To reduce arithmetic work. that the use in
very small computing devices is justified.
The erfipdringsr, cmäß solution is that
between two switchable adders-subtractors
a delay line is connected, the less
Has binary digits. than the encrypted deci-
malziffer has codes. In the drawing means
Fig. 1 is a block diagram of the number path with the
Correction device,
Fig. 2 the detailed execution of a correction
werkes for direct encryption with addition,
Fig. 3 the expansion of the correction work for
Subtraction.
There are two tetrads x, Lind x_, to be added or
to subtract. In the egg. I is represented as by
two circulating storage tracks 1 and 2 the two
Summands run into the addiator-subtractor 3,
after addiator input 4 the Augend and after
Addiator input 5 of the addend. With subtraction, the minuend runs after input 4 and the subtrahend runs after input 5. The adder run-out at output 6 is routed to the shift register or delay line 7. The run-out is fed directly from the shift register 7 to the selection circuit 13 once directly and the other time via the correction adder 8. The correction decision 12 is influenced by the content of the shift register 7 and in turn effects the selection of the corresponding line in the selection circuit 13. The adders-subtractors 3 and 8 are purely dual, ie they have two inputs and one output. The shift register 7 can be constructed from flip-flops that are switched on by clock pulses. The selection 13 consists of two conjunctions merged from-an-s-'7 '7 zr-sided disjunctive. As a rule, the correction decision is formed by a conjunctive and disjunctional work that delivers the correction statement, the direct statement opening one way and its negation the other. The total is entered in register 1, shortened by as many binary digits as it is delayed by the delay line 7, so that the memory content does not shift from a defined starting position during circulation. 2 shows the implementation of such a correction mechanism, a shift register consisting of two bistable multivibrators 28 and 32 being selected as the delay line, and intermediate pulses h, which occur between the respective dual digit times. impulses marked with s are used for control functions. These intermediate pulses h can easily be avoided in a slightly modified version, but then at least three bistable flip-flops are required in the delay line as a buffer. In the figures, the circle left white means the conjunctive link and the solid black circle the disjunction link of switching statements. The point marks the output of the individual stages. The negation elements are marked with N, the pulse gates with a G. In addition to the switching input, the pulse gates G also have a pulse input for the synchronization pulses s or the intermediate pulses h. A pulse in connection with a size corresponding to L at the switching input supplies a pulse at the pulse output of a pulse gate G to switch a bistable multivibrator.
Bei den bistabilen Kippstufen sind die Impulseingänge durch Pfeile
gekennzeichnet, die Schaltausgänge für Schaltgrößen längerer Dauer sind nicht gekennzeichnet.
Fig. 2 zeigt ebenfalls wieder die zwei Speicherbahnen 1 und z. Bahn 1 ist um zwei
Dualstellen verkürzt. Die Speicherausgänge führen die die Ziffern darstellenden
Schaltgrößen an die Addiatoreingänge 4 und 5. Die negierten Schaltgrößen
4 und 5 der Speicherausgänge sind ebenfalls dem Hauptaddiator zugeführt. Die negierten
Schaltgrößen werden durch die Negationselemente 56 und 57 hergestellt. Der erste
Dualaddiator, der Hauptaddiator 3 für die Serienaddition der Dualziffern nebst der
dazugehörigen Übertragungsverzögerung wird in bekannter Weise gebildet durch: 1.
Konjunktionen 14, 15, 16 und 17 sowie Disjunktion 20 für die
Dualsummenbildung 25,
2. Konjunktion 18 und das Impulsgatter
21 für die Einschaltung der Kippschaltung 23 zur übertragsverzögerung. Bei
diesen Schaltvorgängen wird das allgemein als Ausblendverfahren bezeichnete System
angewendet, indem die Laufzeit der Schaltgrößen zum Impulszeitpunkt stets noch den
vorangehenden Zustand wirksam bleiben läßt, 3. Konjunktion 19 und das Impulsgatter
22 für die Ausschaltung der Übertragskippschaltung 23 und 4. Kippschaltung 23 zur
Verzögerung des Übertrags. Die durch die Synchronisierimpulsfolge s, die jede Dualziffernzeit
einleitet, geschaltete, ihren Inhalt um je eine Stelle weiterschiebende Schiebeline
wird in bekannter Weise gebildet durch: 1. Negator 55 für die Bildung der negierten
Dualsumme 23,
2. Impulsgatter 26, 27, 30 und 31 und 3. bistabile Schaltungen
28 und 32. In the bistable multivibrator, the pulse inputs are marked by arrows, the switching outputs for switching parameters of longer duration are not marked. Fig. 2 again shows the two storage lanes 1 and z. Lane 1 is shortened by two dual digits. The memory outputs lead the switching variables representing the digits to the adder inputs 4 and 5. The negated switching variables 4 and 5 of the memory outputs are also fed to the main adder. The negated switching quantities are produced by the negation elements 56 and 57. The first dual adder, the main adder 3 for the series addition of the binary digits along with the associated transmission delay, is formed in a known manner by: 1. Conjunctions 14, 15, 16 and 17 and disjunction 20 for the dual sum formation 25, 2. conjunction 18 and the pulse gate 21 for the activation of the flip-flop 23 for the transfer delay. In these switching operations, the system generally referred to as the fade-out method is used, in that the running time of the switching variables at the time of the pulse always allows the previous state to remain in effect, 3rd conjunction 19 and the pulse gate 22 for switching off the carry flip-flop 23 and 4th flip-flop 23 for delaying the Carry-over The shift line switched by the synchronization pulse sequence s, which introduces each binary digit time and shifts its content by one digit each, is formed in the known manner by: 1.Inverter 55 for the formation of the negated binary sum 23, 2.Pulse gates 26, 27, 30 and 31 and 3. bistable circuits 28 and 32.
Für den Korrekturaddiator 8 kann eine vereinfachte Addiatorform
zur Anwendung gelangen. Die duale Summe wird in gleicher Form wie beim Hauptaddiator
3 durch die Konjunktionen 35, 36, 37, 38 und die Disjunktion 43 gebildet.
Dem Korrekturaddiator 8 wird einmal der Auslauf 33, ä3 aus der Verzögerung
7 und zum anderen Mal der Korrekturwert 34, 34 zugeführt.For the correction adder 8 , a simplified adder form can be used. The dual sum is formed in the same form as with the main adder 3 by the conjunctions 35, 36, 37, 38 and the disjunction 43 . The correction adder 8 is supplied with the run-out 33, -3 from the delay 7 on the one hand and the correction value 34, 34 on the other.
Der Korrekturwert 34 bzw. dessen Negation ä4 ist ein Schaltmäander
der halben Ziffernfrequenz, da die den dezimalen Ziffern sechs entsprechende Tetradenfolge
der Folge 0 LL 0, 0 LL 0 ... entspricht. Die Umschaltstellen
des Mäanders 34 sind also so zu legen, daß er während der mittleren beiden
Dualziffernzeiten jeder Tetrade den Wert L einnimmt. Auch die Übertragsschaltung
ist, mit der Konjunktion 39 und dem Impulsgatter 40, an dessen Impulseingang
die Synchronisierimpulse s geführt sind, gleich der des Hauptaddiators 3. Die Ausschaltung
der Kippschaltung 41 zur Verzögerung des Übertrags vereinfacht sich jedoch wesentlich,
indem eine in der Mitte jeder ersten Dualziffernzeit der Tetrade erscheinende Impulsfolge
hl v h. v ... stets ausschaltet. Die übertragskippschaltung
kann nun in einer der beiden mittleren Dualziffernstellen der Tetraden eingeschaltet
werden. da nur hier die sechs der dualen L entsprechende Schaltgrößen enthält. Diese
Kippschaltung muß aber dann immer genau bis zum Ende der Tetradenzeit eingeschaltet
bleiben, denn ein in der zweiten Dualziffernstelle eingeschalteter Übertrag liefert
auch in der dritten Stelle garantiert einen Übertrag in die vierte Stelle, da der
Übertrag der zweiten Stelle zusammen mit der L der sechs einen neuen Übertrag liefert.
Hingegen kann der Korrekturaddiator 8 hier nicht zur übertragsverzögerung in die
nächste Tetrade benutzt werden. Die L des dezimalen Übertrages ist im Hauptaddiator
zu verzögern bzw. dem Hauptaddiator zuzuführen. Ein dezimaler Übertrag erscheint
immer dann, wenn auch zu korrigieren ist. wobei eine bistabile Kippschaltung
49 eingeschaltet ist. Die Zuführung des dezimalen Übertrages in den Hauptaddiator
ist in der Zeichnung so gezeigt, daß die von der Kippschaltung 29 gelieferte
Schaltgröße 50 am Schalteingang eines Impulsgatters 55 liegt. dessen Impulseingang
die Impulsfolge hl v h.- v ... zugeführt ist.The correction value 34 or its negation -4 is a meander of half the digit frequency, since the tetrad sequence corresponding to the decimal digits six corresponds to the sequence 0 LL 0, 0 LL 0 .... The switching points of the meander 34 are therefore to be placed in such a way that it assumes the value L during the middle two binary digit times of each tetrad. The carry circuit is also the same as that of the main adder 3, with the conjunction 39 and the pulse gate 40, to whose pulse input the synchronization pulses are conducted Dual digit time of the tetrad appearing impulse sequence hl v h. v ... always switches off. The transfer flip-flop can now be switched on in one of the two middle binary digits of the tetrads. because only here contains the six switching variables corresponding to the dual L. This toggle switch must then always remain switched on exactly until the end of the tetrad time, because a carry activated in the second binary digit also guarantees a carry in the fourth position in the third position, since the carryover of the second position together with the L of the six one delivers new carry. On the other hand, the correction adder 8 cannot be used here for the transfer delay into the next tetrad. The L of the decimal carry must be delayed in the main adder or fed to the main adder. A decimal carry appears whenever there is a need to correct it. a bistable multivibrator 49 is switched on. The supply of the decimal carry to the main adder is shown in the drawing in such a way that the switching variable 50 supplied by the flip-flop 29 is at the switching input of a pulse gate 55. whose pulse input is supplied with the pulse train hl v h.- v ....
Das Impulsgatter 55 schaltet die übertragskippschaltung 23 des Hauptaddiators
3 ein. Der Korrekturentscheid wird getroffen durch eine Schaltung, die nach folgendem
logischen Ausdruck aufgebaut ist: 56 v 25 - 33 v 25 - 29 = 56 v 25 - (33 v 29).
Dieser Ausdruck wird in der Fig. 2 durch die Disjunktion 52 und die Konjunktion
53 und 54 gebildet. Das Einschalten der Kippschaltung 49, die immer
dann eingeschaltet ist, wenn die korrigierte Tetrade auszuwählen ist, erfolgt mit
der in der Mitte jeder vierten Dualziffernzeit der Tetraden einen Impuls liefernden
Folge h, v he v ... Das Ausschalten erfolgt eine Dualziffernzeit früher durch
die Impulsfolge h3 v h7 v ... Die Impulsfolge h4 v h, v kann
die differenzierte Abwärtsflanke des Schaltmäanders 34 sein, wenn dieser,
was unbeschadet geschehen kann, mit seiner L von h:, bis h. reicht.
Beim Korrekturentscheid berücksichtigt der Ausdruck 25 - (35 v 29) das Auftreten
einer Pseudodezimale und 56 den Fall, wenn keine Pseudodezimale, aber ein Übertrag
in die nächste Tetrade auftritt. Im letzten Fall wird stets der Übertrag erst in
der vierten Ziffernzeit eingeschaltet. Mit dem Synchronisierimpuls s1 wird die erste
Dualstelle der Tetraden aus dem Speicherwerk entnommen und steht an den Eingängen
des Rechenwerkes. Mit dem Synchronisierimpuls s4 gelangt die vierte Dualstelle ans
Rechenwerk. Die erste Dualstelle ist, nachdem sie in der zweiten und dritten Ziffernzeit
die Kippschaltungen 28 und 32 durchlaufen hatte, wieder im Hauptspeicher eingetragen
worden. Während des Auslaufs dieser ersten Ziffer ins Speicherwerk mit s; war Kippschaltung
49 durch die Impulsfolge h.; v h7 v . . . ausgeschaltet. Die erste Ziffer
ist jedoch korrigiert und unkorrigiert gleich, so daß es beliebig ist, welche von
beiden Leitungen 33 und 44 ausgewählt wird.
Zur Zeit des Korrekturentscheids
steht die zweite Dualziffer der Summentetradc bei 33. die dritte bei 29 und die
vierte bei 25. Das sind die drei Dualziffern, die für die Indikation der Pseudodezimalen
maßgebend sind.The pulse gate 55 switches the carry trigger circuit 23 of the main adder 3 on. The correction decision is made by a circuit which is constructed according to the following logical expression: 56 v 25 - 33 v 25 - 29 = 56 v 25 - (33 v 29). This expression is formed in FIG. 2 by the disjunction 52 and the conjunction 53 and 54 . The switching on of the toggle circuit 49, which is always switched on when the corrected tetrad is to be selected, takes place with the sequence h, v he v ... delivering a pulse in the middle of every fourth binary digit time of the tetrads Pulse sequence h3 v h7 v ... The pulse sequence h4 vh, v can be the differentiated downward flank of the switching meander 34 , if this, which can happen without prejudice, with its L from h: to h. enough. In the correction decision, the expression 25 - (35 v 29) takes into account the occurrence of a pseudo-decimal and 56 the case when no pseudo-decimal but a carryover to the next tetrad occurs. In the latter case, the carryover is only switched on in the fourth digit time. With the synchronization pulse s1, the first binary digit of the tetrads is taken from the storage unit and is available at the inputs of the arithmetic unit. With the synchronization pulse s4, the fourth binary digit reaches the arithmetic unit. The first binary position has been entered again in the main memory after it had passed through the flip-flops 28 and 32 in the second and third digit times. During the expiry of this first digit into the storage unit with s; was flip-flop 49 by the pulse train h .; v h7 v. . . switched off. However, the first digit is corrected and uncorrected the same, so that it is arbitrary which of the two lines 33 and 44 is selected. At the time of the correction decision, the second binary digit of the sum tetrad is at 33. the third at 29 and the fourth at 25. These are the three binary digits that are decisive for the indication of the pseudodecimal.
Fig. 3 zeigt den Teil des Korrekturwerkes. der sich bei seiner Ausleeung
für Addition und Subtraktion ändert. Beim Hauptaddiator 3 sind die Konjunktionen
18, 19 für die übertragseinschaltung um die dritte Eingangsgröße 57 erweitert.Fig. 3 shows the part of the correction mechanism. who is in his interpretation
for addition and subtraction changes. For the main adder 3 are the conjunctions
18, 19 for the transfer activation extended by the third input variable 57.
Die Schaltgröße 57 ist immer dann eine L. wenn zu addieren ist. Bei
der Subtraktion ist eine andere Obertragsein- und -ausschalteng erforderlich, die
durch die Konjunktionen 58 und 59 erzeugt wird. an die die Steuergröße 60, die nur
bei Subtraktion einen L entsprechenden Wert annimmt, anliegt. Die Ein- und Ausschaltmöglichkeit
für Addition und Subtraktion ist durch die Disjunktionen 61 und 62 geodert. Beim
Korrekturaddiator 8 ist die Konjunktion 39 für die Übertragseinschaltung um die
dritte Eingangsgröße 57 erweitert. Bei der Subtraktion ist eine andere Übertragseinschaltung
erforderlich, die durch die Konjunktionen 63 erzeugt wird, an der die Steuergröße
60 anliegt. Die beiden Finschaltmöglichkeiten sind über die Disjunktion 64 geodert.
Beide Addiatoren, Hauptaddiator und Korrekturaddiator. werden in gleicher Weise
und über dieselbe Leitung zur Ausführung der Operationen Addition oder Subtraktion
umgeschaltet.The switching variable 57 is always an L. when it is to be added. at
The subtraction requires a different activation and deactivation of the transfer, the
is generated by the conjunctions 58 and 59. to which the control variable 60, which only
assumes a value corresponding to L when subtracted. The ability to switch on and off
for addition and subtraction is ORed by the disjunctions 61 and 62. At the
Correction adder 8 is the conjunction 39 for the carry-in around the
third input variable 57 expanded. When subtracting, there is a different carry switch
required, which is generated by the conjunctions 63 on which the control variable
60 is present. The two final switching options are ored via the disjunction 64.
Both addiators, main adder and correction adder. will be in the same way
and via the same line for performing the addition or subtraction operations
switched.
Die bistabilen Kippstufen sind technisch in der einen Ausführung wie
die bekannten Röhren-Flip-Flop-Stufen aufgebaut und in einer anderen Ausführung
wie ebenfalls bekannte Kippschaltungen mit je zwei Transistoren aufgebaut. Die Negatoren
sind phasenumkehrende Stufen. Die Konjunktions- und Disjunktionsschaltungen sind
in diesem Beispiel als Diodenknoten ausgeführt. Als Impulsgatter kommen die bekannten
I riodengatter mit Doppeleinspeisung am Gitter oder einer Einspeisung über einen
Kathodenwiderstand bzw. Gatter mit Doppelsteuerröhren oder auch Diodenkoinzidenzschaltungen
zur Verwendung.The bistable flip-flops are technically like in one version
the well-known tube flip-flop stages built and in a different version
like well-known flip-flops with two transistors each. The negators
are phase reversing stages. The conjunctive and disjunctive circuits are
in this example implemented as a diode node. The known ones come as pulse gates
I riod gate with double feed on the grid or a feed via one
Cathode resistor or gate with double control tubes or diode coincidence circuits
for use.