DE112016005841T5 - GATE CONTROL SYSTEM AND METHOD FOR PROVIDING CONTROL THROUGH VOLTAGE AND CURRENT TRANSFER - Google Patents

GATE CONTROL SYSTEM AND METHOD FOR PROVIDING CONTROL THROUGH VOLTAGE AND CURRENT TRANSFER Download PDF

Info

Publication number
DE112016005841T5
DE112016005841T5 DE112016005841.1T DE112016005841T DE112016005841T5 DE 112016005841 T5 DE112016005841 T5 DE 112016005841T5 DE 112016005841 T DE112016005841 T DE 112016005841T DE 112016005841 T5 DE112016005841 T5 DE 112016005841T5
Authority
DE
Germany
Prior art keywords
power
signal
source
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016005841.1T
Other languages
German (de)
Inventor
Rok Vrtovec
Janez Trontelj
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LJUBLJANI, University of
Univerza v Ljubljani
Original Assignee
LJUBLJANI, University of
Univerza v Ljubljani
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LJUBLJANI, University of, Univerza v Ljubljani filed Critical LJUBLJANI, University of
Publication of DE112016005841T5 publication Critical patent/DE112016005841T5/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads

Abstract

Die vorliegende Offenbarung stellt ein Gatesteuerungssystem und ein Verfahren zur Steuerung des Spannungs- und Stromübergangs während der Schaltfolge zur Verfügung. Eine Schaltungsanordnung zum Ein- und Ausschalten einer induktiven Last (Lload) über die Torsteuerung wird ebenfalls beschrieben. Systeme und Methoden bieten einen optimalen Kompromiss zwischen Schaltverlustleistung und elektromagnetischen Emissionen. Das System umfasst einen Stromquellen-Aktivierungsblock (306), der so konfiguriert ist, dass er eine Vielzahl von Stromquellen zum selektiven Ansteuern eines Power-Gates (G, 318) umfasst, wobei jede der Vielzahl von Stromquellen für unterschiedliche Zeitintervalle aktiviert werden kann, und einen Steuerschaltungsblock (304), der so konfiguriert ist, dass er eine gemessene Drain-Source-Spannung (DSsense, 314) empfängt, eine ermittelte Gate-Source-Spannung (GSsense, 316) und ein Spannungsquellensignal (Vgg, 312) als Steuersignal und bestimmen Grenzen zwischen verschiedenen Zeitintervallen zur Aktivierung jeder der mehreren Stromquellen in vorkonfigurierter sequentieller Weise, um das Powergate anzusteuern, wobei die Amplitude jeder der mehreren Stromquellen unterschiedlich sein kann.

Figure DE112016005841T5_0000
The present disclosure provides a gate control system and method for controlling the voltage and current transition during the switching sequence. A circuit arrangement for switching on and off an inductive load (L load ) via the gate control is also described. Systems and methods provide an optimal compromise between switching power dissipation and electromagnetic emissions. The system includes a power source enable block (306) configured to include a plurality of power sources for selectively driving a power gate (G, 318), wherein each of the plurality of power sources can be activated for different time intervals, and a control circuit block (304) configured to receive a measured drain-source voltage (DSsense, 314), a detected gate-source voltage (GS sense , 316), and a power source signal (Vgg, 312) as a control signal and determine boundaries between different time intervals to activate each of the multiple current sources in a pre-configured sequential manner to drive the power gate, wherein the amplitude of each of the multiple current sources may be different.
Figure DE112016005841T5_0000

Description

TECHNISCHES FELDTECHNICAL FIELD

Die vorliegende Offenbarung bezieht sich auf den Bereich der Leistungselektronik. Insbesondere bezieht sich die vorliegende Offenbarung auf ein Gatesteuerungssystem und dessen Verfahren zur Steuerung des Spannungs- und Stromübergangs während der Leistungsumschaltung.The present disclosure relates to the field of power electronics. More particularly, the present disclosure relates to a gate control system and its method of controlling the voltage and current transition during power switching.

HINTERGRUNDBACKGROUND

Die Hintergrundbeschreibung enthält Informationen, die für das Verständnis der vorliegenden Erfindung nützlich sind. Es ist kein Eingeständnis, dass die hier zur Verfügung gestellten Informationen dem Stand der Technik entsprechen oder für die gegenwärtig beanspruchte Erfindung relevant sind oder dass eine Veröffentlichung, auf die ausdrücklich oder implizit Bezug genommen wird, dem Stand der Technik entspricht.The background description contains information useful for understanding the present invention. It is not an admission that the information provided herein is in accordance with the state of the art or relevant to the presently claimed invention or that a publication to which reference is expressly or implied corresponds to the state of the art.

Unterhaltungselektronik und elektronische Geräte eines modernen Hauses umfassen eine Form von elektronischen oder elektromechanischen Steuersystemen zur Steuerung des EIN- und AUS-Betriebs der elektronischen Geräte. Im Übergangszustand, d.h. wenn das Gerät, auch als Last bezeichnet, vom EIN-Zustand in den AUS-Zustand oder vom AUS-Zustand in den EIN-Zustand übergehen muss, gibt es eine Übergangsverzögerung und elektromagnetische Emissionen. Obwohl die Elektronik in den letzten Jahren die Funktionalität und den Komfort dieser Geräte erheblich verbessert hat, machen elektronische Steuerungen diese Geräte anfällig für Störungen durch elektromagnetische Umgebungssignale oder elektromagnetische Emissionen, die während des Übergangszustandes entstehen. Daher gibt es eine Anforderung an Schaltungen, die die Größe der elektromagnetischen Störungen, die von jedem Gerät während des Übergangszustandes erzeugt oder abgestrahlt werden, minimieren können. Das Gerät mit einer solchen elektronischen Schaltung kann ein guter Nachbar zu anderen elektrischen und elektronischen Geräten in seiner Umgebung werden.Consumer electronics and electronic devices of a modern home include some form of electronic or electromechanical control systems for controlling the ON and OFF operation of electronic devices. In the transient state, i. If the device, also referred to as a load, must transition from the ON state to the OFF state or from the OFF state to the ON state, there is a transient delay and electromagnetic emissions. Although electronics have greatly improved the functionality and comfort of these devices in recent years, electronic controls make these devices susceptible to environmental electromagnetic interference or electromagnetic emissions arising during transient conditions. Therefore, there is a requirement for circuits that can minimize the amount of electromagnetic interference generated or emitted by each device during the transient condition. The device with such an electronic circuit can become a good neighbor to other electrical and electronic devices in its environment.

In der Leistungselektronik sind induktive Lasten, z.B. Motorwicklung, Schalterspule usw., übliche Lasten, die üblicherweise von einem Leistungs-MOSFET, IGBT oder einem anderen Halbleiterschalter in verschiedenen Topologien (Halbbrücke, Vollbrücke usw.) angesteuert werden. Induktive Lasten haben ein spezielles Schaltverhalten und bringen einige technische Kompromisse mit sich, die bei der Auslegung von Leistungskreisen berücksichtigt werden müssen, um eine effiziente und zuverlässige Anwendung zu entwickeln. Einer der wichtigsten Kompromisse, die bei der Entwicklung von Halbleiterschaltern berücksichtigt werden müssen, ist der Kompromiss zwischen Schaltverlustleistung und Erzeugung elektromagnetischer Emissionen im Übergangszustand zwischen EIN und AUS.In power electronics, inductive loads, e.g. Motor winding, switch coil, etc., common loads, which are usually controlled by a power MOSFET, IGBT or other semiconductor switch in different topologies (half-bridge, full bridge, etc.). Inductive loads have a special switching behavior and involve some technical compromises that must be considered when designing power circuits to develop an efficient and reliable application. One of the most important trade-offs to be considered in the development of semiconductor switches is the trade-off between switching power dissipation and generation of electromagnetic emissions in the transient state between ON and OFF.

Die meisten der heute bekannten Halbleiterschalter berücksichtigen einen Kompromiss, der für den sicheren Betrieb induktiver Lasten erforderlich ist. Im Übergangszustand erfolgt eine Schaltfolge, um hohe Emissionen zu vermeiden oder Schaltverluste zu minimieren. Eine Schaltfolge in den meisten bekannten Systemen beinhaltet einen Stromübergang, der bei voller Spannung am Transistor durchgeführt wird, und ebenso einen Spannungsübergang, der bei vollem Strom durchgeführt wird, was zu einer hohen Verlustleistung am Transistor führt. Die Verlustleistung wird auch als Schaltverlust bezeichnet. Das Einstellen schneller Übergänge von Strom und Spannung reduziert zwar die Schaltverluste, führt aber andererseits zu steilen Strom- und Spannungsflanken, die elektromagnetische Emissionen verursachen. Ein optimaler Punkt des Kompromisses wird daher durch Anpassung der Strom- und Spannungsflanken im Übergangszustand, d.h. der Ein- und Ausschaltreihenfolge, gesucht. Ziel ist es, möglichst steile Hänge zu finden, die keine übermäßigen elektromagnetischen Emissionen verursachen, um die strengen Anforderungen der elektromagnetischen Verträglichkeit (EMV) zu erfüllen.Most of the semiconductor switches known today take into account a compromise required for the safe operation of inductive loads. In the transition state, a switching sequence takes place in order to avoid high emissions or to minimize switching losses. A switching sequence in most known systems includes a current transition that is performed at full voltage on the transistor, as well as a voltage transition that is performed at full current, resulting in a high power dissipation on the transistor. The power loss is also referred to as switching loss. Setting fast transients of current and voltage reduces the switching losses, but on the other hand leads to steep current and voltage edges that cause electromagnetic emissions. An optimal point of compromise is therefore obtained by matching the current and voltage edges in the transient state, i. the switch-on and switch-off sequence, searched. The aim is to find slopes as steep as possible that do not cause excessive electromagnetic emissions to meet the stringent requirements of electromagnetic compatibility (EMC).

Um einige der oben genannten Probleme zu überwinden, wurden in der Vergangenheit Gate-Steuerungssysteme vorgeschlagen. Die typische GateSteuerung umfasst Leistungstransistoren mit isolierten Gattern, z.B. MOSFETs und IGBTs, die über einen Vorwiderstand angesteuert werden können. Ein optimaler Punkt des oben genannten Kompromisses wird durch Anpassung oder Änderung des Widerstands der seriellen Gate-Widerstände gesucht. Mit diesen Anordnungen und Methoden ist ein optimaler Punkt jedoch kaum erreichbar, da die Änderung des Widerstandswertes wiederum Einfluss auf die Übergangszeiten von Strom und Spannung hat. In solchen Fällen ist es z.B. notwendig, den Stromübergang zu verlangsamen, um die EMV-Normen zu erfüllen, indem der Gate-Widerstand verändert wird, während gleichzeitig der Spannungsübergang verlangsamt wird, was zu übermäßigen Schaltverlusten führt.To overcome some of the above problems, gate control systems have been proposed in the past. The typical gate control comprises insulated gate power transistors, e.g. MOSFETs and IGBTs, which can be controlled via a series resistor. An optimum point of the above compromise is sought by matching or changing the resistance of the serial gate resistors. With these arrangements and methods, however, an optimal point is hardly achievable, since the change of the resistance value in turn has an influence on the transition times of current and voltage. In such cases it is e.g. necessary to slow the current transition to meet the EMC standards by changing the gate resistance while slowing down the voltage transition, resulting in excessive switching losses.

Daher gibt es eine Anforderung an ein Gatesteuerungssystem und ein Verfahren, das mehr Kontrolle über Spannungs- und Stromübergänge bietet und einen optimalen Kompromiss zwischen Schaltverlustleistung und elektromagnetischen Emissionen bietet, um beide zu minimieren.Thus, there is a need for a gate control system and method that provides more control over voltage and current transients and provides an optimal trade-off between switching power dissipation and electromagnetic emissions to minimize both.

Bei einigen Ausführungsformen sind die in der schriftlichen Beschreibung angegebenen numerischen Parameter Näherungswerte, die je nach den gewünschten Eigenschaften, die durch eine bestimmte Ausführungsform erreicht werden sollen, variieren können. Bei einigen Ausführungsformen sind die numerischen Parameter im Hinblick auf die Anzahl der gemeldeten signifikanten Ziffern und durch Anwendung gewöhnlicher Rundungstechniken zu interpretieren. Ungeachtet dessen, dass die numerischen Bereiche und Parameter, die den weiten Anwendungsbereich einiger Ausführungsformen der Erfindung festlegen, Näherungswerte sind, werden die in den konkreten Beispielen dargelegten Zahlenwerte so genau wie möglich angegeben. Die in einigen Ausführungsformen der Erfindung dargestellten Zahlenwerte können bestimmte Fehler enthalten, die sich zwangsläufig aus der Standardabweichung bei den jeweiligen Prüfmessungen ergeben.In some embodiments, the numerical parameters given in the written description are approximate values, which may vary depending on the desired characteristics particular embodiment to be achieved may vary. In some embodiments, the numerical parameters are to be interpreted in terms of the number of reported significant digits and using ordinary rounding techniques. Notwithstanding that the numerical ranges and parameters that define the broad scope of some embodiments of the invention are approximate, the numerical values set forth in the specific examples are given as accurately as possible. The numerical values shown in some embodiments of the invention may include certain errors that necessarily result from the standard deviation in the respective test measurements.

Wie in der hiesigen Beschreibung und in den folgenden Ansprüchen verwendet, schließt die Bedeutung von „ein“, „einem“ und „der, die, das“ eine Vielzahl von Bezugnahmen ein, sofern der Kontext nichts anderes vorschreibt. Wie in der Beschreibung verwendet, schließt die Bedeutung von „in“ auch „in“ und „auf“ ein, sofern der Kontext nichts anderes vorschreibt.As used in the present description and claims, the meaning of "a," "an," and "the," includes a variety of references unless the context dictates otherwise. As used in the description, the meaning of "in" also includes "in" and "on," unless the context dictates otherwise.

Die Rezitation von Wertebereichen dient lediglich dazu, auf jeden einzelnen Wert, der in den Bereich fällt, einzeln zu verweisen. Sofern hier nicht anders angegeben, wird jeder einzelne Wert so in die Spezifikation aufgenommen, als ob er hier einzeln aufgeführt wäre. Alle hier beschriebenen Methoden können in beliebiger Reihenfolge durchgeführt werden, sofern nicht anders angegeben oder durch den Kontext eindeutig widerlegt. Die Verwendung von Beispielen oder beispielhafter Sprache (z.B. „wie“) in Bezug auf bestimmte Ausführungsformen dient lediglich der besseren Erklärung der Erfindung und stellt keine Einschränkung des Umfangs der sonst beanspruchten Erfindung dar. Keine Sprache in der Spezifikation sollte so ausgelegt werden, dass sie ein nicht beanspruchtes Element angibt, das für die Praxis der Erfindung wesentlich ist.The recitation of value ranges serves only to refer to each individual value that falls within the range, individually. Unless stated otherwise, each individual value is included in the specification as if it were listed here individually. All methods described herein may be performed in any order unless otherwise stated or clearly disproven by the context. The use of examples or exemplary language (eg, "as") with respect to particular embodiments is only to aid in the explanation of the invention and does not limit the scope of the otherwise claimed invention. No language in the specification should be construed as including indicates unclaimed element which is essential to the practice of the invention.

Gruppierungen von alternativen Elementen oder Ausführungsformen der hier offenbarten Erfindung sind nicht als Einschränkung zu verstehen. Jedes Gruppenmitglied kann einzeln oder in beliebiger Kombination mit anderen Mitgliedern der Gruppe oder anderen hierin enthaltenen Elementen genannt und beansprucht werden. Ein oder mehrere Mitglieder einer Gruppe können aus Gründen der Bequemlichkeit und/oder Patentierbarkeit in eine Gruppe aufgenommen oder aus ihr gelöscht werden. Wenn eine solche Aufnahme oder Löschung erfolgt, wird davon ausgegangen, dass die Spezifikation die Gruppe in ihrer geänderten Form enthält und somit die schriftliche Beschreibung aller in den angehängten Ansprüchen verwendeten Gruppen erfüllt.Groupings of alternative elements or embodiments of the invention disclosed herein are not intended to be limiting. Each member of the group may be named and claimed individually or in any combination with other members of the group or other elements contained herein. One or more members of a group may be included in or removed from a group for convenience and / or patentability. When such inclusion or deletion occurs, the specification is deemed to include the group as amended and thus to be in the written form of all groups used in the appended claims.

ZUSAMMENFASSUNGSUMMARY

Ausführungsformen der vorliegenden Offenbarung bieten ein Gatesteuerungssystem und Verfahren zur Steuerung des Spannungs- und Stromübergangs während der Schaltfolge. Systeme und Methoden der vorliegenden Offenlegung bieten einen optimalen Kompromiss zwischen Schaltverlustleistung und elektromagnetischen Emissionen. Systeme und Methoden der gegenwärtigen Offenlegung bieten eine weiterentwickelte Gatesteuerung, die Schaltverluste und elektromagnetische Emissionen minimieren kann. Eine Ausführung der vorliegenden Offenbarung bietet einen Halbleiterschalter, der so konfiguriert werden kann, dass er die Methode der vorliegenden Offenbarung verwendet, um ein Power-Gate zu steuern, um ein effizientes Schalten zu ermöglichen.Embodiments of the present disclosure provide a gate control system and methods for controlling the voltage and current transition during the switching sequence. Systems and methods of the present disclosure provide an optimal compromise between switching power dissipation and electromagnetic emissions. Systems and methods of current disclosure provide advanced gate control that can minimize switching losses and electromagnetic emissions. One embodiment of the present disclosure provides a semiconductor switch that can be configured to use the method of the present disclosure to control a power gate to enable efficient switching.

Eine Ausführungsform der vorliegenden Offenbarung stellt ein Gate-Steuersystem bereit, das ein Power-Gate ansteuern kann, um einen Schaltvorgang durchzuführen, wobei das System einen Stromquellen-Aktivierungsblock enthalten kann, der so konfiguriert werden kann, dass er mehrere Stromquellen zum selektiven Ansteuern des Gates enthält, wobei jede der mehreren Stromquellen für unterschiedliche Zeitintervalle aktiviert werden kann, und einen Steuerschaltungsblock, der konfiguriert werden kann, um eine Lesespannung zwischen Drain und Source (DSsense), eine Spannung zwischen Gate und Source (GSsense), ein Spannungsquellen-Vgg-Signal zu empfangen und Grenzen zwischen verschiedenen Zeitintervallen zur Aktivierung jeder der mehreren Stromquellen in vorkonfigurierter sequentieller Weise zu bestimmen.An embodiment of the present disclosure provides a gate control system that can drive a power gate to perform a switching operation, which system may include a power source enable block that may be configured to include a plurality of power sources for selectively driving the gate , wherein each of the plurality of current sources can be activated for different time intervals, and a control circuit block that can be configured to provide a sense voltage between drain and source ( DSsense ), a voltage between gate and source ( GSsense ) to receive a voltage source Vgg signal and to determine boundaries between different time intervals for activating each of the plurality of current sources in a preconfigured sequential manner.

In einer beispielhaften Ausführung kann das Gatesteuersystem einen Steuerkreisblock enthalten, der so konfiguriert werden kann, dass er eine Lesespannung zwischen Drain und Source DSsense, eine Spannung zwischen Gate und Source GSsense und ein Spannungsquellen-Vgg-Signal empfängt, um das empfangene DSsense zu verarbeiten, GSseense und Vgg zur Durchführung der Spannungsteilung, anschließend Filterung von DSsense und GSsense, um konditionierte'DSsense2','DSsense','GSsense' und Vgg' bereitzustellen, die verwendet werden können, um Intervallgrenzen zwischen verschiedenen Zeitintervallen zu bestimmen, in denen jede der mehreren Stromquellen, jeweils eine der mehreren Stromquellen nacheinander aktiviert werden kann, und um ein EIN/AUS-Steuersignal zum Aktivieren jeder der mehreren Stromquellen zu erzeugen, und einen Stromquellenaktivierungsblock, der so konfiguriert ist, dass er das EIN/AUS-Steuersignal empfängt und jede der mehreren Stromquellen für entsprechende Zeitintervalle in der vorkonfigurierten sequentiellen Weise aktiviert, basierend auf dem EIN/AUS-Steuersignal zum Zuführen von Strom zu dem Powergate während eines Schaltvorgangs.In an exemplary implementation, the gate control system may include a control circuit block that may be configured to have a sense voltage between drain and source DSsense, a voltage between gate and source GSsense and a power source Vgg signal is received to receive the received signal DSsense to process, GSseense and Vgg to perform the voltage division, then filtering of DSsense and GSsense to conditioned 'DSsense2' . 'DSsense' . 'GSsense' and vgg ' which may be used to determine interval boundaries between different time intervals in which each of the plurality of power sources, one of the plurality of power sources, may be successively activated and to generate an ON / OFF control signal for activating each of the plurality of power sources, and a power source enable block configured to receive the ON / OFF control signal and to activate each of the plurality of power sources for respective time intervals in the pre-configured sequential manner based on the ON / OFF OFF control signal for supplying power to the power gate during a switching operation.

In einer beispielhaften Ausführung kann der Stromquellen-Aktivierungsblock so konfiguriert werden, dass er eine Vielzahl von Stromquellen enthält, die nacheinander, basierend auf dem EIN/AUS-Signal für die festgelegten Zeitintervalle, aktiviert werden können. In einer beispielhaften Ausführung kann die Amplitude jeder der mehreren Stromquellen manuell durch den Anwender oder automatisch über einen Aspekt der vorliegenden Offenlegung konfiguriert werden. Die Amplitude jeder der mehreren Stromquellen kann über einen Stromquellen-Amplitudenmanager konfiguriert werden. Basierend auf dem von der Torsteuerung empfangenen EIN/AUS-Signal kann an den Grenzen zwischen den Zeitintervallen eine Stromquelle aus der Vielzahl von Strömen aktiviert werden.In an exemplary implementation, the power source enable block may be configured to include a plurality of power sources that may be sequentially activated based on the ON / OFF signal for the specified time intervals. In an exemplary embodiment, the amplitude of each of the multiple power sources may be configured manually by the user or automatically via one aspect of the present disclosure. The amplitude of each of the multiple current sources may be configured via a current source amplitude manager. Based on the ON / OFF signal received from the gate controller, one of the plurality of streams may be activated at the boundaries between the time intervals.

In einer beispielhaften Ausführung kann der Steuerschaltblock so konfiguriert werden, dass er einen Signalverarbeitungsblock, einen Intervallgrenzenerkennungsblock und eine Logikschaltung zur Steuerung von Stromquellen enthält. In einer beispielhaften Ausführung kann der Signalverarbeitungsblock so konfiguriert werden, dass er eine Schaltung zum Empfang von Sense-Spannung zwischen Drain und Source DSsense, Spannung zwischen Gate und Source GSsense und ein Spannungsquellen-Vgg-Signal enthält und Spannungsteiler zum Teilen der empfangenen DSsense, Gssense und Vgg, um den Spannungsbereich des Steuerschaltungsblocks zu erfüllen, sowie Filter zum anschließenden Filtern des DSsense und GSsense, um Hochfrequenzschwingungen zu eliminieren, die während des Schaltens von Leistungstransistoren auftreten können. In einer beispielhaften Ausführung können das Teilungsverhältnis, das von den Spannungsteilern verwendet wird, und die Filtereigenschaften, die von den Filtern verwendet werden sollen, vom Anwender so konfiguriert werden, dass sie den Anforderungen des jeweiligen Systems entsprechen, in dem das Gatesteuerungssystem implementiert werden soll. Die Signalverarbeitungseinheit kann eine Spannungsversorgung Vcc, einen Widerstand R und eine Diode D in Reihe schalten, um Auflösungsverluste zu vermeiden, die im System durch Spannungsteiler und Filter hätten auftreten können. Die Signalverarbeitungseinheit kann konditionierte ‚DSsense2‘, ‚DSsense‘,'GSsense' und Vgg' liefern, die vom Intervallgrenzenerkennungsblock zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet werden können.In an exemplary implementation, the control switch block may be configured to include a signal processing block, an interval limit detection block, and a logic circuit for controlling current sources. In an exemplary embodiment, the signal processing block may be configured to include circuitry for receiving sense voltage between drain and source DSsense , Voltage between gate and source GSsense and a voltage source Vgg signal contains and voltage dividers for dividing the received DSsense . Gssense and Vgg to satisfy the voltage range of the control circuit block, and filters for subsequently filtering the control circuit block DSsense and GSsense to eliminate high frequency oscillations that may occur during switching of power transistors. In an exemplary embodiment, the division ratio used by the voltage dividers and the filter characteristics to be used by the filters may be configured by the user to suit the requirements of the particular system in which the gate control system is to be implemented. The signal processing unit may serially connect a voltage supply Vcc, a resistor R and a diode D to avoid dissipation losses that could have occurred in the system by voltage dividers and filters. The signal processing unit may be conditioned, DSsense2 ' ,, DSsense ' . 'GSsense' and Vgg 'which may be used by the interval boundary detection block to determine the boundaries between the various time intervals.

In einer beispielhaften Ausführung kann der IntervallgrenzenErkennungsblock so konfiguriert werden, dass er DSsense2', DSsense', GSsense' und Vgg' empfängt und Signal S2, Signal S3 und Signal S4 erzeugt, das in Kombination mit Vgg' zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet werden kann. Grenzen, auch Punkte genannt, z.B. N2, N3 und N4 für die Einschaltsequenz und F4, F3 und F2 für die Ausschaltsequenz können jeweils anhand der Signale S2, S3 und S4 bestimmt werden.In an exemplary implementation, the Interval Boundary Detection Block may be configured to DSsense2 ' . DSsense ' . GSsense ' and Vgg 'receives and signal S2 , Signal S3 and signal S4 which can be used in combination with Vgg 'to determine the boundaries between the different time intervals. Borders, also called points, eg N2 . N3 and N4 for the power-up sequence and F4 . F3 and F2 for the shutdown sequence can each be based on the signals S2 . S3 and S4 be determined.

Weiter kann in einer beispielhaften Ausführung die Logikschaltung zur Steuerung von Stromquellen so konfiguriert werden, dass sie Vgg', S2, S3 und S4 empfängt und die EIN/AUS-Steuersignale bestimmt, die an den Aktivierungsblock der Stromquellen gesendet werden können.Further, in an exemplary embodiment, the logic circuit for controlling current sources may be configured to be Vgg ', S2 . S3 and S4 and determines the ON / OFF control signals that can be sent to the activation block of the power sources.

In einer beispielhaften Durchführungsform kann Signal S2 oder Punkt N2 oder Punkt F2 eine Situation anzeigen, wenn die Spannung zwischen dem Gate und der Quelle Vgs 332 einen vordefinierten Schwellenwert Vth überschreitet, Signal S3 oder Punkt N3 kann eine Situation während der Einschaltsequenz anzeigen, wenn die Spannung zwischen Drain und Source Vds 330 zu fallen beginnt oder Signal S3 oder Punkt F3 kann eine Situation während der Ausschaltsequenz anzeigen, wenn Vds 330 einen gewünschten Wert erreicht, und Signal S4, oder Punkt N4 kann eine Situation während der Einschaltsequenz anzeigen, wenn der Vds 330 einen gewünschten Wert erreicht, oder Signal S4 oder Punkt F4 kann eine Situation während der Ausschaltsequenz anzeigen, wenn der Vds 330 anfängt zu steigen, wobei für die Einschaltsequenz der gewünschte Wert die Spannung Vbat 324 ist, die zum Betrieb der Last 320 erforderlich ist, und für die Ausschaltsequenz der gewünschte Wert nahe Null ist.In an exemplary embodiment, signal S2 or point N2 or point F2 indicate a situation when the voltage between the gate and the source Vgs 332 exceeds a predefined threshold Vth, signal S3 or point N3 may indicate a situation during the power up sequence when the voltage between drain and source Vds 330 begins to fall or signal S3 or point F3 can indicate a situation during the shutdown sequence when Vds 330 reaches a desired value, and signal S4 , or point N4 may indicate a situation during the power up sequence when the Vds 330 reaches a desired value, or signal S4 or point F4 can indicate a situation during the power down sequence when the Vds 330 begins to rise, wherein for the power-up sequence the desired value is the voltage Vbat 324 is that to the operation of the load 320 is required, and for the turn-off sequence, the desired value is close to zero.

In einer beispielhaften Ausführung kann eine Einschaltsequenz zum Zeitpunkt T0 beginnen, zu dem eine erste Stromquelle aus der Vielzahl von Stromquellen für das Zeitintervall T1 aktiviert sein kann. Beim Empfang des Signals S2, das den Punkt N2 anzeigt, kann eine zweite Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T2 aktiviert und die erste Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt N3 anzeigt, eine dritte Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T3 aktiviert und die zweite Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S4, das den Punkt N4 anzeigt, eine vierte Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary embodiment, a power up sequence may be at the time T0 to which a first current source of the plurality of current sources for the time interval T1 can be activated. When receiving the signal S2 that's the point N2 indicates a second current source of the plurality of current sources for the time interval T2 activated and the first power source to be turned off. Furthermore, when receiving the signal S3 that's the point N3 indicates a third current source of the plurality of current sources for the time interval T3 activated and the second power source are turned off. Furthermore, when receiving the signal S4 that's the point N4 indicates a fourth power source of the plurality of power sources are activated.

In einer beispielhaften Ausführung kann eine Abschaltsequenz zum Zeitpunkt T0 beginnen, bei der die vierte Stromquelle der Vielzahl von Stromquellen für das Zeitintervall T4' aktiv sein kann. Beim Empfang des Signals S4, das den Punkt F4 anzeigt, kann die dritte Stromquelle der mehreren Stromquellen für das Zeitintervall T3' aktiviert und die vierte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt F3 anzeigt, die zweite Stromquelle der mehreren Stromquellen für das Zeitintervall T2' aktiviert und die dritte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S2, das den Punkt F2 anzeigt, die erste Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary implementation, a shutdown sequence may be at the time T0 begin at which the fourth power source of the plurality of power sources for the time interval T4 ' can be active. When receiving the signal S4 that's the point F4 indicates the third power source of the multiple power sources for the time interval T3 ' activated and the fourth power source are turned off. Furthermore, when receiving the signal S3 that's the point F3 indicating that second power source of the plurality of power sources for the time interval T2 ' activated and the third power source are turned off. Furthermore, when receiving the signal S2 that's the point F2 indicates that the first power source of the plurality of power sources are activated.

Verschiedene Objekte, Merkmale, Aspekte und Vorteile des erfinderischen Gegenstands werden in der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen mit den dazugehörigen Zeichnungsfiguren, in denen gleichartige Ziffern wie Komponenten dargestellt werden, noch deutlicher.Various objects, features, aspects, and advantages of the inventive subject matter will become more apparent in the following detailed description of the preferred embodiments with the accompanying drawing figures in which like numerals are represented as components.

Figurenlistelist of figures

In den Abbildungen können ähnliche Komponenten und/oder Merkmale die gleiche Referenznummer haben. Außerdem können verschiedene Komponenten desselben Typs unterschieden werden, indem der Referenznummer eine zweite Nummer folgt, das zwischen den ähnlichen Komponenten unterscheidet. Wenn in der Spezifikation nur die erste Referenznummer verwendet wird, gilt die Beschreibung für alle ähnlichen Komponenten mit derselben ersten Referenznummer, unabhängig von der zweiten Referenznummer.

  • 1 zeigt eine beispielhafte Schaltung zur induktiven Lastschaltung, die entsprechend einer Ausführungsform der vorliegenden Offenbarung verwendet werden kann.
  • 2 veranschaulicht beispielhaft den induktiven Lastschaltkreis entsprechend einer Ausgestaltung der vorliegenden Offenbarung.
  • 3 zeigt ein beispielhaftes Blockschaltbild einer Torsteuerung zur effizienten induktiven Lastschaltung gemäß einer Verkörperung der vorliegenden Offenlegung.
  • 4 zeigt eine beispielhafte Schaltung, die vom aktuellen Quellblock 306 entsprechend einer Ausgestaltung der vorliegenden Offenbarung verwendet werden kann.
  • 5 zeigt beispielhafte Kurven, die während des Schaltvorgangs einer induktiven Lastschaltung mit Gatesteuerung gemäß einer Ausgestaltung der vorliegenden Offenbarung beobachtet wurden.
  • 6 zeigt beispielhafte Funktionsblöcke eines Regelkreisblocks 304 entsprechend einer Ausgestaltung der vorliegenden Offenbarung.
  • 7A veranschaulicht beispielhaft die mit Ereignissen verbundenen Intervallgrenzen gemäß einer Ausgestaltung der vorliegenden Offenbarung.
  • 7B zeigt beispielhafte Punkte, die in Grafiken wie in 7A dargestellt sind.
  • 8 zeigt Funktionsblöcke eines Signalverarbeitungsblocks, mit denen die Drain-Source-Spannung gemäß einer Ausgestaltung der vorliegenden Offenbarung bestimmt werden kann.
  • 9 zeigt eine beispielhafte Schaltung, die zur Erkennung von Intervallgrenzen gemäß einer Ausgestaltung der vorliegenden Offenbarung verwendet werden kann.
  • 10 zeigt beispielhaft die nach einer Ausgestaltung der vorliegenden Offenbarung ermittelten Grenzabstände.
  • 11 zeigt eine beispielhafte Logikschaltung zur Steuerung von Stromquellen entsprechend einer Ausgestaltung der vorliegenden Offenbarung.
  • 12 zeigt einen beispielhaften Ablauf einer Methode zur Ansteuerung eines Power Gates zur Durchführung eines Schaltvorgangs gemäß einer Ausgestaltung der vorliegenden Offenbarung.
In the figures, similar components and / or features may have the same reference number. In addition, different components of the same type can be distinguished by following the reference number with a second number that distinguishes between the similar components. If only the first reference number is used in the specification, the description applies to all similar components with the same first reference number, regardless of the second reference number.
  • 1 FIG. 10 shows an exemplary inductor load circuit that may be used in accordance with an embodiment of the present disclosure. FIG.
  • 2 exemplifies the inductive load circuit according to an embodiment of the present disclosure.
  • 3 FIG. 11 is an exemplary block diagram of a gate controller for the efficient inductive load circuit according to an embodiment of the present disclosure. FIG.
  • 4 shows an example circuit derived from the current source block 306 according to an embodiment of the present disclosure.
  • 5 FIG. 12 shows exemplary curves observed during the switching operation of a gate-type inductive load circuit according to an embodiment of the present disclosure. FIG.
  • 6 shows exemplary functional blocks of a control loop block 304 according to an embodiment of the present disclosure.
  • 7A illustrates by way of example the event bounding interval boundaries according to an embodiment of the present disclosure.
  • 7B shows exemplary points that are shown in graphics like in 7A are shown.
  • 8th FIG. 12 shows functional blocks of a signal processing block with which the drain-source voltage can be determined in accordance with an embodiment of the present disclosure.
  • 9 FIG. 12 shows an example circuit that may be used to detect interval boundaries according to an embodiment of the present disclosure. FIG.
  • 10 shows by way of example the limit distances determined according to an embodiment of the present disclosure.
  • 11 FIG. 12 shows an example logic circuit for controlling current sources according to an embodiment of the present disclosure. FIG.
  • twelve 11 shows an example flow of a method for driving a power gate to perform a switching operation according to an embodiment of the present disclosure.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Nachfolgend wird eine detaillierte Beschreibung der in den beiliegenden Zeichnungen dargestellten Ausführungsformen der Offenbarung wiedergegeben. Die Ausgestaltungen sind so detailliert, dass die Offenlegung klar wiedergegeben wird. Der angebotene Detaillierungsgrad soll jedoch nicht dazu dienen, die zu erwartenden Ausführungsvarianten einzuschränken; vielmehr sollen alle Änderungen, Äquivalente und Alternativen erfasst werden, die in den Sinn und Umfang der vorliegenden Offenbarung im Sinne der beigefügten Ansprüche fallen.Hereinafter, a detailed description will be given of the embodiments of the disclosure shown in the accompanying drawings. The embodiments are so detailed that the disclosure is clearly presented. However, the level of detail offered should not serve to limit the expected variants of execution; Rather, it is intended to cover all changes, equivalents, and alternatives which fall within the spirit and scope of the present disclosure as defined in the appended claims.

Jeder der beigefügten Ansprüche definiert eine eigene Erfindung, die für Verletzungszwecke als gleichwertig mit den verschiedenen in den Ansprüchen genannten Elementen oder Beschränkungen anerkannt wird. Je nach Kontext können sich alle nachfolgenden Verweise auf die „Erfindung“ in einigen Fällen nur auf bestimmte Ausführungsformen beziehen. In anderen Fällen wird anerkannt, dass sich Verweise auf die „Erfindung“ auf den Gegenstand beziehen, der in einem oder mehreren, aber nicht notwendigerweise allen Ansprüchen genannt wird.Each of the appended claims defines its own invention, which is to be considered as infringing on the same as the various elements or limitations recited in the claims. Depending on the context, all subsequent references to the "invention" may in some cases refer only to particular embodiments. In other instances, it is recognized that references to the "invention" refer to the subject matter specified in one or more, but not necessarily all claims.

Im Folgenden werden verschiedene Begriffe, wie sie hier verwendet werden, dargestellt. Soweit ein Begriff, der in einem Anspruch verwendet wird, im Folgenden nicht definiert ist, sollte er die weitestgehende Definition erhalten, die dem Fachmann zum Zeitpunkt der Anmeldung aus gedruckten Publikationen und erteilten Patenten bekannt waren.In the following, various terms are used as used herein. To the extent that a term used in a claim is not defined below, it should be given the broadest definition known to those skilled in the art at the time of filing from printed publications and issued patents.

Gegenstand der vorliegenden Offenbarung ist ein Gatesteuerungssystem und Verfahren zur Steuerung des Spannungs- und Stromübergangs während der Schaltfolge. Die Systeme und Methoden der vorliegenden Offenbarung bieten einen optimalen Kompromiss zwischen Schaltverlustleistung und elektromagnetischen Emissionen. Das System und die Methoden der gegenwärtigen Offenbarung bieten ein fortschrittliches Gatesteuerungssystem, das den Schaltverlust und die elektromagnetische Emission minimieren kann. Eine Ausgestaltung der vorliegenden Offenbarung bietet einen Halbleiterschalter, der so konfiguriert werden kann, dass er die Methode der vorliegenden Offenbarung verwendet, um ein Power-Gate zu steuern, um ein effizientes Schalten zu ermöglichen. The subject of the present disclosure is a gate control system and methods for controlling the voltage and current transition during the switching sequence. The systems and methods of the present disclosure provide an optimal compromise between switching power dissipation and electromagnetic emissions. The system and methods of the present disclosure provide an advanced gate control system that can minimize switching loss and electromagnetic emission. One aspect of the present disclosure provides a semiconductor switch that can be configured to use the method of the present disclosure to control a power gate to enable efficient switching.

Eine Ausgestaltung der vorliegenden Offenbarung liefert ein Gatesteuersystem, das ein Powergate ansteuern kann, um einen Schaltvorgang durchzuführen, wobei das System einen Stromquellenaktivierungsblock enthält, der so konfiguriert ist, dass er mehrere Stromquellen zum selektiven Ansteuern des Gates enthält, wobei jede der mehreren Stromquellen für unterschiedliche Zeitintervalle aktiviert werden kann, und einen Steuerschaltungsblock, der so konfiguriert ist, dass er eine Lesespannung zwischen Drain und Source DSsense, eine Spannung zwischen Gate und Source GSsense, ein Spannungsquellen-Vgg-Signal und Grenzen zwischen verschiedenen Zeitintervallen zur Aktivierung jeder der mehreren Stromquellen in vorkonfigurierter sequentieller Weise empfängt.An embodiment of the present disclosure provides a gate control system that can drive a power gate to perform a switching operation, the system including a power source activation block configured to include a plurality of power sources for selectively driving the gate, each of the plurality of power sources being different Time intervals can be activated, and a control circuit block which is configured to have a sense voltage between drain and source DSsense, a voltage between gate and source GSsense, a voltage source Vgg signal and boundaries between different time intervals for activating each of the multiple current sources in preconfigured sequential manner.

In einer beispielhaften Ausgestaltung kann das Gatesteuersystem einen Steuerkreisblock enthalten, der so konfiguriert ist, dass er eine Lesespannung zwischen Drain und Source DSsense, eine Spannung zwischen Gate und Source GSsense und ein Spannungsquellen-Vgg-Signal empfängt, um die empfangenen DSsense, GSsense und Vgg zur Durchführung der Spannungsteilung zu verarbeiten und anschließend DSsense und GSsense zu filtern, um konditionierte ‚DSsense2‘,'DSsense', ‚DSsense‘, GSsense' und Vgg' bereitzustellen, die verwendet werden können, um Intervallgrenzen zwischen verschiedenen Zeitintervallen zu bestimmen, in denen jede der Vielzahl von Stromquellen, jeweils eine der mehreren Stromquellen in vorkonfigurierter sequentieller Weise aktiviert werden kann, und um ein EIN/AUS-Steuersignal zum Aktivieren jeder der mehreren Stromquellen zu erzeugen, und einen Stromquellenaktivierungsblock, der so konfiguriert ist, dass er das EIN/AUS-Steuersignal empfängt und jede der mehreren Stromquellen für entsprechende Zeitintervalle in vorkonfigurierter sequentieller Weise auf der Grundlage des EIN/AUS-Steuersignals zum Zuführen von Strom zum Powergate während eines Schaltvorgangs aktiviert.In an exemplary embodiment, the gate control system may include a control circuit block configured to have a sense voltage between drain and source DSsense, a voltage between gate and source GSsense and a power source Vgg signal is received to receive the received DSsense . GSsense and Vgg to perform the voltage division process and then DSsense and GSsense to filter to conditioned , DSsense2 ' . 'DSsense' . , DSsense ' 'GSsense' and Vgg ', which may be used to determine interval boundaries between different time intervals in which each of the plurality of current sources, each one of the plurality of current sources may be activated in a preconfigured sequential manner, and an ON / OFF control signal for generating each of the plurality of power sources, and a power source activating block configured to receive the ON / OFF control signal and each of the plurality of power sources for respective time intervals in a preconfigured sequential manner based on the ON / OFF control signal for supplying from power to powergate activated during a shift.

In einer beispielhaften Ausgestaltung kann der Stromquellen-Aktivierungsblock so konfiguriert werden, dass er mehrere Stromquellen enthält, die nacheinander, basierend auf dem EIN/AUS-Signal für die festgelegten Zeitintervalle, aktiviert werden können. In einer beispielhaften Ausführung kann die Amplitude jeder der mehreren Stromquellen manuell durch den Anwender oder automatisch über einen Aspekt der vorliegenden Offenbarung konfiguriert werden. Die Amplitude jeder der mehreren Stromquellen kann über einen Stromquellen-Amplitudenmanager konfiguriert werden. Basierend auf dem von der Torsteuerung empfangenen EIN/AUS-Signal kann an den Grenzen zwischen den Zeitintervallen eine aus der Vielzahl von Stromquellen ausgewählte Stromquelle aktiviert werden. In einer beispielhaften Ausführung kann der Steuerschaltungsblock so konfiguriert werden, dass er einen Signalverarbeitungsblock, einen Intervallgrenzenerkennungsblock und eine Logikschaltung zur Steuerung von Stromquellen enthält. In einer beispielhaften Ausführung kann der Signalverarbeitungsblock so konfiguriert werden, dass er Schaltungen zum Empfang der Sense-Spannung zwischen Drain und Source DSsense, der Spannung zwischen Gate und Source GSsense und einem Spannungsquellen-Vgg-Signal sowie Spannungsteiler zum Teilen des empfangenen DSsense, GSsense und Vgg enthält, um den Spannungsbereich des Steuerschaltungsblocks zu erfüllen, und Filter, um anschließend den DSsense und GSsense zu filtern, um Hochfrequenzschwingungen zu eliminieren, die während der Leistungsumschaltung auftreten können. In einer beispielhaften Ausgestaltung können das Teilungsverhältnis, das von den Spannungsteilern verwendet wird, und die Filtereigenschaften, die von den Filtern verwendet werden sollen, vom Anwender so konfiguriert werden, dass sie den Anforderungen des jeweiligen Systems entsprechen, in dem das Gatesteuerungssystem implementiert werden soll. Die Signalverarbeitungseinheit kann eine Spannungsversorgung Vcc, einen Widerstand R und eine Diode D in Reihe schalten, um Auflösungsverluste zu vermeiden, die im System durch Spannungsteiler und Filter hätten auftreten können. Die Signalverarbeitungseinheit kann konditionierte DSsense2', DSsense', GSsense' und Vgg' liefern, die vom Intervallgrenzenerkennungsblock zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet werden können.In an exemplary embodiment, the power source enable block may be configured to include a plurality of power sources that may be sequentially activated based on the ON / OFF signal for the specified time intervals. In an exemplary embodiment, the amplitude of each of the multiple power sources may be manually configured by the user or automatically via one aspect of the present disclosure. The amplitude of each of the multiple current sources may be configured via a current source amplitude manager. Based on the ON / OFF signal received from the gate controller, a current source selected from the plurality of current sources may be activated at the boundaries between the time intervals. In an exemplary embodiment, the control circuit block may be configured to include a signal processing block, an interval boundary detection block, and a logic circuit for controlling current sources. In an exemplary implementation, the signal processing block may be configured to include circuits for receiving the sense voltage between drain and source DSsense, the voltage between gate and source GSsense and a voltage source Vgg signal, and voltage dividers for dividing the received signal DSsense . GSsense and vgg contains to meet the voltage range of the control circuit block, and filters to then the DSsense and GSsense to filter out high frequency oscillations that may occur during power switching. In an exemplary embodiment, the division ratio used by the voltage dividers and the filter characteristics to be used by the filters may be configured by the user to suit the requirements of the particular system in which the gate control system is to be implemented. The signal processing unit may serially connect a voltage supply Vcc, a resistor R and a diode D to avoid dissipation losses that could have occurred in the system by voltage dividers and filters. The signal processing unit may be conditioned DSsense2 ' . DSsense ' . GSsense ' and vgg ' which can be used by the interval boundary detection block to determine the boundaries between the different time intervals.

In einer beispielhaften Ausführung kann der IntervallgrenzenErkennungsblock so konfiguriert werden, dass er DSsense2', DSsense', GSsense' und Vgg' empfängt und Signal S2, Signal S3 und Signal S4 erzeugt, das in Kombination mit Vgg' zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet werden kann. Grenzen, auch Punkte genannt, z.B. N2, N3 und N4 für die Einschaltsequenz und F4, F3 und F2 für die Ausschaltsequenz können jeweils anhand des Signals S2, S3 und S4 bestimmt werden.In an exemplary implementation, the Interval Boundary Detection Block may be configured to DSsense2 ' . DSsense ' . GSsense ' and vgg ' receives and signal S2 , Signal S3 and signal S4 produced in combination with vgg ' can be used to determine the boundaries between the different time intervals. Borders, also called points, eg N2 . N3 and N4 for the power-up sequence and F4 . F3 and F2 for the Shutdown sequence can each be determined by the signal S2 . S3 and S4 be determined.

Weiter kann in einer Ausgestaltung die Logikschaltung zur Steuerung von Stromquellen so konfiguriert werden, dass sie Vgg', S2, S3 und S4 empfängt und die EIN/AUS-Steuersignale bestimmt, die an den Aktivierungsblock der Stromquellen gesendet werden können.Further, in one embodiment, the logic circuitry for controlling power sources may be configured to vgg ' . S2 . S3 and S4 and determines the ON / OFF control signals that can be sent to the activation block of the power sources.

In einer beispielhaften Durchführungsform kann Signal S2 oder Punkt N2 oder Punkt F2 eine Situation anzeigen, wenn die Spannung zwischen dem Gate und der Quelle Vgs 332 einen vordefinierten Schwellenwert Vth überschreitet, Signal S3 oder Punkt N3 kann eine Situation während der Einschaltsequenz anzeigen, wenn die Spannung zwischen Drain und Quelle Vds 330 zu fallen beginnt oder Signal S3 oder Punkt F3 kann eine Situation während der Ausschaltsequenz anzeigen, wenn Vds 330 einen gewünschten Wert erreicht, und Signal S4, oder Punkt N4 kann eine Situation während der Einschaltsequenz anzeigen, wenn der Vds 330 einen gewünschten Wert erreicht, oder Signal S4 oder Punkt F4 kann eine Situation während der Ausschaltsequenz anzeigen, wenn der Vds 330 anfängt zu steigen, wobei für die Einschaltsequenz der gewünschte Wert die Spannung Vbat 324 ist, die zum Betrieb der Last 320 erforderlich ist, und für die Ausschaltsequenz der gewünschte Wert nahe Null ist.In an exemplary embodiment, signal S2 or point N2 or point F2 indicate a situation when the voltage between the gate and the source Vgs 332 exceeds a predefined threshold Vth, signal S3 or point N3 may indicate a situation during the power up sequence when the voltage between drain and source Vds 330 begins to fall or signal S3 or point F3 can indicate a situation during the shutdown sequence when Vds 330 reaches a desired value, and signal S4 , or point N4 may indicate a situation during the power up sequence when the Vds 330 reaches a desired value, or signal S4 or point F4 can indicate a situation during the power down sequence when the Vds 330 begins to rise, wherein for the power-up sequence the desired value is the voltage Vbat 324 is that to the operation of the load 320 is required, and for the turn-off sequence, the desired value is close to zero.

In einer beispielhaften Ausführung kann eine Einschaltsequenz zum Zeitpunkt t0 beginnen, zu dem eine erste Stromquelle aus der Vielzahl von Stromquellen für das Zeitintervall T1. Beim Empfang des Signals S2, das den Punkt N2 anzeigt, kann eine zweite Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T2 aktiviert und die erste Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt N3 anzeigt, eine dritte Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T3 aktiviert und die zweite Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S4, das den Punkt N4 anzeigt, eine vierte Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary embodiment, a power up sequence may be at the time t0 to which a first current source of the plurality of current sources for the time interval T1 , When receiving the signal S2 that's the point N2 indicates a second current source of the plurality of current sources for the time interval T2 activated and the first power source to be turned off. Furthermore, when receiving the signal S3 that's the point N3 indicates a third current source of the plurality of current sources for the time interval T3 activated and the second power source are turned off. Furthermore, when receiving the signal S4 that's the point N4 indicates a fourth power source of the plurality of power sources are activated.

In einer beispielhaften Ausführung kann eine Abschaltsequenz zum Zeitpunkt t0 beginnen, zu dem die vierte Stromquelle der Vielzahl von Stromquellen für das Zeitintervall T4' aktiv sein kann. Beim Empfang des Signals S4, das den Punkt F4 anzeigt, kann die dritte Stromquelle der mehreren Stromquellen für das Zeitintervall T3' aktiviert und die vierte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt F3 anzeigt, die zweite Stromquelle der mehreren Stromquellen für das Zeitintervall T2' aktiviert und die dritte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S2, das den Punkt F2 anzeigt, die erste Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary implementation, a shutdown sequence may be at the time t0 begin, to which the fourth current source of the plurality of current sources for the time interval T4 ' can be active. When receiving the signal S4 that's the point F4 indicates the third power source of the multiple power sources for the time interval T3 ' activated and the fourth power source are turned off. Furthermore, when receiving the signal S3 that's the point F3 indicates the second current source of the multiple current sources for the time interval T2 ' activated and the third power source are turned off. Furthermore, when receiving the signal S2 that's the point F2 indicates that the first power source of the plurality of power sources are activated.

1 zeigt beispielhaft eine Schaltung zur induktiven Lastschaltung, die entsprechend einer Ausführungsform der vorliegenden Offenbarung eingesetzt werden kann. Der induktive Lastschaltkreis 100 kann ein Powergate, zum Beispiel einen MOSFET M 102, induktive Last(en) wie Rload 104- Land Lload 104-2, kollektiv und austauschbar als induktive Last wie Rload 104-1 und Lload 104-2, kollektiv und austauschbar als Last 104, Freilaufdiode Dfwd 106 und eine Treiberschaltung zur Ansteuerung des Powergate enthalten. Die Ansteuerschaltung kann beispielhaft eine Spannungsquelle Vgg 108 und einen Widerstand Rg 110, Eigenkondensatoren wie Cgs 114 und Cgd 112 und die Versorgungsspannung Vbat 116 enthalten, die wie in 1 dargestellt angeschlossen sind. Der induktive Lastschaltkreis kann beispielhaft zum Ein- bzw. Ausschalten der Spannungsversorgung der induktiven Last 104 mit der Einschalt- bzw. Ausschaltfolge betrieben werden. 1 FIG. 11 shows, by way of example, a circuit for inductive load circuitry that may be employed in accordance with an embodiment of the present disclosure. The inductive load circuit 100 can be a Powergate, for example, a MOSFET M 102 , inductive load (s) like Rload 104 - Country Lload 104 - 2 , collectively and interchangeably as an inductive load like Rload 104 - 1 and Lload 104 - 2 , collectively and interchangeably as a burden 104 , Freewheeling diode Dfwd 106 and a driver circuit for controlling the Powergate included. The drive circuit can, for example, a voltage source Vgg 108 and a resistor Rg 110 , Self-capacitors such as Cgs 114 and Cgd 112 and the supply voltage Vbat 116 included as in 1 are shown connected. By way of example, the inductive load circuit can be used to switch on or off the power supply to the inductive load 104 be operated with the switch-on or switch-off.

In beispielhafter Ausführung können Ein- und Ausschaltsequenzen verschiedene Zeitintervalle enthalten, in denen der Widerstand des Widerstandes Rg 110 variiert werden kann. Beispielsweise kann das Einschaltsequenzintervall vier Intervalle unterschiedlicher Dauer haben, nachstehend T1, T2, T3 und T4 genannt, und das Ausschaltsequenzintervall kann ebenfalls vier Intervalle unterschiedlicher Dauer haben, nachstehend T1', T2', T3' und T4' genannt. In einer beispielhaften Ausführung kann das Einschalt- und Ausschaltfolgeintervall symmetrisch sein.In an exemplary embodiment, on and off sequences may contain different time intervals in which the resistance of the resistor Rg 110 can be varied. For example, the power up sequence interval may have four intervals of different durations, below T1 . T2 . T3 and T4 and the turn-off sequence interval may also have four intervals of different duration, below T1 ' . T2 ' . T3 ' and T4 ' called. In an exemplary embodiment, the turn-on and turn-off interval may be symmetrical.

Da die Abschaltsequenz symmetrisch zur Einschaltsequenz ist und die Schaltverluste und die elektromagnetische Emission in beiden Fällen gleich sind, werden unterschiedliche Ausprägungen der vorliegenden Offenbarung mit Bezug auf die Einschaltsequenz erläutert. Wie man sich vorstellen kann, kann man auch eine Abschaltsequenz durchführen. Die Schaltfolge für das Einschalten kann wie folgt sein. Vor der Zeit T0 kann die Schaltung 100 bereits angeregt worden sein und Lload 104-2 kann einen Strom I0 durch die Diode Dfwd 106 treiben. Da die Diode Dfwd 106 nach vorne vorgespannt ist, kann die Spannung zwischen Drain und Source, nachfolgend Vds 118 genannt, gleich Vbat 116 sein, d.h. vds=~Vbat vor T0. Im Intervall T1 bei t=T0 schaltet sich die Stromquelle Vgg 108 ein und lädt die Eingangskapazitäten Cgs 114 und Cgd 112 über den Widerstand Rg 110. Das Intervall T1 dauert so lange, bis die Spannung zwischen Masse und Quelle, auf die sich Vgs 120 bezieht, eine Schwellenspannung Vth erreicht. Da die Ausgangsbedingungen am MOSFET M 102 gleich bleiben, wird das Intervall T1 als Einschaltverzögerung bezeichnet. Am MOSFET M 102 können keine Schaltverluste während des Intervalls T1 auftreten. Sobald der Vgs 120 eine Schwellenspannung Vth erreicht, endet das Intervall T1 und das Intervall T2 beginnt. Zu Beginn des Intervalls T2, wenn die Vgs Vth erreicht haben mag, beginnt der MOSFET M 102, den Laststrom I0 vom Dfwd 106 zu leiten und zu übernehmen, und wenn der Gesamtstrom durch den MOSFET M 102 fließt, kann die Diode Dfwd 106 in umgekehrter Richtung vorgespannt werden, so dass ein Rückgewinnungsprozess an der Diode Dfwd 106 durchgeführt werden kann, der sich als Drainstromüberschreitung manifestiert. Steigender Drainstrom id und Vds =~ Vbat können beim MOSFET M 102 zu einer nennenswerten Verlustleistung führen, die zu Schaltverlusten führen kann. Am Ende des Intervalls T2 können die Schaltverluste ihren Maximalwert erreichen.Since the turn-off sequence is symmetrical to the turn-on sequence and the switching losses and the electromagnetic emission are the same in both cases, different forms of the present disclosure will be explained with reference to the turn-on sequence. As you can imagine, you can also perform a shutdown sequence. The switching sequence for switching on can be as follows. Before the time T0 can the circuit 100 already been stimulated and Lload 104 - 2 may be a current I0 through the diode Dfwd 106 float. Since the diode Dfwd 106 biased forward, the voltage between drain and source, hereinafter Vds 118 called, equal to Vbat 116 be, ie vds = ~ Vbat ago T0 , In the interval T1 at t = T0 the current source Vgg switches 108 and loads the input capacitances Cgs 114 and Cgd 112 over the resistance Rg 110 , The T1 interval lasts until the voltage between ground and source, to which Vgs 120 , reaches a threshold voltage Vth. Since the output conditions at the MOSFET M 102 stay the same, the interval becomes T1 referred to as switch-on delay. On MOSFET M 102 can not switch losses during the interval T1 occur. Once the Vgs 120 a Threshold voltage reaches Vth, the interval ends T1 and the interval T2 starts. At the beginning of the interval T2 if the Vgs has reached Vth, the MOSFET M starts 102 , the load current I0 from the Dfwd 106 to conduct and take over, and when the total current through the MOSFET M 102 flows, the diode Dfwd 106 be biased in the reverse direction, so that a recovery process at the diode Dfwd 106 can be performed, which manifests itself as Drainstromüberschreitung. Increasing drain current id and Vds = ~ Vbat can occur with MOSFET M 102 lead to a considerable power loss, which can lead to switching losses. At the end of the interval T2, the switching losses can reach their maximum value.

Sobald die Diode Dfwd 106 in Sperrrichtung vorgespannt ist und der Cgd 112 möglicherweise mit dem Entladen begonnen hat, kann Vds 118 während des Intervalls T3 abfallen, kurz nach dem Start des Intervalls T3 kann der Vgs Vmu erreichen, d.h. Vgs = Vmu, das auch als Miller-Plateau bezeichnet wird. Der Entladevorgang für Cgs 114 kann bei konstanter vgs=Vmu (Miller Plateau) für die gesamte Dauer des Intervalls T3 fortgesetzt werden. Während des Intervalls T3 beginnt der Vds 118 bei vollem Drainstrom (id=I0) zu fallen, was eine hohe Verlustleistung am MOSFET M 102 erzeugen kann und einen zweiten Teil der Schaltverluste verursachen kann. Wenn der Kondensator Cgd 112 vollständig entladen ist, endet das Intervall T3 und das Intervall T4 beginnt. Während des Intervalls T4 beginnt Vgs 120 wieder auf den Endwert zu steigen und erreicht Vgs gleich Vgg. Die Einschaltsequenz ist an einem Punkt abgeschlossen, an dem Vgs 120 Vgg erreicht (und die Schaltverluste in leitfähige umgewandelt werden). Ähnliche Schaltfolgen mit Ausnahme der umgekehrten Wiederherstellungsphänomene können für die Abschaltsequenz durchgeführt werden.As soon as the diode Dfwd 106 biased in the reverse direction and the Cgd 112 may have started unloading, Vds 118 during the interval T3 fall off shortly after the start of the interval T3 The Vgs can reach Vmu, ie Vgs = Vmu, which is also called the Miller Plateau. The unloading process for Cgs 114 can be at constant vgs = Vmu (Miller plateau) for the entire duration of the interval T3 to be continued. During the interval T3 the Vds starts 118 fall at full drain current (id = I0), resulting in a high power dissipation at the MOSFET M 102 can generate and cause a second part of the switching losses. When the capacitor Cgd 112 is completely discharged, the interval ends T3 and the interval T4 starts. During the interval T4 starts Vgs 120 to rise again to the final value and reaches Vgs equal to Vgg. The power up sequence is completed at a point where Vgs 120 Vgg is reached (and the switching losses are converted into conductive). Similar switching sequences except the reverse recovery phenomena may be performed for the shutdown sequence.

2 zeigt beispielhaft Grafiken des induktiven Lastschaltkreises 100 entsprechend einer Verkörperung der vorliegenden Offenbarung. 2 zeigt verschiedene Diagramme von Spannung und Strom an verschiedenen Stellen des Schaltkreises 100 während der Einschalt- und Ausschaltfolge. Die erste Hälfte jeder Grafik zeigt die Einschaltsequenz und die zweite Hälfte die Ausschaltsequenz. Diagramm (a) zeigt die Kurvenform 210 für die Spannung an der Eingangsspannungsquelle Vgg und die Kurvenform 202 für die Spannung zwischen Gate und Quelle Vgs während der gesamten Ein- und Ausschaltsequenz. Graph (b) zeigt die Kurvenform 204 für die aktuelle Id während der gesamten Einschalt- und Ausschaltsequenz. Graph (c) zeigt die Kurvenform 206 für die Spannung zwischen Drain und Source Vds während der gesamten Ein- und Ausschaltsequenz. Graph(d) veranschaulicht die Kurvenform 208, die die Schaltverluste beim Einschalten und Ausschalten darstellen. Wie in der Wellenform 202 dargestellt, schaltet sich während des Intervalls T1 bei t=T0 die Stromquelle Vgg 108 ein und beginnt, die Eingangskapazitäten Cgs 114 und Cgd 112 über den Widerstand Rg 110 und damit Vgs 120 zu laden. Das Intervall T1 dauert so lange, bis Vgs 120 eine Schwellenspannung Vth erreicht. Sobald der Vgs 120 eine Schwellenspannung Vth erreicht, endet das Intervall T1 und das Intervall T2 beginnt. Zu Beginn des Intervalls T2, wenn der Vgs 120 Vth erreicht hat, beginnt der MOSFET M 102 den Laststrom I0 vom Dfwd zu leiten und zu übernehmen. 2 shows exemplary graphics of the inductive load circuit 100 according to an embodiment of the present disclosure. 2 shows different diagrams of voltage and current at different points of the circuit 100 during the switch-on and switch-off sequence. The first half of each graph shows the power up sequence and the second half shows the power down sequence. Diagram (a) shows the waveform 210 for the voltage at the input voltage source Vgg and the waveform 202 for the voltage between gate and source Vgs during the entire on and off sequence. Graph (b) shows the waveform 204 for the current Id throughout the power up and power down sequence. Graph (c) shows the waveform 206 for the voltage between drain and source Vds throughout the turn-on and turn-off sequence. Graph (d) illustrates the waveform 208 that represent the switching losses when switching on and off. As in the waveform 202 shown, turns off during the interval T1 at t = T0 the current source Vgg 108 and starts, the input capacitances Cgs 114 and Cgd 112 over the resistance Rg 110 and thus Vgs 120 to load. The interval T1 lasts until Vgs 120 reaches a threshold voltage Vth. Once the Vgs 120 reaches a threshold voltage Vth, the interval T1 ends and the interval T2 begins. At the beginning of the interval T2 when the Vgs 120 Vth has reached, the MOSFET M begins 102 the load current I0 to direct and take over from Dfwd.

Wie in der Kurvenform 206 gezeigt, bleibt Vds 118 während des Intervalls T1 und T2 gleich Vbat und der Vds 118 kann während des Intervalls T3 abfallen, wie in der steilen Steigung der Kurvenform 206 gezeigt. Wenn der Gesamtstrom durch den MOSFET M 102 fließt, kann die Diode Dfwd 106 in Sperrrichtung vorgespannt werden, so dass ein Rückgewinnungsprozess an der Diode Dfwd 106 durchgeführt werden kann, der sich als Drainstromüberschreitung manifestiert. Steigender Drainstrom id und Vds =~ Vbat können beim MOSFET M 102 zu nennenswerten Verlustleistungen führen, die zu Schaltverlusten führen können, wie in der Wellenform 208 dargestellt. Am Ende des Intervalls T2 können die Schaltverluste ihren Maximalwert erreichen.As in the curve shape 206 shown, Vds remains 118 during the interval T1 and T2 like Vbat and the Vds 118 can during the interval T3 fall off, as in the steep slope of the curve shape 206 shown. When the total current through the MOSFET M 102 flows, the diode Dfwd 106 biased in the reverse direction, so that a recovery process at the diode Dfwd 106 can be performed, which manifests itself as Drainstromüberschreitung. Increasing drain current id and Vds = ~ Vbat can occur with MOSFET M 102 lead to significant power loss, which can lead to switching losses, as in the waveform 208 shown. At the end of the interval T2 the switching losses can reach their maximum value.

Sobald die Diode Dfwd 106 in Sperrrichtung vorgespannt ist und der Cgd 112 mit der Entladung begonnen hat, kann Vds 118 während des Intervalls T3 abfallen, wie in der Wellenform 206 dargestellt. Bald nach Beginn des Intervalls T3 kann Vgs 120 Vmu erreichen, d.h. Vgs = Vmu wie in der Wellenform 202 dargestellt. Der Entladevorgang für Cgs 112 kann bei konstanter vgs=Vmu (Miller Plateau) für die gesamte Dauer des Intervalls T3 fortgesetzt werden. Während des Intervalls T3 beginnt Vds 118 bei vollem Drainstrom (id=I0) zu fallen, was eine hohe Verlustleistung des MOSFET M 102 und einen zweiten Teil der Schaltverluste verursachen kann. Wenn der Kondensator Cgd 112 vollständig entladen ist, endet das Intervall T3 und das Intervall T4 beginnt. Während des Intervalls T4 beginnt Vgs 120 wieder auf den Endwert zu steigen und erreicht Vgs 114 gleich Vgg 108, wie der Schnittpunkt der Wellenform 210 mit der Wellenform 202 zeigt. Die Einschaltsequenz ist an einem Punkt abgeschlossen, an dem Vgs Vgg erreicht. Ähnliche Schaltfolgen mit Ausnahme der umgekehrten Wiederherstellungsphänomene können für die Abschaltsequenz durchgeführt werden.As soon as the diode Dfwd 106 biased in the reverse direction and the Cgd 112 has started unloading, Vds 118 during the interval T3 fall off, as in the waveform 206 shown. Soon after the beginning of the interval T3 can Vgs 120 Reach Vmu, ie Vgs = Vmu as in the waveform 202 shown. The unloading process for Cgs 112 can be at constant vgs = Vmu (Miller plateau) for the entire duration of the interval T3 to be continued. During the interval T3 Vds starts 118 fall at full drain current (id = I0), which is a high power dissipation of the MOSFET M 102 and can cause a second part of the switching losses. When the capacitor Cgd 112 is completely discharged, the interval ends T3 and the interval T4 starts. During the interval T4 starts Vgs 120 rise again to the final value and reach Vgs 114 equal to Vgg 108 like the intersection of the waveform 210 with the waveform 202 shows. The power up sequence is completed at a point where Vgs reaches Vgg. Similar switching sequences except the reverse recovery phenomena may be performed for the shutdown sequence.

Wie in der Kurvenform 204 gezeigt, bleibt der Strom I0 während des Intervalls T1 nahe Null, beginnt während des Intervalls T2 plötzlich zu steigen und erreicht den Spitzenwert am Ende des Intervalls T2. Wie dargestellt, verteilen sich die Schaltverluste in den Intervallen T2 und T2', wo der Drainstromübergang bei voller Drain-Source-Spannung am MOSFET M 102 und ähnlich in T3 und T3', wo der Drain-Source-Spannungsübergang bei vollem Drainstrom durchgeführt werden kann. Generell können Schaltverluste in bestimmten Anlagen mehrere Kilowatt erreichen und eine wichtige Verlustquelle darstellen. Um Schaltverluste zu reduzieren, können kürzere Intervalle T2, T3 und T2', T3' verwendet werden, um die Oberfläche unterhalb der PM-Kurve 208 zu minimieren. Dies kann jedoch zu steilen Strom- und Spannungsflanken führen, die andererseits die Hauptquelle für elektromagnetische Emissionen in Stromnetzen sein können. Natürlich müssen die Emissionen in einem bestimmten Bereich gehalten werden, um die strengen EMV-Normen zu erfüllen. Der optimale Punkt der dargestellten Schaltverluste und elektromagnetischen Emissionen wäre daher, möglichst kurze Intervalle T2, T3 und T2', T3' (d.h. steilste Strom- und Spannungsflanken möglich) einzustellen, die keine übermäßigen elektromagnetischen Emissionen erzeugen.As in the curve shape 204 shown, the electricity remains I0 during the interval T1 near zero, starts during the interval T2 suddenly rise and reach the peak at the end of the interval T2 , As shown, the switching losses are distributed in the intervals T2 and T2 ' , where the drain current transition at full drain-source voltage at MOSFET M 102 and similar in T3 and T3 ' where the drain-source voltage transition can be performed at full drain current. In general, switching losses in certain systems can reach several kilowatts and represent an important source of loss. To reduce switching losses, shorter intervals can be used T2 . T3 and T2 ' . T3 ' used to the surface below the PM curve 208 to minimize. However, this can lead to steep current and voltage edges, which on the other hand can be the main source of electromagnetic emissions in power grids. Of course, the emissions have to be kept within a certain range to meet the strict EMC standards. The optimum point of the illustrated switching losses and electromagnetic emissions would therefore be the shortest possible intervals T2 . T3 and T2 ' . T3 ' (ie steepest current and voltage edges possible) that do not generate excessive electromagnetic emissions.

Der Kompromiss lässt sich jedoch kaum durch die konventionelle Ansteuerung von Leistungs-MOSFETs oder IGBTs mit Serien-Gate-Widerstand Rg 110 erreichen. Das Problem ist, dass die Anpassung von Rg 110 die Dauer aller Intervalle (d.h. auf allen Flanken) der Ein- oder Ausschaltreihenfolge beeinflusst und es nicht möglich ist, einen einzigen Übergang von Strom oder Spannung einzeln zu trimmen. Wenn es also notwendig ist, z.B. den Stromübergang beim Einschalten zu verlangsamen (d.h. T2 zu verlängern), um die EMV-Normen zu erfüllen, wird durch Änderung (Erhöhung) des Gate-Widerstandes von Rg 110 auch der Spannungsübergang verlangsamt (d.h. wir verlängern auch T3), was zu übermäßigen Schaltverlusten führt. Der zunehmende Widerstand des Widerstandes Rg 110 verlängert auch die Verzögerung (T1 und T4') und erreicht den Endwert (T4 und T1'), was die Implementierung des Regelalgorithmus erschweren und die Zuverlässigkeit des Systems verringern kann.However, the compromise can hardly be reached by the conventional control of power MOSFETs or IGBTs with series gate resistance Rg 110 to reach. The problem is that the adaptation of Rg 110 affects the duration of all intervals (ie on all edges) of the on or off sequence, and it is not possible to individually trim a single transition of current or voltage. So, if it is necessary, for example, to slow down the power transition at power-up (ie T2 to extend) to meet the EMC standards, by changing (increasing) the gate resistance of Rg 110 also the voltage transition slows down (ie we also extend T3 ), resulting in excessive switching losses. The increasing resistance of the resistor Rg 110 also extends the delay ( T1 and T4 ' ) and reaches the final value ( T4 and T1 ' ), which can complicate the implementation of the control algorithm and reduce the reliability of the system.

3 zeigt ein beispielhaftes Blockschaltbild der Torsteuerung zur effizienten induktiven Lastschaltung gemäß einer Ausgestaltung der vorliegenden Offenlegung. Der induktive Lastschaltkreis 300 kann ein Powergate 328, zum Beispiel einen MOSFET M328, induktive Last(en), wie Rload 320-1 und Lload 320-2, gemeinsam und austauschbar als induktive Last 320 bezeichnet, eine Freilaufdiode Dfwd 326, ein Gate-Steuersystem 302, das eine Treiberschaltung für das Powergate 328 enthält, enthalten. Die Torsteuerung 302 kann beispielhaft so konfiguriert werden, dass sie das Powergate 328 zum Ein- und Ausschalten der Last 320 ansteuert. Das System 302 kann einen Stromquellen-Aktivierungsblock 306 enthalten, der so konfiguriert ist, dass er mehrere Stromquellen zur selektiven Ansteuerung des Power-Gates 328 enthält, wobei jede der mehreren Stromquellen für unterschiedliche Zeitintervalle aktiviert werden kann, und einen Steuerschaltungsblock 304, der so konfiguriert ist, dass er eine Lesespannung zwischen Drain und Source DSsense 314, eine Spannung zwischen Gate und Source GSsense 316, ein Spannungsquellen-Vgg-Signal 312 und Grenzen zwischen verschiedenen Zeitintervallen zur Aktivierung jeder der mehreren Stromquellen in vorkonfigurierter sequentieller Weise zur Ansteuerung des Power-Gates 328 empfängt. 3 shows an exemplary block diagram of the gate control for efficient inductive load circuit according to an embodiment of the present disclosure. The inductive load circuit 300 can be a powergate 328 , for example, a MOSFET M328, inductive load (s), such as Rload 320 - 1 and Lload 320 - 2 , common and interchangeable as inductive load 320 denotes a free-wheeling diode Dfwd 326 , a gate control system 302 , which is a driver circuit for the Powergate 328 contains, included. The gate control 302 can be configured, for example, to use the Powergate 328 for switching the load on and off 320 controls. The system 302 can be a power source activation block 306 which is configured to have multiple power sources for selectively driving the power gate 328 wherein each of the plurality of power sources can be activated for different time intervals, and a control circuit block 304 which is configured to have a read voltage between drain and source DSsense 314 , a voltage between the gate and source GSsense 316 , a voltage source Vgg signal 312 and boundaries between different time intervals for activating each of the multiple current sources in a pre-configured sequential manner to drive the power gate 328 receives.

In einer beispielhaften Ausführung kann der Steuerkreisblock 304 so dargestellt werden, dass er die Messspannung zwischen Drain und Source DSsense 314, die Spannung zwischen Gate und Source GSsense 316 und das Signal der Spannungsquelle Vgg 312 empfängt, um die empfangenen DSsense 314 und GSsense 316 zur Durchführung der Spannungsteilung und Filterung zu verarbeiten, um Intervallgrenzen zwischen verschiedenen Zeitintervallen zu bestimmen, in denen jeweils eine der mehreren Stromquellen nacheinander vorkonfiguriert aktiviert werden kann, und um EIN/AUS-Steuersignale zur Aktivierung der einzelnen der mehreren Stromquellen zur Ansteuerung des Power-Gates 328 zu erzeugen. Der Stromquellen-Aktivierungsblock 306 kann beispielhaft so konfiguriert werden, dass er die EIN/AUS-Steuersignale empfängt und jede der mehreren Stromquellen einzeln für die jeweiligen Zeitintervalle in der vorkonfigurierten sequentiellen Weise aktiviert, basierend auf den EIN/AUS-Steuersignalen zur Stromversorgung des Power-Gates 328 während eines Schaltvorgangs. Mit dem System 302 wird das Powergate 328 keinem steilen Anstieg und Abfall von Spannung oder Strom ausgesetzt.In an exemplary embodiment, the control circuit block 304 to be represented as measuring voltage between drain and source DSsense 314, voltage between gate and source GSsense 316, and voltage source signal Vgg 312 receives to process the received DSsense 314 and GSsense 316 to perform the voltage division and filtering to determine interval boundaries between different time intervals in which each one of the plurality of current sources can be sequentially activated in a pre-configured manner, and ON / OFF control signals for activating the single of the multiple power sources for controlling the power gate 328 to create. The power source activation block 306 For example, it may be configured to receive the ON / OFF control signals and activate each of the plurality of power sources individually for the respective time intervals in the preconfigured sequential manner based on the ON / OFF control signals for powering the power gate 328 during a shift. With the system 302 becomes the Powergate 328 not subject to a steep rise and fall in voltage or current.

Der Stromquellen-Aktivierungsblock 306 kann beispielhaft so konfiguriert werden, dass er mehrere Stromquellen enthält, die nacheinander für die festgelegten Zeitintervalle, basierend auf den EIN/AUS-Steuersignalen, aktiviert werden können.The power source activation block 306 For example, it may be configured to include a plurality of power sources that may be sequentially activated for the specified time intervals based on the ON / OFF control signals.

In einer beispielhaften Ausführung kann die Amplitude jeder der mehreren Stromquellen manuell durch den Anwender oder automatisch über einen Aspekt der vorliegenden Offenbarung konfiguriert werden. Die Amplitude jeder der mehreren Stromquellen kann über einen Amplitudenmanager konfiguriert werden. Anhand der EIN/AUS-Steuersignale kann die Grenze zwischen den Zeitintervallen oder dem Punkt, an dem jede der Stromquellen der mehreren Stromquellen ein- oder ausgeschaltet werden kann, bestimmt werden.In an exemplary embodiment, the amplitude of each of the multiple power sources may be manually configured by the user or automatically via one aspect of the present disclosure. The amplitude of each of the multiple current sources can be configured via an amplitude manager. On the basis of the ON / OFF control signals, the boundary between the time intervals or the point at which each of the current sources of the multiple current sources can be turned on or off can be determined.

In einer beispielhaften Ausführung kann der Regelkreisblock 304 so konfiguriert werden, dass er einen Signalverarbeitungsblock, einen Intervallgrenzenerkennungsblock und eine Logikschaltung zur Steuerung von Stromquellen enthält. In an exemplary embodiment, the control loop block 304 be configured to include a signal processing block, an interval boundary detection block and a logic circuit for controlling current sources.

In einer beispielhaften Ausführung kann der Signalverarbeitungsblock so konfiguriert werden, dass er die Sense-Spannung zwischen Drain und Source DSsense 314, die Spannung zwischen Gate und Source GSsense 316, ein Spannungsquelle Vgg-Signal 312 und Spannungsteiler zur Aufteilung der empfangenen DSsense 314, GSsense 316 und Vgg 312 enthält, um den Spannungsbereich des Steuerkreisblocks 304 zu erfüllen. In einem anderen Aspekt kann der Signalverarbeitungsblock 602 (Bez. auf 6) so konfiguriert werden, dass er über Filter verfügt, um hochfrequente Schwingungen zu eliminieren, die beim Schalten von Leistungstransistoren/Gates im geteilten DSsense 314 und GSsense 316 auftreten können. Solche Filter sind für Vgg 312, das ein logisches Signal sein soll, nicht erforderlich.In an exemplary embodiment, the signal processing block may be configured to sense the sense voltage between drain and source 314 , the voltage between gate and source GSsense 316 , a voltage source Vgg signal 312 and voltage divider for splitting the received DSsense 314 , GSsense 316 and Vgg 312 contains the voltage range of the control circuit block 304 to fulfill. In another aspect, the signal processing block 602 (Signed on 6 ) can be configured to have filters to eliminate high frequency oscillations when switching power transistors / gates in the split DSsense 314 and GSsense 316 may occur. Such filters are for Vgg 312 not required, which is supposed to be a logical signal.

In einer beispielhaften Ausführung können das Teilungsverhältnis, das von den Spannungsteilern verwendet werden soll, und die Filtereigenschaften, die von den Filtern verwendet werden sollen, vom Benutzer so konfiguriert werden, dass sie den Anforderungen des speziellen Verwendungszwecks entsprechen, in dem das erweiterte Gatesteuerungssystem 302 implementiert werden soll. Der Signalverarbeitungsblock kann konditionierte DSsense2', DSsense', GSsense' und Vgg' liefern, die vom Intervallgrenzenerkennungsblock zur Bestimmung der Grenze zwischen den verschiedenen Zeitintervallen verwendet werden können.In an exemplary embodiment, the divider ratio to be used by the voltage dividers and the filter characteristics to be used by the filters may be configured by the user to meet the requirements of the particular application in which the extended gate control system 302 to be implemented. The signal processing block may be conditioned DSsense2 ' . DSsense ' . GSsense ' and vgg ' which can be used by the interval boundary detection block to determine the boundary between the different time intervals.

In einer beispielhaften Ausführung kann der Intervallgrenzenerkennungsblock so konfiguriert werden, dass er die DSsense2', DSsense', GSsense' und Vgg' empfängt und Signal S2, Signal S3 und Signal S4 erzeugt, das in Kombination mit Vgg' zur Bestimmung der Grenze zwischen den verschiedenen Zeitintervallen verwendet werden kann. Grenzen, auch Punkte genannt, z.B. N2, N3 und N4 für die Einschaltsequenz und F4, F3 und F2 für die Ausschaltsequenz können anhand der Signale S2, S3 und S4 bestimmt werden.In an exemplary implementation, the interval boundary detection block may be configured to receive the DSsense2 ' . DSsense ' . GSsense ' and vgg ' receives and signal S2 , Signal S3 and signal S4 which can be used in combination with Vgg 'to determine the boundary between the different time intervals. Borders, also called points, eg N2 . N3 and N4 for the power-up sequence and F4 . F3 and F2 for the shutdown sequence can be determined by the signals S2 . S3 and S4 be determined.

Weiterhin kann die Logikschaltung zur Steuerung von Stromquellen so konfiguriert werden, dass sie Vgg', S2, S3 und S4 empfängt und die EIN/AUS-Steuersignale bestimmt, die an den Stromquellenaktivierungsblock gesendet werden.Furthermore, the logic circuit for controlling current sources can be configured to vgg ' . S2 . S3 and S4 and determines the ON / OFF control signals sent to the power source enable block.

In einer beispielhaften Durchführungsform kann Signal S2 oder Punkt N2 oder Punkt F2 eine Situation anzeigen, wenn die Spannung zwischen dem Gate und der Quelle Vgs 332 einen vordefinierten Schwellenwert Vth überschreitet, Signal S3 oder Punkt N3 kann eine Situation während der Einschaltsequenz anzeigen, wenn die Spannung zwischen Drain und Quelle Vds 330 beginnt zu fallen oder Signal S3 oder Punkt F3 kann eine Situation während der Ausschaltsequenz anzeigen, wenn das Vds 330 einen gewünschten Wert erreicht, und Signal S4, oder Punkt N4 kann eine Situation während der Einschaltsequenz anzeigen, wenn der Vds 330 einen gewünschten Wert erreicht, oder Signal S4 oder Punkt F4 kann eine Situation während der Ausschaltsequenz anzeigen, wenn der Vds 330 anfängt zu steigen, wobei für die Einschaltsequenz der gewünschte Wert die Spannung Vbat 324 ist, die für den Betrieb der Last 320 erforderlich ist, und für die Ausschaltsequenz der gewünschte Wert nahe Null ist.In an exemplary embodiment, signal S2 or point N2 or point F2 indicate a situation when the voltage between the gate and the source Vgs 332 exceeds a predefined threshold Vth, signal S3 or point N3 may indicate a situation during the power up sequence when the voltage between drain and source Vds 330 starts to fall or signal S3 or point F3 may indicate a situation during the power off sequence when the Vds 330 reaches a desired value, and signal S4 , or point N4 may indicate a situation during the power up sequence when the Vds 330 reaches a desired value, or signal S4 or point F4 can indicate a situation during the power down sequence when the Vds 330 begins to rise, wherein for the power-up sequence the desired value is the voltage Vbat 324 is responsible for the operation of the load 320 is required, and for the turn-off sequence, the desired value is close to zero.

In einer beispielhaften Ausführung kann eine Einschaltsequenz zum Zeitpunkt t0 beginnen, zu dem eine erste Stromquelle aus der Vielzahl von Stromquellen für das Zeitintervall T1. Beim Empfang des Signals S2, das den Punkt N2 anzeigt, kann eine zweite Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T2 aktiviert und die erste Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt N3 anzeigt, eine dritte Stromquelle aus der Vielzahl der Stromquellen für das Zeitintervall T3 aktiviert und die zweite Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S4, das den Punkt N4 anzeigt, eine vierte Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary embodiment, a power up sequence may be at the time t0 to which a first current source of the plurality of current sources for the time interval T1 , When receiving the signal S2 that's the point N2 indicates a second current source of the plurality of current sources for the time interval T2 activated and the first power source to be turned off. Furthermore, when receiving the signal S3 that's the point N3 indicates a third current source of the plurality of current sources for the time interval T3 activated and the second power source are turned off. Furthermore, when receiving the signal S4 that's the point N4 indicates a fourth power source of the plurality of power sources are activated.

In einer beispielhaften Ausführung kann eine Abschaltsequenz zum Zeitpunkt t0' beginnen, bei der die vierte Stromquelle der mehreren Stromquellen für das Zeitintervall T4' aktiv sein kann. Beim Empfang des Signals S4, das den Punkt F4 anzeigt, kann die dritte Stromquelle der mehreren Stromquellen für das Zeitintervall T3' aktiviert und die vierte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S3, das den Punkt F3 anzeigt, die zweite Stromquelle der mehreren Stromquellen für das Zeitintervall T2'3 aktiviert und die dritte Stromquelle abgeschaltet werden. Weiterhin kann beim Empfang des Signals S2, das den Punkt F2 anzeigt, die erste Stromquelle aus der Vielzahl der Stromquellen aktiviert werden.In an exemplary implementation, a shutdown sequence may be at the time t0 ' begin at which the fourth power source of the multiple power sources for the time interval T4 ' can be active. When receiving the signal S4 that's the point F4 indicates the third power source of the multiple power sources for the time interval T3 ' activated and the fourth power source are turned off. Furthermore, when receiving the signal S3 that's the point F3 indicates the second current source of the multiple current sources for the time interval T2'3 activated and the third power source are turned off. Furthermore, when receiving the signal S2 that's the point F2 indicates that the first power source of the plurality of power sources are activated.

Beispielhaft werden selektive Stromquellen auf Basis von EIN/AUS-Signalen aktiviert, um das Powergate 328 anzusteuern, das seinerseits die Stromversorgung der induktiven Last 320 über die Einschalt- bzw. Ausschaltreihenfolge ein- bzw. ausschalten kann.By way of example, selective current sources based on ON / OFF signals are activated to the power gate 328 which in turn supplies the power supply to the inductive load 320 can be switched on or off via the switch-on or switch-off sequence.

In einem Ausführungsbeispiel können Ein- und Ausschaltsequenzen verschiedene Zeitintervalle enthalten, in denen verschiedene Stromquellen unterschiedlicher Amplitude das Powergate 328 ansteuern können. Beispielsweise kann das Einschaltsequenzintervall vier Intervalle unterschiedlicher Dauer haben, nachstehend T1, T2, T3 und T4 genannt, und das Ausschaltsequenzintervall kann ebenfalls vier Intervalle unterschiedlicher Dauer haben, nachstehend T1', T2', T3' und T4' genannt. In einer beispielhaften Ausführung kann das Einschalt- und Ausschaltfolgeintervall symmetrisch sein.In one embodiment, turn-on and turn-off sequences may include different time intervals in which different current sources of different amplitude will be the power gate 328 can control. For example, the power up sequence interval may have four intervals of different durations, below T1 . T2 . T3 and T4 and the turn-off sequence interval may also have four intervals of different duration, below T1 ' . T2 ' . T3 ' and T4 ' called. In In an exemplary embodiment, the turn-on and turn-off interval may be symmetrical.

Da die Abschaltsequenz symmetrisch zur Einschaltsequenz ist und die Schaltverluste und die elektromagnetische Emission für das entworfene System gleich sind, werden verschiedene Ausführungsformen der vorliegenden Offenlegung mit Bezug auf die Einschaltsequenz erläutert. Wie man sich vorstellen kann, kann man auch eine Abschaltsequenz durchführen.Since the turn-off sequence is symmetrical to the turn-on sequence and the switching losses and the electromagnetic emission are the same for the designed system, various embodiments of the present disclosure will be explained with reference to the turn-on sequence. As you can imagine, you can also perform a shutdown sequence.

Das System kann so konfiguriert werden, dass es das Powergate 328 mit einer ausgewählten Stromquelle ansteuert, die in einer bestimmten Reihenfolge in verschiedenen Zeitabständen während einer Schaltfolge ein- und ausgeschaltet werden kann.The system can be configured to use the Powergate 328 with a selected power source that can be switched on and off in a certain order at different time intervals during a switching sequence.

4 zeigt eine beispielhafte Schaltung, die vom aktuellen Quellblock 306 entsprechend einer Ausgestaltung der vorliegenden Offenbarung verwendet werden kann. Wie in 4 dargestellt, kann der Stromkreisblock 306 mehrere Stromquellen enthalten, z.B. 8 Stromquellen, nämlich Ig1, Ig2, Ig3, Ig4 und Ig4', Ig3', Ig2' und Ig1'. Jede Stromquelle soll nur in einem bestimmten Intervall während der Schaltfolge aktiv sein, z.B. Stromquelle Ig1, Ig2, Ig3, Ig4 kann während des Zeitintervalls T1, T2, T3, T4 bzw. für die Einschaltsequenz aktiv sein, und ebenso können Stromquellen Ig4', Ig3', Ig2', Ig1', im Zeitintervall T4', T3', T2', T1' bzw. für die Ausschaltsequenz aktiv sein. Das Ein- und Ausschalten der Stromquellen erfolgt über das vom Steuerblock 304 empfangene EIN/AUS-Steuersignal 402. In beispielhafter Ausführung kann die Stromamplitude jeder Quelle durch den Stromquellen-Amplitudenmanager 404 individuell eingestellt werden. 4 shows an example circuit derived from the current source block 306 according to an embodiment of the present disclosure. As in 4 shown, the circuit block 306 contain multiple power sources, eg 8 power sources, namely Ig 1 . Ig 2 . Ig3 . Ig4 and Ig4 ' . Ig3 ' . Ig 2 ' and Ig 1 ' , Each power source should only be active at a certain interval during the switching sequence, eg current source Ig 1 . Ig 2 . Ig3 . Ig4 can during the time interval T1 . T2 . T3 . T4 or for the power up sequence, as well as power sources Ig4 ' . Ig3 ' . Ig 2 ' . Ig 1 ' , in the time interval T4 ' . T3 ' . T2 ' , T1 'or be active for the shutdown sequence. The switching on and off of the power sources takes place via the control block 304 received ON / OFF control signal 402 , In an exemplary embodiment, the current amplitude of each source may be determined by the current source amplitude manager 404 be set individually.

Die Amplitudenwerte für jede Stromquelle können vom Anwender je nach Anforderung der Last extern konfiguriert werden. Der Stromquellenblock 306 kann beispielhaft mit einem programmierbaren Speicher zur Programmierung der Amplitude verschiedener Stromquellen ausgestattet werden.The amplitude values for each power source can be externally configured by the user depending on the load requirement. The power source block 306 can be exemplified with a programmable memory for programming the amplitude of different power sources.

In verschiedenen Ausführungen können Stromquellen und Stromquellen Amplitudenmanager 404 auf unterschiedliche Weise realisiert werden. Beispielsweise können Stromquellen als Stromspiegel und Stromquellen-Amplitudenmanager 404 als Referenz-MOSFETs des Stromspiegels implementiert werden. Der Referenzstrom kann dann über einen externen Widerstand eingestellt und damit eine externe Amplitudeneinstellung aktiviert werden. Ein anspruchsvollerer Amplitudenmanager 404 konnte mit umfangreichen digitalen und analogen Schaltungen realisiert werden, die zunächst eine Kommunikationsschnittstelle (z.B. SPI) einrichten, um die gewünschten Amplitudenwerte zu melden und dann den entsprechenden Referenzstrom für den Stromspiegel einzustellen.In various designs, power sources and power sources can be amplitude managers 404 be realized in different ways. For example, current sources may be used as current mirrors and current source amplitude managers 404 be implemented as the reference MOSFETs of the current mirror. The reference current can then be set via an external resistor and thus an external amplitude setting can be activated. A more sophisticated amplitude manager 404 It was possible to realize this with extensive digital and analog circuits, which first set up a communication interface (eg SPI) to report the desired amplitude values and then set the corresponding reference current for the current mirror.

In beispielhafter Ausführung kann der Stromquellenblock 306 auch mit weniger als 8 Quellen realisiert werden, wobei einige davon in mehreren Intervallen der Schaltfolge eingesetzt werden. Zum Beispiel kann man Ig1' aus dem Block entfernen und Ig2' auch in T1' verwenden, um das Gesamtdesign zu vereinfachen. Außerdem kann sich die Aktivität der Stromquellen in bestimmten Zeitabständen überschneiden, um Ströme zum Leistungstransistor-Gate zu summieren. Angenommen, der geforderte Strom im Intervall T3 ist höher als der in T2, dann kann die eingestellte Quelle Ig2 in beiden Intervallen (T2 und T3) aktiv sein und die Amplitude von Ig3' so einstellen, dass sie nur die Differenz zwischen der Amplitude von Ig2' und dem geforderten Strom in T3 liefert.In an exemplary embodiment, the power source block 306 even with less than 8th Sources are realized, some of which are used in several intervals of the switching sequence. For example you can Ig 1 ' remove from the block and Ig 2 ' also in T1 ' use to simplify the overall design. In addition, the activity of the current sources may overlap at certain time intervals to sum currents to the power transistor gate. Suppose the required current in the interval T3 is higher than the one in T2 , then the set source Ig 2 in both intervals ( T2 and T3 ) and the amplitude of Ig3 ' adjust so that they are only the difference between the amplitude of Ig 2 ' and the required current in T3 supplies.

5 zeigt beispielhafte Kurven, die während der Schaltvorgänge einer induktiven Lastschaltung mit Hilfe der fortschrittlichen Torsteuerung 302 gemäß einer Ausgestaltung der vorliegenden Offenbarung beobachtet wurden. Wie man sehen kann, zeigt die Kurvenform 502 im Diagramm ‚a‘ den Strom bei Last während verschiedener Zeitintervalle, die Kurvenform 504 im Diagramm ‚b‘ die Spannung zwischen Drain und Source Vds während verschiedener Zeitintervalle und die Kurvenform 506 im Diagramm ‚c‘ den Strom am Gate während verschiedener Zeitintervalle. Der Einfluss der Ig2-Amplitudenmanipulation auf die Stromsteilheitskurve 502 kann während des Intervalls T2 beobachtet werden. 5 shows exemplary curves during the switching operations of an inductive load circuit using the advanced gate control 302 according to an embodiment of the present disclosure. As you can see, the waveform shows 502 in the graph, a 'the current at load during different time intervals, the waveform 504 in the diagram, b 'is the voltage between drain and source Vds during different time intervals and the waveform 506 in the diagram, c 'the current at the gate during different time intervals. Influence of Ig2 Amplitude Manipulation on the Current Slope Curve 502 can during the interval T2 to be watched.

6 zeigt beispielhafte Funktionsblöcke eines Regelkreisblocks 304 entsprechend einer Verkörperung der vorliegenden Offenbarung. In beispielhafter Ausführung kann der Steuerblock 304 mit einem Signalverarbeitungsmodul 602, einem Intervallerkennungsmodul 604 und einer Logikschaltung zur Steuerung der Stromquellen 606 konfiguriert werden. 6 shows exemplary functional blocks of a control loop block 304 according to an embodiment of the present disclosure. In an exemplary embodiment, the control block 304 with a signal processing module 602 , an interval detection module 604 and a logic circuit for controlling the current sources 606 be configured.

In einer beispielhaften Ausführung kann der Signalverarbeitungsblock 602 so konfiguriert werden, dass er Sense-Spannung zwischen Drain und Source DSsense 314, die Spannung zwischen Gate und Source GSsense 316, ein Spannungsquelle Vgg-Signal 312 und Spannungsteiler enthält, um den empfangenen DSsense 314, GSsense 316 und Vgg 312 zu teilen, um den Spannungsbereich des Steuerschaltungsblocks zu erfüllen und anschließend den DSsense 314 und GSsense 316 zu filtern, um Hochfrequenzschwingungen zu eliminieren, die beim Schalten des Leistungstransistors auftreten können. Der Signalverarbeitungsblock 602 kann konditionierte DSsense2', DSsense', GSsense' und Vgg' liefern, die vom Intervallgrenzenerkennungsblock 604 verwendet werden können.In an exemplary embodiment, the signal processing block 602 be configured to sense sense voltage between drain and source DSsense 314 , the voltage between gate and source GSsense 316 , a voltage source Vgg signal 312 and voltage divider contains to the received DSsense 314 , GSsense 316 and vgg 312 to divide to meet the voltage range of the control circuit block and then the DSsense 314 and GSsense 316 to filter to eliminate high frequency oscillations that may occur when switching the power transistor. The signal processing block 602 can be conditioned DSsense2 ' DSsense ' . GSsense ' and Vgg 'supplied by the interval boundary detection block 604 can be used.

Der Intervallgrenzenerkennungsblock 604 kann so konfiguriert werden, dass er DSsense2', DSsense', GSsense' und Vgg' empfängt und Signal S2, Signal S3 und Signal S4 erzeugt, das in Kombination mit Vgg' zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet werden kann. Grenzen, auch Punkte genannt, z.B. N2, N3 und N4 für die Einschaltsequenz und F4, F3 und F2 für die Ausschaltsequenz können anhand des Signals S2, S3 und S4 bestimmt werden. The interval limit detection block 604 can be configured to be DSsense2 ' . DSsense ' . GSsense ' and vgg ' receives and signal S2 , Signal S3 and signal S4 which can be used in combination with Vgg 'to determine the boundaries between the different time intervals. Borders, also called points, eg N2 . N3 and N4 for the power-up sequence and F4 . F3 and F2 for the shutdown sequence can be determined by the signal S2 . S3 and S4 be determined.

Weiterhin kann die Logikschaltung zur Steuerung der Stromquellen 606 so konfiguriert werden, dass sie Vgg', S2, S3 und S4 empfängt und die EIN/AUS-Steuersignale 402 bestimmt, die an den Stromquellenaktivierungsblock 306 gesendet werden.Furthermore, the logic circuit for controlling the power sources 606 be configured to do that vgg ' . S2 . S3 and S4 receives and the ON / OFF control signals 402 determined to the power source activation block 306 be sent.

Die Funktionalitäten des Regelkreisblocks 304 können anhand von Grafiken aus 7A erläutert werden, die die mit Ereignissen verbundenen Intervallgrenzen darstellen. 7A veranschaulicht beispielhaft die mit Ereignissen verbundenen Intervallgrenzen gemäß einer Ausgestaltung der vorliegenden Offenbarung und 7B veranschaulicht beispielhafte Punkte, die in Grafiken wie in 7A dargestellt markiert sind.The functionalities of the control loop block 304 can be based on graphics 7A which represent the interval limits associated with events. 7A exemplifies the event bounding interval limits according to an embodiment of the present disclosure and 7B illustrates exemplary points that can be seen in graphics such as in 7A are shown marked.

In einer beispielhaften Ausgestaltung können Grenzen zwischen Intervallen mit besonderen Ereignissen oder Punkten, wie in 7A und 7B dargestellt, assoziiert werden. Die Punkte N0 710, N2 712, N3 714 und N4 716 für die Einschaltsequenz und F0, F4, F3 und F2 für die Ausschaltsequenz sind in 7A dargestellt. Durch die Erfassung dieser Punkte kann das System Grenzen zwischen den Intervallen erkennen und anschließend Stromquellen ein- oder ausschalten. Wichtig zu erwähnen ist, dass alle Punkte ausschließlich auf Spannungssignalen (vds und vgg) liegen und somit kein Strom durch den Leistungstransistor gemessen werden muss. Diese Funktionalität ermöglicht den Einsatz des aktuellen Systems in Hochstromumgebungen, da keine Strommessung zur Bestimmung der Intervallgrenzen erforderlich ist.In an exemplary embodiment, boundaries may be defined between intervals of particular events or points, as in FIG 7A and 7B represented, are associated. The points N0 710 . N2 712 . N3 714 and N4 716 for the power-up sequence and F0 . F4 . F3 and F2 for the shutdown sequence are in 7A shown. By capturing these points, the system can detect boundaries between intervals and then turn power sources on or off. It is important to mention that all points are based solely on voltage signals ( vds and vgg ) and thus no current through the power transistor must be measured. This functionality allows the use of the current system in high-current environments, as no current measurement is required to determine the interval limits.

Wie in 7A gezeigt und in 7B beschrieben, zeigt der Punkt N0 710 auf den Wellenformen 702 von Vgs den Beginn der Einschaltsequenz an, wenn Vgg anfängt zu steigen, N2 712 zeigt einen Punkt auf der Wellenform 702, wenn Vgs die Schwellenspannung Vth erreicht, N3 714 zeigt einen Punkt auf der Wellenform 706, wenn Vds anfängt zu fallen, und N4 716 zeigt einen Punkt auf den Wellenformen 706, wenn Vds auf den Endwert fällt, um die Einschaltsequenz abzuschließen. Ebenso zeigt Punkt F0 auf der Kurvenform 702 den Beginn der Abschaltsequenz an, wenn Vgg zu fallen beginnt, F4 auf der Kurvenform 706 einen Punkt, wenn Vds zu steigen beginnt, F3 auf der Kurvenform 706 einen Punkt, wenn Vds den Endwert erreicht, und F2 einen Punkt, wenn Vgs auf die Schwellenwerte fällt.As in 7A shown and in 7B described, the point shows N0 710 on the waveforms 702 from Vgs the beginning of the power-up sequence when Vgg starts to rise, N2 712 shows a point on the waveform 702 when Vgs reaches the threshold voltage Vth, N3 714 shows a point on the waveform 706 when Vds starts to fall, and N4 716 shows a point on the waveforms 706 when Vds drops to the final value to complete the power up sequence. Likewise shows point F0 on the curve shape 702 the beginning of the shutdown sequence, if vgg begins to fall F4 on the curve shape 706 one Point , if ds begins to rise, F3 on the curve shape 706 one Point , if ds reached the final value, and F2 a point, though Vgs falls to the thresholds.

8 zeigt Funktionsblöcke eines Signalverarbeitungsblocks 602, die zur Bestimmung der Drain-Source-Spannung gemäß einer Ausgestaltung der vorliegenden Offenbarung verwendet werden können. In einer beispielhaften Ausführung kann der Signalverarbeitungsblock 602 so konfiguriert werden, dass er den DSsense 314, den GSsense 316, das Vgg-Signal 312 empfängt und Spannungsteiler 806 enthält, um den empfangenen DSsense 314, GSsense 316 und Vgg-Signal 312 zu teilen, um den Spannungsbereich des Steuerkreisblocks zu erfüllen, und Filter 808, um anschließend den DSsense 314 und GSsense 316 zu filtern, um Hochfrequenzschwingungen zu eliminieren, die beim Schalten des Leistungstransistors auftreten können. Der Signalverarbeitungsblock 602 kann konditionierte DSsense2' 810, DSsense' 812, GSsense' 814 und Vgg' 816 liefern, die vom Intervallgrenzenerkennungsblock 604 verwendet werden können, wobei das Vgg 312 ein logisches Signal sein kann. 8th shows functional blocks of a signal processing block 602 , which may be used to determine the drain-source voltage according to an embodiment of the present disclosure. In an exemplary embodiment, the signal processing block 602 be configured to use DSsense 314 , the GSsense 316 , the Vgg signal 312 receives and voltage dividers 806 contains to the received DSsense 314 , GSsense 316 and Vgg signal 312 to divide to meet the voltage range of the control circuit block, and filters 808 then to DSsense 314 and GSsense 316 to filter to eliminate high frequency oscillations that may occur when switching the power transistor. The signal processing block 602 can be conditioned DSsense2 ' 810 . DSsense ' 812 . GSsense ' 814 and vgg ' 816 from the interval limit detection block 604 can be used, the Vgg 312 can be a logical signal.

In einer beispielhaften Ausführung kann das Teilungsverhältnis der Spannungsteiler 806 vom Anwender extern eingestellt werden. Die von den Filtern 808 zu verwendenden Filtereigenschaften können vom Benutzer auch extern eingestellt werden, um den Anforderungen eines bestimmten Systems zu entsprechen, in dem ein erweitertes Gatesteuerungssystem implementiert werden soll.In an exemplary embodiment, the dividing ratio of the voltage dividers 806 be set externally by the user. The filters 808 The filter properties to be used may also be externally set by the user to meet the requirements of a particular system in which an extended gate control system is to be implemented.

In einer beispielhaften Ausgestaltung kann Vds aus dem DSsense-Signal mit einer geeigneten Anordnung abgetastet werden. Bei seinem höchsten Wert kann DSsense gleich Vbat sein und kann daher in einigen Systemen mehrere zehn oder sogar hunderte Volt erreichen. Um das Problem zu lösen, kann eine spezielle Schaltung wie in 8 mit Reihenschaltung von Diode D 802, Widerstand R 804 und Spannungsversorgung Vcc 310 verwendet werden. Für DSsense<Vcc kann die Knotenspannung DSsense2 einfach DSsense 314 folgen, wobei DSsense2 gleich DSsense 314 plus Spannungsabfall an der Diode D 802 sein kann, für höhere Werte, wenn DSsense 314 größer als Vcc 310 ist, geht die Diode D 802 in den Sperrmodus und die Knotenspannung DSsense2 bleibt auf Vcc-Ebene. Da Vcc der höchste Wert von DSsense2 sein kann, wäre ein niedrigeres Teilungsverhältnis erforderlich und somit kann die Auflösung von Vds beibehalten werden. Der Signalverarbeitungsblock 602 gibt gefiltert DSsense2' 810, DSsense' 812, GSsense'814 und Vgg' 816 aus.In an exemplary embodiment, Vds may be sampled from the DSsense signal with a suitable arrangement. At its highest value, DSsense can be equal to Vbat and can therefore reach several tens or even hundreds of volts in some systems. To solve the problem, a special circuit like in 8th with series connection of diode D 802 , Resistance R 804 and power supply Vcc 310 be used. For DSsense <Vcc, the node voltage DSsense2 can easily DSsense 314 follow, where DSsense2 equal DSsense 314 plus voltage drop across the diode D 802 can be, for higher values, if DSsense 314 greater than Vcc 310 is, the diode D goes 802 in the lock mode and the node voltage DSsense2 stays at Vcc level. There Vcc the highest value of DSsense2 could be, a lower split ratio would be required and thus the resolution of Vds can be maintained. The signal processing block 602 there filtered DSsense2 ' 810 . DSsense ' 812 . GSsense'814 and vgg ' 816 out.

9 zeigt eine beispielhafte Schaltung, die für die Intervallgrenzenerkennung gemäß einer Ausgestaltung der vorliegenden Offenbarung verwendet werden kann. 10 zeigt beispielhaft die nach einer Ausgestaltung der vorliegenden Offenlegung ermittelten Grenzabstände. In beispielhafter Ausführung kann der Intervallgrenzendetektionsblock 604 DSsense2' 810, DSsense' 812, GSsense' 814 und Vgg' 816 empfangen und Logiksignale S2 912- 3, Signal S3 912-3 und Signal S4 912-1 erzeugen. Die Logiksignale S2 912-3, S3 912-2 und S4 912- sind in der Grafik(d) der 10 dargestellt. Der Start der Logiksignale kann Intervallgrenzen zwischen Intervallen und dem aktuellen Zustand des Leistungstransistors anzeigen. Das Logiksignal S2, S3, S4 zusammen mit Vgg' 816 liefert genügend Informationen für eine adäquate Steuerung der Stromquellen. Wie oben erwähnt, werden die Grenzen durch die Punkte N0, N2, N3 und N4 für die Einschaltsequenz und F0, F4, F3, F2 für die Ausschaltsequenz, wie in 10 dargestellt, gekennzeichnet. Grenzen wie auch in der Grafik von 10 d als Linie S2 1002, Linie S3, 1004 und Linie 1006 dargestellt, wobei Anfang und Ende der Linie S2 1002 den Punkt N2 bzw. Punkt F2 anzeigen. Anfang und Ende der Zeile 1004 zeigen den Punkt N3 bzw. Punkt F3 an. In ähnlicher Weise zeigen Anfang und Ende der Zeile 1006 den Punkt N4 bzw. den Punkt F4 an. 9 FIG. 12 shows an exemplary circuit that may be used for interval boundary detection according to an embodiment of the present disclosure. FIG. 10 shows by way of example that according to one embodiment of the present disclosure determined border distances. In an exemplary embodiment, the interval boundary detection block 604 DSsense2 ' 810 . DSsense ' 812 . GSsense ' 814 and vgg ' 816 and receive logic signals S2 912- 3, signal S3 912-3 and signal S4 Generate 912-1. The logic signals S2 912-3, S3 912-2 and S4 912- are in the graph (d) the 10 shown. The start of the logic signals may indicate interval boundaries between intervals and the current state of the power transistor. The logic signal S2, S3, S4 together with vgg ' 816 provides enough information for adequate control of the power sources. As mentioned above, the boundaries are through the points N0 . N2 . N3 and N4 for the power-up sequence and F0 . F4 . F3 . F2 for the shutdown sequence, as in 10 represented, marked. Borders as well as in the graphic of 10 d as a line S2 1002, line S3 . 1004 and line 1006 shown, beginning and end of the line S2 1002 the point N2 or point F2 Show. Beginning and end of the line 1004 show the point N3 or point F3 at. Similarly, the beginning and end of the line show 1006 point N4 or point F4.

In einer beispielhaften Ausführung kann die Erkennung dieser Punkte durch eine geeignete Schaltung, wie z.B. in 9 dargestellt, erreicht werden. Um die Erklärung zu vereinfachen, werden nur die Erkennung der Punkte N4 und F4 und die Erzeugung des Ausgangssignals S4 beschrieben. Die Erklärung gilt jedoch auch für die Erkennung aller Punkte und die Erzeugung der Signale S2 und S3.In an exemplary embodiment, detection of these points may be accomplished by suitable circuitry, such as in FIG 9 represented reached. To simplify the explanation, only the detection of the points N4 and F4 and the generation of the output signal S4 will be described. However, the explanation also applies to the recognition of all points and the generation of the signals S2 and S3.

Die Signale S2, S3 und S4 werden mit komplementären Punktpaaren gesetzt und zurückgesetzt: N2 - F2 für S2, N3 - F3 für S3 und N4 - F4 für S4. Punkte innerhalb eines Paares beschreiben einen ähnlichen Spannungspegeldurchgang der entsprechenden Signale. N2 und F2 zeigen Vgs (über GSsense') an, N3 und F3 zeigen den Anfang von Vds fallend und das Ende von Vds steigend (über DSsense') und schließlich, für den Fall der Beschreibung, N4 und F4 das Ende von Vds fallend beim Einschalten und Anfang von Vds steigend beim Ausschalten (über DSsesnse2').The signals S2, S3 and S4 are set with complementary pairs of points and reset: N2 - F2 For S2 . N3 - F3 For S3 and N4 - F4 For S4 , Points within a pair describe a similar voltage level crossing of the corresponding signals. N2 and F2 display Vgs (via GSsense '), N3 and F3 show the beginning of Vds falling and the end of Vds rising (via DSsense ') and finally, in the case of the description, N4 and F4 the end of Vds falling at power up and start of Vds rising at power off (via DSsesnse2 ').

n einer beispielhaften Darstellung kann der Übergang von Vds über N4 und F4 mit den Komparatoren U1 902 und U2 904 (über DSsense2', geteilte und gefilterte Vds), gefolgt von UND-Gatter U3 906 bzw. AND-Gatter U4 908, wie in 9 dargestellt, erkannt werden. In einer beispielhaften Implementierung können Referenzwerte Vref für die Erkennung des Punktes N4 und verschiedene Vref für die Erkennung von F4 extern vom Anwender eingestellt werden.In an exemplary illustration, the transition from Vds over N4 and F4 with the comparators U1 902 and U2 904 (via DSsense2 ', split and filtered Vds), followed by AND gates U3 906 or AND gate U4 908 , as in 9 shown, are recognized. In an exemplary implementation, reference values Vref may be used to detect the point N4 and various Vref for the detection of F4 can be set externally by the user.

Anhand der in 9 dargestellten Beispielschaltung können verschiedene Punkte wie N0, N2, N3 und N4 für die Einschaltsequenz und F0, F4, F3 und F2 für die Ausschaltsequenz ermittelt und zur Anpassung der Übergänge von ausgewählten induktiven Lastkreisen und Leistungstransistoren verwendet werden. Die Bestimmung der verschiedenen Punkte, d.h. der Intervallgrenzen und die Steuerung der Stromversorgung des Power Gates auf Basis des ermittelten Zeitintervalls kann ein effizientes Schalten ermöglichen.On the basis of in 9 Example circuit shown can be various points such as N0 . N2 . N3 and N4 for the power-up sequence and F0 . F4 . F3 and F2 determined for the turn-off sequence and used to adjust the transitions of selected inductive load circuits and power transistors. The determination of the various points, ie the interval limits and the control of the power supply of the power gate on the basis of the determined time interval can enable an efficient switching.

Da die beiden Komparatoren U1 902 und U2 904 bei jedem DSsense2'-Kreuzen ihrer Referenzwerte umschalten, wobei die Kreuzungen einmal beim Einschalten und einmal beim Ausschalten erscheinen, kann der Intervallgrenzenerkennungsblock UND-Gatter U3 906 und U4 908 mit angelegtem Vgg' und Vgg' invertiert verwenden, um anzuzeigen, ob die Ein- oder Ausschaltsequenz aktuell eingeschaltet ist. Damit kann der Intervallgrenzenerkennungsblock 604 ein Fenster erzeugen, in dem N4 und F4 erkannt werden können (N4 beim Einschalten des Komparators U1 902 und F4 beim Ausschalten des Komparators U2 904). Die AND-Gatter U3 906 und U4 908, deren Ausgänge die Erkennung von N4 und F4 anzeigen, können beispielhaft von einer SR-Zelle 910 gefolgt werden, wobei bei Erkennung von N4 SET (S) der SR-Zelle 910 ausgelöst und S4 auf 1 gesetzt werden kann, bei Erkennung von F4 kann RESET (R) ausgelöst und S4 auf 0 gesetzt werden. Mit einer einfachen Modifikation können ähnliche Schaltungen verwendet werden, um andere Signale wie S3 und S2 zu erzeugenBecause the two comparators U1 902 and U2 904 At each DSsense2 'crossing of their reference values, with the intersections appearing once at power-up and once at power-off, the Interval Limit Detection block may use AND gates U3 906 and U4 908 with attached vgg ' and vgg ' use inverted to indicate if the power on or off sequence is currently on. This allows the interval limit detection block 604 create a window in which N4 and F4 can be recognized ( N4 when switching on the comparator U1 902 and F4 when switching off the comparator U2 904 ). The AND gates U3 906 and U4 908 whose outputs are the detection of N4 and F4 can be an example of an SR cell 910 be followed, wherein upon detection of N4 SET (S) of the SR cell 910 triggered and S4 can be set to 1 when detecting F4 can RESET (R) be triggered and S4 set to 0. With a simple modification, similar circuits can be used to control other signals S3 and S2 to create

11 zeigt eine beispielhafte Logikschaltung zur Steuerung von Stromquellen entsprechend einer Verkörperung der vorliegenden Offenlegung. Wie in 11 dargestellt, implementiert die Logikschaltung zur Steuerung der Stromquellen 606 Logikfunktionen, die die Signale S2, S3, S4 und Vgg' in Ein- und Ausschaltsignale für jede Stromquelle im Stromquellenblock umwandeln. Wie man sehen kann, können Blockinhalt und Anzahl der Ausgangssignale von der Anzahl der Stromquellen abhängen, die vom aktuellen Quellblock verwendet werden und von deren gewünschtem Betrieb. 11 FIG. 12 shows an example logic circuit for controlling current sources in accordance with an embodiment of the present disclosure. FIG. As in 11 illustrated implements the logic circuit for controlling the current sources 606 Logic functions that the signals S2 . S3 . S4 and vgg ' into turn on and off signals for each power source in the power source block. As can be seen, the block content and number of output signals may depend on the number of current sources used by the current source block and on their desired operation.

12 zeigt einen beispielhaften Ablauf einer Methode zur Ansteuerung eines Power Gates zur Durchführung eines Schaltvorgangs gemäß einer Ausgestaltung der vorliegenden Offenbarung. Wie in 12 gezeigt, umfasst die Methode die Schritte, bei 1202 eine Lesespannung zwischen Drain und Source Vds, eine Spannung zwischen Gate und Source Vgs und ein Spannungsquellen-Vgg-Signal zu erfassen. Das Verfahren kann ferner in Schritt 1204 das Aktivieren einer ersten Stromquelle, ausgewählt aus mehreren Stromquellen zu einem Zeitpunkt t0, und in Schritt 1206 das Ausschalten der ersten Stromquelle und das Aktivieren einer zweiten Stromquelle, ausgewählt aus den mehreren Stromquellen am Ende des Zeitintervalls T1. In Schritt 1208 kann das Verfahren das Ausschalten der zweiten Stromquelle und das Aktivieren einer dritten Stromquelle, ausgewählt aus der Vielzahl von Stromquellen am Ende des Zeitintervalls T2, und in Schritt 1210 das Ausschalten der dritten Stromquelle und das Aktivieren einer vierten Stromquelle, ausgewählt aus der Vielzahl von Stromquellen am Ende des Zeitintervalls T3, umfassen, wobei das Ende des Zeitintervalls T1, das Ende des Zeitintervalls T2 und das Ende des Zeitintervalls T3 basierend auf den Vds, Vgs und dem Vgg bestimmt werden können, und wobei die Amplitude der Vielzahl von Stromquellen unterschiedlich und vorkonfiguriert sein kann. twelve 11 shows an example flow of a method for driving a power gate to perform a switching operation according to an embodiment of the present disclosure. As in twelve As shown, the method involves the steps 1202 a sense voltage between drain and source Vds, a voltage between gate and source Vgs, and a voltage source Vgg signal. The method may further be in step 1204 activating a first power source selected from multiple power sources at a time t0 , and in step 1206 turning off the first power source and activating a second power source selected from the plurality of power sources at the end of the time interval T1 , In step 1208 For example, the method may include turning off the second power source and activating a third power source selected from the plurality of power sources at the end of the time interval T2 , and in step 1210 turning off the third power source and activating a fourth power source selected from the plurality of power sources at the end of the time interval T3 , Include, where the end of the time interval T1 , the end of the time interval T2 and the end of the time interval T3 based on the ds . Vgs and the vgg may be determined, and wherein the amplitude of the plurality of current sources may be different and preconfigured.

In einem Ausführungsbeispiel ist das Ende des Zeitintervalls T1, auch N2 genannt, ein Punkt, an dem die Spannung zwischen dem Gate und einer Quelle Vgs eine vordefinierte Schwellenspannung erreicht, das Ende des Zeitintervalls T2, auch N3 genannt, ist ein Punkt, an dem die Spannung zwischen Drain und der Quelle Vds abfällt, und das Ende des Zeitintervalls T3, auch N4 genannt, ist ein Punkt, an dem die Vds während einer Einschaltsequenz einen gewünschten Wert erreicht.In one embodiment, the end of the time interval T1 , also N2 called, a point at which the voltage between the gate and a source Vgs reaches a predefined threshold voltage, the end of the time interval T2 , also N3 is a point at which the voltage between the drain and the source Vds drops, and the end of the time interval T3 , also N4 is a point at which the Vds reaches a desired value during a power up sequence.

Während das Vorstehende verschiedene Ausführungsformen der Erfindung beschreibt, können andere und weitere Ausführungsformen der Erfindung entwickelt werden, ohne von ihrem grundlegenden Anwendungsbereich abzuweichen. Der Umfang der Erfindung wird durch die folgenden Ansprüche bestimmt. Die Erfindung ist nicht auf die beschriebenen Ausführungsformen, Versionen oder Beispiele beschränkt.While the foregoing describes various embodiments of the invention, other and further embodiments of the invention may be devised without departing from its basic scope. The scope of the invention is determined by the following claims. The invention is not limited to the described embodiments, versions or examples.

Claims (14)

Gate-Steuersystem zum Antrieb eines Power-Gates zur Durchführung eines Schaltvorgangs, wobei das System umfasst: - einen Steuerschaltungsblock mit einer Schaltung zum Empfangen einer Lesespannung zwischen Drain und Source (DSsense), einer Lesespannung zwischen Gate und Source (GSsense) und einem Spannungsquellen-Signal (Vgg) und zum Bestimmen von Grenzen zwischen den verschiedenen Zeitintervallen basierend auf dem DSsense, GSsense und Vgg, um ein Steuersignal zu erzeugen; - einen Stromquellenaktivierungsblock, der eine Vielzahl von Stromquellen zum selektiven Ansteuern des Power-Gates basierend auf dem Steuersignal umfasst, wobei jede der Vielzahl von Stromquellen selektiv zum Ansteuern des Power-Gates, eine nach der anderen, für unterschiedliche Zeitintervalle aktiviert wird; und - wobei die Amplitude jeder der mehreren Stromquellen unterschiedlich ist und vorkonfiguriert ist.A gate control system for driving a power gate to perform a switching operation, the system comprising: a control circuit block having a circuit for receiving a read voltage between drain and source (DSsense), a read voltage between gate and source (GSsense) and a voltage source signal (Vgg) and for determining boundaries between the different time intervals based on the DSsense, GSsense and Vgg to generate a control signal; a power source enable block comprising a plurality of power sources for selectively driving the power gate based on the control signal, each of the plurality of power sources being selectively activated to drive the power gate one at a time for different time intervals; and - wherein the amplitude of each of the multiple current sources is different and preconfigured. System nach Anspruch 1, wobei die Amplitude jeder der mehreren Stromquellen durch einen Stromquellenamplitudenmanager vorkonfiguriert ist, der es einem Benutzer oder einem Anwendungsprogramm ermöglicht, die Amplitude jeder der mehreren Stromquellen zu konfigurieren.System after Claim 1 wherein the amplitude of each of the plurality of power sources is preconfigured by a power source amplitude manager that allows a user or an application program to configure the amplitude of each of the plurality of power sources. System nach Anspruch 1, wobei der Steuerschaltungsblock folgendes umfasst: - ein Signalverarbeitungsblock, der so konfiguriert ist, dass er den DSsense, den GSense und den Vgg teilt und filtert, - einen Intervallgrenzenerkennungsblock, der konfiguriert ist, um die Grenzen zwischen den verschiedenen Zeitintervallen zu bestimmen; und - eine Logikschaltung zur Steuerung von Stromquellen, die zur Erzeugung des Steuersignals konfiguriert ist.System after Claim 1 wherein the control circuit block comprises: a signal processing block configured to split and filter the DSsense, the GSense, and the Vgg; an interval limit detection block configured to determine the boundaries between the different time intervals; and a logic circuit for controlling current sources configured to generate the control signal. System nach Anspruch 3, wobei der Signalverarbeitungsblock folgendes umfasst: - eine geeignete Schaltung zum Empfang des DSsense, des GSsense, des Vgg-Signals; - einen oder mehrere Spannungsteiler zum Teilen des empfangenen Dssense, des empfangenen GSsense und des Vgg, um den Spannungsbereich des Steuerschaltungsblocks zu erreichen; - einen oder mehrere Filter, um den DSsense und den GSsense zu filtern, um hochfrequente Schwingungen zu eliminieren und konditionierte DSsense2', DSsense', GSsense' und Vgg' zu erzeugen, die vom Intervallgrenzenerkennungsblock verwendet werden.System after Claim 3 wherein the signal processing block comprises: a suitable circuit for receiving the DSsense, the GSsense, the Vgg signal; one or more voltage dividers for dividing the received dimension, the received GSsense and the Vgg to reach the voltage range of the control circuit block; one or more filters to filter the DSsense and GSsense to eliminate high frequency oscillations and generate conditioned DSsense2 ', DSsense', GSsense 'and Vgg' used by the Interval Limit Detection block. System nach Anspruch 4, wobei der Signalverarbeitungsblock eine Spannungsversorgung Vcc, einen Widerstand R und eine in Reihe geschaltete Diode D umfasst, um Auflösungsverluste zu vermeiden, die durch einen oder mehrere Spannungsteiler oder einen oder mehrere Filter entstehen.System after Claim 4 wherein the signal processing block comprises a voltage supply Vcc, a resistor R and a diode D connected in series to avoid dissolution losses caused by one or more voltage dividers or one or more filters. System nach Anspruch 4, wobei der Intervallgrenzenerkennungsblock so konfiguriert ist, dass er das DSsense2', DSsense', GSsense' und Vgg' empfängt und das Signal S2, das Signal S3 und das Signal S4 erzeugt, das in Kombination mit Vgg' zur Bestimmung der Grenzen zwischen den verschiedenen Zeitintervallen verwendet wird.System after Claim 4 wherein the interval boundary detection block is configured to receive the DSsense2 ', DSsense', GSsense 'and Vgg' and generate the signal S2, the signal S3 and the signal S4, in combination with Vgg 'to determine the boundaries between the different ones Time intervals is used. System nach Anspruch 6, wobei die Logikschaltung zur Steuerung von Stromquellen so konfiguriert ist, dass sie das Vgg', das S2, das S3 und das S4 empfängt, um das Steuersignal zu bestimmen, das an den Stromquellenaktivierungsblock gesendet wird.System after Claim 6 wherein the current source control logic circuit is configured to receive the Vgg ', S2, S3, and S4 to determine the control signal sent to the power source enable block. System nach Anspruch 6, wobei der Intervallgrenzenerkennungsblock konfiguriert ist, um das Signal S2, das Signal S3 und das Signal S4 unter Verwendung eines oder mehrerer Komparatoren, UND-Gatter und einer SR-Logikzelle zu erzeugen.System after Claim 6 wherein the interval boundary detection block is configured to generate the signal S2, the signal S3 and the signal S4 using one or more comparators, AND gates and an SR logic cell. System nach Anspruch 6, wobei das Signal S2 eine Situation anzeigt, in der die Spannung zwischen dem Gate und der Quelle Vgs einen vorbestimmten Schwellenwert Vth erreicht, das Signal S3 eine Situation anzeigt, in der die Spannung zwischen Drain und Quelle Vds zu fallen beginnt, und das Signal S4 eine Situation anzeigt, in der die Vds einen gewünschten Wert während einer Einschaltsequenz erreicht. System after Claim 6 in which the signal S2 indicates a situation in which the voltage between the gate and the source Vgs reaches a predetermined threshold value Vth, the signal S3 indicates a situation in which the voltage between drain and source Vds begins to drop, and the signal S4 indicates a situation in which the Vds reaches a desired value during a power up sequence. System nach Anspruch 6, wobei das Signal S2 eine Situation anzeigt, in der die Spannung zwischen dem Gate und der Quelle Vgs den vorbestimmten Schwellenwert Vth erreicht, das Signal S4 eine Situation anzeigt, in der die Vds zu steigen beginnen, und das Signal S3 eine Situation anzeigt, in der die Vds einen gewünschten Wert während einer Abschaltsequenz erreicht.System after Claim 6 wherein the signal S2 indicates a situation in which the voltage between the gate and the source Vgs reaches the predetermined threshold value Vth, the signal S4 indicates a situation in which the Vds start to rise, and the signal S3 indicates a situation the Vds reaches a desired value during a shutdown sequence. Schaltung zur Ansteuerung einer induktiven Last, wobei die Schaltung umfasst: - eine Hauptspannungsquelle Vbat; - ein Power-Gate; - eine Freilaufdiode Dfwd, die parallel zur induktiven Last geschaltet ist; und ein Gate-Steuersystem zum Antreiben des Power-Gates, wobei das Gate-Steuersystem umfasst: - einen Steuerschaltungsblock mit einer Schaltung zum Empfangen einer Lesespannung zwischen Drain und Source (DSsense), einer Lesespannung zwischen Gate und Source (GSsense) und einem Spannungsquellen-Signal (Vgg) zum Bestimmen von Grenzen zwischen den verschiedenen Zeitintervallen basierend auf DSsense, GSsense und Vgg, um ein Steuersignal zu erzeugen; - einen Stromquellenaktivierungsblock mit einer Vielzahl von Stromquellen zum selektiven Ansteuern des Power-Gates basierend auf dem Steuersignal, wobei jede der Vielzahl von Stromquellen selektiv aktiviert wird, um das Power-Gate einzeln für verschiedene Zeitintervalle anzusteuern; und - wobei die Amplitude jeder der mehreren Stromquellen unterschiedlich ist und vorkonfiguriert ist.Circuit for driving an inductive load, the circuit comprising: a main power source Vbat; - a power gate; - A freewheeling diode Dfwd, which is connected in parallel with the inductive load; and a gate control system for driving the power gate, the gate control system comprising: a control circuit block having a circuit for receiving a read voltage between drain and source (DSsense), a read voltage between gate and source (GSsense), and a voltage source signal (Vgg) for determining boundaries between the different time intervals based on DSsense, GSsense and Vgg to generate a control signal; a power source activation block having a plurality of power sources for selectively driving the power gate based on the control signal, wherein each of the plurality of power sources is selectively activated to individually drive the power gate for different time intervals; and - wherein the amplitude of each of the multiple current sources is different and preconfigured. Verfahren zum Antreiben eines Power-Gates zum Ein- oder Ausschalten einer induktiven Last, wobei das Verfahren die folgenden Schritte umfasst: - Erfassen einer Lesespannung zwischen Drain und Source Vds, einer Lesespannung zwischen Gate und Source Vgs und einem Spannungsquellen-Vgg-Signal; - Aktivieren einer ersten Stromquelle, die aus einer Vielzahl von Stromquellen zum Zeitpunkt T0 ausgewählt wurde; - Ausschalten der ersten Stromquelle und Aktivieren einer zweiten Stromquelle, ausgewählt aus der Vielzahl von Stromquellen am Ende des Zeitintervalls T1; - Ausschalten der zweiten Stromquellen und Aktivieren einer dritten Stromquelle, die aus der Vielzahl von Stromquellen am Ende des Zeitintervalls T2 ausgewählt ist; und - Ausschalten der dritten Stromquelle und Aktivieren einer vierten Stromquelle, ausgewählt aus der Vielzahl von Stromquellen am Ende des Zeitintervalls T3; - wobei das Ende des Zeitintervalls T1, das Ende des Zeitintervalls T2 und das Ende des Zeitintervalls T3 basierend auf den Vds, Vgs und Vgg bestimmt werden können, und wobei die Amplitude der Vielzahl von Stromquellen unterschiedlich ist und vorkonfiguriert ist.A method of driving a power gate to turn on or off an inductive load, the method comprising the steps of: Detecting a read voltage between drain and source Vds, a read voltage between gate and source Vgs, and a voltage source Vgg signal; Activating a first current source selected from a plurality of current sources at time T0; Turning off the first power source and activating a second power source selected from the plurality of power sources at the end of the time interval T1; Turning off the second current sources and activating a third current source selected from the plurality of current sources at the end of the time interval T2; and Turning off the third power source and activating a fourth power source selected from the plurality of power sources at the end of the time interval T3; - wherein the end of the time interval T1, the end of the time interval T2 and the end of the time interval T3 can be determined based on the Vds, Vgs and Vgg, and wherein the amplitude of the plurality of current sources is different and preconfigured. Verfahren nach Anspruch 12, wobei das Ende des Zeitintervalls T1 ein Punkt ist, wenn das Vgs eine vordefinierte Schwellenspannung erreicht, das Ende des Zeitintervalls T2 ein Punkt ist, wenn das Vds zu fallen beginnt, und das Ende des Zeitintervalls T3 ein Punkt ist, wenn das Vds einen gewünschten Wert während einer Einschaltsequenz erreicht.Method according to Claim 12 wherein the end of the time interval T1 is a point when the Vgs reaches a predefined threshold voltage, the end of the time interval T2 is a point when the Vds starts to fall, and the end of the time interval T3 is a point when the Vds is a desired one Value reached during a power up sequence. Verfahren nach Anspruch 12, wobei das Ende des Zeitintervalls T1 ein Punkt ist, wenn das Vgs eine vorbestimmte Schwellenspannung erreicht, das Ende des Zeitintervalls T2 ein Punkt ist, wenn das Vds zu steigen beginnt, und das Ende des Zeitintervalls T3 ein Punkt ist, wenn das Vds einen gewünschten Wert während einer Abschaltsequenz erreicht.Method according to Claim 12 wherein the end of the time interval T1 is a point when the Vgs reaches a predetermined threshold voltage, the end of the time interval T2 is a point when the Vds starts to increase, and the end of the time interval T3 is a point when the Vds is a desired one Value reached during a shutdown sequence.
DE112016005841.1T 2016-01-16 2016-01-16 GATE CONTROL SYSTEM AND METHOD FOR PROVIDING CONTROL THROUGH VOLTAGE AND CURRENT TRANSFER Pending DE112016005841T5 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2016/050211 WO2017122053A1 (en) 2016-01-16 2016-01-16 Gate control system and method thereof for providing control over voltage and current transition

Publications (1)

Publication Number Publication Date
DE112016005841T5 true DE112016005841T5 (en) 2018-12-13

Family

ID=55453225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005841.1T Pending DE112016005841T5 (en) 2016-01-16 2016-01-16 GATE CONTROL SYSTEM AND METHOD FOR PROVIDING CONTROL THROUGH VOLTAGE AND CURRENT TRANSFER

Country Status (2)

Country Link
DE (1) DE112016005841T5 (en)
WO (1) WO2017122053A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516083C2 (en) * 1998-08-12 2001-11-12 Bombardier Transp Gmbh Device for controlling voltage-charge controlled power semiconductor elements
DE10217611B4 (en) * 2002-04-19 2005-06-30 Infineon Technologies Ag Method and device for EMC-optimized control of a semiconductor switching element

Also Published As

Publication number Publication date
WO2017122053A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
DE102016124524B4 (en) Fault detection circuit for a PWM driver, related system and integrated circuit
DE19750168B4 (en) Three power supplies for driver circuits of power semiconductor switches
DE102013022413B3 (en) Switch driver circuit and method
DE102009029694B4 (en) Control of a transistor with variable drive current
DE102012212348B4 (en) CONTROL UNIT WITH ADJUSTABLE DEAD TIME
DE102012200981A1 (en) gate
DE102012015787B3 (en) Gate driver for driving gate of switch, has control input for receiving control signal, where amplified output signal is provided by output for controlling gate of switch, while control device is connected between control input and output
DE102007052143A1 (en) Semiconductor device
DE102013219167B4 (en) Two methods, apparatus and use thereof, each for turning on or off an electronic device
DE102007009848B4 (en) drive circuit
DE102006042391A1 (en) Switching regulator with overcurrent protection
EP2342824B1 (en) Half-bridge circuit protected against short circuits and having semiconductor switches
DE102009027263B4 (en) METHOD FOR CONTROLLING HALF BRIDGE SWITCHING, HALF BRIDGE SWITCHING AND INTEGRATED HALF BRIDGE CONTROLLER
DE102014212520A1 (en) Semiconductor drive device and semiconductor device
EP2599222A1 (en) Circuit arrangement and method for limiting the current level and/or flank gradient of electrical signals
DE102020000402A1 (en) Techniques for multi-phase switching capacitor-coil boost converters
EP2110938A1 (en) Control circuit on the primary side of an electronic power converter having a transformer without auxiliary winding with a regulation based on the secondary side current flow duration
DE102015223920B4 (en) Power converter control device
DE112016005841T5 (en) GATE CONTROL SYSTEM AND METHOD FOR PROVIDING CONTROL THROUGH VOLTAGE AND CURRENT TRANSFER
DE102015207783A1 (en) Overvoltage protected electronic control unit
DE3445538C2 (en)
DE102010030013A1 (en) Detecting a short circuit in an inductive load current path
DE3336640A1 (en) ELECTRICAL CONTROL ARRANGEMENT WITH POWER ON RESET SWITCHING
DE102010024128A1 (en) Alternating voltage regulators
DE102013208574A1 (en) Control of a half bridge

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER SCHUPFNER & PARTNER PATENT- UND RECHTS, DE

R012 Request for examination validly filed