DE112014003998T5

DE112014003998T5 - Inverter device

Info

Publication number: DE112014003998T5
Application number: DE112014003998.5T
Authority: DE
Inventors: Yue Ma; Hitoshi Tsuji
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-09-02
Filing date: 2014-08-29
Publication date: 2016-05-12
Also published as: JP6123900B2; WO2015030152A1; JPWO2015030152A1

Abstract

Eine Wechselrichtervorrichtung (201) umfasst eine 3-Level-Spannungserzeugungsschaltung (20) und eine Schaltsteuerschaltung (100). Die 3-Level-Spannungserzeugungsschaltung (20) weist Schaltelemente (S1 bis S4) und einen fliegenden Kondensator (Cf) auf und erzeugt an einem Knoten zwischen dem zweiten Schaltelement (S2) und dem dritten Schaltelement (S3) eine dreistufige Spannung. Die Schaltsteuerschaltung (100) detektiert einen Fehler bei einer Kondensatorspannung, die von einer Kondensatorspannungsdetektionsschaltung (3) von der 1/2 einer Eingangsspannung Vdc detektiert wird, und korrigiert einen Fehler einer Lade- und Entladezeit des Kondensators (Cf) zum Reduzieren des Fehlers der Kondensatorspannung, während die Schaltelemente (S1 bis S4) beruhend auf einem PWM-Signal geschaltet werden.An inverter device (201) includes a 3-level voltage generating circuit (20) and a switching control circuit (100). The 3-level voltage generating circuit (20) has switching elements (S1 to S4) and a flying capacitor (Cf), and generates a three-level voltage at a node between the second switching element (S2) and the third switching element (S3). The switching control circuit (100) detects an error in a capacitor voltage detected by a capacitor voltage detection circuit (3) from 1/2 of an input voltage Vdc, and corrects an error of charging and discharging time of the capacitor (Cf) for reducing the capacitor voltage error while the switching elements (S1 to S4) are switched based on a PWM signal.

Description

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft eine Wechselrichtervorrichtung, die eine 3-Level-Schaltung mit einem fliegenden Kondensator umfasst.The present invention relates to an inverter device comprising a 3-level circuit with a flying capacitor.

Technischer HintergrundTechnical background

Patentschrift 1 beschreibt eine Wechselrichtervorrichtung, die eine 3-Level-Schaltung zum Ausgeben einer 3-Level-Spannung unter Verwenden von vier Schaltelementen und eines fliegenden Kondensators umfasst und eine Wechselspannung durch PWM-Steuerung an den Schaltelementen ausgibt.Patent Document 1 describes an inverter device that includes a 3-level circuit for outputting a 3-level voltage using four switching elements and a flying capacitor, and outputs an AC voltage by PWM control to the switching elements.

Liste zitierter SchriftenList of quoted writings

PatentschriftPatent

Patent document 1: unaudited Japanese Patent Application Publication No. 6-67204

Zusammenfassung der ErfindungSummary of the invention

Technisches ProblemTechnical problem

Schaltungen, die einen fliegenden Kondensator nutzen, weisen verglichen mit Schaltungen, die mithilfe von zwei in Reihe geschalteten Kondensatoren eine 1/2 einer Eingangsspannung erzeugen, den Vorteil einer Miniaturisierung aufgrund einer reduzierten Größe des Kondensators und einer reduzierten Anzahl an Komponenten auf.Circuits utilizing a flying capacitor have the advantage of miniaturization due to a reduced size of the capacitor and a reduced number of components as compared to circuits which generate 1/2 of an input voltage using two capacitors in series.

Bei 3-Level-Spannungserzeugungsschaltung zum Ausgeben einer 3-Level-Spannung unter Verwenden eines fliegenden Kondensators werden Schaltelemente so gesteuert, dass eine Ladezeit des fliegenden Kondensators pro Zeiteinheit gleich einer Entladezeit desselben ist. Demgemäß ist eine Spannung über dem fliegenden Kondensator gleich der 1/2 einer Eingangsspannung. Die vorstehend beschriebene 3-Level-Spannungserzeugungsschaltung ist eine Schaltung, die diese Eigenschaften nutzt.In a 3-level voltage generating circuit for outputting a 3-level voltage using a flying capacitor, switching elements are controlled so that a charging time of the flying capacitor per unit time is equal to a discharging time thereof. Accordingly, a voltage across the flying capacitor is equal to 1/2 of an input voltage. The above-described 3-level voltage generating circuit is a circuit that utilizes these characteristics.

Bei den Eigenschaften der Schaltelemente und den Eigenschaften einer Antriebsschaltung zum Antreiben der Schaltelemente treten aber Schwankungen auf, und somit kann aufgrund eines Fehlers bei den Einschalt- und Abschaltzeitpunkten der Schaltelemente zwischen der Ladezeit und der Entladezeit des fliegenden Kondensators pro Zeiteinheit eine Differenz (Lade- und Entladezeitdifferenz) vorliegen. Daher kommt es zu einem Phänomen (Spannungsfehler), bei dem die Spannung über dem fliegenden Kondensator von der 1/2 der Eingangsspannung abweicht. Dieser Spannungsfehler nimmt mit Zunahme eines Stromwerts zu.However, in the characteristics of the switching elements and the characteristics of a drive circuit for driving the switching elements, fluctuations occur, and thus, due to a failure in the turn-on and turn-off timings of the switching elements, a difference (charging and discharging time) between the charging time and the discharging time of the flying capacitor Discharge time difference) are present. Therefore, there is a phenomenon (voltage error) in which the voltage across the flying capacitor deviates from 1/2 the input voltage. This voltage error increases as a current value increases.

Je größer der vorstehende Spannungsfehler ist, desto höher steigt eine angelegte maximale Spannung an den Schaltelementen, was das Problem von Stehspannung hervorruft. Die Schaltelemente weisen mit anderen Worten das Risiko eines Ausfalls auf. Zum Zweck des Verhinderns des Ausfalls ist es erforderlich, Schaltelemente hoher Stehspannung zu verwenden, was zu einem Steigen von Verlust und Kosten führt.The larger the above voltage error, the higher an applied maximum voltage on the switching elements increases, causing the problem of withstand voltage. In other words, the switching elements have the risk of failure. For the purpose of preventing the failure, it is necessary to use high withstand voltage switching elements, resulting in an increase in loss and cost.

Bei einer Wechselrichtervorrichtung für Stromsystemanschluss führt der vorstehende Spannungsfehler zu einer Verschlechterung der Qualität eines Ausgangsstroms der Wechselrichtervorrichtung.In an inverter apparatus for power system connection, the above voltage error results in deterioration of the quality of output current of the inverter apparatus.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Wechselrichtervorrichtung vorzusehen, die das Problem einer Stehspannung sowie das Problem einer Verschlechterung der Qualität eines Ausgangsstroms, die durch den Spannungsfehler in dem fliegenden Kondensator hervorgerufen werden, löst.An object of the present invention is to provide an inverter device which solves the problem of withstand voltage as well as the problem of deterioration of the quality of output current caused by the voltage error in the flying capacitor.

Lösung des Problemsthe solution of the problem

(1) An inverter device according to the invention comprises: a 3-level voltage generating circuit having first to fourth switching elements connected in series between a first input terminal and a second input terminal of a DC power supply, and a capacitor having a first terminal connected to a node between the first and second input terminals and a second terminal connected to a node between the third switching element and the fourth switching element, wherein a node between the second switching element and the third switching element is used as the output terminal of the 3-level voltage generating circuit ; a pulse width modulator that performs a pulse width modulation (in a sine waveform) and outputs the modulated voltage from the output terminal by switching the first to fourth switching elements according to the comparison between a three-wake wave signal and a modulation signal at an input voltage between the first input terminal and the second input terminal; a capacitor voltage detector detecting the voltage of the capacitor; a detector detecting an error of the voltage of the capacitor from 1/2 the input voltage; a capacitor charging and discharging time adjusting device that adjusts a charging time and a discharging time of the capacitor to reduce the error; and a modulation signal corrector generating a first modulation signal, the modulation signal corrected by a correction amount for emphasis, and generating a second modulation signal, wherein the modulation signal is corrected by the correction amount for lowering, wherein the pulse width modulator comprises a first pulse width modulator selected according to the comparison between and a second pulse width modulator which generates a control signal for generates and includes the second switching element and the third switching element, and the capacitor charging and discharging time adjusting device increases or decreases the amount of correction according to the error.
(2) The pulse width modulator preferably comprises the first pulse width modulator which generates the control signal for the first switching element and the fourth switching element according to the comparison between the modulation signal and the first triangular wave signal, and the second pulse width modulator according to the comparison between the modulation signal and the second triangular wave signal which is 180 ° out of phase of the first triangular wave signal, generates the control signal for the second switching element and the third switching element, the inverter apparatus preferably further comprises a dead time corrector which corrects a dead time of a PWM signal generated by the first pulse width modulator by a correction amount for raising and corrects a dead time of a PWM signal generated by the second pulse width modulator by a correction amount for lowering, and the capacitor charging and discharging time adjusting device preferably increases or decreases the amount of correction according to the error.
(3) In the above (1) or (2), the correction amount is preferably the product of the error multiplied by a coefficient associated with the capacitance of the capacitor and a coefficient associated with an electric current flowing through the capacitor stands.
(4) In the above (1) to (3) The inverter device preferably further comprises a differential amplifier circuit having a balanced input and an unbalanced output whose input section is connected across the capacitor, and the capacitor voltage detector preferably detects the voltage of the capacitor by calculating the average of an output voltage of the differential amplifier circuit in a charging current shut-off period after charging the capacitor and an output voltage of the differential amplifier circuit in a discharge current off period after discharging the capacitor.
(5) In the above (1) to (3), the capacitor voltage detector preferably detects the voltage of the output terminal at a middle timing in a period in which the second switching element and the fourth switching element are turned on.

Vorteilhafte Wirkungen der ErfindungAdvantageous Effects of the Invention

Erfindungsgemäß ist die Wechselrichtervorrichtung so ausgelegt, dass das Problem der Stehspannung des fliegenden Kondensators und der Schaltelemente und das Problem der Qualität des elektrischen Stroms, die durch den Spannungsfehler in dem fliegenden Kondensator hervorgerufen werden, gelöst werden.According to the invention, the inverter device is designed to solve the problem of the withstand voltage of the flying capacitor and the switching elements and the problem of the quality of electric current caused by the voltage error in the flying capacitor.

Kurzbeschreibung der ZeichnungenBrief description of the drawings

1 ist ein Schaltbild einer Wechselrichtervorrichtung 201 gemäß einer ersten Ausführungsform. 1 is a circuit diagram of an inverter device 201 according to a first embodiment.

2 ist eine Tabelle, die die Beziehung zwischen den Zuständen von vier Schaltelementen S1 bis S4 einer 3-Level-Spannungserzeugungsschaltung 20 und einer Ausgangsspannung (Potential) Vo zeigt. 2 FIG. 12 is a table showing the relationship between the states of four switching elements S1 to S4 of a 3-level voltage generating circuit 20 and an output voltage (potential) Vo.

3 ist ein äquivalentes Schaltbild der 3-Level-Spannungserzeugungsschaltung 20 in vier Zuständen. 3 Fig. 10 is an equivalent circuit diagram of the 3-level voltage generating circuit 20 in four states.

4 ist eine Wellenformdarstellung, die Pulsweitenmodulation (PWM) der vier Schaltelemente S1 bis S4 zeigt. 4 FIG. 12 is a waveform diagram showing pulse width modulation (PWM) of the four switching elements S1 to S4.

5 ist eine Wellenformdarstellung eines Laststroms (eines durch einen Induktor L1 fließenden Stroms) Io, einer Spannung Vcf über einem Kondensator Cf und der Ausgangsspannung Vu der in 1 gezeigten Wechselrichtervorrichtung 201. 5 FIG. 15 is a waveform diagram of a load current (a current flowing through an inductor L1) Io, a voltage Vcf across a capacitor Cf, and the output voltage Vu of FIG 1 shown inverter device 201 ,

6 ist eine Wellenformdarstellung, die die Spannung und den Zustand jedes Teils der Wechselrichtervorrichtung 201 zeigt, wenn ein Zielsignal Fp ein Sinussignal ist. 6 FIG. 12 is a waveform diagram showing the voltage and state of each part of the inverter device. FIG 201 shows when a target signal Fp is a sinusoidal signal.

7 ist eine Darstellung, die den Zeitpunkt der Detektion der Spannung Vcf über dem Kondensator Cf zeigt. 7 Fig. 12 is a diagram showing the timing of detection of the voltage Vcf across the capacitor Cf.

8A ist eine Wellenformdarstellung, die PWM-Steuerung zum Ändern des Mittels der Spannung Vcf über dem Kondensator Cf zeigt und die Wellenform jedes Teils zeigt, wenn das Zielsignal Fp kleiner als ein Wert ist, der äquivalent zu Vdc/2 ist. 8A FIG. 15 is a waveform diagram showing PWM control for changing the average of the voltage Vcf across the capacitor Cf and showing the waveform of each part when the target signal Fp is smaller than a value equivalent to Vdc / 2.

8B ist eine Wellenformdarstellung, die die PWM-Steuerung zum Ändern des Mittels der Spannung Vcf über dem Kondensator Cf zeigt, und veranschaulicht die Wellenform jedes Teils, wenn das Zielsignal Fp den Wert, der äquivalent zu Vdc/2 ist, übersteigt. 8B FIG. 12 is a waveform diagram showing the PWM control for changing the average of the voltage Vcf across the capacitor Cf, and illustrates the waveform of each part when the target signal Fp exceeds the value equivalent to Vdc / 2.

9 ist ein Schaltbild einer in 1 gezeigten Schaltsteuerschaltung 100. 9 is a schematic diagram of an in 1 shown switching control circuit 100 ,

10 ist eine Wahrheitstabelle einer Schaltelement-Antriebsschaltung 90. 10 is a truth table of a switching element drive circuit 90 ,

11 ist ein Graph, der die Beziehung zwischen dem Laststrom Io und einem Koeffizienten k(Io), der mit dem Laststrom Io in Verbindung steht, zeigt. 11 FIG. 12 is a graph showing the relationship between the load current Io and a coefficient k (Io) associated with the load current Io.

12(A) ist eine Wellenformdarstellung der Spannung Vcf über dem Kondensator Cf der Wechselrichtervorrichtung 201 gemäß der ersten Ausführungsform. 12(B) ist eine Wellenformdarstellung der Spannung Vcf über dem Kondensator Cf im Fall einer fehlenden Korrektur einer Lade- und Entladezeit des Kondensators. 12 (A) FIG. 12 is a waveform diagram of the voltage Vcf across the capacitor Cf of the inverter device 201 according to the first embodiment. 12 (B) FIG. 12 is a waveform diagram of the voltage Vcf across the capacitor Cf in the case of missing correction of charge and discharge time of the capacitor.

13 ist eine Wellenformdarstellung, die Zeitpunkte zum Messen der Spannung eines fliegenden Kondensators in einer Wechselrichtervorrichtung gemäß einer zweiten Ausführungsform zeigt. 13 FIG. 15 is a waveform diagram showing timings for measuring the voltage of a flying capacitor in an inverter device according to a second embodiment. FIG.

14 ist ein Blockschaltbild, das eine Lade- und Entladezeit-Anpassschaltung für einen fliegenden Kondensator in einer Wechselrichtervorrichtung gemäß einer dritten Ausführungsform zeigt. 14 FIG. 10 is a block diagram showing a charging and discharging time adjusting circuit for a flying capacitor in an inverter device according to a third embodiment. FIG.

15 ist ein Schaltbild eines Hauptabschnitts einer Wechselrichtervorrichtung 204A gemäß einer vierten Ausführungsform. 15 Fig. 10 is a circuit diagram of a main portion of an inverter device 204A according to a fourth embodiment.

16 ist ein Schaltbild eines Hauptabschnitts einer anderen Wechselrichtervorrichtung 204B gemäß der vierten Ausführungsform. 16 Fig. 10 is a circuit diagram of a main portion of another inverter device 204B according to the fourth embodiment.

17 ist ein Schaltbild eines Hauptabschnitts einer Wechselrichtervorrichtung 205A gemäß einer fünften Ausführungsform. 17 Fig. 10 is a circuit diagram of a main portion of an inverter device 205A according to a fifth embodiment.

18 ist ein Schaltbild eines Hauptabschnitts einer anderen Wechselrichtervorrichtung 205B gemäß der fünften Ausführungsform. 18 Fig. 10 is a circuit diagram of a main portion of another inverter device 205B according to the fifth embodiment.

19 ist ein Blockschaltbild einer Dreiphasen-Wechselrichtervorrichtung nach einer sechsten Ausführungsform. 19 FIG. 10 is a block diagram of a three-phase inverter device according to a sixth embodiment. FIG.

Beschreibung von AusführungsformenDescription of embodiments

Nachstehend werden Ausführungsformen zum Verkörpern der vorliegenden Erfindung unter Verwenden einiger spezifischer Beispiele unter Bezugnahme auf die Zeichnungen beschrieben. In jeder Zeichnung bezeichnen die gleichen Bezugszeichen identische Komponenten. Jede Ausführungsform ist lediglich ein Beispiel, und die Konfigurationen der unterschiedlichen Ausführungsformen können selbstverständlich teils ersetzt oder kombiniert werden.Hereinafter, embodiments for embodying the present invention will be described using some specific examples with reference to the drawings. In each drawing, the same reference numerals denote identical components. Each embodiment is merely an example, and the configurations of the different embodiments may of course be partially replaced or combined.

<<Erste Ausführungsform>><< First Embodiment >>

1 ist ein Schaltbild einer Wechselrichtervorrichtung 201 gemäß einer ersten Ausführungsform. Die Wechselrichtervorrichtung 201 umfasst eine erste Eingangsklemme IN1 und eine zweite Eingangsklemme IN2, zu denen eine Gleichspannung eingespeist wird, eine erste Ausgangsklemme OUT1 und eine zweite Ausgangsklemme OUT2, von denen eine Wechselspannung ausgegeben wird. In diesem Beispiel sind die zweite Eingangsklemme IN2 und die zweite Ausgangsklemme OUT2 beide mit einem Referenzpotential (Masse) verbunden. An der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 wird die von zum Beispiel einem Solarenergieerzeugungspaneel erzeugte Gleichspannung angelegt. 1 is a circuit diagram of an inverter device 201 according to a first embodiment. The inverter device 201 comprises a first input terminal IN1 and a second input terminal IN2 to which a DC voltage is fed, a first output terminal OUT1 and a second output terminal OUT2 from which an AC voltage is output. In this example, the second input terminal IN2 and the second output terminal OUT2 are both connected to a reference potential (ground). At the first input terminal IN1 and the second input terminal IN2, the DC voltage generated by, for example, a solar power generation panel is applied.

Zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 ist eine 3-Level-Spannungserzeugungsschaltung 20 angeschlossen. Die 3-Level-Spannungserzeugungsschaltung 20 besteht aus ersten bis vierten Schaltelementen (S1 bis S4), die zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 in Reihe geschaltet sind, und aus einem fliegenden Kondensator (nachstehend einfach als ”Kondensator” bezeichnet) Cf, dessen erste Klemme mit einem Knoten zwischen dem ersten Schaltelement S1 und dem zweiten Schaltelement S2 verbunden ist und dessen zweite Klemme mit einem Knoten zwischen dem dritten Schaltelemente S3 und dem vierten Schaltelement S4 verbunden ist.Between the first input terminal IN1 and the second input terminal IN2 is a 3-level voltage generating circuit 20 connected. The 3-level voltage generation circuit 20 consists of first to fourth switching elements (S1 to S4) connected in series between the first input terminal IN1 and the second input terminal IN2, and a flying capacitor (hereinafter simply referred to as "capacitor") Cf whose first terminal is connected to a node is connected between the first switching element S1 and the second switching element S2 and the second terminal is connected to a node between the third switching element S3 and the fourth switching element S4.

Alle Schaltelemente S1 bis S4 sind MOS-FETs, und in 1 sind auch Body-Dioden gezeigt. Zu beachten ist, dass das Schaltelement nicht auf den MOS-FET beschränkt ist, sondern eine andere Art von Transistor oder dergleichen sein kann.All switching elements S1 to S4 are MOS-FETs, and in 1 Body diodes are also shown. It should be noted that the switching element is not limited to the MOSFET, but may be another type of transistor or the like.

Ein Knoten zwischen dem zweiten Schaltelement S2 und dem dritten Schaltelement S3 entspricht einer Ausgangsklemme der 3-Level-Spannungserzeugungsschaltung 20, und zwischen der Ausgangsklemme der 3-Level-Spannungserzeugungsschaltung 20 und der ersten Ausgangsklemme OUT1 ist ein Induktor L1 in Reihe geschaltet. Zwischen der Ausgangsklemme der 3-Level-Spannungserzeugungsschaltung 20 und der ersten Ausgangsklemme OUT1 ist auch eine Ausgangsstromdetektionsschaltung 2 angeschlossen. A node between the second switching element S2 and the third switching element S3 corresponds to an output terminal of the 3-level voltage generating circuit 20 , and between the output terminal of the 3-level voltage generating circuit 20 and the first output terminal OUT1, an inductor L1 is connected in series. Between the output terminal of the 3-level voltage generating circuit 20 and the first output terminal OUT1 is also an output current detection circuit 2 connected.

Zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 ist eine Eingangsspannungsdetektionsschaltung 1 angeschlossen. Über dem Kondensator Cf ist eine Kondensatorspannungsdetektionsschaltung 3 angeschlossen. Diese Kondensatorspannungsdetektionsschaltung 3 besteht aus einer Differentialverstärkerschaltung.Between the first input terminal IN1 and the second input terminal IN2 is an input voltage detection circuit 1 connected. Above the capacitor Cf is a capacitor voltage detection circuit 3 connected. This capacitor voltage detection circuit 3 consists of a differential amplifier circuit.

Eine Schaltsteuerschaltung 100 führt an den Schaltelementen S1 bis S4 PWM-Steuerung aus, um zu den Ausgangsklemmen OUT1 und OUT2 vorbestimmte Spannungen auszugeben. Da das Referenzpotential 0 V an der zweiten Eingangsklemme IN2 angelegt wird und Vdc an der ersten Eingangsklemme IN1 angelegt wird, gibt die Wechselrichtervorrichtung 201 eine Spannung in einem Bereich von 0 bis Vdc aus.A switching control circuit 100 performs PWM control on the switching elements S1 to S4 to output predetermined voltages to the output terminals OUT1 and OUT2. Since the reference potential 0V is applied to the second input terminal IN2 and Vdc is applied to the first input terminal IN1, the inverter device outputs 201 a voltage in a range of 0 to Vdc.

Wie später beschrieben wird, detektiert die Schaltsteuerschaltung 100 ferner als Spannung des Kondensators Cf das Mittel zwischen der Ausgangsspannung der Kondensatorspannungsdetektionsschaltung 3 in einem Ladestromabschaltzeitraum nach Laden des Kondensators Cf und der Ausgangsspannung der Kondensatorspannungsdetektionsschaltung 3 in einem Entladestromabschaltzeitraum nach Entladen des Kondensators Cf. Die Kondensatorspannungsdetektionsschaltung 3 und der vorstehende Mittelverarbeitungsabschnitt der Schaltsteuerschaltung 100 entsprechen dem ”Kondensatorspannungsdetektor” gemäß den beigefügten Ansprüchen dieser Anmeldung.As will be described later, the switching control circuit detects 100 Further, as the voltage of the capacitor Cf, the average between the output voltage of the capacitor voltage detection circuit 3 in a charge-off period after charging the capacitor Cf and the output voltage of the capacitor voltage detection circuit 3 in a discharge current cut-off period after discharging the capacitor Cf. The capacitor voltage detection circuit 3 and the above middle processing section of the switching control circuit 100 correspond to the "capacitor voltage detector" according to the appended claims of this application.

Weiterhin führt die Schaltsteuerschaltung 100 eine Anpassung bei der PWM-Steuerung gemäß Detektionsergebnissen der Eingangsspannungsdetektionsschaltung 1, der Ausgangsstromdetektionsschaltung 2 und der Kondensatorspannungsdetektionsschaltung 3 aus. Diese Anpassung wird später näher beschrieben.Furthermore, the switching control circuit performs 100 an adjustment in the PWM control according to detection results of the input voltage detection circuit 1 , the output current detection circuit 2 and the capacitor voltage detection circuit 3 out. This adaptation will be described later.

2 ist eine Tabelle, die die Beziehung zwischen den Zuständen der vier Schaltelemente S1 bis S4 der 3-Level-Spannungserzeugungsschaltung 20 und einer Ausgangsspannung (Potential) Vo zeigt. Die vier Schaltelemente S1 bis S4 nehmen hier vier Zustände H, Mc, Md und L ein. 2 FIG. 12 is a table showing the relationship between the states of the four switching elements S1 to S4 of the 3-level voltage generating circuit 20 and an output voltage (potential) Vo. The four switching elements S1 to S4 here assume four states H, Mc, Md and L.

3 ist ein äquivalentes Schaltbild der 3-Level-Spannungserzeugungsschaltung 20 in den vier vorstehenden Zuständen. In dem Zustand H sind die Schaltelemente S1 und S2 eingeschaltet, während die Schaltelemente S3 und S4 abgeschaltet sind, so dass die Ausgangsspannung Vo gleich Vdc ist. In dem Zustand L sind die Schaltelemente S3 und S4 eingeschaltet, während die Schaltelemente S1 und S2 abgeschaltet sind, so dass die Ausgangsspannung Vo 0 ist. In dem Zustand Mc sind die Schaltelemente S1 und S3 eingeschaltet, während die Schaltelemente S2 und S4 abgeschaltet sind, so dass die Ausgangsspannung Vo gleich Vdc – Vc ist. Vc ist hier eine Ladespannung des Kondensators Cf. Wenn Vc = Vdc/2 ist, ist die Ausgangsspannung Vo = Vdc/2. In dem Zustand Md sind die Schaltelemente S2 und S4 eingeschaltet, während die Schaltelemente S1 und S3 abgeschaltet sind, so dass die Ausgangsspannung Vo gleich Vc ist. Wenn Vc = Vdc/2 ist, ist die Ausgangsspannung Vo = Vdc/2. Da der Betrag der in dem Kondensator Cf geladenen elektrischen Ladung gleich dem Betrag elektrischer Ladung angenommen wird, der daraus entladen wird, ist die Ausgangsspannung Vo in dem Zustand Mc gleich der Ausgangsspannung Vo in dem Zustand Md. Die Ladespannung Vc des Kondensators Cf wird mit anderen Worten zentriert bei Vdc/2, d. h. der 1/2 von Vdc, geladen und entladen. Wenn die Lade- und Entladezeitkonstante des Kondensators Cf ausreichend größer als eine Schaltfrequenz ist, weist die vorstehende Ladespannung Vc einen niedrigen Schwankungsbereich auf und es kann Vc ≈ Vdc/2 angenommen werden. Schwankungen der Ausgangsspannung Vo aufgrund des Ladens und Entladens des Kondensators Cf werden später beschrieben. 3 Fig. 10 is an equivalent circuit diagram of the 3-level voltage generating circuit 20 in the four previous states. In the state H, the switching elements S1 and S2 are turned on while the switching elements S3 and S4 are turned off, so that the output voltage Vo is equal to Vdc. In the state L, the switching elements S3 and S4 are turned on while the switching elements S1 and S2 are turned off so that the output voltage Vo is 0. In the state Mc, the switching elements S1 and S3 are turned on while the switching elements S2 and S4 are turned off, so that the output voltage Vo is equal to Vdc-Vc. Vc here is a charging voltage of the capacitor Cf. When Vc = Vdc / 2, the output voltage Vo = Vdc / 2. In the state Md, the switching elements S2 and S4 are turned on while the switching elements S1 and S3 are turned off, so that the output voltage Vo is equal to Vc. When Vc = Vdc / 2, the output voltage Vo = Vdc / 2. Since the amount of the electric charge charged in the capacitor Cf is made equal to the amount of electric charge discharged therefrom, the output voltage Vo in the state Mc is equal to the output voltage Vo in the state Md. The charging voltage Vc of the capacitor Cf becomes different Words centered at Vdc / 2, ie the 1/2 of Vdc, charged and discharged. When the charging and discharging time constant of the capacitor Cf is sufficiently larger than a switching frequency, the above charging voltage Vc has a low fluctuation range, and Vc ≈ Vdc / 2 can be adopted. Variations in the output voltage Vo due to the charging and discharging of the capacitor Cf will be described later.

4 ist eine Wellenformdarstellung, die Pulsweitenmodulation (PWM) der vier Schaltelemente S1 bis S4 zeigt. In 4 sind ein erstes Dreieckwellensignal Vcr1 und ein zweites Dreieckwellensignal Vcr2 zueinander um 180° phasenverschoben (von entgegengesetzter Polarität). Ein erstes PWM-Signal AQ1 liegt auf einem hohen Level (nachstehend ”H-Level”), wenn das Zielsignal Fp höher als das erste Dreieckwellensignal Vcr1 ist. Ein zweites PWM-Signal AQ2 liegt auf dem H-Level, wenn das Zielsignal Fp höher als das zweite Dreieckwellensignal Vcr2 ist. 4 FIG. 12 is a waveform diagram showing pulse width modulation (PWM) of the four switching elements S1 to S4. In 4 For example, a first triangular wave signal Vcr1 and a second triangular wave signal Vcr2 are mutually 180 ° out of phase (of opposite polarity). A first PWM signal AQ1 is at a high level (hereinafter, "H level") when the target signal Fp is higher than the first triangular wave signal Vcr1. A second PWM signal AQ2 is at the H level when the target signal Fp is higher than the second triangular wave signal Vcr2.

Ein Gate-Signal für das erste Schaltelement S1 steigt mit einer Verzögerung einer Totzeit td ab Anstieg des AQ1 und fällt gleichzeitig mit dem Abfall des AQ1. Ein Gate-Signal für das vierte Schaltelement S4 fällt gleichzeitig mit dem Anstieg des AQ1 und steigt mit einer Verzögerung der Totzeit td ab Abfall des AQ1.A gate signal for the first switching element S1 rises with a delay of a dead time td from the rise of the AQ1 and coincides with the fall of the AQ1. A gate signal for the fourth switching element S4 coincides with the rise of the AQ1 and increases with a delay of the dead time td from the fall of the AQ1.

Ein Gate-Signal für das zweite Schaltelement S2 steigt mit einer Verzögerung der Totzeit td ab Anstieg des AQ2 und fällt gleichzeitig mit dem Abfall des AQ2. Ein Gate-Signal für das dritte Schaltelement S3 fällt gleichzeitig mit dem Anstieg des AQ2 und steigt mit einer Verzögerung der Totzeit td ab Abfall des AQ2.A gate signal for the second switching element S2 increases with a delay of the dead time td from the rise of the AQ2 and coincides with the fall of the AQ2 AQ2. A gate signal for the third switching element S3 coincides with the rise of the AQ2 and increases with a delay of the dead time td from the fall of the AQ2.

In 4 entspricht ZUSTAND den in 3 gezeigten Zuständen. Wenn das Zielsignal Fp kleiner als Vdc/2 ist, wird somit der Zustandsübergang Mc → L → Md → L → ... wiederholt. Wenn analog das Zielsignal Fp Vdc/2 oder mehr beträgt, wird der Zustandsübergang Mc → H → Md → H → ... wiederholt.In 4 CONDITION IS the in 3 shown states. Thus, when the target signal Fp is smaller than Vdc / 2, the state transition Mc → L → Md → L → ... is repeated. Similarly, if the target signal Fp is Vdc / 2 or more, the state transition Mc → H → Md → H → ... is repeated.

5 ist eine durch Simulation erhaltene Wellenformdarstellung eines Laststroms (eines durch einen Induktor L1 fließenden Stroms) Io, einer Spannung Vcf über dem Kondensator Cf und der Ausgangsspannung Vu der in 1 gezeigten Wechselrichtervorrichtung 201. Diese Ergebnisse werden unter den folgenden Bedingungen erhalten.
Vdc = 100 V
Kapazität des Cf = 75 μF
Induktivität des Induktors L1 = 500 μH
Parallele RC-Last: R = 20 Ω, C = 1,1 μF 5 is a waveform representation of a load current (a current flowing through an inductor L1) Io, a voltage Vcf across the capacitor Cf, and the output voltage Vu of FIG 1 shown inverter device 201 , These results are obtained under the following conditions.
Vdc = 100V
Capacitance of Cf = 75 μF
Inductance of the inductor L1 = 500 μH
Parallel RC load: R = 20 Ω, C = 1.1 μF

Wenn hier eine Differenz zwischen einer Ladezeit des Kondensators Cf in dem vorstehenden Zustand Mc und einer Entladezeit des Kondensators Cf in dem Zustand Md vorliegt, weicht das Mittel der Spannung Vcf über dem Kondensator Cf von der 1/2 der Eingangsspannung Vdc ab. Wenn zum Beispiel die Lade- und Entladezeitdifferenz des Kondensators Cf 10 ns pro Lade- und Entladezeitraum beträgt, beträgt das Mittel der Spannung Vcf über dem Kondensator Cf 53,6 V, wenn ein Tastverhältnis 80% beträgt. Daher beläuft sich das Ungleichgewicht (nachstehend als ”Spannungsfehler” bezeichnet) ΔV zwischen einer Ladespannung und einer Entladespannung auf 3,6 V. Wenn die Lade- und Entladezeitdifferenz 100 ns beträgt, beläuft sich das Mittel der Spannung Vcf über dem Kondensator Cf auf 89 V (Spannungsfehler ΔV = 39 V).Here, when there is a difference between a charging time of the capacitor Cf in the above state Mc and a discharging time of the capacitor Cf in the state Md, the mean of the voltage Vcf across the capacitor Cf deviates from 1/2 of the input voltage Vdc. For example, when the charging and discharging time difference of the capacitor Cf is 10 ns per charging and discharging period, the average of the voltage Vcf across the capacitor Cf is 53.6 V when a duty ratio is 80%. Therefore, the imbalance (hereinafter referred to as "voltage error") ΔV between a charging voltage and a discharging voltage is 3.6V. When the charging and discharging time difference is 100ns, the average of the voltage Vcf across the capacitor Cf is 89V (Voltage error ΔV = 39 V).

Die Schaltsteuerschaltung 100 in der in 1 gezeigten Wechselrichtervorrichtung 201 führt die PWM-Steuerung an den Schaltelementen S1 bis S4 durch, um den vorstehenden Spannungsfehler ΔV auf null zu bringen. Die Steuerung wird nachstehend beschrieben.The switching control circuit 100 in the in 1 shown inverter device 201 performs the PWM control on the switching elements S1 to S4 to bring the above voltage error ΔV to zero. The control will be described below.

6 ist eine Wellenformdarstellung, die die Spannung und den Zustand jedes Teils der Wechselrichtervorrichtung 201 zeigt, wenn das Zielsignal Fp ein Sinussignal ist. Die Schaltelemente S1 und S4 werden von dem Signal gesteuert, bei dem die Totzeit zu dem Zeitpunkt des ersten PWM-Signals AQ1 addiert wird, und die Schaltelemente S2 und S3 werden von dem Signal gesteuert, bei dem die Totzeit zu dem Zeitpunkt des zweiten PWM-Signals AQ2 addiert wird (siehe 4). Die Totzeit wird in 6 jedoch zum Zweck des Vermeidens einer komplizierten Zeichnung als 0 dargestellt. In 6 ist eine Spannung Vo' die Ausgangsspannung der 3-Level-Spannungserzeugungsschaltung 20, wenn die Spannung über dem Kondensator Cf immer als Vdc/2 angenommen wird. Tatsächlich schwanken die Spannung Vcf über dem Kondensator Cf und die Ausgangsspannung Vo der 3-Level-Spannungserzeugungsschaltung 20 wie in 6 gezeigt, da der Kondensator Cf während eines Zeitraums des vorstehenden Zustands Mc geladen und während eines Zeitraums des vorstehenden Zustands Md entladen wird. 6 FIG. 12 is a waveform diagram showing the voltage and state of each part of the inverter device. FIG 201 shows when the target signal Fp is a sinusoidal signal. The switching elements S1 and S4 are controlled by the signal in which the dead time is added at the time of the first PWM signal AQ1, and the switching elements S2 and S3 are controlled by the signal at which the dead time at the time of the second PWM signal. Signal AQ2 is added (see 4 ). The dead time is in 6 however, as 0 for the purpose of avoiding a complicated drawing. In 6 a voltage Vo 'is the output voltage of the 3-level voltage generating circuit 20 when the voltage across the capacitor Cf is always assumed to be Vdc / 2. In fact, the voltage Vcf across the capacitor Cf and the output voltage Vo of the 3-level voltage generating circuit fluctuate 20 as in 6 5, since the capacitor Cf is charged during a period of the above state Mc and discharged during a period of the above state Md.

7 ist ein Diagramm, das den Zeitpunkt der Detektion der Spannung Vcf über dem Kondensator Cf zeigt. Die Spannung Vcf über dem Kondensator Cf steigt in dem Zeitraum des Zustands Mc und fällt in dem Zeitraum des Zustands Md. Die Spannung Vcf über dem Kondensator Cf wird in dem Zustand L oder dem Zustand H bei einem konstanten Wert gehalten. In einem in 7 gezeigten Beispiel wird die Spannung Vcf in den Zeiträumen des Zustands L (in 7 mit Kreisen gezeigte Zeiten) vor und nach dem Zustand Mc oder Md abgetastet, und das Mittel derselben wird als Spannung über dem Kondensator Cf behandelt. Der Zeitraum zwischen dem Zustand Mc und dem Zustand Md entspricht dem ”Ladestromabschaltzeitraum” gemäß den beigefügten Ansprüchen dieser Anmeldung, während der Zeitraum zwischen dem Zustand Md und dem Zustand Mc dem ”Entladestromabschaltzeitraum” gemäß den beigefügten Ansprüchen dieser Anmeldung entspricht. 7 FIG. 15 is a diagram showing the timing of detection of the voltage Vcf across the capacitor Cf. The voltage Vcf across the capacitor Cf increases in the period of the state Mc and falls in the period of the state Md. The voltage Vcf across the capacitor Cf is maintained at a constant value in the state L or the state H. In an in 7 In the example shown, the voltage Vcf in the periods of the state L (in 7 times shown in circles) before and after the state Mc or Md are sampled, and the means thereof is treated as a voltage across the capacitor Cf. The time period between the state Mc and the state Md corresponds to the "charging current cut-off period" according to the appended claims of this application, while the period between the state Md and the state Mc corresponds to the "discharge current cutoff period" according to the appended claims of this application.

8A und 8B sind Wellenformdarstellungen, die die PWM-Steuerung zum Ändern des Mittels der Spannung Vcf über dem Kondensator Cf zeigen. 8A ist eine Darstellung, bei der das Zielsignal Fp kleiner als ein Wert ist, der äquivalent zu Vdc/2 ist, während 8B die Darstellung ist, bei der das Zielsignal Fp den Wert, der äquivalent zu Vdc/2 ist, übersteigt. Wenn das Zielsignal Fp + α ist, damit eine PWM-Schaltung das erste PWM-Signal AQ1 erzeugt, rückt der Anstiegszeitpunkt des ersten PWM-Signals AQ1 um ΔT vor und der Abfallszeitpunkt desselben verzögert sich um ΔT Eine Pulsweite desselben verbreitert sich mit anderen Worten um 2ΔT. Wenn das Zielsignal Fp – α ist, damit die PWM-Schaltung das zweite PWM-Signal AQ2 erzeugt, verzögert sich der Anstiegszeitpunkt des zweiten PWM-Signals AQ2 um ΔT und der Abfallszeitpunkt desselben rückt um ΔT vor. Eine Pulsweite desselben verschmälert sich mit anderen Worten um 2ΔT. Das vorstehende Zielsignal Fp + α entspricht dem ”ersten Modulationssignal” in den beigefügten Ansprüchen dieser Erfindung, und das vorstehende Zielsignal Fp – α entspricht dem ”zweiten Modulationssignal” in den beigefügten Ansprüchen dieser Erfindung. 8A and 8B are waveform diagrams showing the PWM control for changing the mean of the voltage Vcf across the capacitor Cf. 8A FIG. 15 is a diagram in which the target signal Fp is smaller than a value equivalent to Vdc / 2 while FIG 8B is the illustration in which the target signal Fp exceeds the value equivalent to Vdc / 2. When the target signal Fp + α is to cause a PWM circuit to generate the first PWM signal AQ1, the rise timing of the first PWM signal AQ1 advances by ΔT and the fall timing thereof retards by ΔT. In other words, a pulse width thereof widens 2ΔT. When the target signal Fp-.alpha. For the PWM circuit to generate the second PWM signal AQ2, the rise timing of the second PWM signal AQ2 is delayed by .DELTA.T and the fall timing thereof advances by .DELTA.T. A pulse width of the same narrows in other words by 2ΔT. The above target signal Fp + α corresponds to the "first modulation signal" in the appended claims of this invention, and the above target signal Fp - α corresponds to the "second modulating signal" in the appended claims of this invention.

4 zeigt eine Zustandsübertragung, wenn die vorstehende Anpassung unter Verwenden von ±α nicht ausgeführt wird. Wie aus einem Vergleich mit 4 hervorgeht, verlängert die vorstehende Anpassung unter Verwenden von ±α den Zustand Mc (einen Ladezeitraum zu dem Kondensator Cf) und verkürzt den Zustand Md (einen Entladezeitraum von dem Kondensator Cf). Dadurch nimmt das Mittel der Spannung Vcf über dem Kondensator Cf zu. 4 FIG. 12 shows state transmission when the above adaptation is not performed using ± α. How to compare with 4 1, the above adaptation using ± α extends the state Mc (a charging period to the capacitor Cf) and shortens the state Md (a discharge period from the capacitor Cf). As a result, the average of the voltage Vcf across the capacitor Cf increases.

Die vorstehende Ausführungsform beschreibt einen Fall, bei dem ein elektrischer Strom in einer positiven Richtung fließt, mit anderen Worten der Laststrom Io in einer in 1 gezeigten Richtung fließt. In einem Fall, da der elektrische Strom in einer ”negativen” Richtung fließt, werden das Laden und das Entladen umgekehrt und die Zeiträume Mc und Md werden getauscht. Somit wird auch die Richtung der Korrektur umgekehrt und somit sollte das vorstehende α mit ”–1” multipliziert werden.The above embodiment describes a case where an electric current flows in a positive direction, in other words, the load current Io in an in 1 shown direction flows. In a case where the electric current flows in a "negative" direction, the charging and discharging are reversed and the periods Mc and Md are exchanged. Thus, the direction of the correction is also reversed, and thus the above α should be multiplied by "-1".

9 ist ein Schaltbild der in 1 gezeigten Schaltsteuerschaltung 100. Die Schaltsteuerschaltung 100 besteht aus einer Kondensatorlade- und Entladezeit-Anpassschaltung 70, einer PWM-Schaltung 80 und einer Schaltelement-Antriebsschaltung 90. Die PWM-Schaltung 80 entspricht einem erfindungsgemäßen ”Pulsweitenmodulator”. Die Kondensatorlade- und Entladezeit-Anpassschaltung 70 umfasst eine Korrekturbetragerzeugungsschaltung 71 und eine Addiererschaltung 73 und eine Subtrahiererschaltung 74 zum Ausführen einer Addition oder Subtraktion an dem Zielsignal um den Korrekturbetrag α. Die Kondensatorlade- und Entladezeit-Anpassschaltung 70 entspricht der erfindungsgemäßen ”Kondensatorlade- und Entladezeit-Anpassvorrichtung”. Die Korrekturbetragerzeugungsschaltung 71 ermittelt den Korrekturbetrag α des Zielsignals gemäß der Eingangsspannung Vdc, der Spannung Vcf über dem Kondensator Cf und dem Laststrom Io. Eine Zielsignalerzeugungsschaltung 72 ist eine in einem Steuergerät eines höheren Levels vorgesehene Schaltung (außerhalb der Schaltsteuerschaltung 100) und wird zum Beispiel durch eine arithmetische Verarbeitung für sequentielles Berechnen der Werte einer Sinuswelle verwirklicht. 9 is a schematic of the in 1 shown switching control circuit 100 , The switching control circuit 100 consists of a capacitor charging and discharging time matching circuit 70 , a PWM circuit 80 and a switching element drive circuit 90 , The PWM circuit 80 corresponds to a "pulse width modulator" according to the invention. The capacitor charging and discharging time matching circuit 70 includes a correction amount generation circuit 71 and an adder circuit 73 and a subtracter circuit 74 for performing addition or subtraction on the target signal by the correction amount α. The capacitor charging and discharging time matching circuit 70 corresponds to the "capacitor charging and discharging time adjusting device" according to the invention. The correction amount generation circuit 71 determines the correction amount α of the target signal according to the input voltage Vdc, the voltage Vcf across the capacitor Cf and the load current Io. A target signal generation circuit 72 is a circuit provided in a higher-level controller (outside the switching control circuit 100 ) and is realized, for example, by an arithmetic processing for sequentially calculating the values of a sine wave.

Die PWM-Schaltung 80 umfasst Dreieckwellenerzeugungsschaltungen 81 und 82 und Komparatoren 83 und 84. Die Dreieckwellenerzeugungsschaltung 81 erzeugt das erste Dreieckwellensignal Vcr1, und die zweite Dreieckwellenerzeugungsschaltung 82 erzeugt das zweite Dreieckwellensignal Vcr2.The PWM circuit 80 includes triangular wave generating circuits 81 and 82 and comparators 83 and 84 , The triangular wave generating circuit 81 generates the first triangular wave signal Vcr1, and the second triangular wave generating circuit 82 generates the second triangular wave signal Vcr2.

10 ist eine Wahrheitstabelle der Schaltelement-Antriebsschaltung 90. Die Schaltelement-Antriebsschaltung 90 erzeugt die Gate-Signale der vier Schaltelemente S1 bis S4, wie in 8A und 8B gezeigt ist. 10 is a truth table of the switching element drive circuit 90 , The switching element drive circuit 90 generates the gate signals of the four switching elements S1 to S4, as in FIG 8A and 8B is shown.

Die vorstehende Beschreibung bezüglich der PWM beruht zwecks vereinfachter Darstellung auf der Prämisse, dass analoge Schaltungen die PWM durchführen. Die PWM kann aber durch digitale Schaltungen oder durch digitale arithmetische Verarbeitung durchgeführt werden. In dem Fall, da die Kondensatorlade- und Entladezeit-Anpassschaltung 70 und die PWM-Schaltung 80, die in 9 gezeigt ist, unter Verwenden der digitalen Schaltungen konfiguriert sind, werden die Dreieckwellenerzeugungsschaltungen 81 und 82 durch Zähler verwirklicht und die Komparatoren 83 und 84 werden durch digitale Komparatoren verwirklicht. Die Korrekturbetragerzeugungsschaltung 71 ermittelt den Wert des Zielsignals gemäß dem Korrekturbetrag oder den Korrekturbetrag bei den Zählwerten der Dreieckwellen. D. h. das ”Dreieckwellensignal” dieser Erfindung ist nicht auf ein analoges Signal beschränkt, sondern umfasst ”einen sich in Form einer Dreieckwelle ändernden Wert”.The above description regarding PWM is based on the premise that analog circuits perform the PWM for ease of illustration. The PWM can however be performed by digital circuits or by digital arithmetic processing. In the case where the capacitor charging and discharging time matching circuit 70 and the PWM circuit 80 , in the 9 are configured using the digital circuits, the triangular wave generating circuits become 81 and 82 realized by counter and the comparators 83 and 84 are realized by digital comparators. The correction amount generation circuit 71 determines the value of the target signal according to the correction amount or the correction amount in the counts of the triangular waves. Ie. the "triangular wave signal" of this invention is not limited to an analog signal, but includes "a value changing in the form of a triangular wave".

Ic stellt hier einen durch den Kondensator fließenden elektrischen Strom dar, Tc ist eine Ladezeit, C stellt die Kapazität des Kondensators dar, ΔVc stellt eine Spannungsänderung der Kondensatorspannung während des Ladens dar und ΔVd stellt eine Spannungsänderung der Kondensatorspannung während des Entladens dar, und diese haben die folgende Beziehung. ΔVc = Ic × Tc/C ΔVd = –Ic × Td/C Here, Ic represents an electric current flowing through the capacitor, Tc is a charging time, C represents the capacitance of the capacitor, ΔVc represents a voltage change of the capacitor voltage during charging, and ΔVd represents a voltage change of the capacitor voltage during discharging and have the following relationship. ΔVc = Ic × Tc / C ΔVd = -Ic × Td / C

Der Spannungsfehler ΔV weist somit die folgende Beziehung auf. ΔV = (Tc – Td) × Ic/C (1) The voltage error ΔV thus has the following relationship. ΔV = (Tc - Td) × Ic / C (1)

Ein Fehler ΔT bei der Lade- und Entladezeit weist indessen die folgende Beziehung auf. ΔT = ΔV × C/Ic (2) Meanwhile, an error ΔT in the charging and discharging time has the following relationship. ΔT = ΔV × C / Ic (2)

D. h. der Fehler ΔT der Lade- und Entladezeit ist direkt proportional zu dem Spannungsfehler ΔV und der Kapazität C des Kondensators Cf. Ferner ist der Fehler ΔT der Lade- und Entladezeit umgekehrt proportional zu dem Kondensatorstrom Ic. Der Kondensatorstrom Ic ist äquivalent zu dem Laststrom Io.Ie. the charge and discharge time error ΔT is directly proportional to the voltage error ΔV and the capacitance C of the capacitor Cf. Further, the charge and discharge time error ΔT is inversely proportional to the capacitor current Ic. The capacitor current Ic is equivalent to the load current Io.

Der Spannungsfehler ΔV wird aus der Differenz zwischen der 1/2 der Eingangsspannung Vdc und der Spannung Vcf über dem Kondensator Cf erhalten, und der Korrekturbetrag bezüglich ΔT ist das Produkt des Spannungsfehlers ΔV multipliziert mit einer Rückkopplungsverstärkung k. Die vorstehende Rückkopplungsverstärkung k ist das Produkt eines Koeffizienten, der mit dem Kehrwert des Laststroms Io in Verbindung steht, eines Koeffizienten, der mit der Kapazität C in Verbindung steht, und eines Koeffizienten zum Sichern der Stabilität in einem Rückkopplungssystem.The voltage error ΔV is obtained from the difference between 1/2 of the input voltage Vdc and the voltage Vcf across the capacitor Cf, and the correction amount with respect to ΔT is the product of the voltage error ΔV multiplied by a feedback gain k. The above feedback gain k is the product of a coefficient associated with the reciprocal of the load current Io, a coefficient associated with the capacitance C, and a Coefficients for securing stability in a feedback system.

11 ist ein Graph, der die Beziehung zwischen dem Laststrom Io und dem Koeffizienten k(Io), der mit dem Laststrom Io in Verbindung steht, zeigt. Der Koeffizient k(Io), der mit dem Laststrom Io in Verbindung steht, ist umgekehrt proportional zu dem Laststrom Io, wie in 11 durch eine Strichlinie gezeigt ist, ist aber nicht unbedingt mathematisch umgekehrt proportional, und der Koeffizient k(Io) kann sich stufenweise ändern, wie in 11 durch eine durchgehende Linie gezeigt ist. 11 FIG. 12 is a graph showing the relationship between the load current Io and the coefficient k (Io) associated with the load current Io. The coefficient k (Io) associated with the load current Io is inversely proportional to the load current Io, as in FIG 11 is shown by a dashed line, but is not necessarily mathematically inversely proportional, and the coefficient k (Io) may change stepwise as in 11 is shown by a solid line.

12(A) ist eine Wellenformdarstellung der Spannung Vcf über dem Kondensator Cf der Wechselrichtervorrichtung 201 gemäß der ersten Ausführungsform. 12(B) ist eine Wellenformdarstellung der Spannung Vcf über dem Kondensator Cf bei Nichtkorrektur der Lade- und Entladezeit des Kondensators. Beide Darstellungen zeigen einen Zeitraum des Zielsignals. Wenn zwischen der Ladezeit und der Entladezeit des Kondensators Cf die Differenz vorliegt, wie in 12(B) gezeigt ist, schwankt die mittlere Spannung über dem Kondensator Cf mit einer Spannungsänderung der Sinuswelle des Zielsignals. Da andererseits gemäß dieser Ausführungsform der von der Differenz zwischen der Ladezeit und der Entladezeit des Kondensators Cf hervorgerufene Spannungsfehler korrigiert wird, wird die mittlere Spannung des Kondensators Cf immer bei etwa Vdc/2 gehalten, wie in 12(A) gezeigt ist. 12 (A) FIG. 12 is a waveform diagram of the voltage Vcf across the capacitor Cf of the inverter device 201 according to the first embodiment. 12 (B) FIG. 12 is a waveform diagram of the voltage Vcf across the capacitor Cf when the charging and discharging time of the capacitor is not corrected. Both representations show a period of the target signal. If there is a difference between the charging time and the discharging time of the capacitor Cf, as in 12 (B) is shown, the average voltage across the capacitor Cf varies with a voltage change of the sine wave of the target signal. On the other hand, according to this embodiment, since the voltage error caused by the difference between the charging time and the discharging time of the capacitor Cf is corrected, the average voltage of the capacitor Cf is always kept at about Vdc / 2, as in FIG 12 (A) is shown.

Zu beachten ist, dass der Korrekturwert Grenzwerte aufweist. Hier müssen die in 8A und 8B gezeigten Zielsignale Fp + α und Fp – α zwei Anforderungen erfüllen, nämlich (1) die Zielsignale Fp + α und Fp – α liegen innerhalb eines Bereichs eines Höchstwerts (Dmax) und eines Mindestwerts (Dmin) der PWM-Steuerung und (2) das Mittel der Zielsignale, d. h. ((Fp + α) + (Fp – α))/2, ändert sich nicht. Demgemäß ist der absolute Wert von αα zwischen (Dmax – Fp) und (Fp – Dmin) begrenzt.It should be noted that the correction value has limit values. Here must be in 8A and 8B The target signals Fp + α and Fp -α are within a range of a maximum value (Dmax) and a minimum value (Dmin) of the PWM control, and (2) the target signals Fp + α and Fp-α Means of the target signals, ie, ((Fp + α) + (Fp-α)) / 2, does not change. Accordingly, the absolute value of αα is limited between (Dmax-Fp) and (Fp-Dmin).

<<ZWEITE AUSFÜHRUNGSFORM>><< SECOND EMBODIMENT >>

13 ist eine Wellenformdarstellung, die den Zeitpunkt der Messung der Spannung eines fliegenden Kondensators in einer Wechselrichtervorrichtung gemäß einer zweiten Ausführungsform zeigt. Die Wechselrichtervorrichtung weist die gleiche Schaltungskonfiguration wie die der ersten Ausführungsform auf. Da ein Entladen bei Starten des Zeitraums des Zustands Md begonnen wird und bei dessen Enden beendet wird, zeigt die Spannung Vcf bei dem mittleren Zeitpunkt des Zustands Md die mittlere Spannung des fliegenden Kondensators an. Da unter Bezugnahme auf 1 und 3 die Schaltelemente S2 und S4 in dem vorstehenden Zustand Md eingeschaltet werden, erscheint die Spannung des fliegenden Kondensators Cf an der Ausgangsklemme der 3-Level-Spannungserzeugungsschaltung 20 in dem Zustand Md. Durch Abtasten der Ausgangsspannung Vo der 3-Level-Spannungserzeugungsschaltung 20 bei dem mittleren Zeitpunkt tc des Zustands Md, wie in 13 gezeigt wird, kann daher die mittlere Spannung des fliegenden Kondensators erhalten werden. Ein Verarbeitungsabschnitt, der die vorstehende Abtastung in der Schaltsteuerschaltung durchführt, entspricht dem ”Kondensatorspannungsdetektor” gemäß den beigefügten Ansprüchen dieser Anmeldung. 13 FIG. 12 is a waveform diagram showing the timing of measuring the voltage of a flying capacitor in an inverter device according to a second embodiment. FIG. The inverter device has the same circuit configuration as that of the first embodiment. Since discharging is started at the start of the period of the state Md and terminated at the end thereof, the voltage Vcf at the middle time of the state Md indicates the average voltage of the flying capacitor. As with reference to 1 and 3 the switching elements S2 and S4 are turned on in the above state Md, the voltage of the flying capacitor Cf appears at the output terminal of the 3-level voltage generating circuit 20 in the state Md. By sampling the output voltage Vo of the 3-level voltage generating circuit 20 at the middle time tc of the state Md, as in FIG 13 is shown, therefore, the average voltage of the flying capacitor can be obtained. A processing section which performs the above sampling in the switching control circuit corresponds to the "capacitor voltage detector" according to the appended claims of this application.

Diese Ausführungsform weist einen längeren Abtastzeitraum als die erste Ausführungsform auf und macht den Betrieb zum Berechnen des Mittels unnötig, wodurch eine Betriebsbelastung reduziert wird. Da keine Notwendigkeit einer Differentialdetektion besteht, kann auch auf einen Sensor verzichtet werden, was zu Kostenreduktion führt.This embodiment has a longer sampling period than the first embodiment and makes the operation for calculating the mean unnecessary, thereby reducing an operating load. Since there is no need for a differential detection, can also be dispensed with a sensor, which leads to cost reduction.

<<DRITTE AUSFÜHRUNGSFORM>><< THIRD EMBODIMENT >>

In der ersten Ausführungsform wird die Lade- und Entladezeit des fliegenden Kondensators durch Anpassen des Zielsignals der PWM-Steuerung um ±α geregelt. In der dritten Ausführungsform wird die Lade- und Entladezeit des fliegenden Kondensators durch Anpassen der Totzeit der PWM-Signale korrigiert.In the first embodiment, the charging and discharging time of the flying capacitor is controlled by ± α by adjusting the target signal of the PWM control. In the third embodiment, the charging and discharging time of the flying capacitor is corrected by adjusting the dead time of the PWM signals.

Die in 14 gezeigte Wechselrichtervorrichtung umfasst eine Totzeitanpassschaltung 50, eine PWM-Schaltung 60, Verzögerungsschaltungen 51 bis 54 und die Totzeit vergrößernde und verkleinernde Schaltungen 55 und 56. In 14 berechnet die Totzeitanpassschaltung 50 den Spannungsfehler ΔV aus der Spannung Vcf über dem Kondensator Cf und der Eingangsspannung Vdc und ermittelt den Korrekturbetrag ΔT der Totzeit (siehe td von 4) der Schaltelemente S1 bis S4 gemäß dem Koeffizienten, der mit dem Kehrwert des Laststroms Io in Verbindung steht. Die Totzeitanpassschaltung 50 entspricht dem erfindungsgemäßen ”Totzeitkorrektor”. Die PWM-Schaltung 60 erzeugt ein PWM-Signal für das erste Schaltelement S1 und das vierte Schaltelement S4 und ein PWM-Signal für das zweite Schaltelement S2 und das dritte Schaltelement S3. Ein Steuersignal (Gate-Signal) für das erste Schaltelement S1 ist eine Umkehrung eines Steuersignals (Gate-Signals) für das vierte Schaltelement S4. Ein Steuersignal (Gate-Signal) für das zweite Schaltelement S2 ist eine Umkehrung eines Steuersignals (Gate-Signals) für das dritte Schaltelement S3. Die Verzögerungsschaltungen S1 bis S4 geben die Steuersignale für die Schaltelemente S1 bis S4 mit einer Verzögerung größer oder kleiner werdender Zeit von ΔT relativ zu der konstanten Totzeit aus.In the 14 The inverter device shown includes a dead time adjustment circuit 50 , a PWM circuit 60 , Delay circuits 51 to 54 and the dead time increasing and decreasing circuits 55 and 56 , In 14 calculates the dead time adjustment circuit 50 the voltage error ΔV from the voltage Vcf across the capacitor Cf and the input voltage Vdc and determines the correction amount ΔT of the dead time (see td of FIG 4 ) of the switching elements S1 to S4 according to the coefficient associated with the reciprocal of the load current Io. The dead time adjustment circuit 50 corresponds to the "dead time corrector" according to the invention. The PWM circuit 60 generates a PWM signal for the first switching element S1 and the fourth switching element S4 and a PWM signal for the second switching element S2 and the third switching element S3. A control signal (gate signal) for the first switching element S1 is an inverse of a control signal (gate signal) for the fourth switching element S4. A control signal (gate signal) for the second switching element S2 is an inversion of a control signal (gate signal) for the third switching element S3. The delay circuits S1 to S4 output the Control signals for the switching elements S1 to S4 with a delay of increasing or decreasing time of .DELTA.T relative to the constant dead time.

Wie vorstehend in dieser Ausführungsform beschrieben kann die Lade- und Entladezeit des fliegenden Kondensators durch Anpassen der Totzeit der PWM-Signale korrigiert werden.As described above in this embodiment, the charging and discharging time of the flying capacitor can be corrected by adjusting the dead time of the PWM signals.

<<VIERTE AUSFÜHRUNGSFORM>><< FOURTH EMBODIMENT >>

Eine vierte Ausführungsform beschreibt ein Beispiel, bei dem ein neutrales Potential der Gleichstrom-Eingangsspannung als Referenzpotential der Ausgangsspannung der Wechselrichtervorrichtung festgelegt ist.A fourth embodiment describes an example in which a neutral potential of the DC input voltage is set as a reference potential of the output voltage of the inverter device.

15 ist ein Schaltbild eines Hauptabschnitts einer Wechselrichtervorrichtung 204A gemäß der vierten Ausführungsform. Zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 der Wechselrichtervorrichtung 204A wird Vdc angelegt, und die Zwischenspannung (neutrale Spannung) dazwischen ist ein Potential der zweiten Ausgangsklemme OUT2. Die anderen Konfigurationen sind die gleichen wie die in 1 gezeigte Schaltungsanordnung. 15 Fig. 10 is a circuit diagram of a main portion of an inverter device 204A according to the fourth embodiment. Between the first input terminal IN1 and the second input terminal IN2 of the inverter device 204A Vdc is applied and the intermediate voltage (neutral voltage) therebetween is a potential of the second output terminal OUT2. The other configurations are the same as those in 1 shown circuit arrangement.

16 ist ein Schaltbild eines Hauptabschnitts einer anderen Wechselrichtervorrichtung 204B gemäß der vierten Ausführungsform. Zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 der Wechselrichtervorrichtung 204B ist eine Reihenschaltung mit Kondensatoren Ci1 und Ci2 angeschlossen, und an der zweiten Ausgangsklemme OUT2 ist ein Potential an einem Knoten zwischen den Kondensatoren Ci1 und Ci2 angelegt. Die anderen Konfigurationen sind die gleichen wie die in 1 gezeigte Schaltungsanordnung. 16 Fig. 10 is a circuit diagram of a main portion of another inverter device 204B according to the fourth embodiment. Between the first input terminal IN1 and the second input terminal IN2 of the inverter device 204B a series circuit with capacitors Ci1 and Ci2 is connected, and at the second output terminal OUT2 a potential is applied to a node between the capacitors Ci1 and Ci2. The other configurations are the same as those in 1 shown circuit arrangement.

<<FÜNFTE AUSFÜHRUNGSFORM>><< FIFTH EMBODIMENT >>

Eine fünfte Ausführungsform beschreibt eine Wechselrichtervorrichtung, die eine H-Brückenschaltung 30 nach der 3-Level-Spannungserzeugungsschaltung 20 umfasst.A fifth embodiment describes an inverter device including an H-bridge circuit 30 after the 3-level voltage generating circuit 20 includes.

17 ist ein Schaltbild eines Hauptabschnitts einer Wechselrichtervorrichtung 205A gemäß der fünften Ausführungsform. Die H-Brückenschaltung 30 ist nach der 3-Level-Spannungserzeugungsschaltung 20 angeschlossen. Die anderen Konfigurationen sind die gleichen wie die in 1 gezeigte Schaltungsanordnung. Bei der H-Brückenschaltung 30 sind vier Schaltelemente S11, S12, S21 und S22 durch Brücke verbunden. Durch Schalten der vier Schaltelemente S11, S12, S21 und S22 wird die Ausgangsspannung der 3-Level-Spannungserzeugungsschaltung 20 zur Ausgabe abwechselnd umgekehrt. 17 Fig. 10 is a circuit diagram of a main portion of an inverter device 205A according to the fifth embodiment. The H-bridge circuit 30 is after the 3-level voltage generation circuit 20 connected. The other configurations are the same as those in 1 shown circuit arrangement. In the H-bridge circuit 30 four switching elements S11, S12, S21 and S22 are connected by bridge. By switching the four switching elements S11, S12, S21 and S22, the output voltage of the 3-level voltage generating circuit 20 alternately reversed for output.

Die 3-Level-Spannungserzeugungsschaltung 20 erzeugt eine Spannung einer halben Welle der Sinuswelle, und die H-Brückenschaltung 30 kehrt die Spannung in einem Zeitraum der Sinuswelle um. Somit wird die Sinusspannung zu der Last ausgegeben.The 3-level voltage generation circuit 20 generates a voltage of half a wave of the sine wave, and the H bridge circuit 30 the voltage reverses in a period of sine wave. Thus, the sine wave voltage is output to the load.

18 ist ein Schaltbild eines Hauptabschnitts einer anderen Wechselrichtervorrichtung 205B gemäß der fünften Ausführungsform. Die Wechselrichtervorrichtung 205B umfasst die erste Eingangsklemme IN1 und die zweite Eingangsklemme IN2, zu denen die Gleichspannung eingespeist wird, und die erste Ausgangsklemme OUT1 und die zweite Ausgangsklemme OUT2, von denen die Wechselspannung ausgegeben wird. An der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 wird die von zum Beispiel dem Solarenergieerzeugungspaneel erzeugte Gleichspannung angelegt. In 18 stellen Su und Sw ein einphasiges dreiadriges Stromsystem mit einer U-Phase und einer W-Phase dar. 18 Fig. 10 is a circuit diagram of a main portion of another inverter device 205B according to the fifth embodiment. The inverter device 205B includes the first input terminal IN1 and the second input terminal IN2 to which the DC voltage is input, and the first output terminal OUT1 and the second output terminal OUT2 from which the AC voltage is output. At the first input terminal IN1 and the second input terminal IN2, the DC voltage generated by, for example, the solar power generation panel is applied. In 18 Su and Sw represent a single-phase three-phase current system with a U-phase and a W-phase.

Bei dieser Wechselrichtervorrichtung 205B sind zwei 3-Level-Spannungserzeugungsschaltungen 20H und 20L zwischen der ersten Eingangsklemme IN1 und der zweiten Eingangsklemme IN2 angeschlossen. Die 3-Level-Spannungserzeugungsschaltungen 20H und 20L weisen jeweils die gleiche Konfiguration wie die in 1 gezeigte 3-Level-Spannungserzeugungsschaltung 20 auf. Die Polaritäten der Zielsignale sind aber zwischen den 3-Level-Spannungserzeugungsschaltungen 20H und 20L einander entgegengesetzt. Ein Knoten zwischen den zwei 3-Level-Spannungserzeugungsschaltungen 20H und 20L liegt bei einem neutralen Potential der Wechselrichtervorrichtung. Die Ausgabe der H-Brückenschaltung 30 ist durch Induktoren L1 und L2 mit dem einphasigen dreiadrigen System verbunden. Eine Wechselspannung mit einer effektiven Spannung von 100 V wird zwischen der ersten Ausgangsklemme OUT1 und einem neutralen Punkt NP angelegt, und eine Wechselspannung mit einer effektiven Spannung von 100 V wird zwischen dem neutralen Punkt NP und der zweiten Ausgangsklemme OUT2 angelegt, so dass eine Wechselspannung mit einer effektiven Spannung von 200 V zwischen der ersten Ausgangsklemme OUT1 und der zweiten Ausgangsklemme OUT2 angelegt ist.In this inverter device 205B are two 3-level voltage generating circuits 20H and 20L connected between the first input terminal IN1 and the second input terminal IN2. The 3-level voltage generating circuits 20H and 20L each have the same configuration as the one in 1 3-level voltage generating circuit shown 20 on. However, the polarities of the target signals are between the 3-level voltage generating circuits 20H and 20L opposite each other. A node between the two 3-level voltage generating circuits 20H and 20L is at a neutral potential of the inverter device. The output of the H-bridge circuit 30 is connected by inductors L1 and L2 to the single-phase three-wire system. An AC voltage having an effective voltage of 100 V is applied between the first output terminal OUT1 and a neutral point NP, and an AC voltage having an effective voltage of 100 V is applied between the neutral point NP and the second output terminal OUT2, so that an AC voltage with an effective voltage of 200 V is applied between the first output terminal OUT1 and the second output terminal OUT2.

<<SECHSTE AUSFÜHRUNGSFORM>><< SIXTH EMBODIMENT >>

19 ist ein Blockschaltbild einer Dreiphasen-Wechselrichtervorrichtung nach einer sechsten Ausführungsform. Wechselrichtervorrichtungen 206U, 206V und 206W sind die Wechselrichtervorrichtungen, wie sie zum Beispiel in 16 gezeigt sind, die das neutrale Potential der Eingangsgleichspannung als Referenzpotential der Wechselrichtervorrichtung nutzen. Die Spannungen an den Ausgangsklemmen U, V und W der Wechselrichtervorrichtungen 206U, 206V und 206W sind Sinuswellenspannungen und in dieser Reihenfolge um 120° voneinander phasenverschoben. 19 FIG. 10 is a block diagram of a three-phase inverter device according to a sixth embodiment. FIG. Inverter devices 206U . 206V and 206W are the inverter devices, such as those in 16 are shown, which use the neutral potential of the DC input voltage as the reference potential of the inverter device. The voltages at the output terminals U, V and W of the inverter devices 206U . 206V and 206W are sinusoidal voltages and phase shifted by 120 ° in this order.

Zu beachten ist, dass in jeder der vorstehend beschriebenen Ausführungsformen der MOS-FET als Schaltelement verwendet wird, aber stattdessen ein IGBT (Bipolartransistor mit isolierten Gate) verwendet werden kann.Note that, in each of the above-described embodiments, the MOS-FET is used as a switching element, but an IGBT (Insulated Gate Bipolar Transistor) may be used instead.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

AQ1, AQ2AQ1, AQ2: PWM-SignalPWM signal
CfCf: fliegender Kondensatorflying capacitor
Ci1, CiCi1, Ci: Kondensatorcapacitor
Fpfp: Zielsignaltarget signal
H, Mc, Md, LH, Mc, Md, L: ZustandStatus
IN1IN1: erste Eingangsklemmefirst input terminal
IN2IN 2: zweite Eingangsklemmesecond input terminal
Ioio: Laststromload current
KK: RückkopplungsverstärkungFeedback gain
L1, L2L1, L2: Induktorinductor
NPNP: neutraler Punktneutral point
OUT1OUT1: erste Ausgangsklemmefirst output terminal
OUT2OUT2: zweite Ausgangsklemmesecond output terminal
S1S1: erstes Schaltelementfirst switching element
S2S2: zweites Schaltelementsecond switching element
S3S3: drittes Schaltelementthird switching element
S4S4: viertes Schaltelementfourth switching element
Tctc: mittlerer Zeitpunktmiddle time
Tdtd: Totzeitdead
U, V, WAND MANY MORE: Ausgangsklemmeoutput terminal
VcVc: Ladespannungcharging voltage
Vcfvcf: Spannung des KondensatorsVoltage of the capacitor
Vcr1VCR1: erstes Dreieckwellensignalfirst triangular wave signal
Vcr2VCR2: zweites Dreieckwellensignalsecond triangular wave signal
VdcVdc: Eingangsspannunginput voltage
VoVo: Ausgangsspannungoutput voltage
VuVu: Ausgangsspannungoutput voltage
11: EingangsspannungsdetektionsschaltungInput voltage detection circuit
22: AusgangsstromdetektionsschaltungOutput current detection circuit
33: KondensatorspannungsdetektionsschaltungCapacitor voltage detection circuit
20, 20H, 20L20, 20H, 20L: 3-Level-Spannungserzeugungsschaltung3-level voltage generation circuit
3030: Brückenschaltungbridge circuit
5050: TotzeitanpassschaltungTotzeitanpassschaltung
51–5451-54: Verzögerungsschaltungdelay circuit
55, 5655, 56: die Totzeit vergrößernde oder verkleinernde Schaltungthe dead time increasing or decreasing circuit
6060: PWM-SchaltungPWM circuit
7070: Kondensatorlade- und Entladezeit-AnpassschaltungCapacitor charging and discharging time adjusting circuit
7171: KorrekturbetragerzeugungsschaltungCorrection amount generating circuit
7272: ZielsignalerzeugungsschaltungTarget signal generating circuit
7373: Addiererschaltungadder
7474: Subtrahiererschaltungsubtractor
8080: PWM-SchaltungPWM circuit
81, 8281, 82: DreieckwellenerzeugungsschaltungTriangular wave generating circuit
83, 8483, 84: Komparatorcomparator
9090: Schaltelement-AntriebsschaltungSwitching element drive circuit
100100: SchaltsteuerschaltungSwitch control circuit
201201: WechselrichtervorrichtungInverter device
204A, 204B204A, 204B: WechselrichtervorrichtungInverter device
205A, 205B205A, 205B: WechselrichtervorrichtungInverter device
206U, 206V, 206W206U, 206V, 206W: WechselrichtervorrichtungInverter device

Claims

An inverter device comprising: a 3-level voltage generating circuit having first to fourth switching elements connected in series between a first input terminal and a second input terminal of a DC power supply, and a capacitor having a first terminal connected to a node between the first switching element and the first terminal a second terminal connected to a node between the third switching element and the fourth switching element, wherein a node between the second switching element and the third switching element is used as the output terminal of the 3-level voltage generating circuit; a pulse width modulator that performs a pulse width modulation and outputs the modulated voltage from the output terminal by switching the first to fourth switching elements according to the comparison between a three-wake wave signal and a modulation signal at an input voltage between the first input terminal and the second input terminal; a capacitor voltage detector detecting the voltage of the capacitor; a detector detecting an error of the voltage of the capacitor from 1/2 the input voltage; a capacitor charging and discharging time adjusting device that adjusts a charging time and a discharging time of the capacitor to reduce the error; and a modulation signal corrector generating a first modulation signal, wherein the modulation signal is corrected by a correction amount for emphasis, and generating a second modulation signal, wherein the modulation signal is corrected by the amount of correction for lowering, wherein the pulse width modulator comprises a first pulse width modulator selected according to the comparison between generating a control signal for the first switching element and the fourth switching element to the first modulation signal and a first triangular wave signal, and a second pulse width modulator, a control signal according to the comparison between the second modulation signal and a second triangular wave signal, which is 180 ° out of phase of the first triangular wave signal for the second switching element and the third switching element, and the capacitor charging and discharging time adjusting device increases or decreases the correction amount according to the error.

Inverter apparatus comprising: a 3-level voltage generating circuit having first to fourth switching elements connected in series between a first input terminal and a second input terminal of a DC power supply, and a capacitor having a first terminal connected to a node between the first switching element and the second switching element and a second terminal connected to a node between the third switching element and the fourth switching element, wherein a node between the second switching element and the third switching element is used as the output terminal of the 3-level voltage generating circuit; a pulse width modulator that performs a pulse width modulation and outputs the modulated voltage from the output terminal by switching the first to fourth switching elements according to the comparison between a three-wake wave signal and a modulation signal at an input voltage between the first input terminal and the second input terminal; a capacitor voltage detector detecting the voltage of the capacitor; a detector detecting an error of the voltage of the capacitor from 1/2 the input voltage; and a capacitor charging and discharging time adjusting device that adjusts a charging time and a discharging time of the capacitor to reduce the error, wherein the pulse width modulator comprises a first pulse width modulator which generates a control signal for the first switching element and the fourth switching element according to the comparison between the modulation signal and a first triangular wave signal, and a second pulse width modulator which is selected from the first one according to the comparison between the modulation signal and a second triangular wave signal Triangular wave signal is 180 ° out of phase, generates a control signal for the second switching element and the third switching element comprises, the inverter apparatus further comprises a dead time corrector which corrects a dead time of a PWM signal generated by the first pulse width modulator by a correction amount for raising and corrects a dead time of a PWM signal generated by the second pulse width modulator by a correction amount for lowering, and the capacitor charging and discharging time adjusting device increases or decreases the correction amount according to the error.

An inverter apparatus according to claim 1 or 2, wherein the correction amount is a product of the error multiplied by a coefficient associated with the capacitance of the capacitor and a coefficient associated with an electric current flowing through the capacitor.

An inverter device according to any one of claims 1 to 3, further comprising: a differential amplifier circuit having a balanced input and an asymmetrical output whose input section is connected across the capacitor, wherein the capacitor voltage detector calculates the average of an output voltage of the differential amplifier circuit in a charge current cut-off period after charging the capacitor and an output voltage of the differential amplifier circuit in a discharge current cut-off period after discharging the capacitor.

An inverter device according to any one of claims 1 to 3, wherein the capacitor voltage detector detects the voltage of the output terminal at a middle timing in a period in which the second switching element and the fourth switching element are turned on.