DE112007001435T5

DE112007001435T5 - Test structure and probe for differential signals

Info

Publication number: DE112007001435T5
Application number: DE112007001435T
Authority: DE
Inventors: Richard L. Portland Campbell
Original assignee: Cascade Microtech Inc
Current assignee: FormFactor Beaverton Inc
Priority date: 2006-06-12
Filing date: 2007-05-03
Publication date: 2009-05-20
Also published as: WO2007145728A2; JP2009540331A; WO2007145728A3; JP4870211B2; DE202007018748U1; DE202007018748U8

Abstract

Teststruktur mit einer differentiellen Verstärkerzelle, die eine erste Eingangssignal-Messfühlerkontaktfläche, die mit einer ersten Ausgangssignal-Messfühlerkontaktfläche kapazitiv verbunden ist, und eine zweite Eingangssignal-Messfühlerkontaktfläche aufweist, die mit einer zweiten Ausgangssignal-Messfühlerkontaktfläche kapazitiv verbunden ist, wobei die Teststruktur aufweist:
(a) einen ersten Kompensationskondensator, der die erste Eingangssignal-Messfühlerkontaktfläche und die zweite Ausgangssignal-Messfühlerkontaktfläche verbindet, und
(b) einen zweiten Kompensationskondensator, der die zweite Eingangssignal-Messfühlerkontaktfläche und die erste Ausgangssignal-Messfühlerkontaktfläche verbindet.A test structure including a differential amplifier cell having a first input signal probe pad capacitively coupled to a first output signal probe pad and a second input signal probe pad capacitively coupled to a second output signal probe pad, the test structure comprising:
(a) a first compensation capacitor connecting the first input signal probe pad and the second output signal sensor contact pad, and
(b) a second compensation capacitor connecting the second input signal probe pad and the first output signal sensor pad.

Description

Querverweis zu verwandten AnmeldungenCross reference to related Registrations

Die vorliegende Anmeldung beansprucht die Wirkung der am 12. Juni 2006 eingereichten vorläufigen US-Patentanmeldung Nr. 60/813,120.The The present application claims the effect of June 12, 2006 submitted provisional U.S. Patent Application No. 60 / 813,120.

Hintergrund der ErfindungBackground of the invention

Die vorliegende Erfindung betrifft das Testen von Wafern (Wafer-Probing) und insbesondere Messfühler und Teststrukturen zum Testen von Wafern unter Verwendung differentieller Signale.The The present invention relates to the testing of wafers (wafer probing) and in particular sensors and test structures for testing wafers using differential Signals.

Integrierte Schaltungen (ICs) sind wirtschaftlich attraktiv, weil große Anzahlen häufig komplexer Schaltungen, beispielsweise Mikroprozessoren, auf der Oberfläche eines Wafers oder Substrats kostengünstig herstellbar sind. Nach der Fertigung werden einzelne Rohchips, die eine oder mehrere Schaltungen aufweisen, getrennt oder vereinzelt und in ein Gehäuse eingeschlossen, durch das elektrische Verbindungen zwischen der Gehäuseaußenseite und der Schaltung auf dem eingeschlossenen Chip bereitgestellt werden. Die Trennung und das Einhausen eines Chips beanspruchen einen wesentlichen Teil der Herstellungskosten des integrierten Schaltungsbausteins, und zum Überwachen und Steuern des IC-Herstellungsprozesses und zum Vermeiden von Kosten für das Einhausen defekter Chips fügen Hersteller dem Wafer normalerweise elektrische Schaltungen oder Teststrukturen hinzu, um einen On-Wafer-Test oder ein On-Wafer-"Probing" zu ermöglichen und die Eigenschaften der integrierten Schaltungen zu verifizieren, bevor die Chips vereinzelt werden.integrated Circuits (ICs) are economically attractive because of large numbers often complex circuits, such as microprocessors, on the surface a wafer or substrate can be produced inexpensively. To The manufacturing process involves individual dies, which are one or more circuits have, separated or isolated and enclosed in a housing, by the electrical connections between the outside of the housing and the circuit can be provided on the enclosed chip. The separation and the Einhausen of a chip claim a substantial Part of the manufacturing cost of the integrated circuit chip, and to monitor and controlling the IC manufacturing process and avoiding costs for the Einhausen defective chips add The wafer usually produces electrical circuits or Add test structures to enable on-wafer testing or on-wafer probing, and to verify the characteristics of the integrated circuits, before the chips are separated.

Eine Teststruktur weist typischerweise eine zu testende Vorrichtung (device-under-test = DUT), mehrere metallische Messfühlerkontaktflächen oder Anschlussflächen (Bond-Pads), die auf der Waferoberfläche aufgebracht sind, und mehrere leitfähige Durchgänge oder Durchkontaktierungen auf, die die Anschlussflächen mit der DUT verbinden, die typischerweise unter der Oberfläche des Wafers hergestellt ist. Die DUT umfasst typischerweise eine einfache Schaltung, die eine Kopie eines oder mehrerer der Basiselemente der integrierten Schaltung aufweist, z. B. eine einzelne Leitung aus einem leitfähigen Material, eine Folge von Durchkontaktierungen oder einen einzelnen Transistor. Die Schaltungselemente der DUT werden typischerweise durch den gleichen Prozess und in den gleichen Schichten des Chips hergestellt wie die entsprechenden Elemente der integrierten Schaltung. Die ICs werden typischerweise auf dem Wafer (On-Wafer) charakterisiert, indem der Teststruktur ein durch ein Prüfinstrument erzeugtes Signal zugeführt und die Antwort der Teststruktur auf das Signal gemessen wird. Weil die Schaltungselemente der DUT durch den gleichen Prozess wie die entsprechenden Elemente der integrierten Schaltung hergestellt werden, ist zu erwarten, dass die elektrischen Eigenschaften der DUT für die elektrischen Eigenschaften der entsprechenden Komponenten der integrierten Schaltung repräsentativ sind.A Test structure typically has one device-under-test (DUT), several metallic probe pads or pads (bond pads), the on the wafer surface are applied, and a plurality of conductive vias or vias on that the pads connect with the DUT, which is typically below the surface of the Wafers is made. The DUT typically includes a simple one Circuit, which is a copy of one or more of the basic elements the integrated circuit has, for. B. a single line from a conductive Material, a series of vias, or a single one Transistor. The circuit elements of the DUT typically become through the same process and in the same layers of the chip made as the corresponding elements of the integrated circuit. The ICs are typically characterized on the wafer (on-wafer), the test structure generates a signal generated by a test instrument supplied and the response of the test structure to the signal is measured. Because the circuit elements of the DUT through the same process as the corresponding elements of the integrated circuit are manufactured, is expected that the electrical properties of the DUT for the electrical Properties of the corresponding components of the integrated circuit representative are.

Bei höheren Frequenzen wird eine On-Wafer-Charakterisierung normalerweise unter Verwendung eines Netzwerkanalysators ausgeführt. Der Netzwerkanalysator weist eine Quelle für ein Wechselstromsignal auf, das normalerweise ein Hochfrequenz(HF)signal ist, das zum Anregen der DUT einer Teststruktur verwendet wird. Ein Vorwärts-/Rückwärtsschalter führt die Anregungsignale einer oder mehreren Anschlussflächen der Teststruktur zu. Richtungskoppler oder Brücken tasten die zur Teststruktur laufenden Vorwärts- bzw. von der Teststruktur zurücklaufenden Rückwärtswellen ab. Diese Signale werden durch Zwischenfrequenz(ZF)abschnitte des Netzwerkanalysators abwärtsgewandelt, wo die Signale für eine Weiterverarbeitung und Darstellung gefiltert, verstärkt und digitalisiert werden. Als Ergebnis werden mehrere s-Parameter (Streuparameter) erhalten, die das Verhältnis einer normierten Spannungswelle, die die Antwort der DUT aufweist, zu einer normierten Spannungswelle darstellen, die die durch die Signalquelle zugeführte Anregung aufweist.at higher Frequencies will usually take an on-wafer characterization below Using a network analyzer. The network analyzer has a source for an alternating current signal, which is normally a radio frequency (RF) signal that is used to excite the DUT of a test structure. A forward / reverse switch leads the Excitation signals to one or more pads of the test structure to. directional or bridges key the forward or test structure running to the test structure returning backward waves from. These signals are divided by intermediate frequency (IF) sections of the Down-converted network analyzer, where the signals for a further processing and representation filtered, amplified and be digitized. As a result, several s-parameters (scattering parameters) are obtained, the the relationship a normalized voltage wave having the response of the DUT, to a normalized voltage wave, the by the Signal source supplied Has suggestion.

Die bevorzugte Verbindung zum Übertragen von Signalen zwischen der Signalquelle und dem Empfänger des Netzwerkanalysators und der Teststruktur ist ein Koaxialkabel. Für den Übergang zwischen dem Koaxialkabel und den Kontaktflächen der Teststruktur sorgt vorzugsweise ein beweglicher Messfühler mit einer oder mehreren leitfähigen Messfühlerspitzen, die derart angeordnet sind, dass sie mit den Kontaktflächen der Teststruktur ausgerichtet positionierbar sind. Der Netzwerkanalysator und die Teststruktur können vorübergehend miteinander verbunden werden, indem die Messfühlerspitzen mit den Kontaktflächen der Teststruktur in Kontakt gebracht werden.The preferred connection for transmitting Signals between the signal source and the receiver of the network analyzer and the test structure is a coaxial cable. For the transition between the coaxial cable and the contact surfaces The test structure is preferably provided with a movable sensor one or more conductive probe tips, which are arranged so that they with the contact surfaces of Test structure aligned are positionable. The network analyzer and the test structure can temporarily be joined together by the sensor tips with the contact surfaces of the Test structure are brought into contact.

Integrierte Schaltungen weisen typischerweise eine Masseebene an der Unterseite des Substrats auf, auf der die aktiven und passiven Komponenten der Schaltung hergestellt werden. Die Anschlüsse der auf einem Halbleitersubstrat ausgebildeten Transistoren sind typischerweise über das Substrat kapazitiv mit der Masseebene verbunden. Die Impedanz dieser parasitären kapazitiven Verbindung ist frequenzabhängig, und bei hohen Frequenzen werden das Massepotenzial und die wahren Eigenschaften von massebezogenen (single-ended) Signalen unsicher.integrated Circuits typically have a ground plane at the bottom of the substrate on which the active and passive components of the Circuit are produced. The connections of the on a semiconductor substrate formed transistors are typically capacitive across the substrate connected to the ground plane. The impedance of this parasitic capacitive Connection is frequency-dependent, and at high frequencies become the ground potential and the true ones Characteristics of ground-based (single-ended) signals uncertain.

Symmetrische Vorrichtungen sind bezüglich einer schlechten Hochfrequenz(HF)erdung toleranter als single-ended Vorrichtungen, so dass sie für Hochleistungs-ICs attraktiv sind. Bezugnehmend auf 1 ist eine differentielle Verstärkerzelle 20 eine symmetrische Vorrichtung mit zwei nominell identischen Schaltungshälften 20A, 20B. Vorgespannt durch eine Gleichstromquelle 22 und angeregt durch ein differentielles Modussignal, das Gleichtakt-(Even) und Gegentakt(Odd)moduskomponenten mit gleicher Amplitude und entgegengesetzten Phasen (S_i ⁺¹ und S_i ^–1) 24, 26 aufweist, wird an der Symmetrieachse 28 der beiden Schaltungshälften eine virtuelle Masse erzeugt. An der virtuellen Masse ändert sich das Potenzial bei der Betriebsfrequenz unabhängig von der Amplitude des Anregungssignals nicht mit der Zeit. Die Qualität der virtuellen Masse einer symmetrischen Vorrichtung ist vom physikalischen Massepfad unabhängig, so dass symmetrische oder differentielle Schaltungen eine minderwertige HF-Erdung besser tolerieren können als Schaltungen, die mit single-ended Signalen betrieben werden. Die beiden Wellenformen des differentiellen Ausgangssignals (S_o ⁺¹ und S_o ^–1) 30, 32 stellen wechselseitige Referenzen dar, durch die eine größere Sicherheit bei der Bestimmung des Übergangs von einem zu einem anderen Binärwert erhalten und eine Verminderung der Spannungsschwankung des Signals und ein schnellerer Übergang zwischen Binärwerten ermöglicht wird. Typischerweise können differentielle Vorrichtungen mit einer niedrigeren Signalleistung und höheren Datenraten betrieben werden als single-ended Vorrichtungen. Darüber hinaus neigt Rauschen von externen Quellen wie etwa benachbarten Leitern dazu, elektrisch und elektromagnetisch an den Gleichtaktmodus zu koppeln und sich in dem differentiellen Modus aufzuheben. Infolgedessen besitzen symmetrische oder differentielle Schaltungen bei geradzahligen harmonischen Frequenzen eine gute Immunität bezüglich Rauschen, weil Signale, die bei der Grundfrequenz gegenphasig sind, bei den geradzahligen Harmonischen in Phase sind. Eine verbesserte Toleranz bezüglich einer minderwertigen HF-Erdung, eine erhöhte Beständigkeit bezüglich Rauschen und eine verminderte Signalleistung machen differentielle Vorrichtungen für einen Betrieb bei höheren Frequenzen attraktiv.Balanced devices are more tolerant of poor radio frequency (RF) grounding as single-ended devices, making them attractive for high performance ICs. Referring to 1 is a differential amplifier cell 20 a symmetrical device with two nominally identical circuit halves 20A . 20B , Biased by a DC source 22 and excited by a differential mode signal, the common mode and even mode (odd) mode components having the same amplitude and opposite phases (S _i ⁺¹ and S _i ^-1 ) 24 . 26 has, is at the axis of symmetry 28 the two circuit halves generates a virtual mass. At the virtual ground, the potential at the operating frequency does not change with time regardless of the amplitude of the excitation signal. The quality of the virtual ground of a balanced device is independent of the physical ground path, so that balanced or differential circuits can tolerate inferior RF grounding better than circuits operated with single-ended signals. The two waveforms of the differential output signal (S _o ⁺¹ and S _o ^-1 ) 30 . 32 represent mutual references that provide greater certainty in determining the transition from one to another binary value and allow for a reduction in the voltage swing of the signal and a faster transition between binary values. Typically, differential devices can operate at lower signal power and higher data rates than single-ended devices. In addition, noise from external sources, such as adjacent conductors, tends to electrically and electromagnetically couple to common mode and cancel out in the differential mode. As a result, symmetric or differential circuits have good immunity to noise at even harmonic frequencies because signals that are out of phase at the fundamental frequency are in phase with the even harmonics. Improved tolerance for inferior RF grounding, increased resistance to noise, and reduced signal power make differential devices attractive for operation at higher frequencies.

Durch eine DUT mit einer differentiellen Verstärkerzelle wird eine Basis für eine Teststruktur bereitgestellt, die eine Hochfrequenz-On-Wafer-Analyse von Vorrichtungen ermöglicht, die in den auf dem Wafer hergestellten vermarktungsfähigen integrierten Schaltungen enthalten sind. Die Impedanz der inneren Verbindungen der DUT- Komponenten ist jedoch häufig frequenzabhängig, wodurch das De-Embedding bzw. die Disintegration der DUT erschwert und die Testgenauigkeit beeinflusst wird. Beispielsweise sind der Eingang und der Ausgang einer differentiellen Verstärkerzelle, z. B. der differentiellen Verstärkerzelle 20, normalerweise infolge von parasitären Kapazitäten, die die Anschlüsse der Zellentransistoren verbinden, kapazitiv miteinander verbunden. Die parasitäre Kapazität 42 zwischen der Gate-Elektrode 38, 40 und der Drain-Elektrode 34, 36, ein Ergebnis von Diffusion des Drain-Dotiermittels unter das Oxid der Gate-Elektrode, ist bei MOS-Transistoren intrinsisch und typisch. Als Ergebnis der Transistorverstärkung erzeugt eine Änderung der Gate-Spannung eine noch größere Änderung der Spannung an der Drain-Elektrode des Transistors. Das Anlegen verschiedener Spannungen an den Anschlüssen der parasitären Gate-Drain-Kapazität (C_gd) bewirkt, dass der Kondensator sich wie eine viel größere Kapazität verhält; eine als Miller-Effekt bekannte Erscheinung. Infolgedessen ändert sich die Eingangsimpedanz der differentiellen Vorrichtung mit der Frequenz wesentlich, wodurch ein instabiler Betrieb der differentiellen Vorrichtung erhalten wird.A DUT with a differential amplifier cell provides a basis for a test structure that enables high frequency on-wafer analysis of devices included in the marketable integrated circuits fabricated on the wafer. However, the impedance of the internal connections of the DUT components is often frequency-dependent, which makes it difficult to de-embed or disintegrate the DUT and affect test accuracy. For example, the input and output of a differential amplifier cell, e.g. B. the differential amplifier cell 20 normally capacitively connected due to parasitic capacitances connecting the terminals of the cell transistors. The parasitic capacity 42 between the gate electrode 38 . 40 and the drain electrode 34 . 36 , a result of diffusion of the drain dopant under the oxide of the gate electrode, is intrinsic and typical in MOS transistors. As a result of the transistor gain, a change in the gate voltage produces an even greater change in the voltage at the drain of the transistor. Applying different voltages to the terminals of the parasitic gate-drain capacitance (C _gd ) causes the capacitor to behave like a much larger capacitance; a phenomenon known as the Miller effect. As a result, the input impedance of the differential device substantially changes with the frequency, whereby an unstable operation of the differential device is obtained.

Was daher erwünscht ist, sind ein Verfahren und eine Vorrichtung zum Testen einer differentiellen Vorrichtung, durch das/die der Miller-Effekt minimiert oder eliminiert wird.What therefore desirable are a method and an apparatus for testing a differential device, by which the Miller effect is minimized or eliminated.

Kurzbeschreibung der ZeichnungenBrief description of the drawings

1 zeigt ein schematisches Diagramm einer symmetrischen Vorrichtung; 1 shows a schematic diagram of a symmetrical device;

2 zeigt eine schematische Darstellung eines Messfühlers und einer differentiellen Teststruktur mit Feldeffekttransistoren und einem Paar den Miller-Effekt neutralisierenden Kondensatoren; 2 shows a schematic representation of a sensor and a differential test structure with field effect transistors and a pair of Miller effect neutralizing capacitors;

3 zeigt eine schematische Darstellung eines Messfühlers und einer differentiellen Teststruktur mit Bipolartransistoren (BJTs) und einem Paar den Miller-Effekt neutralisierenden Kondensatoren; 3 shows a schematic representation of a probe and a differential test structure with bipolar transistors (BJTs) and a pair of Miller effect neutralizing capacitors;

4 zeigt eine perspektivische Ansicht einer Teststruktur und eines Messfühlers; und 4 shows a perspective view of a test structure and a probe; and

5 zeigt eine schematische Darstellung einer differentiellen Teststruktur für einen Go-/No-Go-Test der Funktionsfähigkeit eines Transistors. 5 shows a schematic representation of a differential test structure for a go / no-go test of the functionality of a transistor.

Ausführliche Beschreibung bevorzugter AusführungsformenDetailed description more preferred embodiments

Es wird auf die Zeichnungen ausführlich Bezug genommen, in denen ähnliche Teile durch ähnliche Bezugszeichen bezeichnet sind, und insbesondere auf 1, in der eine differentielle Verstärkerzelle 20 eine symmetrische Vorrichtung mit zwei nominell identischen Schaltungshälften 20A, 20B ist. Im durch eine Gleichstromquelle 22 vorgespannten Zustand und angeregt durch ein differentielles Modussignal, das Gleichtakt- und Gegentaktmoduskomponenten mit gleicher Amplitude und entgegengesetzten Phasen (S_i ⁺¹ und S_i ^–1) 24, 26 aufweist, wird an der Symmetrieachse 28 der beiden Schaltungshälften eine virtuelle Masse erzeugt. An der virtuellen Masse ändert sich das Potenzial bei der Betriebsfrequenz unabhängig von der Amplitude des Anregungssignals nicht mit der Zeit. Die Qualität der virtuellen Masse einer symmetrischen Vorrichtung ist vom physikalischen Massepfad unabhängig, so dass symmetrische oder differentielle Schaltungen eine schlechte HF-Erdung besser tolerieren können als Schaltungen, die mit single-ended (massebezogenen) Signalen betrieben werden. Differentielle Vorrichtungen können außerdem typischerweise mit einer niedrigeren Signalleistung und bei höheren Datenraten betrieben werden als single-ended Vorrichtungen, und besitzen eine gute Immunität bezüglich Rauschen von externen Quellen, wie beispielsweise von benachbarten Leitern, einschließlich Rauschen bei Frequenzen geradzahliger Harmonischer.Reference is made in detail to the drawings, in which like parts are designated by like reference numerals, and in particular 1 in which a differential amplifier cell 20 a symmetrical device with two nominally identical circuit halves 20A . 20B is. Im by a DC source 22 biased state and excited by a differential mode signal, the common mode and differential mode components having the same amplitude and opposite phases (S _i ⁺¹ and S _i ^-1 ) 24 . 26 is at the axis of symmetry 28 the two circuit halves generates a virtual mass. At the virtual ground, the potential at the operating frequency does not change with time regardless of the amplitude of the excitation signal. The quality of the virtual ground of a balanced device is independent of the physical ground path, so that balanced or differential circuits can tolerate poor RF grounding better than circuits operated with single-ended (ground related) signals. Also, differential devices typically can operate at lower signal power and at higher data rates than single-ended devices, and have good immunity to noise from external sources, such as adjacent conductors, including noise at even harmonic frequencies.

Die Antwort integrierter Schaltungen, einschließlich Teststrukturen mit differentiellen Verstärkerzellen, auf Hochfrequenzsignale ist jedoch typischerweise frequenzabhängig. Integrierte Schaltungen werden durch Aufbringen von Schichten aus Halbleiter- und Isoliermaterialien auf ein Halbleitersubstrat hergestellt, wobei zwischen den verschiedenen Elementen der hergestellten Vorrichtungen normalerweise intrinsische frequenzabhängige Verbindungen vorhanden sind. Eine derartige intrinsische frequenzabhängige Verbindung verbindet die Gate- und Drain-Elektroden von MOS-Transistoren und die Basen und Kollektoren von Bipolartransistoren (BJTs). Beispielsweise verbindet eine intrinsische parasitäre Kapazität (C_gd) die Gate- und die Drain-Elektrode eines typischen MOS-Transistors, weil das Drain-Dotiermittel unter das Oxid der Gate-Elektrode des Transistors diffundiert. Wenn die Frequenz des Anregungssignals zunimmt, ändert sich die Impedanz zwischen der Gate- und der Drain-Elektrode des Transistors, wodurch sich die Eingangsimpedanz der differentiellen Verstärkerzelle ändert. Außerdem wird aufgrund der Verstärkung des Transistors jegliche Spannungsänderung an der Gate-Elektrode des Transistors an der Drain-Elektrode des Transistors verstärkt, wodurch die parasitäre Kapazität (C_gd) als wesentlich größerer Kondensator erscheint; eine als Miller-Effekt bekannte Erscheinung.However, the response of integrated circuits, including differential amplifier cell testing structures, to high frequency signals is typically frequency dependent. Integrated circuits are fabricated by depositing layers of semiconductor and insulating materials on a semiconductor substrate, with intrinsic frequency dependent connections normally present between the various elements of the fabricated devices. Such an intrinsic frequency-dependent connection connects the gate and drain electrodes of MOS transistors and the bases and collectors of bipolar transistors (BJTs). For example, an intrinsic parasitic capacitance (C _gd ) connects the gate and drain of a typical MOS transistor because the drain dopant diffuses under the oxide of the gate of the transistor. As the frequency of the excitation signal increases, the impedance between the gate and drain of the transistor changes, thereby changing the input impedance of the differential amplifier cell. In addition, due to the gain of the transistor, any voltage change at the gate of the transistor is amplified at the drain of the transistor, whereby the parasitic capacitance (C _gd ) appears as a much larger capacitor; a phenomenon known as the Miller effect.

Die Erfinder erkannten, dass die durch die jeweiligen Transistoren der differentiellen Verstärkerzelle übertragenen Signale Spiegelbilder sind und folgerten, dass der Miller-Effekt minimiert oder eliminiert und die Eingangsimpedanz einer Teststruktur mit einer differentiellen Verstärkerzelle dadurch stabilisiert werden könnte, dass die Gate-Elektrode eines Transistors über einen Kondensator, dessen Kapazität der parasitären Gate-Drain-Kapazität (C_gd) gleicht, mit der Drain-Elektrode des zweiten Transisitors verbunden wird.The inventors recognized that the signals transmitted by the respective transistors of the differential amplifier cell are mirror images and concluded that the Miller effect could be minimized or eliminated and the input impedance of a differential amplifier cell test structure could be stabilized by passing the gate of a transistor over a capacitor whose capacitance is equal to the parasitic gate-drain capacitance (C _gd ) is connected to the drain of the second transistor.

Bezugnehmend auf 2 weist eine Teststruktur 50 eine differentielle Verstärkerzelle 51 mit Transistoren 52A, 52B auf. Die Gate-Elektroden der jeweiligen Transistoren sind mit Messfühlerkontaktflächen 54, 56 verbunden. Messfühlerspitzen 64, 66, die so angeordnet sind, dass sie mit den Messfühlerkontaktflächen ausgerichtet positionierbar sind, sind mit einer Quelle 74 für ein differentielles Eingangssignal verbunden, das die Signalkomponente S_i ⁺¹ und sein differentielles komplementäres Signal S_i ^–1 aufweist. Die Quelle für das differentielle Signal ist typischerweise eine in einem Netzwerkanalysator 76 angeordnete Hochfrequenz(HF)quelle. Der Netzwerkanalysator weist außerdem eine Senke 78 für das Ausgangssignal der Teststruktur auf, das Komponenten (S_o ⁺¹ und S_o ^–1) aufweist. Die jeweiligen Komponenten des Ausgangssignals werden von den Drain-Elektroden der Transistoren zu Messfühlerkontaktflächen 58, 60 übertragen, die über Messfühlerspitzen 68, 70 mit der Signalsenke verbindbar sind. Die Source-Elektroden der Transistoren sind miteinander und mit einer Vorspannungs-Messfühlerkontaktfläche 62 verbunden, die mit einer Messfühlerspitze 72 in Kontakt bringbar ist. Die Messfühlerspitze ist mit einer Gleichstromquelle 80 verbunden, die die Vorspannung für die differentielle Verstärkerzelle liefert.Referring to 2 has a test structure 50 a differential amplifier cell 51 with transistors 52A . 52B on. The gate electrodes of the respective transistors are with sensor contact pads 54 . 56 connected. Probe tips 64 . 66 , which are arranged so that they are positioned with the probe contact surfaces aligned, are with a source 74 for a differential input signal having the signal component S _i ⁺¹ and its differential complementary signal S _i ^-1 . The source of the differential signal is typically one in a network analyzer 76 arranged high frequency (HF) source. The network analyzer also has a sink 78 for the output of the test structure having components (S _o ⁺¹ and S _o ^-1 ). The respective components of the output signal are from the drains of the transistors to probe contact surfaces 58 . 60 transmit that across sensor tips 68 . 70 can be connected to the signal sink. The sources of the transistors are connected to each other and to a bias probe pad 62 connected with a probe tip 72 can be brought into contact. The probe tip is powered by a DC source 80 which provides the bias for the differential amplifier cell.

In jedem Transistor 52A, 52B ist eine intrinsische parasitäre Kapazität (C_gd) 82A, 82B vorhanden, die die jeweiligen Gate- und Drain-Elektroden verbindet, die die Eingangsanschlüsse und die Ausgangsanschlüsse der Teststruktur bilden. Durch die Verstärkung (A) des Transistors wird eine Änderung der Spannung (dV) an der Gate-Elektrode eines Transistors an der Drain-Elektrode verstärkt (A·V), wodurch gegenüberliegende Seiten der parasitären Kapazität verschiedene Spannungen erfahren. Als Ergebnis einer als Miller-Effekt bekannten Erscheinung hat die parasitäre Kapazität (C_gd) die Wirkung eines größeren Kondensators, wodurch die Eingangsimpedanz der Teststruktur sich mit der Frequenz wesentlich ändert. Um die Wirkung der parasitären Gate-Drain-Kapazität zu vermindern oder zu eliminieren und eine konstantere Eingangsimpedanz für die Teststruktur bereitzustellen, wird ein Kompensationskondensator 84A, 84B von der Gate-Elektrode jedes Transistors, z. B. der Gate-Elektrode des Transistors 52A, mit der Drain-Elektrode des zweiten Transistors der differentiellen Verstärkerzelle verbunden, z. B. mit der Drain-Elektrode des Transistors 52B. Der Kompensationskondensator hat einen Kapazitätswert gleich dem Wert C_gd. Weil die Transistoren der differentiellen Verstärkerzelle einander angepasst sind und die Phase der differentiellen Eingangssignalkomponente S_i ⁺¹ bezüglich der Phase der differentiellen Ausgangssignalkomponente S_o ^–1 um 180° verschoben ist, ist die durch die Gate-Drain-Kapazität verursachte Spannungsänderung an der Drain-Elektrode des Transistors, z. B. A·dV, um die Spannung am Kompensationskondensator # (–A·dV) verschoben, so dass die Eingangsimpedanz der Teststruktur konstant bleibt.In every transistor 52A . 52B is an intrinsic parasitic capacitance (C _gd ) 82A . 82B which connects the respective gate and drain electrodes constituting the input terminals and the output terminals of the test pattern. The gain (A) of the transistor amplifies a change in the voltage (dV) at the gate of a transistor at the drain (A * V), whereby opposite sides of the parasitic capacitance experience different voltages. As a result of a phenomenon known as Miller effect, the parasitic capacitance (C _gd ) has the effect of a larger capacitor, whereby the input impedance of the test structure changes substantially with frequency. To reduce or eliminate the effect of the parasitic gate-drain capacitance and to provide a more constant input impedance to the test structure, a compensation capacitor is used 84A . 84B from the gate of each transistor, e.g. B. the gate electrode of the transistor 52A , connected to the drain of the second transistor of the differential amplifier cell, e.g. B. with the drain electrode of the transistor 52B , The compensation capacitor has a capacitance value equal to the value C _gd . Because the transistors of the differential amplifier cell are matched and the phase of the differential input signal component S _i ⁺ ¹ is shifted by 180 ° with respect to the phase of the differential output signal component S _o ^-1 , the voltage change at the drain caused by the gate-drain capacitance is Electrode of the transistor, z. B. A · dV shifted by the voltage at the compensation capacitor # (-A · dV), so the input impedance of the test structure remains constant.

Bezugnehmend auf 3 weist eine andere exemplarische Ausführungsform einer Teststruktur 100 eine differentielle Verstärkerzelle 102 mit Bipolartransistoren (BJTs) 104A, 104B auf, die in einer gemeinsamen Emitterkonfiguration verbunden sind. Die Basen der Transistoren sind mit Messfühlerkontaktflächen 106, 108 verbunden, die mit Messfühlerspitzen 106, 108 in Kontakt bringbar sind, die mit einer Quelle 126 für ein differentielles Signal verbunden sind, das die Eingangssignalkomponenten (S_i ⁺¹ und S_i ^–1) aufweist. Die Kollektoren der Transisitoren sind mit Messfühlerkontaktflächen 110, 112 verbunden, die mit Messfühlerspitzen 120, 122 in Kontakt bringbar sind, die mit einer Senke 128 für das Ausgangssignal der differentiellen Zelle verbunden sind, das die Signalkomponenten (S_o ⁺¹ und S_o ^–1) aufweist. Die Emitter der angepassten Transistoren sind miteinander verbunden und über eine Messfühlerspitze 124, die mit einer Vorspannungs-Messfühleranschlussfläche 114 in Kontakt bringbar ist, mit einer Gleichstromquelle 130 verbunden, die die differentielle Verstärkerzelle vorspannt. Jeder BJT weist eine parasitäre Basis-Kollektor-Kapazität (C_bc) 132 auf, die eine frequenzabhängige Verbindung zwischen einem Eingang und einem Ausgang der Teststruktur aufweist. Um dem Miller-Effekt entgegenzuwirken, verbindet ein Kompensationskondensator 134, dessen Kapazität gleich C_bc ist, die Gate-Elektrode jedes der Transistoren 104A, 104B mit dem Kollektor des anderen Transisitors der differentiellen Verstärkerzelle.Referring to 3 shows another exemplary embodiment of a test structure 100 a differential amplifier cell 102 with bipolar transistors (BJTs) 104A . 104B which are connected in a common emitter configuration. The bases of the transistors are with probe pads 106 . 108 connected with sensor tips 106 . 108 can be brought into contact with a source 126 are connected for a differential signal having the input signal components (S _i ⁺¹ and S _i ^-1 ). The collectors of the transisitors are with probe contact surfaces 110 . 112 connected with sensor tips 120 . 122 can be brought into contact with a sink 128 are connected for the output signal of the differential cell having the signal components (S _o ⁺¹ and S _o ^-1 ). The emitters of the matched transistors are interconnected and across a probe tip 124 connected to a bias probe pad 114 can be brought into contact with a DC power source 130 connected, which biases the differential amplifier cell. Each BJT has a parasitic base-collector capacitance (C _bc ) 132 which has a frequency-dependent connection between an input and an output of the test structure. To counteract the Miller effect, a compensation capacitor connects 134 , whose capacitance is equal to C _bc , the gate of each of the transistors 104A . 104B with the collector of the other transisitor of the differential amplifier cell.

Die Kompensationskondensatoren können als Teil der Teststruktur auf dem Wafer hergestellt werden, um eine geeignete Anpassung an die parasitäre Kapazität der Transistoren zu ermöglichen. Andererseits können die Kompensationskondensatoren quer über die jeweiligen Messfühlerspitzen verbunden werden, die so angeordnet sind, dass sie mit den geeigneten Messfühlerkontaktflächen in Kontakt kommen. Typischerweise wird ein differentieller Test (Probing) mit zwei Prüfköpfen ausgeführt. Gemäß 4 weist die differentielle Teststruktur 200 mindestens vier Anschlußflächen oder Messfühlerkontaktflächen auf, einschließlich Messfühlerkontaktflächen 202, 204 für die Eingangssignalkomponenten und Messfühlerkontaktflächen 206, 208 für die Ausgangssignalkomponenten, die in einem linearen Muster angeordnet und über mehrere leitfähige Durchkontaktierungen 216 mit der DUT 212 verbunden sind, die unter der Oberfläche eines Wafers 214 ausgebildet ist. Die fünfte Messfühlerkontaktfläche 210, über die die DUT vorgespannt wird, ist vorzugsweise innerhalb des linearen Musters ausgebildet, könnte aber auch versetzt dazu sein. Die Anordnung der Messfühlerkontaktflächen in einem linearen Muster ermöglicht die Ausbildung der Teststruktur in einer (durch eine Klammer dargestellten) sägezahnförmigen Bahn 218 zwischen Chips 220, wodurch die Waferfläche vermindert werden kann, die durch die Teststruktur belegt ist und keinem Zweck dient, nachdem die Rohchips vereinzelt wurden. Die lineare Anordnung der Messfühlerkontaktflächen ermöglicht außerdem einen Test unter Verwendung eines einzelnen Messfühlers, der eine lineare Anordnung von mindestens vier Messfühlerspitzen 222, 224, 226, 228 aufweist, die auf den Oberflächen einer dielektrischen Platte 232 ausgebildet sein können und so angeordnet sind, dass sie mit den Messfühlerkontaktflächen für die Ein- und Ausgangssignale ausgerichtet positionierbar sind. Die fünfte Messfühlerspitze 230, über die die DUT vorgespannt wird, wird vorzugsweise in der linearen Reihe von Messfühlerspitzen hergestellt, könnte jedoch auch versetzt dazu oder unter einem anderen Winkel bezüglich des Wafers angeordnet sein. Die lineare Anordnung der Messfühlerspitzen erleichtert die Herstellung von Leitern 234 und Kompensationskondensatoren 236, die die Messfühlerspitzen 222, 224, welche die Eingangssignale für die beiden Transistoren der differentiellen Verstärkerzelle der DUT übertragen, und die Messfühlerspitzen 226, 228 miteinander verbinden, welche die Ausgangssignale für die beiden Transistoren der differentiellen Verstärkerzelle der DUT übertragen.The compensation capacitors may be fabricated as part of the test structure on the wafer to allow for proper matching to the parasitic capacitance of the transistors. On the other hand, the compensation capacitors may be connected across the respective probe tips, which are arranged to contact the appropriate probe pads. Typically, a differential test (probing) is performed with two probes. According to 4 has the differential test structure 200 at least four pads or probe pads, including probe pads 202 . 204 for the input signal components and probe contact surfaces 206 . 208 for the output signal components arranged in a linear pattern and over several conductive vias 216 with the DUT 212 connected below the surface of a wafer 214 is trained. The fifth probe contact surface 210 , over which the DUT is biased, is preferably formed within the linear pattern, but could be offset. The arrangement of the probe pads in a linear pattern allows the test structure to be formed in a saw-toothed trajectory (represented by a staple) 218 between chips 220 whereby the wafer area occupied by the test pattern can be reduced, serving no purpose after the dies are singulated. The linear array of probe pads also allows for a test using a single probe that has a linear array of at least four probe tips 222 . 224 . 226 . 228 having on the surfaces of a dielectric plate 232 may be formed and arranged so that they can be positioned aligned with the sensor contact surfaces for the input and output signals. The fifth probe tip 230 , over which the DUT is biased, is preferably made in the linear array of probe tips, but could also be offset or at a different angle with respect to the wafer. The linear arrangement of the probe tips facilitates the manufacture of conductors 234 and compensation capacitors 236 that the sensor tips 222 . 224 which transmit the input signals to the two transistors of the differential amplifier cell of the DUT, and the probe tips 226 . 228 connect each other, which transmit the output signals for the two transistors of the differential amplifier cell of the DUT.

Während der Herstellung integrierter Schaltungen (ICs) ist es wünschenswert, auf einfache Weise feststellen zu können, ob die in den integrierten Schaltungen enthaltenen Transistoren funktionieren. 5 zeigt eine leicht zu testende Go-/No-Go-Teststruktur 150 mit einer differentiellen Verstärkerzelle 152 mit Schaltungselementen, die durch den gleichen Prozess und in den gleichen Schichten des Wafers hergestellt werden wie die ihnen entsprechenden Elemente der vermarkungsfähigen integrierten Schaltungen. Die Teststruktur weist Kompensationskondensatoren 156 auf, die die Gate-Elektrode jedes Transistors 154A, 154B mit der Drain-Elektrode seines Gegenstücks 154B bzw. 154A verbinden, um den Miller-Effekt zu neutralisieren, der durch die parasitäre Gate-Drain-Kapazität (C_gd) erzeugt wird, und die Eingangsimpedanz der Teststruktur zu stabilisieren. Ein Widerstandsnetzwerk mit Widerständen 178 verbindet die Signaleingangs-Messfühlerspitzen 168, 170, die so angeordnet sind, dass sie mit den Eingangs-Messfühlerkontaktflächen 158, 160 ver bindbar sind, mit der Signalquelle 74. Ähnlich sind die Signalausgangs-Messfühlerkontaktflächen 162, 164 über Messfühlerspitzen 172, 174 und Widerstände 182, 184 mit der Signalsenke 78 verbunden. Die Teststruktur wird über die Messfühlerkontaktfläche 166 und die Messfühlerspitze 176 vorgespannt, die über den Vorspannungswiderstand 186 mit Masse verbunden ist. Die Widerstände an allen Abschlüssen stabilisieren den DC-Betrieb des Verstärkers und verhindern, dass er schwingt, indem der Q-Faktor von Resonanzen reduziert wird, die durch die kapazitiven und induktiven parasitären Verbindungen der Vorrichtung erzeugt werden. Die Widerstandswerte der Widerstände werden so ausgewählt, dass ein stabiler Betrieb und ein geeigneter Verstärkungsfaktor von vorzugsweise etwa eins bereitgestellt werden. Daten werden durch Testen mehrerer Transistorpaare gesammelt, von denen bekannt ist, dass sie funktionsfähig sind. Durch Vergleichen dieser Daten mit Daten, die durch Testen von On-Wafer-Teststrukturen erhalten werden, wird ein Go-/No-Go-Kriterium der Transistorfunktionsfähigkeit bereitgestellt, das während des Herstellungsprozesses leicht verwendet werden kann.During integrated circuit (IC) fabrication, it is desirable to be able to easily determine whether the transistors included in the integrated circuits are functioning. 5 shows an easy to test go / no-go test structure 150 with a differential amplifier cell 152 with circuit elements fabricated by the same process and in the same layers of the wafer as the elements of the marketable integrated circuits corresponding to them. The test structure has compensation capacitors 156 on which the gate of each transistor 154A . 154B with the drain electrode of its counterpart 154B respectively. 154A to neutralize the Miller effect generated by the parasitic gate-drain capacitance (C _gd ) and to stabilize the input impedance of the test structure. A resistor network with resistors 178 connects the signal input probe tips 168 . 170 , which are arranged to match the input transducer pads 158 . 160 ver bindable, with the signal source 74 , Similarly, the signal output probe pads 162 . 164 over sensor tips 172 . 174 and resistances 182 . 184 with the signal sink 78 connected. The test structure is over the probe contact surface 166 and the probe tip 176 biased, which via the bias resistor 186 connected to ground. The resistors on all terminations stabilize the DC operation of the amplifier and prevent it from oscillating by reducing the Q factor of resonances caused by the capacitance tive and inductive parasitic connections of the device are generated. The resistance values of the resistors are selected to provide stable operation and a suitable gain of preferably about one. Data is collected by testing multiple pairs of transistors known to be functional. By comparing this data with data obtained by testing on-wafer test structures, a Go / No-Go criterion of transistor performance is provided which can be readily used during the manufacturing process.

Die Eingangsimpedanz einer Teststruktur, die eine differentielle Verstärkerzelle aufweist, wird durch Verbinden der Gate-Elektrode eines Transistors mit der Drain-Elektrode des zweiten Transistors des differentiellen Paars durch einen Kondensator stabilisiert, dessen Kapazitätswert demjenigen der parasitären Gate-Drain-(Basis-Kollektor-)Kapazität der Vorrichtung ungefähr gleicht.The Input impedance of a test structure containing a differential amplifier cell is connected by connecting the gate electrode of a transistor with the drain electrode of the second transistor of the differential pair is stabilized by a capacitor, its capacity value that of the parasitic Gate-drain (base-collector) capacity of the device approximately like.

In der vorstehenden ausführlichen Beschreibung wurden für ein umfassendes Verständnis der vorliegenden Erfindung spezielle Details dargestellt. Für Fachleute ist jedoch ersichtlich, dass die vorliegende Erfindung auch ohne diese speziellen Details realisierbar ist. Ansonsten sind bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht ausführlich beschrieben worden, um zu vermeiden dass die vorliegende Erfindung unklar wird.In the above detailed Description were for a comprehensive understanding the present invention shown specific details. For professionals However, it can be seen that the present invention also without these special details is feasible. Otherwise, are known Methods, procedures, components and circuits are not described in detail to avoid the present invention becoming unclear.

Auf alle hierin zitierten Druckschriften wird durch Verweis Bezug genommen.On all references cited herein are incorporated by reference.

Alle in der vorstehenden Beschreibung verwendeten Begriffe und Ausdrücke werden als Begriffe und Ausdrücke der Beschreibung und nicht im einschränkenden Sinne verwendet, und durch die Verwendung dieser Begriffe und Ausdrücke sollen Äquivalente der dargestellten und beschriebenen Merkmale oder Teile davon nicht ausgeschlossen werden, und es ist ersichtlich, dass der Umfang der Erfindung lediglich durch die beigefügten Ansprüche definiert und eingeschränkt ist.All used in the foregoing description are terms and expressions as terms and expressions the description and not in a limiting sense, and By using these terms and expressions, equivalents of the illustrated and described features or parts thereof are not excluded and it will be appreciated that the scope of the invention is limited through the attached claims defined and restricted is.

ZusammenfassungSummary

Teststruktur und Messfühler für differentielle SignaleTest structure and probe for differential signals

Durch die vorliegende Erfindung wird eine Teststruktur mit einer differentiellen Verstärkerzelle und einem differentiellen Signalmessfühler bereitgestellt, wobei der Miller-Effekt kompensiert wird, indem die frequenzabhängige Änderung der Eingangsimpedanz der Teststruktur vermindert wird.By The present invention will be a test structure with a differential Amplifier cell and a differential signal sensor provided, wherein the Miller effect is compensated by the frequency-dependent change the input impedance of the test structure is reduced.

Claims

Test structure with a differential amplifier cell, a first input signal probe contact surface, the Capacitive with a first output signal transducer contact surface and having a second input signal probe pad, the capacitive with a second output signal transducer contact area connected, wherein the test structure comprises: (a) a first one Compensation capacitor, the first input signal probe contact surface and the second output signal transducer contact surface connects, and (B) a second compensation capacitor, the second Input signal probe contact surface and the first output signal transducer contact surface connects.

Test structure according to claim 1, wherein the capacitance value of the first compensation capacitor a capacitance value of the connection between the first input signal probe contact surface and the first output signal transducer contact area substantially equal and the capacity value of the second compensation capacitor has a capacitance value of Connection between the second input signal probe contact surface and the second output signal transducer contact surface substantially like.

A probe for testing a differential amplifier cell having a first input probe contact pad capacitively coupled to a first output probe contact pad and a second input probe contact pad capacitively coupled to a second output probe contact pad, the probe comprising: ( a) a first probe tip connectable to a source of a first input signal and arranged to contact the first input signal probe pad of the differential amplifier cell, (b) a second probe tip connectable to a source of a second input signal and being arranged to contact the second input signal probe pad, (c) a third probe tip connectable to and arranged for sinking a first output signal with the first output signal probe (d) a fourth probe tip connectable to a sink for a second output signal and arranged to contact the second output transducer probe pad; (e) a first capacitor carrying the first probe tip the fourth probe tip connects, and (f) a second capacitor which measures the second probe Sensor tip connects to the third probe tip.

probe according to claim 3, wherein the first, the second, the third and the fourth probe tip arranged in a linear pattern.

probe The device of claim 3, wherein the capacitor is the first probe tip with the fourth probe tip connects, a capacity has that capacity the connection between the first input signal probe contact surface and the first output signal transducer contact surface substantially equalizes, and the capacitor, the second probe tip with the third probe tip connects, a capacity that has the capacity of Connection between the second input signal probe contact surface and the second output signal transducer contact surface substantially like.

probe according to claim 5, wherein the first, the second, the third and the fourth probe tip arranged in a linear pattern.

Method for testing a differential amplifier cell with a first input signal probe contact surface, the Capacitive with a first output signal transducer contact surface and a second input signal probe contact surface Capacitive with a second output signal transducer contact surface connected, the method comprising the steps: (A) Connecting the first input signal probe contact surface and the second output signal transducer contact surface a capacitor whose capacity is a connection capacity between the first input signal probe contact surface and approximately equal to the first output signal transducer contact area, and (b) connecting the second input signal probe pad and the first output signal transducer contact surface a capacitor whose capacity is a connection capacity between the second input signal probe contact surface and approximately equal to the second output signal transducer contact area.

Test structure for testing a functionality a transistor, the test structure comprising: (a) one first transistor with: (i) a first port connected via a first resistor with a source of a first component of a differential signal is connectable, (ii) a second one Connection, over a second resistor having a drain for a first component of a Output signal connectable and by a parasitic capacitance with the first connection is connected, and (iii) a third port, (B) a second transistor with: (i) a first port connected via a third resistor with a source of a second component of a differential signal is connectable, (ii) a second one Connection, over a fourth resistor having a drain for a second component of a Output signal connectable and by a parasitic capacitance with the first connection is connected, and (iii) a third port, the one with the third terminal of the first transistor and a bias source connected is, (c) a first compensation capacitor, the the first terminal of the first transistor to the second terminal of the second transistor connects, and (d) a second compensation capacitor, the first terminal of the second transistor with the second Connection of the first transistor connects.

The test structure of claim 8, wherein the first compensation capacitor a capacity which has the first terminal of the first transistor with the substantially equalizing the parasitic capacitance connecting the second terminal of the first transistor, and wherein the second compensation capacitor has a capacitance the first terminal of the second transistor with the second Connecting the second transistor connecting parasitic capacitance substantially like.

Test structure according to claim 8, wherein the first, the second, third and fourth resistances have resistance values, which are selected causing the test structure to have a gain factor of about has one.