DE112006003132T5

DE112006003132T5 - Codebereichszugriffe eines Steuerungssystemmanagements

Info

Publication number: DE112006003132T5
Application number: DE112006003132T
Authority: DE
Inventors: Martin G. Portland Dixon; David A. Portland Koufaty; Camron B. Hillsboro Rust; Hermann W. Portland Gartler; Frank Hillsboro Binns
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-12-30
Filing date: 2006-12-18
Publication date: 2008-09-25
Also published as: WO2007078959A2; US20070156978A1; CN101351775A; WO2007078959A3; CN101351775B; US8683158B2

Abstract

Eine Vorrichtung mit:
einem Statusindikator zum Angeben, ob die Vorrichtung in einem Systemmanagementmodus arbeitet;
einem Basisspeicherort zum Speichern einer Basisadresse, die zum Angeben eines ersten Speicheradressbereichs dient, unter der auf den Systemmanagementcode zugegriffen werden kann;
einem Abbruchspeicherort zum Speichern einer Abbruchadresse, die zum Angeben eines zweiten Speicheradressbereichs dient, auf den Zugriffe auf den ersten Speicheradressbereich zu steuern sind, wenn die Vorrichtung nicht in dem Systemmanagementmodus arbeitet.

Description

HINTERGRUND
1. Gebiet
Die vorliegende Offenbarung trifft das Gebiet der Informationsverarbeitung und insbesondere das Gebiet des Speichermanagements- und schutzes.
2. Beschreibung des Standes der Technik
Informationsverarbeitungssysteme wie solche, die einen Prozessor der Pentium^® Familie der Intel Corporation haben, können einen Systemmanagementmodus („SMM") aufweisen, der eine Betriebsumgebung ist, die parallel zu der normalen Ausführungsumgebung ist und zum Ausführen bestimmter Aufgaben wie einem Systemmanagement, einem Gerätemanagement, einem Leistungsmanagement, einem thermischen Management, Zuverlässigkeitsfunktionen, Verfügbarkeitsfunktionen, Bedienbarkeitsfunktionen usw. verwendet werden kann. Der SMM wird typischerweise durch Setzen eines Systemmanagementinterruptpins erreicht und wird durch Ausführen eines Resümebefehls angeregt. Da der SMM eine gesonderte Betriebsumgebung ist, hat es seinen eigenen Speicherraum, der gegen den normalen Ausführungsumgebung geschützt werden muss. Obwohl dieser gesonderte Speicherraum von dem regulären Systemspeicher gesondert ist, ist er in einem Adressbereich in dem regulären Systemspeicher mappiert.
Der Adressbereich in dem regelmäßigen Systemspeicher, zu dem der SSM Code mappiert ist, sollte nur während des SMM Betriebs zugänglich sein. Da ein typischer Cache jedoch nicht zwischen dem SMM Code und einem anderen Code unterscheidet, weist ein bekannter Virusansatz das Schreiben in den Cache unter einer Adresse, unter dem der SMM Code mappiert ist, auf. Ein Versuch zum Schützen des SMM Codes von einer solchen Vorgehen ist die Verwendung von speicherartigen Bereichsregistern („MTRRs") zum Setzen der SSM Codebereiche als während der normalen Ausführung nicht-pufferbar, Rückschreiben als pufferbar bei Eintrag in das SMM und zurück zu nicht-pufferbar bei dem Resümee.
KURZE ERLÄUTERUNG DER ZEICHNUNGEN
Die vorliegende Erfindung ist in beiliegenden Zeichnungen beispielhaft und ohne Begrenzung wiedergegeben.
1 zeigt ein Ausführungsbeispiel der Erfindung in einem Prozessor mit einer Logik zum Steuern einer SMM Codebereichszugriffen.
2 zeigt ein Ausführungsbeispiel der Erfindung bei einem Verfahren zum Steuern der SMM Codebereichszugriffe.
EINGEHENDE BESCHREIBUNG
Die nachfolgende Beschreibung beschreibt Ausführungsbeispiele von Techniken zum Steuern der SMM Codebereichszugriffe. In der nachfolgenden Beschreibung werden verschiedene spezifische Einzelheiten wie die Prozessor- und Systemkonfigurationen angegeben, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen. Es versteht sich jedoch, dass der Fachmann die Erfindung ohne derartige spezifische Einzelheiten verwirklichen kann.
Weiter sind einige bekannte Strukturen, Schaltungen und dergleichen nicht in ihren Einzelheiten gezeigt, um eine unnötige Verundeutlichung der vorliegenden Erfindung zu vermeiden.
Ausführungsbeispiele der vorliegenden Erfindung sorgen für SMM Codebereichszugriffe. Ein solches Steuern kann erwünscht sein zum Schützen des SMM Codes vor einem Zugriff während der normalen Ausführung. Ausführungsbeispiele der vorliegenden Erfindung können implementiert werden ohne eine Beeinträchtigung der Betriebseigenschaften des Änderns von Speicherarten zwischen pufferbar und nicht-pufferbar in Verbindung mit den Übergängen zwischen dem SMM und dem normalen Ausführungsmodus.
1 zeigt ein Ausführungsbeispiel der Erfindung in einem Prozessor, dem Prozessor 110, einschließlich einer Logik zum Steuern von Zugriffen zu SMM Codebereichen. Der Prozessor 110 ist in dem System 100 gezeigt, das auch den SMM Speicher 120 und einen normalen Systemspeicher 130 einschließt.
Der Prozessor 110 kann ein beliebiger aus einer Vielzahl von unterschiedlichen Typen von Prozessoren sein, etwa ein Prozessor der Pentium^® Prozessorfamilie, der Itanium^® Prozessorfamilie und anderen Prozessorfamilien der Intel Corporation oder jeder allgemein verwendbare Prozessor einer anderen Firma. Obwohl 1 die Erfindung zeigt, wie sie bei einem Prozessor verwendet wird, kann die Erfindung alternativ bei jeder anderen Art einer Datenverarbeitungskomponente oder -vorrichtung verwirklicht werden. Bei dem Ausführungsbeispiel von 1 weist der Prozessor 110 einen Statusindikator 111, einen Basisspeicherort 112, einen Speichertypspeicherort 113, eine Maskenspeicherort 114, einen Gültigkeitsindikator 115, einen Abbruchspeicherort 116, einen Adresskomperator 117, eine Steuerlogik 118 und eine Steuerlogik 119 auf.
Der Statusindikator 111 dient zum Angeben, ob der Prozessor 110 in dem SMM arbeitet. Der Statusindikator 111 kann jedes Feld oder jeder Indikator an einem beliebigen Speicherort sein, etwa ein Statusbit in einem Register, das von einer Steuerlogik 119 (unten beschrieben) auf 1 gesetzt wird, wenn der Prozessor 110 den SMM erreicht und auf Null gelöscht wird, wenn der Prozessor 110 den SMM verlässt.
Der Basisspeicherort 112 dient zum Speichern einer Basisadresse. Die Basisadresse dient zum Spezifizieren eines Speicheradressbereichs, in dem der SMM Code zugreifbar ist (der „SMM Bereich"). Der Basisspeicherort 112 kann jedes Feld an jedem beliebigen Speicherort sein. Bei einem Ausführungsbeispiel kann der Basisspeicherort 112 Bits 31:12 eines 64-Bitmodellspezifischen Register (dem „Basissystemmanagementbereichsregister" oder „Basis SMRR") sein, um eine 4K angepasste Basisadresse anzugeben.
Der Speichertypspeicherort 113 dient zum Speichern des Speichertyps (beispielsweise nicht pufferbar, rückschreib-pufferbar, schreibgeschützt-pufferbar, durchschreib-pufferbar, usw.) des Bereichs, der durch die Basisadresse angegeben wird. Der Speichertypspeicherort 113 kann jedes beliebige Feld an jedem beliebigen Speicherort sein. Bei einem Ausführungsbeispiel kann der Speichertypspeicherort 113 Bits 7:0 des Basis SMRR sein.
Ein Maskenspeicherort 114 dient zum Speichern eines Maskenwerts, der zum Maskieren ausgewählter Bits bei Vergleich einer Adresse, die in einem Speicherzugriff auf die Basisadresse genutzt wird, zu verwenden ist. Der Maskenspeicherort 114 kann jedes beliebige Feld an jedem beliebigen Speicherort sein. Bei einem Ausführungsbeispiel kann der Maskenspeicherort 114 Bits 31:12 eines 64-Bit modellspezifischen Registers sein (dem „Maskensystemmanagementbereichsregister" oder Masken SMRR"), um die maskierten Bits einer in dem Basis SMRR zu speichernden Basisadresse anzugeben.
Der Gültigkeitsindikator 115 dient zum Angeben, ob der Basisspeicherort 112 und der Maskenspeicherort 114 gültige Werte speichern. Der Gültigkeitsindikator 115 kann jedes Feld oder jeder Indikator an jedem Speicherort sein und kann durch einen Systemmanagementinitialisierungscode, einem Systemmanangementsteuerungsprogramm oder jeder anderen Software, Firmenware oder Hardware gesetzt sein. Bei einem Ausführungsbeispiel kann der Indikator Bit 11 des Masken-SMRR sein.
Der Abbruchspeicherort 116 dient zum Speichern einer Abbruchadresse. Die Abbruchadresse dient zum Angeben eines Speicheradressbereichs (den „Abbruchbereich"), auf den Zugriffe auf den SMM Bereich zu steuern sind, wenn der Prozessor 110 nicht in dem SMM arbeitet. Der Abbruchspeicherort 116 kann jedes Feld an einem beliebigen Speicherort sein. An einem Ausführungsbeispiel kann der Abbruchspeicherort 116 ein Register sein. Bei einem Ausffürungsbeispiel ist die Abbruchadresse eine Speicheradresse eines Steuerungsgramms. Jeder Code, etwa eine Betriebssystemroutine zum Behandeln des Zugriffs, kann in dem Abbruchbereich gespeichert sein.
Der Adresskomparator 117 dient zum Vergleichen einer Adresse, die in einem Speicherzugriff verwendet wird, mit einer Basisadresse. Der Vergleich kann entsprechend jedem bekannten Ansatz ausgeführt werden und kann einen Maskenwert von dem Maskenspeicherort 114 zum Maskieren von ausgewählten Bits des Vergleichs verwenden.
Die Steuerlogik 118 dient zum Steuern von SMM Bereichszugriffen auf den Abbruchbereich, wenn der Prozessor 110 nicht in dem SMM arbeitet. Das Steuern kann entsprechend jedem bekannten Ansatz durchgeführt werden, etwa durch Ersetzen der Abbruchadresse durch die Basisadresse auf einem internen oder externen Adressbus.
Eine Steuerlogik 119 dient zum Erlauben einer Programmierung der Speicherorte und -anzeiger, die oben beschrieben worden sind, nur dann, wenn der Prozessor 110 in dem SMM ist. Die Steuerlogik 119 kann einen Mikrocode, eine programmierbare Logik, eine hartcodierte Logik oder jede andere Form einer Steuerlogik in dem Prozessor 110 sein. Bei anderen Ausführungsbeispielen kann die Steuerlogik 119 in jeder anderen Form von Hardware, Software oder Firmenware implementiert sein, etwa einer Prozessorabstraktionsebene, in einem Prozessor oder in einer beliebigen Komponente, die zugreifbar ist oder einem Medium, das von einem Prozessor lesbar ist, etwa einem SMM Speicher 120.
In 1 können die Speicher 120 und 130 statische oder dynamische Speicher mit wahlfreiem Zugriff, auf Halbleiter basierende nur Lese- oder Festspeicher, magnetische oder optische Platten oder andere Formen von Medien, die von dem Prozessor 110 lesbar sind, oder jede Kombination derartiger Medien sein. Der SMM Speicher 120 dient zum Speichern des SMM Codes. Der normale Systemspeicher 130 dient zum Speichern des Codes einschließlich des Betriebssystems und des Anwendungsprogrammcodes.
Der Prozessor 110 und die Speicher 120 und 130 können nach jedem bekannten Ansatz miteinander gekoppelt sein oder miteinander kommunizieren, entweder direkt oder indirekt über einen oder mehrere Busse, Punkt-zu-Punkt oder anderen verdrahteten oder drahtlosen Verbindungen oder über jede andere Komponente, etwa einem Chipsatz oder einem Speicherkontroller. Das System 100 kann weiter jede beliebige Anzahl von zusätzlichen Komponenten oder Verbindungen aufweisen.
2 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung bei einem Verfahren, dem Verfahren 200 zum Steuern der SMM Codebereichszugriffe. In dem Block 210 wird ein Speicherzugriff, beispielsweise aufgrund des Nolens, Dekodierens, Ausführens oder dem Versuch des Ausführens eines Schreib- oder Lesebefehls, erkannt. Der Speicherzugriff initiert ein Nachschlagen in einem MTRR zum Bestimmen der Speicherart des zugegriffenen Speicherbereichs.
In dem Block 212 wird die Adresse, die dem Speicherzugang in dem Block 210 zugehörig ist, mit der Basisadresse der Basis SMRR unter Verwendung der Maske von dem Masken SMRR, beispielsweise einem Adresskomparator 117 verglichen. Wenn die Adressen nicht übereinstimmen, wird der Zugriff in Block 240 zugelassen. Wenn die Adressen übereinstimmen, wird in dem Block 214 der Statusindikator 111 geprüft um zu bestimmen, ob der Prozessor 110 in dem SMM ist.
Von dem Block 214 steuert die Steuerlogik 118 dann, wenn der Prozessor 110 nicht in SMM ist, den Zugriff auf den Abbruchbereich, beispielsweise durch Ersetzen des Basisabschnitts der Adresse, die dem Speicherzugriff zugehörig ist, mit der Abbruchadresse. In dem Block 222 ordnet die Steuerlogik 119 einen nicht-pufferbaren Speichertyp dem Speicherzugriff zu. In dem Block 240 wird der Zugriff zugelassen.
Von dem Block 214 wird sodann in dem Block 230 dann, wenn der Prozessor in SMM ist, der Speichertyp von der Basis SMRR dem Speicherzugriff zugewiesen. In dem Block 240 wird der Zugriff zugelassen.
Innerhalb des Schutzbereiches der vorliegenden Erfindung liegt es, dass das Verfahren 200 in einer anderen Weise mit einem gleichzeitigen Ausführen des dargestellten Blocks, unter Verzicht auf die dargestellten Blöcke, mit Hinzufügung von zusätzlichen Blöcken oder mit einer Kombination oder einer Umordnung, Kombination, Weglassen oder zusätzlichen Blöcken ausgeführt wird.
Der Prozessor 110 oder jeder andere Prozessor oder Komponente, die nach einem Ausführungsbeispiel der vorliegenden Erfindung ausgebildet ist, kann in verschiedenen Stufen von der Herstellung über die Simulation zur Fabrikation ausgestaltet sein. Daten, die eine Ausgestaltung repräsentieren, können die Ausgestaltung in einer Anzahl von Weisen repräsentieren. Zunächst kann, wie es bei Situationen nützlich ist, die Hardware repräsentiert unter Verwendung einer Hardwarebeschreibungssprache oder einer anderen funktionalen Beschreibungssprache sein. Zusätzlich oder alternativ kann ein Schaltungsebenenmodul mit logischen und/oder Transistorgattern auf denselben Stufen des Designprozesses erzeugt sein. Weiter erreichen die meisten Ausgestaltungen auf einer Stufe eine Ebene, bei der sie moduliert werden können mit Daten, die die physikalische Anordnung von verschiedenen Geräten repräsentieren kann. In dem Fall, in dem übliche Halbleiterfabrikationstechniken verwendet werden, können die Daten, die das Geräteanordnungsmodell repräsentieren, die Daten sein, die das Vorhandensein oder das Fehlen verschiedener Merkmale unterschiedlicher Maskenebenen für Masken, die zum Erzeugen einer integrierten Schaltung verwendet werden, sein.
Bei jeder Repräsentation der Ausgestaltung können Daten jeder Form eines maschinenlesbaren Mediums gespeichert sein. Eine optische oder elektrische Welle, die moduliert ist oder anders erzeugt worden ist zum Übertragen einer solchen Information, ein Speicher oder ein magnetisches oder optisches Speichermedium, etwa eine Platte, können das maschinenlesbare Medium sein. Jede dieser Medien können die Ausbildung „tragen" oder „angeben" oder andere Information, die bei einem Ausführungsbeispiel der vorliegenden Erfindung verwendet wird, etwa die Befehle in einer Fehlerentdeckungsroutine. Wenn eine elektrische Trägerwelle, die die Information angibt oder trägt, übertragen wird, ein einem Ausmaß, das ein Kopieren, Puffer oder erneutes Übertragen des elektrischen Signals durchgeführt wird, wird eine neue Kopie erstellt. Die Aktionen des Kommunikationsproviders oder eines Netzwerkproviders kann so das Erstellen von Kopien eines Gegenstands, etwa einer Trägerwelle, die Techniken der vorliegenden Erfindung verwirklichen.
Es werden daher Techniken zum Steuern der SMM Codebereichszugriffe offenbart. Obwohl verschiedene Ausführungsbeispiele beschrieben und in den beiliegenden Zeichnungen gezeigt sind, versteht es sich, dass die Ausführungsbeispiele lediglich illustrativ sind und die Breite der Erfindung einschränken sollen und dass die Erfindung nicht auf bestimmte Konstruktionen und Anordnungen, die gezeigt und beschrieben worden sind, begrenzt ist, es sind verschiedene andere Modifikationen für den Fachmann, der diese Offenbarung liest, zugänglich. In einem Bereich der Technologie wie diesem hier, in dem das Wachstum schnell ist und weitere Fortschritte nicht einfach vorhersehbar sind, können die offenbarten Ausführungsbeispiele geeignet modifizierbar sein in der Anordnung und in den Einzelheiten, wie dies möglich wird durch den technischen Fortschritt ohne sich von den Grundprinzipien der vorliegenden Erfindung oder aus dem Schutzbereich der beiliegenden Ansprüche zu entfernen.
ZUSAMMENFASSUNG
Vorrichtungen und Verfahren zum Steuern von SMM Codebereichszugriffen werden offenbart. In einem Ausführungsbeispiel weist eine Vorrichtung einen Statusindikator, einen Basisspeicherort und einen Abbruchspeicherort auf. Der Statusindikator gibt an, ob die Vorrichtung in dem SMM arbeitet. Der Basisspeicherort dient zum Speichern einer Basisadresse und der Abbruchspeicherort dient zum Speichern einer Abbruchadresse. Die Basisadresse dient zum Angeben eines ersten Speicheradressbereichs, unter dem auf den SMM Code zuzugreifen ist. Die Abbruchadresse dient zum Angeben eines zweiten Speicheradressbereichs, in dem Adressen des ersten Speicheradressbereichs zu steuern sind, wenn die Vorrichtung nicht in dem SMM arbeitet.

Claims

Eine Vorrichtung mit: einem Statusindikator zum Angeben, ob die Vorrichtung in einem Systemmanagementmodus arbeitet; einem Basisspeicherort zum Speichern einer Basisadresse, die zum Angeben eines ersten Speicheradressbereichs dient, unter der auf den Systemmanagementcode zugegriffen werden kann; einem Abbruchspeicherort zum Speichern einer Abbruchadresse, die zum Angeben eines zweiten Speicheradressbereichs dient, auf den Zugriffe auf den ersten Speicheradressbereich zu steuern sind, wenn die Vorrichtung nicht in dem Systemmanagementmodus arbeitet.
Die Vorrichtung nach Anspruch 1, weiter mit einer Steuerlogik zum Steuern erster Speicheradressbereichszugriffe auf den zweiten Speicheradressbereich, wenn die Vorrichtung nicht in dem Systemmanagementmodus arbeitet.
Die Vorrichtung nach Anspruch 1, weiter mit einem Speichertypspeicherort zum Speichern eines Speichertyps, der einem Zugriff auf den ersten Speicheradressbereich zuzuweisen ist.
Die Vorrichtung nach Anspruch 1, weiter mit einer Steuerlogik zum Zuordnen eines nicht-pufferbaren Speichertyps für Zugriffe auf den zweiten Speicheradressbereich.
Die Vorrichtung nach Anspruch 1, weiter mit einem Komparator zum Vergleichen der Basisadresse mit einer dem Speicherzugriff zugehörigen Adresse.
Die Vorrichtung nach Anspruch 5, weiter mit einem Maskenspeicherort zum Speichern einer Maske zum Angeben von Adressbits, die von dem Komparator zu maskieren sind.
Ein Verfahren mit: Erkennen einer Speicherzugriffsanordnung; und Steuern des Speicherzugriffs auf einen Abbruchcodebereich, wenn der Zugriff auf einen Systemmanagementcodebereich erfolgt und die Speicherzugriffsanforderung nicht in einem Systemmanagementmodus erfolgt.
Das Verfahren nach Anspruch 7, weiter mit Vergleichen einer Adresse, die einem Speicherzugriff zugehörig ist mit einer Basisadresse, um zu bestimmen, ob der Zugriff zu dem Systemmanagementcodebereich erfolgt.
Das Verfahren nach Anspruch 8, weiter mit Lesen der Basisadresse von einem Basisadressspeicherort.
Das Verfahren nach Anspruch 8, wobei das Vergleichen der Adresse, die der Speicheradresse zugeordnet ist, mit der Basisadresse weiter das Markieren von ausgewählten Bits der Basisadresse einschließt.
Das Verfahren nach Anspruch 10, weiter mit dem Beinhalten des Lesens eines Maskenspeicherorts zum Bestimmen, welche Bits zum Maskieren ausgewählt sind.
Das Verfahren nach Anspruch 7, weiter mit: Lesen eines Speichertyps von einem Speichertypspeicherort; und Zuordnen des Speichertyps zu dem Zugriff, wenn der Zugriff auf den Systemmanagementcodebereich erfolgt und die Speicherzugriffsanforderung in dem Systemmanagementmodus erfolgt.
Das Verfahren nach Anspruch 7, weiter mit dem Zuordnen eines nicht-pufferbaren Speichertyps zu dem Zugriff, wenn der Zugriff auf den Systemmanagementcodebereich erfolgt und die Speicherzugriffsanforderung nicht in dem Systemmanagementmodus erfolgt.
Das Verfahren nach Anspruch 7, weiter mit dem Bestimmen, ob der Zugriff in dem Systemmanagementmodus durch Prüfen eines Statusindikators ausgeführt wird.
Das Verfahren nach Anspruch 7, wobei das Steuern des Speicherzugriffs auf einen Abbruchcodebereich das Ersetzen eines Teiles einer Adresse, die dem Speicherzugriff zugehörig ist, durch eine Abbruchadresse einschließt.
Das Verfahren nach Anspruch 15, weiter mit dem Lesen einer Abbruchadresse aus einem Abbruchadressspeicherort.
Das Verfahren nach Anspruch 7, weiter mit dem Erlauben eines Zugriffs zum dem Systemmanagementcodebereich, wenn die Speicherzugriffsanforderung in dem Systemmanagementmodus durchgeführt wird.
Ein System mit: einem dynamischen Speicher mit wahlfreiem Zugriff; und einem Prozessor, der aufweist: einen Statusindikator zum Angeben, ob der Prozessor in einem Systemmanagementmodus arbeitet; einem Basisspeicherort zum Speichern einer Basisadresse, wobei die Basisadresse dazu dient, einen ersten Speicheradressbereich zu speichern, unter dem auf den Systemmanagementcode zuzugreifen ist; einen Abbruchspeicherort zum Speichern einer Abbruchadresse, unter der die Abbruchadresse einen zweiten Speicheradressbereich angibt, auf den Zugriffe zu dem ersten Speicheradressbereich zu steuern sind, wenn der Prozessor nicht in dem Systemmanagementmodus arbeitet.
Das System nach Anspruch 18, wobei der dynamische Speicher mit wahlfreiem Zugriff den Systemmanagementcode speichert.
Das System nach Anspruch 18, wobei der dynamische Speicher mit wahlfreiem Zugriff ein Steuerprogramm zum Handhaben von Zugriffen auf den ersten Speicherbereich dann, wenn der Prozessor nicht in dem Systemmanagementmodus arbeitet, ist.