DE112004002043B4

DE112004002043B4 - Verfahren, System und Programm zum Aufbau eines Pakets

Info

Publication number: DE112004002043B4
Application number: DE112004002043T
Authority: DE
Inventors: Divya Ariz. Gupta; Hassan Ariz. Fallah-Adl; Salil Tex. Phadnis
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2003-10-27
Filing date: 2004-10-22
Publication date: 2011-07-14
Anticipated expiration: 2024-10-23
Also published as: WO2005046146A1; TW200519731A; DE112004002043T5; TWI256581B; US20050089033A1; US7460531B2

Abstract

Verfahren zum Aufbauen eines Pakets, umfassend: Empfangen (100) einer Anforderung, ein Paket aufzubauen, die Informationen über zumindest einen Header und eine Nutzlast zur Einbeziehung in das Paket umfasst; Erzeugen (102) des zumindest einen Headers für die empfangene Anforderung; Schreiben des erzeugten zumindest einen Headers in eine erste Warteschleife; Anfordern (106) der Nutzlast zum Einbeziehen in das Paket; Schreiben der empfangenen Nutzlast in eine zweite Warteschleife; Lesen des erzeugten, zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife; und Einbeziehen des gelesenen zumindest einen Headers und der gelesenen Nutzlast in das Paket, wobei das Schreiben des zumindest einen Headers in die erste Warteschleife, das Schreiben der Nutzlast in die zweite Warteschleife und das Lesen des zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife in unterschiedlichen Taktbereichen mit jeweils verschiedenem Takt durchgeführt werden.

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren, System und Programm zum Aufbau von Paketen.
2. Beschreibung des Stands der Technik
In einer Netzumgebung überträgt und empfängt ein Netzadapter in einem Host-Computer Pakete unter Verwendung eines Paketübertragungsprotokolls, wie beispielsweise Ethernet, Fibre Channel, Infiniband, Transmission Control Protocol und Internet Protocol (TCP/IC), Internet Small Computer System Interface (iSCSI), etc. Häufig umfaßt das Betriebssystem des Host-Computers einen Gerätetreiber zur Kommunikation mit der Netzadapterhardware, um Eingabe/Ausgabe-(E/A)-Anforderungen über ein Netz zu empfangen und zu übertragen. Die am Netzadapter empfangenen Datenpakete werden in einem verfügbaren zugeteilten Paketpuffer im Host-Speicher gespeichert. Der Host-Computer umfaßt des weiteren einen Transportprotokolltreiber zur Bearbeitung der vom Netzadapter empfangenen Pakete, die im Paket-Puffer gespeichert sind, und um auf beliebige im Paket eingebettete E/A-Befehle oder -Daten zuzugreifen.
Die Infiniband-Architektur erlaubt eine Punkt-zu-Punkt-Kommunikation zwischen mehreren miteinander verbundenen unabhängigen Prozessorplattformen, E/A-Plattformen und E/A-Vorrichtungen. Jeder Endpunkt, der unter Verwendung der Infiniband-Architektur kommuniziert, unterhält ein oder mehrere Warteschleifenpaare, wobei jedes Warteschleifenpaar eine Sendewarteschleife und eine Empfangswarteschleife umfaßt. Ein Kanaladapter in einem Hostsystem empfangt Arbeitsanforderungen vom Hostprozessor, die in der Sendewarteschleife angeordnet werden. Der Kanaladapter bearbeitet die Sendewarteschleife und überträgt die Arbeitsanforderung in eines oder mehrere Pakete mit Headern und Nutzdaten zur Übertragung zu einer Empfangswarteschleife in einem Ziel-E/A-Knoten. Wenn ein Knoten eine Nachricht empfängt, wird die Nachricht in der Empfangswarteschleife plaziert. Ein Knoten unterhält ein Warteschleifenpaar für jeden entfernten Knoten, mit dem er kommuniziert, um die Sende- und Empfangswarteschleifen zur Kommunikation mit diesem speziellen Knoten zu nutzen.
Die Endpunkte kommunizieren untereinander Informationen durch über die Warteschleifen des Warteschleifenpaares übertragene Nachrichten, wobei jede Nachricht aus einem oder mehreren Paketen besteht. Beim Infiniband-Protokoll umfaßt jedes Paket einen oder mehrere Transport-Header, kann eine Paketnutzlast der übertragenen Daten umfassen und weist einen oder mehrere Fehlerkorrekturcodes auf, wie beispielsweise zyklische Redundanzprüfungs-(CRC)-Bytes.
Ein Kanaladapter baut die Header und Nutzlast in ein Paket unter Verwendung einer einzigen Warteschleife sowohl für die Header als auch für die Nutzlast ein. In derartigen Systemen würde der Kanaladapter einen Header in der Warteschleife zusammensetzen und die Header und die Nutzlast in ein Paket kombinieren, wenn die Nutzlast in derselben Warteschleife verfügbar ist. Derartige Techniken erfordern eine sequentielle Bearbeitung zunächst der Header und dann der Nutzlast zur Kombination in ein Paket. Der Fehlerkorrekturcode wird nach dem Hinzufügen des einen oder der mehreren Header und der Nutzlast zu dem Paket hinzugefügt. Falls Verzögerungen, beim Empfang der Nutzlast vom Host auftreten, muß der Kanaladapter warten, bis die Nutzlast für das momentane aufzubauende Paket empfangen wird, bevor weitere Header erzeugt werden. Verzögerungen beim Empfang der Nutzlast können zu Latenzverzögerungen zwischen dem Aufbau aufeinander folgender Pakete führen.
US 2001/0053148 A1 offenbart einen Netzwerkadapter, der die Nutzlast in einem Puffer speichert und zur Berechnung des Headers ferner einen davon unabhängigen Header-Speicher verwendet. Nach der Berechnung des Headers wird das resultierende Paket über das Netzwerk gesendet.
CA 2 317 165 A1 behandelt satellitenbasierte Kommunikationssysteme und insbesondere die Replikation von Datenpaketen für Multicast-Anwendungen. Auch hier werden die Nutzlast und die Header-Informationen in separaten Puffern zwischengespeichert und vor einem Weiterversenden kombiniert.
EP 1 124 362 A2 offenbart eine Vorrichtung zum Verarbeiten des TCP/IP-Protokolls in Hardware. Neben der Verwendung unterschiedlicher Puffer für die Zwischenspeicherung der Nutzlast und der Header-Informationen, sowie zur Berechnung der Header für die resultierenden Pakete, wird eine parallele Verarbeitung einzelner Schritte in einer Pipeline offenbart.
US 5,412,655 A offenbart ein System zur Konstruktion und Dekonstruktion von ATM-Zellen, wobei die einzelnen Zellen in unterschiedlichen Pufferspeicherbereichen aufgebaut werden.
Die vorliegende Erfindung stellt eine Lösung zur Minimierung von Verzögerungen beim Aufbau von Paketen bereit. Dazu ist erfindungsgemäß ein Verfahren, ein Kanaladapter, ein System und ein Herstellungsartikel gemäß den Ansprüchen 1, 12, 22 und 25 vorgesehen.
Kurzbeschreibung der Zeichnungen
Im folgenden wird auf die Zeichnungen Bezug genommen, in welchen durchgängig gleiche Bezugszeichen übereinstimmende Teile wiedergeben:
1 zeigt eine Rechenumgebung, in der Ausführungsformen der Erfindung implementiert sind.
2 zeigt ein Format eines Pakets einer im Stand der Technik bekannten Art;
3 zeigt weitere Einzelheiten des Kanaladapters gemäß den Ausführungsformen der Erfindung;
4 und 5 zeigen zum Aufbau eines Pakets gemäß beschriebener Ausführungsformen der Erfindung durchgeführte Schritte.
Detaillierte Beschreibung der Ausführungsformen
In der folgenden Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil derselben bilden und die mehrere Ausführungsformen der vorliegenden Erfindung veranschaulichen. Es ist verständlich, daß andere Ausführungsformen verwendet werden können und strukturelle und betriebstechnische Änderungen vorgenommen werden können, ohne den Umfang der vorliegenden Erfindung zu verlassen.
1 zeigt eine Rechenumgebung, in der Gesichtspunkte der Erfindung implementiert werden können. Ein Host 2 umfaßt eine oder mehrere Zentraleinheiten (CPUs) 4 und einen Speicher 6. Der Host 2 umfaßt ein oder mehrere Kanaladapter 8a, 8b, wovon zwei gezeigt sind. Jeder Kanaladapter 8a, 8b umfaßt einen oder mehrere Ports 12a, 12b und 12c, 12d (wovon zwei an jedem Adapter gezeigt sind), die mit einer Netzstruktur 10 verbunden sind, wobei jeder Port 12a, 12b, 12c, 12d einen Knoten in der Netzstruktur 10 aufweist. Die Kanaladapter 8a, 8b werden zur Kommunikation mit zusätzlichen Knoten 14a, 14b im Netz verwendet, wobei jeder zusätzliche Knoten einen Port eines Kanaladapters an einer entfernten Vorrichtung aufweist.
Die CPU(s) 4 führen einen oder mehrere Prozesse und Threads im Hostspeicher 6 aus, die als Verbraucher 20a... 20n bezeichnet werden, wobei jeder Verbraucher jeden Prozeß oder jede Funktion umfassen kann, der bzw. die dazu geeignet ist, Arbeitsanforderungen an die Kanaladapter 8a, 8b zu erzeugen, wobei die Arbeitsanforderungen Informationen in Paketen zur Übertragung über das Netz 10 umfassen. Ein Nachrichten- und Datendienst 22 läuft im Betriebssystem (nicht gezeigt) des Host 2 ab und bietet eine Schnittstelle zwischen im Host 2 ablaufenden Verbrauchern 20a... 20n und den Kanaladaptern 8a, 8b. Auf diese Weise funktioniert der Nachrichten- und Datendienst 22 als ein Gerätetreiber zur Schnittstellenbildung zwischen den Kanaladaptern 8a, 8b und dem Hostsystem 2. Der Speicher 6 umfaßt des weiteren einen Nutzlastpuffer 24, in dem Nutzlasten 26a... 26n zum Einschluß in Pakete gespeichert werden, die die Kanaladapter 8a, 8b über das Netz 10 übertragen. Die Verbraucher 20a... 20n würden in der zu einem Kanaladapter 8a, 8b übertragenen Arbeitsanforderung eine Nutzlast 26a... 26n im Nutzdatenpuffer 24 zur Übertragung bestimmen. Die Headerinformation für das Paket kann auch in der Arbeitsanforderung festgelegt sein. Weitere Einzelheiten der Infiniband-Architektur, in der Ausführungsformen implementiert sein können, wie beispielsweise die Ausführungsform aus 1, sind in der Veröffentlichung „Infiniband Architecture Specification Volume: Release 1.1” mit Datum 6. November 2002 (Urheberrecht bei der Infiniband Trade Association) beschrieben, die hierin durch Bezugnahme vollumfänglich einbezogen wird.
2 zeigt ein Beispiel eines Formats eines Pakets, das die Kanaladapter 8a, 8b in einer im Stand der Technik bekannten Weise übertragen würden. Jedes Paket 10 umfaßt einen oder mehrere Header 52a... 52n (wovon mehrere gezeigt sind), eine Nutzlast und einen oder mehrere Fehlerkorrekturcodes CRCs 54. Ein Paket 50 kann auch ohne eine Nutzlast 54 übertragen werden.
3 zeigt weitere Einzelheiten der Architektur eines Kanaladapters 8, wie beispielsweise der Kanaladaptoren 8a, 8b, gemäß den beschriebenen Ausführungsformen. Die Komponenten des Kanaladapters 8 können in der Logik einer Application Specific Integrated Circuit (ASIC) oder einer anderen Hardwarevorrichtung implementiert sein. Ein Nachrichten-Engine-Cluster 70 empfängt Arbeitsanforderungen von den Verbrauchern 20a... 20n durch den Nachrichten- und Datendienst 22 und ordnet die Arbeitsanforderung als ein Arbeitsanforderungselement in einer Arbeitswarteschleife 72 ein. Der Nachrichten-Engine-Cluster 70 würde eine in einer Warteschleife angeordnete Arbeitsanforderung an ein Sendepaketcluster 74 kommunizieren, das die Logik aufweist, mit der das Paket 50 aufgebaut wird. Der Sendepaketcluster 74 unterhalt zwei Warteschleifen, eine Header-First-in-First-out-(FIFO)-Warteschleife 76 und eine Nutzlast-FIFO-Warteschleife 78, um ein getrenntes Einordnen in eine Warteschleife und Bearbeiten von Headern und Nutzlasten für Pakete, die aufgebaut werden, zu ermöglichen. Eine Header-Engine 80 baut Header für eines oder mehrere Pakete auf und ordnet die aufgebauten Header in die Header-FIFO-Warteschleife 76 ein. Eine Nutzlast-Engine 82 fordert eine Nutzlast 26a... 26n vom Nutzlastpuffer 24 im Hostspeicher 6 durch das Adreßübertragungscluster 84 an und ordnet empfangene Nutzlasten 26a... 26n in der Nutzlast-FIFO-Warteschleife 78 ein. Die Nutzlast-Engine 82 würde Nutzlastanforderungen an einen Adressübertragungscluster 84 senden, der eine Paketnutzlast 26a... 26n vom Systemspeicher 6 abrufen und zur Nutzlast-Engine 82 zurückgeben würde.
Bei bestimmten Ausführungsformen bringt der Kanaladapter 8 zumindest drei Takte, einen Kerntakt 86, einen Sendetakt 88 und einen Hosttakt 90 zur Anwendung, so daß die durch die verschiedenen Komponenten durchgeführten Schritte in verschiedenen Taktbereichen ausgeführt werden können. Beispielsweise kann die Header-Engine 80 Header in den Header-FIFO-76 basierend auf den Kerntakt-86-Bereich schreiben und können Header-Daten aus dem Header-FIFO-76 basierend auf dem Sendetakt-88-Bereich ausgelesen werden. Die Nutzlast-Engine 82 kann durch den Adressübertragungscluster 84 empfangene Nutzlast in die Nutzlast-FIFO-Warteschleife 78 im Hosttaktbereich 90 schreiben und es können Daten aus der Nutzlast-FIFO-Warteschleife 78 beim Sendetaktbereich 88 gelesen werden. Immer wenn die Header-Engine 80 und die Nutzlast-Engine 82 die Anordnung eines Headers bzw. von Nutzlast in der Header-76 und in Nutzlast-78-Warteschleife beenden, erzeugen sie ein Signal zu einer Completion-Engine 22. Die Completion-Engine 92 verfolgt die Spur aller gültigen Header und Nutzdaten in den Warteschleifen 76 und 78 und liest die Header und Nutzlasten beim Sendetakt 88 zum Aufbau der Pakete.
Eine Anzahl virtueller Bahnen kann in jedem physikalischen Link oder Port 12a, 12b, 12c, 12d realisiert sein. Eine virtuelle Bahn gibt eine Gruppe von Sende- und Empfangspuffern in einem Port wieder. Bei bestimmten Ausführungsformen kann jede FIFO-Warteschleife 76 und 78 in Bereiche und jeweils in einen für jede virtuelle Bahn zur Speicherung von Header bzw. Nutzlasten für die Pakete unterteilt werden, die zum Senden über eine virtuelle Bahn aufgebaut werden. Auf diese Weise können Pakete für die verschiedenen virtuellen Bahnen getrennt aufgebaut werden, so daß starker Verkehr auf einer Bahn nicht eine andere Bahn blockiert.
Die 4 und 5 zeigen durch die Komponenten im Sendepaketcluster 74 zur Erzeugung eines Pakets 50 (2) für eine von einem Verbraucher 20a... 20n (1) vorgebrachte Arbeitsanforderung durchgeführte Betriebsschritte, wobei die Arbeitsanforderung alle Informationen enthält, die zur Erledigung der Aufgabe notwendig sind, wie beispielsweise Nutzlast- und Headerinformationen. Unter Bezugnahme auf 4 empfängt der Sendepaketcluster 74 (am Block 100) eine Arbeitsanforderung vom Nachrichten-Engine-Cluster 50, die in die Arbeitswarteschleife 72 zur Erzeugung von Paketen 50 eingeordnet wird. Die Header-Engine 80 erzeugt (beim Block 102) einen oder mehrere Header für das eine oder die mehreren zu erzeugenden Pakete als Teil der Arbeitsanforderung und schreibt die erzeugten Header beim Kerntakt-86-Bereich zur Header-FIFO-Warteschleife 76. Nach Erledigung des Schreibens eines Headers zur Header-Warteschleife 76, sendet die Header-Engine 80 beim Block 104 ein Erledigungs- bzw. Vervollständigungssignal zur Completion-Engine 92, das anzeigt, daß ein Header vervollständigt wurde. Das Signal würde das Paket anzeigen, für das der Header erzeugt wurde, um zu ermöglichen, daß die Completion-Engine 92 zu den Warteschleifen 76 und 78 hinzugefügte Header und Nutzlasten verfolgen kann, die für ein Hinzufügen zum Paket, das aufgebaut wird, verfügbar sind.
In Reaktion auf die Arbeitsanforderung fordert die Nutzlast-Engine 82 (beim Block 106) eine oder mehrere für die Arbeitsanforderung vom Adressübertragungscluster 84 benötigte Nutzlasten an und schreibt die nachfolgend empfangenen Nutzlast(en) beim Host-Takt-90-Bereich zum Nutzlast-FIFO 78. Die Nutzlast-Engine 82 signalisiert der Completion-Engine 92, wenn eine empfangene Nutzlast zum Nutzlast-FIFO 78 geschrieben wird, wobei das Signal das Paket anzeigen würde, das die geschriebene Nutzlast umfaßt.
5 veranschaulicht durch die Completion-Engine 92 in Reaktion auf den Empfang eines Vervollständigungssignals von der Header-Engine 80 oder der Nutzlast-Engine 82 durchgeführte Betriebsschritte. Beim Empfang (beim Block 152) eines Vervollständigungssignals bestimmt die Completion-Engine 92 (beim Block 152), ob alle Header oder Header und Nutzlast für ein Paket zu den FIFO-Warteschleifen 76 und 78 geschrieben wurden. Wenn dies der Fall ist, liest die Completion-Engine 92 (beim Block 154) alle Header und die Nutzlast, falls dort eine Nutzlast vorliegt, für ein Paket von der Header-76 und Nutzlast-78-FIFO-Warteschleife im Sendetakt-88-Bereich. Die Completion-Engine 92 baut dann (in Block 156) das Paket mit dem einen oder allen gelesenen Header und der Nutzlast auf, wenn das Paket eine Nutzlast umfaßt. Wenn (beim Block 158) das unmittelbar vorangehende Paket gesendet wurde, sendet die Completion-Engine 92 (beim Block 160) das vervollständigte Paket über einen der Ports 12a, 12b oder eine der virtuellen Bahnen für einen der Ports. Wenn (beim Block 158) das unmittelbar vorangehende Paket nicht gesendet wurde, kann das momentan aufgebaute Paket nicht gesendet werden, ohne daß das vorangehende Paket in der Paketreihenfolge gesendet wird. In einem derartigen Fall kehrt die Steuerung zum Block 150 zurück, um den Aufbau weiterer Pakete abzuwarten. Nach dem Senden eines aufgebauten Pakets (beim Block 160) bestimmt die Completion-Engine 92 (beim Block 162), ob das nächste Paket in der Folge von Paketen aufgebaut wurde. Wenn dies der Fall ist, wird das nächste Paket übertragen (beim Block 164). Ansonsten, wenn das nächste zu übertragende Paket noch nicht übertragen wurde, kehrt die Steuerung zum Block 150 zurück. Nachdem ein Paket beim Block 164 übertragen wurde, kehrt die Steuerung zum Block 162 zurück, um zu bestimmen, ob das nächste zu übertragende Paket aufgebaut wurde und zur Übertragung verfügbar ist.
Bei den beschriebenen Ausführungsformen werden die Header und Nutzlasten in getrennten Warteschleifen aufgebaut, um zu ermöglichen, daß der Kanaladapter Nutzlasten und Header parallel und außerhalb der Paketfolge erzeugen kann. Beispielsweise, wenn der Header erzeugt wurde, kann die Header-Engine damit fortfahren, zusätzliche Header für weitere Pakete zu erzeugen, selbst wenn die Nutzlast für den erzeugten Header noch nicht empfangen wurde. Wenn die Nutzlast für den erzeugten Header empfangen wurde und die Completion-Engine 92 durch die Nutzlast-Engine 82 unterrichtet wurde, kann das Paket zusammengesetzt werden. Des weiteren können die Header für die nachfolgenden Pakete bereits erzeugt und im Header-FIFO gepuffert sein, während auf den Empfang der Nutzlast für das momentan zu sendende Paket gewartet wird. Ein Puffer von Header für nachfolgende Pakete ermöglicht, daß diese nachfolgenden Pakete unmittelbar zusammengesetzt werden können, da ihre Header und Nutzlast in der Header-FIFO-Warteschleife verfügbar sind. Des weiteren könnten Nutzlasten außerhalb der Reihenfolge empfangen werden, bevor der Header vervollständigt ist. Auf diese Weise verzögern Latenzen aufgrund von Verzögerungen beim Zugreifen auf die Nutzlast oder beim Erzeugen von Header nicht das Vorbereiten der Nutzlast und der Header für weitere Pakete.
Zusätzliche Einzelheiten der Ausführungsform
Die beschriebenen Ausführungsformen zum Aufbau von Paketen können als ein Verfahren, als eine Vorrichtung oder als ein Herstellungsartikel unter Verwendung von Standardprogrammierungs- und/oder Konstruktionstechniken zur Produktion von Software, Firmware, Hardware oder jeder beliebigen Kombination daraus realisiert werden. Der Ausdruck „Herstellungsartikel” bezieht sich in der hier verwendeten Weise auf Code oder Logik, die als Hardwarelogik (z. B. als ein integrierter Schaltungschip, ein Programmable Gate Array (PGA), eine Application Specific Intergrated Circuit (ASIC) etc.) oder als ein computerlesbares Medium, wie beispielsweise ein magnetisches Speichermedium (z. B. Festplattenlaufwerke, Floppy-Platten, Band, etc.), als ein optischer Speicher (CD-ROMS, optische Platten, etc.) als flüchtige und nicht-flüchtige Speichervorrichtungen (z. B. EEPROMs, ROMS, PROMs, RAMs, DRAMs, SRAMs, Firmware, programmierbare Logik, etc.) realisiert ist. Auf Code im computerlesbaren Medium wird durch einen Prozessor zugegriffen und von diesem ausgeführt. Der Code, in dem bevorzugte Ausführungsformen implementiert sind, kann des weiteren über ein Übertragungsmedium oder von einem File-Server über ein Netz zugänglich sein.
In derartigen Fällen kann der Herstellungsartikel, in dem der Code realisiert ist, ein Übertragungsmedium, wie beispielsweise eine Netzübertragungsleitung, ein drahtloses Übertragungsmedium, sich durch den Raum ausbreitende Signale, Radiowellen, Infrarotsignale, etc. umfassen. Somit kann der „Herstellungsartikel” das Medium umfassen, in dem der Code verkörpert ist. Zusätzlich kann der „Herstellungsartikel” eine Kombination aus Hardware- und Softwarekomponenten umfassen, in welchen der Code verkörpert, verarbeitet und ausgeführt wird. Selbstverständlich ist für den Fachmann erkennbar, daß viele Abwandlungen an dieser Konfiguration vorgenommen werden können, ohne den Umfang der vorliegenden Erfindung zu verlassen, und daß der Herstellungsartikel jedes im Stand der Technik bekannte, Informationen tragende Medium umfassen kann.
Bestimmte beschriebene Ausführungsformen verwenden die Infiniband-Architektur zur Übertragung von Paketen, wobei getrennte Warteschleifen für die Header und Nutzlasten verwendet werden. Die beschriebenen Ausführungsformen zum Aufbau von Paketen sind auf jedes beliebige Paketübertragungsprotokoll, wie beispielsweise Ethernet, iSCSI, TCP/IP, anwendbar.
Bei beschriebenen Implementierungen waren die erzeugten Pakete zur Übertragung über ein Netz vorgesehen. Bei alternativen Ausführungsformen können die Pakete für eine Übertragung über einen Bus zu einer weiteren Vorrichtung vorgesehen sein.
Bei Infiniband-Ausführungsformen kann die Arbeitswarteschleife 72 als Warteschleifenpaare ausführt sein, wobei jedes Warteschleifenpaar eine Sendewarteschleife und eine Empfangswarteschleife umfaßt. Arbeitsanforderungen vom Verbraucher zur Übertragung von Paketen mit Nutzlasten im Systemspeicher können anfangs in der Sendewarteschleife eines einzelnen Warteschleifenpaars gespeichert werden, das mit dem Zielknoten in Beziehung steht, zu dem das Paket gerichtet ist. Von der Sendewarteschleife des Warteschleifenpaares würde der Nachrichten-Engine-Cluster 70 die Arbeitsanforderung interpretieren, die Anzahl der für die Arbeitsanforderung benötigten Paketen bestimmen, einschließlich der Anzahl von Headern und Nutzlast (falls vorhanden) für jedes Paket, und dann die Arbeit zur Erzeugung der Header und Anforderungen der Nutzlast an die Header-Engine 80 bzw. Nutzlast-Engine 82 verteilen.
Bei Infiniband-Ausführungsformen kann ein einzelnes Paar aus Header- und Nutzlast-FIFOs für alle Warteschleifenpaare vorhanden sein. Alternativ kann ein getrenntes Paar aus Header- und Nutzlast-FIFOs für eine oder mehrere Gruppen von Warteschleifenpaaren vorhanden sein. Bei beschriebenen Ausführungsformen sind die Cluster, die die Pakete zur Übertragung erzeugen, als Hardwarelogik implementiert. Bei alternativen Ausführungsformen können einige oder alle Cluster als Code implementiert sein, der in einen Speicher geladen ist und von einem Prozessor ausgeführt wird.
Bei beschriebenen Ausführungsformen wurden verschiedene Takte (der Kerntakt 86 und der Hosttakt 90) verwendet, um den Header und die Nutzlast in ihre FIFO-Warteschleifen 76 bzw. 78 zu schreiben, und wird ein anderer Takt (der Sendetakt 88) verwendet, um Header und Nutzlast aus den FIFO-Warteschleifen zu lesen. Bei alternativen Ausführungsformen kann eine andere Kombination aus Takten verwendet werden, um die Lese- und Schreiboperationen bezüglich der Header- und Nutzlast-FIFO-Warteschleifen durchzuführen.
Bei bestimmten Ausführungsformen kann der Kanaladapter in einem Hostcomputersystem einschließlich eines Speicherkontrollers, wie beispielsweise einem SCSI, Integrated Drive Electronics (IDE), Redundant Array of Independent Disk (RAID), etc., Kontroller, der den Zugriff auf eine nicht flüchtige Speichervorrichtung, wie beispielsweise ein Magnetplattenlaufwerk, Bandmedium, optische Platte, etc., verwaltet, enthalten sein. Bei alternativen Implementierungen können die Netzadapterausführungsformen in einem System enthalten sein, das keinen Speicherkontroller umfaßt, wie beispielsweise bestimmte Hubs und Schalter.
Bei bestimmten Implementierungen kann der Kanaladapter konfiguriert sein, Daten über ein mit einem Port am Netzadapter verbundenes Kabel zu übertragen. Alternativ können die Netzadapterausführungsformen konfiguriert sein, Daten über ein drahtloses Netz oder Verbindung, wie beispielsweise LAN, Bluetooth, Wireless Fidelity (Wi-Fi), etc. zu übertragen.
Die Kanaladapter können in einen Adaptersteckplatz im Hostsystem 2, wie beispielsweise einen Peripheral Component Interconnect-(PCI)-Erweiterungssteckplatz eingefügt werden oder die Kanaladapter können integrierte Komponenten auf der Hauptplatine (Motherboard) des Hosts 2 sein.
Die gezeigten Betriebsschritte aus 4 und 5 veranschaulichen die Operationen zum Aufbau von Paketen, die in einer bestimmten Reihenfolge auftreten und durch spezielle Komponenten ausgeführt werden. Bei alternativen Ausführungsformen können bestimmte Operationen in einer anderen Reihenfolge ausgeführt, modifiziert oder weggelassen werden und/oder durch andere Komponenten im Kanaladapter als die gezeigten durchgeführt werden. Darüber hinaus können zu der oben beschriebenen Logik Schritte hinzugefügt werden, wobei diese dann immer noch den beschriebenen Ausführungsformen entspricht. Des weiteren können hier beschriebene Operationen der Reihe nach erfolgen oder können bestimmte Operationen parallel verarbeitet werden. Des weiteren können Operationen von einer einzelnen Verarbeitungseinheit, von einer Multiverarbeitungseinheit oder von verteilten Verarbeitungseinheiten ausgeführt werden.
Die vorangehende Beschreibung verschiedener Ausführungsformen der Erfindung wurde zum Zweck der Darstellung und Beschreibung angegeben. Es ist nicht beabsichtigt, daß sie vollständig ist oder daß dadurch die Erfindung auf die beschriebene präzise Form beschränkt wird. Viele Abwandlungen und Änderungen sind im Licht der oben angegebenen Lehre möglich. Es wird beabsichtigt, daß der Umfang der Erfindung nicht durch diese detaillierte Beschreibung beschränkt ist, sondern durch die hieran angefügten Ansprüche. Die oben angegebene Beschreibung, Beispiele und Daten gewährleisten eine vollständige Beschreibung der Herstellung und der Gebrauchs des Aufbaus der Erfindung. Da viele Ausführungsformen der Erfindung realisiert werden können, ohne von der Idee und dem Umfang der Erfindung abzuweichen, liegt die Erfindung in den hieran angefügten Ansprüchen.

Claims

Verfahren zum Aufbauen eines Pakets, umfassend: Empfangen (100) einer Anforderung, ein Paket aufzubauen, die Informationen über zumindest einen Header und eine Nutzlast zur Einbeziehung in das Paket umfasst; Erzeugen (102) des zumindest einen Headers für die empfangene Anforderung; Schreiben des erzeugten zumindest einen Headers in eine erste Warteschleife; Anfordern (106) der Nutzlast zum Einbeziehen in das Paket; Schreiben der empfangenen Nutzlast in eine zweite Warteschleife; Lesen des erzeugten, zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife; und Einbeziehen des gelesenen zumindest einen Headers und der gelesenen Nutzlast in das Paket, wobei das Schreiben des zumindest einen Headers in die erste Warteschleife, das Schreiben der Nutzlast in die zweite Warteschleife und das Lesen des zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife in unterschiedlichen Taktbereichen mit jeweils verschiedenem Takt durchgeführt werden.
Verfahren nach Anspruch 1, welches des weiteren umfasst: Übertragen des aufgebauten Pakets zu einem Zielknoten.
Verfahren nach Anspruch 1, welches des weiteren umfasst: Signalisieren (104) der Header-Vervollständigung in Reaktion auf das Schreiben eines Headers in die erste Warteschleife; und Signalisieren (108) der Nutzlastvervollständigung in Reaktion auf das Schreiben der Nutzlast in die zweite Warteschleife.
Verfahren nach Anspruch 3, wobei der zumindest eine Header und die Nutzlast in das Paket in Reaktion auf ein Empfangen von Signalen, dass alle Header für das aufzubauende Paket in die erste Warteschleife geschrieben sind und die Nutzlast für das aufzubauende Paket in die zweite Warteschleife geschrieben ist, einbezogen werden.
Verfahren nach Anspruch 4, wobei das Schreiben des Headers und das Signalisieren (104) der Header-Vervollständigung durch eine Header-Engine durchgeführt werden, wobei das Schreiben der empfangenen Nutzlast und das Signalisieren der Nutzlastvervollständigung durch eine Nutzlast-Engine durchgeführt werden und wobei das Einbeziehen des gelesenen zumindest einen Headers und der gelesenen Nutzlast in das Paket durch eine Completion-Engine in Reaktion auf ein Empfangen der Signale durchgeführt wird.
Verfahren nach Anspruch 1, wobei die Header und die Nutzlast für ein erstes Paket in der ersten und zweiten Warteschleife gepuffert werden können, bevor ein zweites Paket, das dem ersten Paket vorausgeht, aufgebaut wird.
Verfahren nach Anspruch 1, welches des weiteren umfasst: in Reaktion auf das Aufbauen eines Pakets, bestimmen, ob alle Header und die Nutzlast für ein nächstes Paket gemäß einer Paketordnung in der ersten und zweiten Warteschleife gepuffert sind; und Aufbauen des nächsten Pakets in Reaktion auf ein Bestimmen, dass alle Header und die Nutzlast für das nächste Paket in der ersten und zweiten Warteschleife gepuffert sind.
Verfahren nach Anspruch 1, das des weiteren umfasst: Zugreifen auf die Nutzlast in einem Systemspeicher in Reaktion auf ein Empfangen der Anforderung, wobei die Nutzlast, auf die zugegriffen wird, in die zweite Warteschleife geschrieben wird.
Verfahren nach Anspruch 1, wobei die Header in die erste Warteschleife in einem ersten Taktbereich geschrieben werden, Nutzlasten in die zweite Warteschleife in einem zweiten Taktbereich geschrieben werden und Header und Nutzlasten aus der ersten und zweiten Warteschleife in einem dritten Taktbereich gelesen werden.
Verfahren nach Anspruch 1, das des weiteren umfasst: Anordnen einer Arbeitsanforderung einschließlich der Anforderung, das Paket aufzubauen, in einer Sendewarteschleife, die sich in einer Mehrzahl von Warteschleifenpaaren befindet, wobei jedes Warteschleifenpaar eine Sendewarteschleife und eine Empfangswarteschleife umfasst; und Interpretieren der Arbeitsanforderung, um den zumindest einen Header und die Nutzlast für das aufzubauende Paket zu bestimmen, wobei der bestimmte zumindest eine Header erzeugt und die bestimmte Nutzlast angefordert wird.
Verfahren nach Anspruch 1, wobei ein aufzubauendes Paket zumindest einen Header und keine Nutzlast umfassen kann und wobei der zumindest eine erzeugte Header in das Paket in Reaktion auf ein Empfangen von Signalen einbezogen wird, die angeben, dass die Header erzeugt wurden, und bestimmen, dass das aufzubauende Paket keine Nutzlast umfasst.
Kanaladapter, wobei der Kanaladapter (8) eine Logik umfasst, um den Kanaladapter (8) in die Lage zu versetzen, durchzuführen: Empfangen einer Anforderung ein Paket aufzubauen, die Informationen über zumindest einen Header und eine Nutzlast zum Einbeziehen in das Paket umfasst; Erzeugen des zumindest einen Headers für die empfangene Anforderung; Schreiben des erzeugten zumindest einen Headers in eine erste Warteschleife (76); Anfordern der Nutzlast zum Einbeziehen in das Paket; Schreiben der empfangenen Nutzlast in eine zweite Warteschleife (78); Lesen des erzeugten zumindest einen Headers und der Nutzlast aus der ersten (76) und zweiten (78) Warteschleife; und Einbeziehen des gelesenen zumindest einen Headers und der Nutzlast in das Paket, wobei das Schreiben des zumindest einen Headers in die erste Warteschleife (76), das Schreiben der Nutzlast in die zweite Warteschleife (78) und das Lesen des zumindest einen Headers und der Nutzlast aus der ersten (76) und zweiten (78) Warteschleife in unterschiedlichen Taktbereichen mit jeweils verschiedenem Takt (86, 88, 90) durchgeführt werden.
Kanaladapter nach Anspruch 12, wobei die Kanaladapterlogik des weiteren dazu eingerichtet ist, zu bewirken, dass der Kanaladapter durchführt: Übertragen des aufgebauten Pakets zu einem Zielknoten.
Kanaladapter nach Anspruch 12, wobei die Kanaladapterlogik des weiteren dazu eingerichtet ist, zu bewirken, dass der Kanaladapter (8) durchführt: Signalisieren einer Header-Vervollständigung in Reaktion auf ein Schreiben eines Headers in die erste Warteschleife (76); und Signalisieren einer Nutzlastvervollständigung in Reaktion auf ein Schreiben der Nutzlast in die zweite Warteschleife (78).
Kanaladapter nach Anspruch 14, wobei der zumindest eine Header und die Nutzlast in das Paket in Reaktion auf ein Empfangen von Signalen einbezogen werden, dass alle Header für das aufzubauende Paket in die erste Warteschleife (76) geschrieben sind und die Nutzlast für das aufzubauende Paket in die zweite Warteschleife (78) geschrieben ist.
Kanaladapter nach Anspruch 15, welcher des weiteren umfasst: eine Header-Engine (80) zum Durchführen der Schritte eines Schreibens des Headers und eines Signalisierens einer Header-Vervollständigung; eine Nutzlast-Engine (82) zum Durchführen der Schritte eines Schreibens der empfangenen Nutzlast und eines Signalisierens einer Nutzlastvervollständigung; und eine Completion-Engine (92) zum Durchführen der Schritte eines Einbeziehens des gelesenen zumindest einen Headers und der Nutzlast in das Paket in Reaktion auf ein Empfangen der Signale.
Kanaladapter nach Anspruch 12, wobei die Header und die Nutzlast für ein erstes Paket in der ersten (76) und zweiten (78) Warteschleife gepuffert werden können, bevor ein zweites Paket, das dem ersten Paket vorausgeht, aufgebaut ist.
Kanaladapter nach Anspruch 12, wobei die Kanaladapterlogik des weiteren den Kanaladapter (8) in die Lage versetzt, durchzuführen: in Reaktion auf ein Aufbauen eines Pakets, bestimmen, ob alle Header und die Nutzlast für ein nächstes Paket gemäß einer Paketordnung in der ersten (76) und zweiten (78) Warteschleife gepuffert sind; Aufbauen des nächsten Pakets in Reaktion auf ein Bestimmen, dass alle Header und die Nutzlast für das nächste Paket in der ersten (76) und zweiten (78) Warteschleife gepuffert sind.
Kanaladapter nach Anspruch 12, wobei die Kanaladapterlogik des weiteren den Kanaladapter (8) in die Lage versetzt, durchzuführen: Zugreifen auf die Nutzlast von einem Systemspeicher in Reaktion auf ein Empfangen der Anforderung, wobei die Nutzlast, auf die zugegriffen wird, in die zweite Warteschleife (78) geschrieben wird.
Kanaladapter nach Anspruch 12, wobei Header in die erste Warteschleife (76) in einem ersten Taktbereich geschrieben werden, Nutzlasten in die zweite Warteschleife (78) in einem zweiten Taktbereich geschrieben werden und Header und Nutzlasten aus der ersten (76) und zweiten (78) Warteschleife in einem dritten Taktbereich gelesen werden.
Kanaladapter nach Anspruch 12, wobei die Kanaladapterlogik des weiteren dazu eingerichtet ist, zu bewirken, dass der Kanaladapter (8) durchführt: Einordnen einer Arbeitsanforderung einschließlich der Anforderung, das Paket aufzubauen, in einer Sendewarteschleife, die eine aus einer Mehrzahl von Warteschleifenpaaren ist, wobei jede Warteschleife eine Sendewarteschleife und eine Empfangswarteschleife umfasst; und Interpretieren der Arbeitsanforderung, um den zumindest einen Header und die Nutzlast für das aufzubauende Paket zu bestimmen; wobei der bestimmte zumindest eine Header erzeugt und die bestimmte Nutzlast angefordert wird.
System, umfassend: einen Hostprozessor (4); ein magnetisches Speichermedium; ein Speicher (6) in Kommunikation mit dem Hostprozessor (4) und umfassend eine in einem Paket zu übertragende Nutzlast, wobei eine Kopie der Nutzlast in dem magnetischen Speichermedium gespeichert ist; und einen Kanaladapter (8a, 8b) in Kommunikation mit dem Speicher (6), wobei der Kanaladapter (8a, 8b) eine Logik umfasst, um den Kanaladapter (8a, 8b) in die Lage zu versetzten, durchzuführen: (i) Empfangen einer Anforderung ein Paket aufzubauen, die Informationen über zumindest einen Header und eine Nutzlast zur Einbeziehung in das Paket umfasst; (ii) Erzeugen des zumindest einen Headers für die empfangene Anforderung; (iii) Schreiben des erzeugten zumindest einen Headers in eine erste Warteschleife; (iv) Anfordern der in das Paket einzubeziehenden Nutzlast; (v) Schreiben der empfangenen Nutzlast in eine zweite Warteschleife; (vi) Lesen des erzeugten zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife; und (vii) Einbeziehen des gelesenen zumindest einen Headers und der Nutzlast in das Paket, wobei das Schreiben des zumindest einen Headers in die erste Warteschleife, das Schreiben der Nutzlast in die zweite Warteschleife und das Lesen des zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife in unterschiedlichen Taktbereichen mit jeweils verschiedenem Takt durchgeführt werden.
System nach Anspruch 22, wobei die Header und Nutzlast für ein erstes Paket in der ersten und zweiten Warteschleife gepuffert sein können, bevor ein zweites Paket, das dem ersten Paket vorausgeht, aufgebaut ist.
System nach Anspruch 23, wobei die Kanaladapterlogik des weiteren den Kanaladapter (8a, 8b) in die Lage versetzt, durchzuführen: in Reaktion auf ein Aufbauen eines Pakets, bestimmen, ob alle Header und die Nutzlast für ein nächstes Paket gemäß einer Paketordnung in der ersten und zweiten Warteschleife gepuffert sind; Aufbauen des nächsten Pakets in Reaktion auf ein Bestimmen, dass alle Header und die Nutzlast für das nächste Paket in der ersten und zweiten Warteschleife gepuffert sind.
Herstellungsartikel zum Aufbauen eines Pakets, wobei der Herstellungsartikel dazu eingerichtet ist, ein Durchführen von Schritten zu bewirken, wobei die Schritte umfassen: Empfangen (100) einer Anforderung, ein Paket aufzubauen, die Informationen über zumindest einen Header und eine Nutzlast zur Einbeziehung in das Paket umfasst; Erzeugen (102) des zumindest einen Headers für die empfangene Anforderung; Schreiben des erzeugten zumindest einen Headers in eine erste Warteschleife; Anfordern (106) der in das Paket einzubeziehenden Nutzlast; Schreiben der empfangenen Nutzlast in eine zweite Warteschleife; Lesen des erzeugten zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife; und Einbeziehen des gelesenen zumindest einen Headers und der Nutzlast in das Paket, wobei das Schreiben des zumindest einen Headers in die erste Warteschleife, das Schreiben der Nutzlast in die zweite Warteschleife und das Lesen des zumindest einen Headers und der Nutzlast aus der ersten und zweiten Warteschleife in unterschiedlichen Taktbereichen mit jeweils verschiedenem Takt durchgeführt werden.
Herstellungsartikel nach Anspruch 25, wobei die Schritte des weiteren umfassen: Übertragen des aufgebauten Pakets zu einem Zielknoten.
Herstellungsartikel nach Anspruch 25, wobei die Schritte des weiteren umfassen: Signalisieren (104) einer Header-Vervollständigung in Reaktion auf ein Schreiben eines Headers in die erste Warteschleife; und Signalisieren (108) einer Nutzlastvervollständigung in Reaktion auf ein Schreiben der Nutzlast in die zweite Warteschleife.
Herstellungsartikel nach Anspruch 27, wobei der zumindest eine Header und die Nutzlast in das Paket in Reaktion auf ein Empfangen von Signalen, dass alle Header für das aufzubauende Paket in die erste Warteschleife geschrieben sind, und dass die Nutzlast für das aufzubauende Paket in die zweite Warteschleife geschrieben ist, einbezogen werden.
Herstellungsartikel nach Anspruch 28, wobei das Schreiben des Headers und das Signalisieren (104) der Header-Vervollständigung durch eine Header-Engine durchgeführt werden, wobei das Schreiben der empfangenen Nutzlast und das Signalisieren der Nutzlastvervollständigung durch eine Nutzlast-Engine durchgeführt werden, und wobei das Einbeziehen des gelesenen zumindest einen Headers und der Nutzlast in das Paket durch eine Completion-Engine in Reaktion auf ein Empfangen der Signale durchgeführt wird.
Herstellungsartikel nach Anspruch 25, wobei die Header und die Nutzlast für ein erstes Paket in der ersten und zweiten Warteschleife gepuffert sein können, bevor ein zweites Paket, das dem ersten Paket vorangeht, aufgebaut ist.
Herstellungsartikel nach Anspruch 25, wobei die Schritte des weiteren umfassen: in Reaktion auf ein Aufbauen eines Pakets, bestimmen, ob alle Header und die Nutzlast für ein nächstes Paket gemäß einer Paketordnung in der ersten und zweiten Warteschleife gepuffert sind; und Aufbauen des neuen Pakets in Reaktion auf ein bestimmen, dass alle Header und die Nutzlast für das nächste Paket in der ersten und zweiten Warteschleife gepuffert sind.
Herstellungsartikel nach Anspruch 25, wobei die Schritte des weiteren umfassen: Zugreifen auf die Nutzlast von einem Systemspeicher in Reaktion auf ein Empfangen der Anforderung, wobei die Nutzlast, auf die zugegriffen wird, in die zweite Warteschleife geschrieben wird.
Herstellungsartikel nach Anspruch 25, wobei die Header in die erste Warteschleife in einem ersten Taktbereich geschrieben werden, Nutzlasten in die zweite Warteschleife in einem zweiten Taktbereich geschrieben werden und Header und Nutzlasten aus der ersten und zweiten Warteschleife in einem dritten Taktbereich gelesen werden.
Herstellungsartikel nach Anspruch 25, wobei die Schritte des weiteren umfassen: Einordnen einer Arbeitsanforderung, welche die Anforderung, das Paket aufzubauen, in einer Sendewarteschleife, die eine aus einer Mehrzahl von Warteschleifenpaaren ist, wobei jedes Warteschleifenpaar eine Sendewarteschleife und eine Empfangswarteschleife umfasst; Interpretieren der Arbeitsanforderung, um den zumindest einen Header und die Nutzlast für das aufzubauende Paket zu bestimmen, wobei der bestimmte zumindest eine Header erzeugt und die bestimmte Nutzlast angefordert wird.
Herstellungsartikel nach Anspruch 25, wobei ein aufzubauendes Paket zumindest einen Header und keine Nutzlast umfassen kann und wobei der zumindest eine erzeugte Header in das Paket in Reaktion auf ein Empfangen von Signalen einbezogen wird, die anzeigen, dass die Header erzeugt wurden, und bestimmen, dass das aufzubauende Paket keine Nutzlast umfasst.