DE1117327B

DE1117327B - Multi-level pyramid circuit

Info

Publication number: DE1117327B
Application number: DES66533A
Authority: DE
Inventors: Theodore H Bonn; Noah S Prywes
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1960-01-07
Filing date: 1960-01-07
Publication date: 1961-11-16

Description

Mehrstufige Pyramiden-Schaltung Mehrstufige Schaltungen mit sättigbaren Magnetkernen und mehreren Impulseingängen sind als Torschaltungen (UND- bzw. ODER-Stufen) oder als Pyramiden-Schaltungen zur Auswahl eines von mehreren Ausgängen bekannt. Derartige Schaltungen nutzen die Eigenschaft sättigbarer Magnetkerne aus, bei Sättigung nur eine geringe Impedanz, im ungesättigten Zustand jedoch eine hohe Impedanz zu bilden. Obwohl die mehrstufigen Schaltungen mit sättigbaren Magnetkernen zur Auswahl eines von mehreren Ausgängen bzw. Eingängen schneller arbeiten als entsprechende Relaispyramiden-Schaltungen, ist ihre Wirksamkeit begrenzt, weil die ein zelnen Stromkreise jeweils auch Wicklungen hoher Impedanz enthalten.Multi-stage pyramid circuit Multi-stage circuits with saturable magnetic cores and several pulse inputs are known as gate circuits (AND or OR stages) or as pyramid circuits for selecting one of several outputs. Such circuits use the property of saturable magnetic cores to form only a low impedance when saturated, but a high impedance when unsaturated. Although the multi-stage circuits with saturable magnetic cores to select one of several outputs or inputs work faster than corresponding relay pyramid circuits, their effectiveness is limited because the individual circuits each also contain high-impedance windings.

Die Erfindung bezweckt, aus steuerbaren Magnetkernen gebildete mehrstufige Pyramiden-Schaltungen hinsichtlich ihrer Schaltgeschwindigkeit und ihrer Wirkungsmöglichkeit zu verbessern. Dies erreicht die Erfindung dadurch, daß in einer aus steuerbaren Magnetkernen gebildeten mehrstufigen Pyramiden-Schaltung jeder binären Veränderlichen je zwei Magnetkeine derselben Stufe zugeordnet sind, von denen einer durch den regulären und der andere durch den komplementären Wert gesteuert wird, deren Sekundärwicklungen über Entkopplungsdioden paarweise miteinander verknüpft sind, und daß die Sekundärwicklungen der Magnetkerne verschiedener Stufen n-üt ihren Dioden hintereinandergeschaltet sind, so daß jeder Serienstromkreis aus jeder Stufe nur eine Sekundärwicklung enthält und jede Sekundärwicklung in wenigstens einem Serienkreis liegt. Die mehrstufige Pyramiden-Schaltung nach der Erfindung sperrt durch die den einzelnen Wicklungen vorgeschalteten Dioden jeweils Wicklungen hoher Impedanz, so daß die durch die beschickten Signaleingänge ausgewählte Reihenschaltung nur Magnetkernwicklungen niedriger Impedanz enthält. Dadurch kann die Arbeitsgeschwindigkeit der Schaltung erhöht werden. Es können Impulstrequenzen im Gebiete von mehreren Megahertz angewertet werden.The aim of the invention is to improve multi-stage pyramid circuits formed from controllable magnetic cores with regard to their switching speed and their effectiveness. This is achieved by the invention in that, in a multi-stage pyramid circuit formed from controllable magnetic cores, each binary variable is not assigned two magnets of the same stage, one of which is controlled by the regular value and the other by the complementary value, the secondary windings of which are paired with one another via decoupling diodes are linked, and that the secondary windings of the magnetic cores of different stages n-üt their diodes are connected in series, so that each series circuit from each stage contains only one secondary winding and each secondary winding is in at least one series circuit. The multi-stage pyramid circuit according to the invention blocks each winding of high impedance through the diodes connected upstream of the individual windings, so that the series circuit selected by the supplied signal inputs only contains magnetic core windings of low impedance. This allows the operating speed of the circuit to be increased. Pulse frequencies in the area of several megahertz can be evaluated.

Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt, wobei gleiche Bezugsnummern gleichen Teilen zugeordnet sind. Es zeigt.Some embodiments of the invention are in the drawings shown, with the same reference numbers being assigned to the same parts. It shows.

Fig. 1 eine schematische Schaltskizze einer elektrischen Schaltung nach der vorliegenden Erfindung, Fig. 2 eine idealisierte graphische Darstellung der Hysteresekurve der in der Schaltung nach Fig. 1 verwendeten magnetischen Bauelemente, Fig. 3 eine schematische Darstellung einer Schaltung, die gegenüber Fig. 1 abgeändert ist, Fig. 4 eine schematische Darstellung, zum Teil als Blockdiagramm einer Rechner-Schaltung nach der vorliegenden Erfindung, Fig. 5 eine schematische Darstellung einer Ab- wandlung der in Fig. 1 geeigneten Schaltung, Fig. 6 eine schematische Darstellung einer weiteren elektrischen Schaltung nach der Erflndung.Fig. 1 is a schematic circuit diagram of an electrical circuit according to the present invention; FIG. 2 is an idealized graphical representation of the hysteresis curve of the magnetic components used in the circuit of Fig. 1, Fig. 3 is a schematic diagram of a circuit modified from Fig. 1 , Fig. 4 is a schematic illustration, partly as a block diagram of a computing circuit of the present invention; Fig. 5 is a schematic representation of a waste conversion of suitable in Fig. 1 circuit, Fig. 6 is a schematic representation of a further electrical circuit after the invention.

Fig. 1 zeigt eine Anzahl elektrischer Stufen 10, 12, 14, 16, 18, 20, die in einer gelegentlich als Pyramiden-Schaltung bezeichneten Schaltung miteinander verbunden sind. Jede der Stufen 10 bis 20 ist im wesentlichen gleichartig, mit Ausnahme einiger Unterschiede, die noch später näher beschrieben werden. Die nachfolgende Beschreibung der Stufe 18 gilt daher auch für die anderen Stufen.Fig. 1 shows a number of electrical stages 10, 12, 14, 16, 18, 20 which are connected to one another in a circuit sometimes referred to as a pyramid circuit. Each of stages 10 to 20 is essentially the same, with the exception of a few differences which will be described in more detail later. The following description of level 18 therefore also applies to the other levels.

In der Stufe 18 hat der Umformer 22 eine Primärwicklung 24 sowie vier Sekundärwicklungen 26, 28, 30 und 32. Der Kern des Umformers 22 besteht aus einem Material, das praktisch keine Remanenz hat und eine Hysteresekurve aufweist, wie sie als Beispiel in Fig. 2 in idealisierter Form gezeigt ist. Die relativen Wickelsinne der Umformerwicklungen sind in üblicher Weise durch einen Punkt angedeutet. Ein Eingangskreis in Form eines Transistors 34, z. B. eines Flächentransistors, ist mit seinem Kollektor an dem einen Ende der Primärwicklung 24 angeschlossen, während das andere Ende dieser Wicklung mit dem negativen Pol einer Gleichspannungsquelle 36 verbunden ist. Ein Widerstand 42 liegt parallel zur Primärwicklung 24. Der Emitter des Transistors 34 ist mit einem gemeinsamen Rückleitungskreis bzw. mit einem Bezugspunkt verbunden, der durch das üb- liehe Massesymbol bezeichnet ist. Die -Basis des Transistors ist über den Widerstand 38 an den positiven Pol einer Gleichspannungsquelle 40 angeschlossen, die dazu dient, eine Transistorvorspannung in Sperrrichtung zu liefern. Von einer Quelle 44 werden der Basis Eingangssignale in binärer Form angeliefert, wobei z. B. ein Impuls die binäre Ziffer »l«, das Fehlen eines Impulses in einem möglichen Zeitpunkt die hinäre Ziffer »0« darstellt. Diese, Eingangssignale können von irgendeiner Form datenverarbeitender Vorrichtungen abgeleitet worden sein.In stage 18 , converter 22 has a primary winding 24 and four secondary windings 26, 28, 30 and 32. The core of converter 22 consists of a material that has practically no remanence and has a hysteresis curve, as shown in FIG. 2 as an example is shown in idealized form. The relative winding directions of the converter windings are indicated in the usual way by a point. An input circuit in the form of a transistor 34, e.g. B. a planar transistor, has its collector connected to one end of the primary winding 24, while the other end of this winding is connected to the negative pole of a DC voltage source 36 . A resistor 42 is parallel to the primary winding 24. The emitter of the transistor 34 is connected to a common return circuit or to a reference point which is denoted by the usual ground symbol. The base of the transistor is connected via the resistor 38 to the positive pole of a DC voltage source 40 which is used to supply a transistor bias in the reverse direction. From a source 44 the base input signals are supplied in binary form, with z. For example, an impulse represents the binary number "1", the absence of an impulse at a possible point in time represents the binary digit "0" . These input signals may have been derived from some form of data processing device.

Die Stufe 20 ist mit der Stufe 18 identisch, und entsprechende Teile sind mit den gleichen Bezugszeichen versehen. Die Eingangssignale für die Stufe 20 werden von einer Quelle 46 abgeleitet, die Signale anliefert, welche das Komplement zu den von der Quelle 44 gelieferten Signalen darstellen. Dieses Komplementverhältnis der von den Quellen 44 und 46 bereitgestellten Signale wird durch die übliche Bezeichnung der Quellen mit den Buchstaben B bzw. B' bezeichnet.The step 20 is identical to the step 18 and corresponding parts have been given the same reference numerals. The input signals for the stage 20 are derived from a source 46 which supplies signals which are the complement of the signals supplied by the source 44. This complementary ratio of the signals provided by the sources 44 and 46 is denoted by the usual designation of the sources with the letters B and B ', respectively.

Die Stufen 1.4 und 16 sind mit der Stufe 18 weitgehend identisch, nur sind die dritten und vierten Wicklungen 30 und 32 in Fig. 1 weggelassen, weil diese Wicklungen für die besondere durch die Schaltung ausgeführte logische Operation nicht erforderlich sind. Die Quellen 48 und 50 der Stufen 14 bzw. 16 haben ein komplementäres Signalverhältnis, das dem oben beschriebenen Verhältnis entspricht. Ähnlich sind die Stufen 10 und 12 mit der Stufe 18 weitgehend identisch, nur ist in jeder dieser Stufen nur eine einzige Sekundärwicklung 26 vorgesehen. Die anderen Sekundärwicklungen sind in den Stufen 10 und 12 weggelassen, da sie nicht benötigt werden. Die Quellen 52 und 52 liefern ebenfalls komplementäre Eingangssignale.Stages 1.4 and 16 are largely identical to stage 18 except that the third and fourth windings 30 and 32 are omitted in FIG. 1 because these windings are not required for the particular logic operation performed by the circuit. The sources 48 and 50 of stages 14 and 16 , respectively, have a complementary signal ratio which corresponds to the ratio described above. Similarly, stages 10 and 12 are largely identical to stage 18 , except that only a single secondary winding 26 is provided in each of these stages. The other secondary windings are omitted in stages 10 and 12 since they are not needed. Sources 52 and 52 also provide complementary input signals.

Die Stufen 10 bis 20 sind in verschiedenen Ebenen einer Schaltung, ähnlich einer Relaispyramide, angeordnet und miteinander verbunden. In der ersten Ebene sind die Stufen 10 und 12, in der zweiten Ebene die Stufen 14 und 16 und in der dritten Ebene die Stufen 18 und 20 angeordnet. Der untere Anschluß der Sekundärwicklung 26 der Stufe 10 ist mit den oberen Anschlußpunkten der ersten Sekundärwicklungen 26 der Stufen 14 und 16 -über gleichrichtende Bauelemente 56, 58 verbunden, die als Halbleiterdioden dargestellt sind. Der untere Anschlußpunkt der Sekundärwicklung 26 der Stufe 12 ist mit den oberen Anschlußpunkten der zweiten Sekundärwicklungen 28 der Stufen 14 und 16 über die Dioden 60 und 62 verbunden. Der untere Anschlußpunkt der ersten Sekundärwicklung 26 der Stufe 14 ist mit den oberen Anschlußpunkten der Wicklungen 26 der Stufen 18 und 20 verbunden, und der untere Anschlußpunkt der zweiten Sekundärwicklung 28 der Stufe 14 ist mit den oberen Anschlußpunkten der zweiten Sekundärwicklungen 28, 28 der Stufen 18 und 20 verbunden. Der untere Anschlußpunkt der ersten Sekundärwicklung 26 der Stufe 16 ist mit den oberen Anschlußpunkten der dritten Sekundärwicklungen 30 der Stufen 18 und 20 verbunden, während der untere Anschlußpunkt der zweiten Sekundärwicklung 28 der Stufe 16 mit den oberen Anschlußpunkten der vierten Sekundärwicklungen 32 der Stufen 18 und 20 verbunden ist.The stages 10 to 20 are arranged in different levels of a circuit, similar to a relay pyramid, and connected to one another. The steps 10 and 12 are arranged in the first level, the steps 14 and 16 in the second level and the steps 18 and 20 in the third level. The lower connection of the secondary winding 26 of the stage 10 is connected to the upper connection points of the first secondary windings 26 of the stages 14 and 16 via rectifying components 56, 58 , which are shown as semiconductor diodes. The lower connection point of the secondary winding 26 of the stage 12 is connected to the upper connection points of the second secondary windings 28 of the stages 14 and 16 via the diodes 60 and 62 . The lower connection point of the first secondary winding 26 of stage 14 is connected to the upper connection points of the windings 26 of stages 18 and 20, and the lower connection point of the second secondary winding 28 of stage 14 is connected to the upper connection points of the second secondary windings 28, 28 of stages 18 and 20 connected. The lower connection point of the first secondary winding 26 of stage 16 is connected to the upper connection points of the third secondary windings 30 of stages 18 and 20, while the lower connection point of the second secondary winding 28 of stage 16 is connected to the upper connection points of the fourth secondary windings 32 of stages 18 and 20 connected is.

Die oberen Anschlüsse der Sekundärwicklungen 26 der Stufen 10 und 12 sind durch getrennte Dioden 64 und 66 an einen Strombegrenzungskreis 68 gelegt. Die Strombegrenzungssehaltung 68 enthält eine Gleichstromquelle 70, deren positiver Pol an die Anode der Diode 72 gelegt ist, deren Kathode mit einem Anschluß des Widerstandes 74 verbunden ist. Der andere Anschluß des Widerstandes 74 ist an den negativen Pol einer Gleichspannungsquelle 76 gelegt. Die anderen Pole der Quellen 70 und 76 werden zur Masse zurückgeleitet. Der Verbindungspunkt 78 der Dioden 64 und 66 ist mit dem Verbindungspunkt 80 der Diode 72 und des Widerstandes 74 zusammengeschaltet.The upper connections of the secondary windings 26 of the stages 10 and 12 are connected to a current limiting circuit 68 through separate diodes 64 and 66 . The current limiting circuit 68 contains a direct current source 70, the positive pole of which is connected to the anode of the diode 72 , the cathode of which is connected to a terminal of the resistor 74. The other connection of the resistor 74 is connected to the negative pole of a DC voltage source 76 . The other poles of sources 70 and 76 are returned to ground. The connection point 78 of the diodes 64 and 66 is connected to the connection point 80 of the diode 72 and the resistor 74.

Vier Ausgangskreise 82, 84, 86 und 88 sind an die Sekundärwicklungen der Stufen 18 und 20 in verschiedenen Kombinationen angeschlossen, entsprechend der durch die Kreise auszuführenden logischen Operation. Der Ausgangskreis 82 enthält einen Transistor 90, der ein Flächentransistor sein kann. Dieser Transistor wird in Basis-Steuerschaltung betrieben. Ein Widerstand 92 und der positive Pol 94 einer Stromquelle liegen an der Basis des Transistors 90 an. Der negative Pol dieser Stromquelle ist mit Masse verbunden. Der Kollektor des Transistors 90 ist über einen Widerstand 96 mit dem negativen Pol 95 einer Betriebsspannungsquelle verbunden, deren positiver Pol an der gemeinsamen Rückleitung liegt. Der Ausgangsanschluß 100 ist mit dem Kollektor des Transistors 90 verbunden; an ihm ist ein Belastungskreis 102 angeschlossen.Four output circuits 82, 84, 86 and 88 are connected to the secondary windings of stages 18 and 20 in various combinations according to the logical operation to be performed by the circuits. The output circuit 82 includes a transistor 90 which can be a junction transistor. This transistor is operated in base control circuit. A resistor 92 and the positive pole 94 of a current source are connected to the base of the transistor 90 . The negative pole of this power source is connected to ground. The collector of the transistor 90 is connected via a resistor 96 to the negative pole 95 of an operating voltage source, the positive pole of which is connected to the common return line. The output terminal 100 is connected to the collector of the transistor 90 ; a load circuit 102 is connected to it.

Die Ausgangskreise 84, 86 und 88 sind mit dem Kreis 82 identisch, und entsprechende Teile tragen die gleichen Bezugszeichen, nur sind die verschiedenen Belastungskreise unterschiedlich nüt 104, 106 und 108 bezeichnet. Die Ausgangskreise 82 bis 88 unterscheiden sich durch, die an den jeweiligen Transistorenbasen erscheinenden, Eingangssignale.The output circuits 84, 86 and 88 are identical to the circuit 82 , and corresponding parts have the same reference numerals, only the different load circuits are designated 104, 106 and 108 differently. The output circuits 82 to 88 differ in the input signals appearing at the respective transistor bases.

Der Ausgangskreis 82 ist mit den unteren Anschlußpunkten der ersten, zweiten und dritten Sekundärwicklungen 26, 28 und 30 der Stufe 18 und der ersten Sekundärwicklung 26 der Stufe 20 über besondere Trenndioden 110, 112, 114 und 116 verbunden. Die Basis des Transistors 90 des Ausgangskreises 84 ist den unteren Anschlußpunkten der ersten Sekundärwicklung 26 und der vierten Sekundärwicklung 32 der Stufe 18 sowie den zweiten und dritten Sekundärwicklungen 28, 30 der Stufe 20 über besondere Trenndioden 118, 120, 122 und 124 verbunden. Die Transistorbasis des Ausgangskreises 86 erhält über die Dioden 126, 128, 130 und 132 Signale über die Sekundärwicklungen 28 und 30 der Stufe 18 -und die Sekundärwicklungen 26 und 32 der Stufe 20. Die Transistorbasis des Ausgangskreises 88 ist mit der vierten Sekundärwicklung 32 der Stufe 18 und den zweiten, dritten und vierten Sekundärwicklungen der Stufe 20 über die Dioden 134, 136, 138 und 140 verbunden.The output circuit 82 is connected to the lower connection points of the first, second and third secondary windings 26, 28 and 30 of stage 18 and the first secondary winding 26 of stage 20 via special isolating diodes 110, 112, 114 and 116 . The base of the transistor 90 of the output circuit 84 is connected to the lower connection points of the first secondary winding 26 and the fourth secondary winding 32 of the stage 18 and the second and third secondary windings 28, 30 of the stage 20 via special isolating diodes 118, 120, 122 and 124. The transistor base of the output circuit 86 receives signals via the diodes 126, 128, 130 and 132 via the secondary windings 28 and 30 of the stage 18 and the secondary windings 26 and 32 of the stage 20. The transistor base of the output circuit 88 is connected to the fourth secondary winding 32 of the stage 18 and the second, third and fourth secondary windings of stage 20 via diodes 134, 136, 138 and 140.

Die Ausgangskreise 82 bis 88 können gleichzeitig Eingangskreise anderer ähnlicher Relaispyramiden bilden, in denen jeder der Belastungskreise 102 bis 108 einen Umformer nach Art des Umformers 22 darstellt.The output circuits 82 to 88 can simultaneously form input circuits of other similar relay pyramids, in which each of the load circuits 102 to 108 represents a converter in the manner of the converter 22.

Die Schaltung der Fig. 1 ist so angeordnet, daß sie die logischen Funktionen ausführen kann, die im Zusammenhang mit der Addition binärer Einheiten auftreten. Aus diesem Grund sind drei Ebenen der Pyramide dargestellt, wobei die erste Ebene dem übertrag C, die zweite Ebene dem Summanden A und die dritte Ebene dem Summanden B zugeordnet ist. Zur Durchführung anderer logischer Funktionen kann eine andere Anzahl von Ebenen verwendet werden.The circuit of FIG. 1 is arranged so that it can perform the logical functions which occur in connection with the addition of binary units. For this reason, three levels of the pyramid are shown, the first level being assigned to the transfer C, the second level to the summand A and the third level to the summand B. A different number of levels can be used to perform other logical functions.

Außer den Eingangssignalen C, A bzw. B für übertrag, ersten und zweiten Summanden benötigt die Schaltung nach Fig. 1. auch die komplementären oder Ergänzungssignale C, A' und B'. Der Ausgangskreis 82 erzeugt den Ausgangsübertrag OC für die nächste Schaltstufe, der Ausgangskreis 84 erzeugt das komplementäre Summenausgangssignal S' und der Ausgangskreis 88 das komplementäre Ausgangssignal ocl.In addition to the input signals C, A and B for carry, first and second summands, the circuit according to FIG. 1 also requires the complementary or supplementary signals C, A ' and B'. The output circuit 82 generates the output carry OC for the next switching stage, the output circuit 84 generates the complementary sum output signal S ' and the output circuit 88 the complementary output signal ocl.

Im Ruhezustand, wenn kein Eingangsimpuls anliegt, spannt die positive Spannung von der Batterie 70 die Dioden in jeder Pyramidenebene sowie die Transistoren der Ausgangsschaltungen in Sperrichtund vor. Im Betrieb erhält der Eingangsanschluß einer Stufe in jeder Ebene einen Eingangsimpuls. Wegen des in jeder Ebene vorhandenen komplementären Signalverhältnisse der Eingangssignale erreicht der Eingangsimpuls lediglich eine der beiden Stufen jeder Ebene. Zur Veranschaulichung sei angenommen, daß die Eingangsquellen 52, 48 und 44 der Stufen 10, 14 und 18 je einen negativen Impuls 142 anliefern, während die Quellen 46, 50 und 54 keine Impulse liefern.In the quiescent state, when there is no input pulse, the positive voltage from battery 70 biases the diodes in each pyramid level and the transistors of the output circuits in reverse and bias. In operation, the input terminal of a stage in each level receives an input pulse. Because of the complementary signal ratios of the input signals in each level, the input pulse only reaches one of the two stages of each level. To illustrate, it is assumed that the input sources 52, 48 and 44 of the stages 10, 14 and 18 each deliver a negative pulse 142, while the sources 46, 50 and 54 do not provide any pulses.

Diese Eingangsimpulse 142 machen die Transistoren 34 der Stufen 10, 14 und 18 leitend, so daß die Primärwicklungen 24 dieser Stufen erregt werden. Durch die Erregung der Primärwicklungen 24 der Stufen 10, 14 und 18 werden in den Sekundärwicklungen dieser Stufen Spannungen induziert. Diese induzierten Spannungen erzeugen einen Strom, und zwar in nur einer der verschiedenen Kombinationen von Sekundärwicklungen, nämlich in der Reihenschaltung aus der Sekundärwicklung 26 der Stufe 10, der Sekundärwicklung 26 der Stufe 14 und der Sekundärwicklung 26 der Stufe 18. Alle anderen Parallelkreise der Sekundärwicklungen sind effektiv abgeschaltet.These input pulses 142 make the transistors 34 of the stages 10, 14 and 18 conductive, so that the primary windings 24 of these stages are excited. The excitation of the primary windings 24 of the stages 10, 14 and 18 induces voltages in the secondary windings of these stages. These induced voltages generate a current in only one of the various combinations of secondary windings, namely in the series connection of the secondary winding 26 of stage 10, the secondary winding 26 of stage 14 and the secondary winding 26 of stage 18. All other parallel circuits of the secondary windings are effectively switched off.

Dieser als »Stromlenkung« bezeichnete Vorgang wird klar, wenn man die Basen aller Ausgangstransistoren 90 als ursprünglich auf demselben Potential liegend betrachtet.This process, known as "current steering," becomes clear when the bases of all output transistors 90 are considered to be originally at the same potential.

Die in den Sekundärwicklungen 26 bis 32 der Stufe 18 induzierten Spannungen haben eine Richtung, wodurch die Dioden 110, 112, 114, 118, 126, 128 und 132 vorwärts vorgespannt werden und die oberen Anschlußpunkte dieser Sekundärwicklungen über den Pegel der Basen der zugeordneten Transistoren 90 gelangen. An die oberen Anschlüsse der Stufe 18 sind die oberen Anschlüsse der Sekundärwicklungen 26 bis 32 der anderen Stufe 20 in der dritten Ebene angeschlossen. Deshalb befinden sich diese oberen Anschlüsse der Stufen 20 auf einem höheren Potential als die Basen der zugeordneten Transistoren 90, wobei sämtliche zugeordneten Dioden 122, 124, 130, 132, 136, 138 und 140 in der Sperrichtung vorgespannt sind.The voltages induced in the secondary windings 26 to 32 of the stage 18 voltages have a direction, whereby the diodes 110, 112, 114, 118, 126, are biased 128 and 132 forward and the upper connection points of the secondary windings about the level of the bases of the associated transistors 90 reach. The upper connections of the secondary windings 26 to 32 of the other stage 20 in the third level are connected to the upper connections of the stage 18. Therefore, these upper terminals of the stages 20 are at a higher potential than the bases of the associated transistors 90, with all of the associated diodes 122, 124, 130, 132, 136, 138 and 140 being reverse biased.

Dementsprechend befinden sich die oberen Anschlüsse der Sekundärwicklungen 26 und 28 der Stufe 14 auf einem höheren Potential als ihre unteren Anschlüsse, da in diesen Sekundärwicklungen die entsprechenden Spannungen induziert werden. Dadurch befinden sich auch die Kathoden der Dioden 58 und 62 (die durch die Dioden 56 und 60 mit den Sekundärwicklungen der Stufe 14 verbunden sind) auf einem höheren Potential als ihre Anoden, denn diese induzierten Spannungen sind in den Sekundärwicklungen 26 und 28 der anderen Stufe 16 in der zweiten Ebene nicht vorhanden. Die Dioden 58 und 62 sind also effektiv in Sperrichtung vorgespannt. Ähnlich ist die Diode 66 der ersten Ebene in der Sperrichtung vorgespannt, weil in der Sekundärwicklung 26 der Stufe 10 eine Spannung induziert wird und weil die Sekundärwicklungen 26 der Stufen 10 und 12 an ihren unteren Anschlußpunkten praktisch bei denselben Spannungen beginnen. Dementsprechend ist die Reihenschaltung der ersten Sekundärwicklungen 26 der Stufen 10, 14 und 18 die einzige leitende Reihenschaltung. In keiner anderen Reihenschaltung der Sekundärwicklungen fließt Strom, weil mindestens eine der Dioden in jeder dieser Reihenschaltungen in Sperrichtung vorgespannt ist.Accordingly, the upper connections of the secondary windings 26 and 28 of the stage 14 are at a higher potential than their lower connections, since the corresponding voltages are induced in these secondary windings. As a result, the cathodes of diodes 58 and 62 (which are connected to the secondary windings of stage 14 through diodes 56 and 60 ) are at a higher potential than their anodes, because these induced voltages are in the secondary windings 26 and 28 of the other stage 16 does not exist in the second level. The diodes 58 and 62 are thus effectively reverse biased. Similarly, first level diode 66 is reverse biased because a voltage is induced in secondary 26 of stage 10 and because secondary windings 26 of stages 10 and 12 begin at substantially the same voltages at their lower terminals. Accordingly, the series connection of the first secondary windings 26 of stages 10, 14 and 18 is the only conductive series connection. No current flows in any other series connection of the secondary windings because at least one of the diodes in each of these series connections is reverse biased.

Der Strom fließt über den Weg Emitter-Basis des Transistors 90 im Ausgangskreis 82 über die Diode 11.0 und die, obenerwähnten ersten Sekundärwicklungen 26 der Stufen 10, 14 und 18 sowie über die Diode 64 zur Strombegrenzungsschaltung 68. Ebenso fließt ein Strom über den Weg Emitter-Basis des Transistors 90 im Ausgangskreis 84, die Diode 118 und die Reihenschaltung der Sekundärwicklungen 26 in den Stufen 10, 14, 18. Die Transistoren 90 in den Ausgangskreisen 82 und 84 führen daher Strom und erzeugen je einen positiven Impuls 144 an ihren Kollektoren und in ihren Belastungskreisen 102 und 104. Die Impulse 144 in den Belastungskreisen 102 und 104 entsprechen einem Ausgangs-Übertragsignal OC und einem Summensignal S, die mit den angenommenen Eingangsbedingungen übereinstimmen, die aus Impulsen an die Eingangskreise für ersten und zweiten Summanden und dem vorherigen Übertragssignal bestanden. Das Ausgangs-übertragsignal und das Summenausgangssignal bilden also eine binäre Eins, wenn die Eingangsbedingungen des ersten und zweiten Summanden und des vorherigen Übertrags jeweils eine binäre Eins darstellen. Die Ergänzungs-Ausgangssignale OC' und S' entsprechen unter diesen Umständen selbstverständlich einer binären Null. Für die binäre Addierschaltung mit drei Eingängen gemäß Fig. 1 gibt es also insgesamt acht verschiedene Eingangsbedingungen. Diesen acht Eingangssignalkombinationen ist jeweils eine bestimmte Serienschaltung von Umformer-Sekundärwicklungen zugeordnet. Die Diodenverbindungen nach den Ausgangskreisen 82 bis 88 bestimmen jeweils die Erzeugung von einem Übertragsausgang OC oder OC' und einem Summenausgang S oder S. The current flows via the emitter-base path of the transistor 90 in the output circuit 82 via the diode 11.0 and the above-mentioned first secondary windings 26 of the stages 10, 14 and 18 and via the diode 64 to the current limiting circuit 68. A current also flows via the emitter path -Base of the transistor 90 in the output circuit 84, the diode 118 and the series connection of the secondary windings 26 in the stages 10, 14, 18. The transistors 90 in the output circuits 82 and 84 therefore carry current and each generate a positive pulse 144 at their collectors and in their load circuits 102 and 104. The pulses 144 in the load circuits 102 and 104 correspond to an output carry signal OC and a sum signal S which correspond to the assumed input conditions, which consisted of pulses to the input circuits for the first and second summands and the previous carry signal . The output carry signal and the sum output signal thus form a binary one if the input conditions of the first and second summands and the previous carry each represent a binary one. The supplementary output signals OC 'and S' naturally correspond to a binary zero under these circumstances. For the binary adding circuit with three inputs according to FIG. 1 there are therefore a total of eight different input conditions. A specific series connection of converter secondary windings is assigned to each of these eight input signal combinations. The diode connections after the output circuits 82 to 88 each determine the generation of a carry output OC or OC 'and a sum output S or S.

Die Werte der Batterien 70 und 76 und des Widerstandes 74 in der Strombegrenzungsschaltung 68 sind so gewählt, daß sie im Ruhezustand einen kleinen Strom durch die Reihenschaltung dieser Strombegrenzungsschaltung fließen lassen. Dieser kleine Ruhestrom in der Strombegrenzungsschaltung 68 entspricht etwa dem Strom, der zur Steuerung des Ausgangstransistors 90 erforderlich ist. Wenn in den Umformer-Sekundärwicklungen der einzelnen Ebenen Spannungen induziert werden, so wirkt die Begrenzungsschaltung 68 als geringe Impedanz für Ströme in den Sekundärwicklungen, solange diese Ströme den besagten Ruhestrom der Begrenzungsschaltung 68 nicht überschreiten. Sekundärströme, die größer sind als der Ruhestrom, werden durch die Begrenzungsdiode 72 gesperrt, wobei der Widerstand 74 eine beträchtliche Impedanz darstellt, um den Wert des Ausgangsstromes zu begrenzen. Dadurch wird eine Beschädigung der Ausgangstransistoren 90 verhindert. Wegen des Spannungsabfalles in Flußrichtung an den Diodenübergängen in den Sekundärschaltungen ist die Anzahln der als Torschaltung verwendbaren Ebenen beschränkt. Es ist also notwendig, einen zweiten Stromweg mit einer Sperrvorspannung zu versehen und in nichtleitendem Zustand zu halten, in dem sich lediglich n-1 erregte Sekandärwicklungen befinden. Zu diesem Zweck muß die in diesen n-1 Sekundärwicklungen induzierte F-NIK von der Gesamtspannung des einen sekundären Stromweges übertroffen werden, der deshalb leitet, weil n Sekundärwicklungen erregt sind (wobei die Leitung sich aus den Verlusten ergibt, die von den Dioden im leitenden Zustand herrühren). Dieser Spannungsüberschuß muß so groß sein, daß die Ausgangs-Transistoren 90 eingeschaltet werden.The values of the batteries 70 and 76 and of the resistor 74 in the current limiting circuit 68 are selected in such a way that they allow a small current to flow through the series connection of this current limiting circuit in the idle state. This small quiescent current in the current limiting circuit 68 corresponds approximately to the current that is required to control the output transistor 90. If voltages are induced in the converter secondary windings of the individual levels, the limiting circuit 68 acts as a low impedance for currents in the secondary windings, as long as these currents do not exceed said quiescent current of the limiting circuit 68. Secondary currents which are greater than the quiescent current are blocked by the limiting diode 72 , the resistor 74 representing a considerable impedance in order to limit the value of the output current. This prevents damage to the output transistors 90 . Because of the voltage drop in the direction of flow at the diode junctions in the secondary circuits, the number of levels that can be used as gate circuits is limited. It is therefore necessary to provide a second current path with a reverse bias and to keep in non-conductive state in which only n-1 are excited Sekandärwicklungen. For this purpose, the F-NIK induced in these n-1 secondary windings must be exceeded by the total voltage of the one secondary current path, which is conducting because n secondary windings are excited (the line resulting from the losses caused by the diodes in the conducting State). This excess voltage must be so great that the output transistors 90 are turned on.

Wenn die Anfangs- und Endflanken der Eingangsimpulse 142 nicht zusammenfallen, so daß nicht alle drei Ebenen gleichzeitig angesteuert werden, so sind die Impedanzen der Sekundärwicklungen in den Umformern 22 der nicht angesteuerten Stufen sehr hoch. Diese Impedanzen verhindern den Fluß eines induzierten Stromes, der ausreichen würde, den Ausgangstransistor 90 zu steuern. Die hohen Impedanzen der nicht angesteuerten Sekundärwicklungen der Umformer stellen Reflexionen der hohen Impedanzen der gesperrten Transistoren 34 dar. Im Gegensatz dazu bilden die Urnforiner-Sekundärwicklungen eine sehr kleine rellektierte Impedanz, wenn sie durch die leitenden Transistoren 34 und deren geringe Impedanz gesteuert werden. Als Ergebnis dieser Unterscheidung ist zum Betrieb dieser Schaltung keine Taktgabe erforderlich.If the starting and ending edges of the input pulses 142 do not coincide, so that not all three levels are activated simultaneously, the impedances of the secondary windings in the converters 22 of the non-activated stages are very high. These impedances prevent the flow of induced current sufficient to control output transistor 90. The high impedances of the non-driven secondary windings of the converters represent reflections of the high impedances of the blocked transistors 34. In contrast, the Urnforiner secondary windings form a very small corrected impedance when controlled by the conductive transistors 34 and their low impedance. As a result of this distinction, no clocking is required to operate this circuit.

Der Gefäuschabstand der in Fig. 1 dargestellten Schaltung ist während des Betriebes in jeder Ebene außerordentlich groß, da die vorwärts vorgespannten Dioden eine sehr geringfügige Impedanz aufweisen, während andererseits die Impedanz bei Vorspannung in Sperrichtung sehr groß ist. Die Impedanz der in Sperrichtung vorgespannten Diode ist höher als die Impedanzen der Umformer-Sekundärwicklungen, die offene Primärwicklungen haben. Die einzelnen Bauelemente der Schaltung arbeiten sehr geräuscharm. Die Elemente sind so miteinander verbunden, daß nicht am Betrieb teilnehmende Bauelemente effektiv abgeschaltet sind. Dadurch wird ein guter Geräuschabstand, d. h. eine gute Stromunterscheidung, bewirkt.The signal-to-noise ratio of the circuit shown in Fig. 1 is extremely large during operation in each plane, since the forward-biased diodes have a very low impedance, while on the other hand the impedance is very large when biased in the reverse direction. The impedance of the reverse biased diode is higher than the impedances of the converter secondary windings, which have open primary windings. The individual components of the circuit work very quietly. The elements are connected to one another in such a way that components not participating in operation are effectively switched off. This results in a good signal-to-noise ratio, i.e. H. a good current discrimination, causes.

Die Schaltung nach Fig. 1 arbeitet mit Stromunterscheidung, jedoch wird ein bestimmtes Maß Spannungsunterscheidung verwendet, um diese Stromunterscheidung zu verbessern.. In der Strombegrenzungsschaltung 68 dient die positive Spannung von der Batterie 70 an die Anode der Diode 72 dazu, daß die Dioden in jeder Pyramidenebene im Ruhezustand in Sperrichtung vorgespannt sind, so daß alle Ausgangstransistoren 90 in diesem Zustand abgeschaltet sind. Grundsätzlich wird die Spannung der Batterie 70 nicht benötigt, und die Anode der Diode 72 kann an Masse gelegt werden. Im Ruhezustand würde also an jeder der obenerwähnten Dioden und an den Basis-Emitter-übergängen der Ausgangstransistoren 90 die Spannung Null anliegen. Während der Dauer eines Eingangsimpulses können die Eingangsimpulse unter Umständen jedoch nicht genau aufeinanderfallen, so daß nicht alle drei Ebenen angesteuert werden. In diesem Zustand bewirkt die Sperrvorspannung der Batterie 70 die Neutralisierung der Spannungen, die in weniger als den drei Ebenen induziert werden. Auf diese Weise werden kleine, durch derartige induzierte Spannungen hervorgerufene Ströme im wesentlichen vermieden. Die, Stromunterscheidung der Schaltung, die dem Stromverhältnis des Geräuschabstandes entspricht, wird somit wesentlich verbessert.The circuit of Figure 1. Works with current discriminating, but a certain degree voltage discrimination is used in order to improve this current discriminating .. In the current limiting circuit 68, the positive voltage from the battery 70 72 serves to the anode of the diode, the diodes in each Pyramid level are reverse biased in the quiescent state, so that all output transistors 90 are turned off in this state. In principle, the voltage of the battery 70 is not required, and the anode of the diode 72 can be connected to ground. In the idle state, the voltage zero would therefore be applied to each of the above-mentioned diodes and to the base-emitter junctions of the output transistors 90. During the duration of an input pulse, however, the input pulses may not coincide exactly, so that not all three levels are controlled. In this condition, the reverse bias of the battery 70 acts to neutralize the voltages induced in less than the three levels. In this way, small currents caused by such induced voltages are essentially avoided. The current differentiation of the circuit, which corresponds to the current ratio of the signal-to-noise ratio, is thus significantly improved.

Dia hoben Impedanzen der in Sperrichtung vorge-,spannten Dioden isolieren den ausgewählten Stromweg gegenüber den Kapazitäten der Umformer 22 und der Verbindungsleitungen außerhalb des ausgewählten Stromweges. Dadurch sind die im ausgewählten Stromweg befindlichen Kapazitäten im wesentlichen nur Kapazitäten der ausgewählten Umformer. Dementsprechend werden die Laufzeiten in der Schaltung durch die Kapazitäten der nicht gewählten Umformer nicht beeinflußt. Außerdem wird jeder Teil des gewählten Stromweges einzeln über seine eigene Umformer-Primärwicklung 24 erregt. Die Laufzeit des gesamten ausgewählten Stromweges entspricht daher lediglich der Laufzeit der einzelnen Umfonner-Sekundärwicklungen; die Zeiten addieren sich also m'cht. Die Umformer 22 benötigen keine großen Steuerströme und arbeiten, im allgemeinen schnell. Durch diese Voraussetzungen eignet sich die Schaltung für Operationen bei außerordentlich hoher Geschwindigkeit mit gutem Geräuschabstand. Es hat sich herausgestellt, daß die Schaltung für Impulswiederholungsfrequenzen im Gebiet von mehreren Megahertz, z. B. 20 MI-17, geeignet ist.Dia raised impedances of the reverse-biased, biased diodes isolate the selected current path versus the capacitances of the transducers 22 and the connecting lines outside the selected current path. This means that they are in the selected current path available capacities essentially only capacities of the selected converters. Accordingly, the running times in the circuit are determined by the capacities of the unselected converter is not affected. Also, every part of the chosen Current path excited individually via its own converter primary winding 24. the period of the entire selected current path therefore only corresponds to the running time of individual Umfonner secondary windings; so the times might add up. the Converters 22 do not require large control currents and generally operate quickly. Due to these prerequisites, the circuit is suitable for operations with extraordinarily high speed with good signal to noise ratio. It turned out that the circuit for pulse repetition frequencies in the range of several megahertz, z. B. 20 MI-17 is suitable.

Die Widerstände 42 sind den Umformer-Primärwicklungen 24 parallel angeschlossen und dienen dazu, den in den Primärwicklungen 24 induzierten Strom während der Wiederkehrzeit der Umformer 22 zu absorbieren. Ihre Widerstandswerte sind groß genug, um die Steuertransistoren 90 nicht zu belasten.The resistors 42 are connected in parallel to the converter primary windings 24 and serve to absorb the current induced in the primary windings 24 during the recovery time of the converters 22. Their resistance values are large enough not to load the control transistors 90.

Wegen der in den Primärwicklungen 24 in der Wiederkehrzeit der Umformer induzierten Spannung wird die Steuerspannung für diese Umfonner-Primärwicklungen notwendigerweise auf die Hälfte der Sperrspannungen der Eingangstransistoren 34 begrenzt. Dadurch wird die für die Transistoren vorgesehene Spannung in der Wiederkehrzeit des Umformers nicht überschritten. Die Spannungssteuerung der Sekundärwicklungen ergibt sich aus der Wiederkehrspannung der Primärwicklungen sowie aus dem Windungszahlverhältnis der Umformer.Because of the in the primary windings 24 in the recovery time of the converter induced voltage becomes the control voltage for these converter primary windings necessarily to half the blocking voltages of the input transistors 34 limited. This increases the voltage provided for the transistors in the recovery time of the converter is not exceeded. The voltage control of the secondary windings results from the recovery voltage of the primary windings and the number of turns ratio the converter.

Die Basen der Transistoren 34 haben Ableitungen zu kleinen positiven Potentialen über die Widerstände 38. Durch diese kleine Spannung wird an den Eingang jedes Transistors ein sehr kleiner Bereinigungsstrom vorgesehen. Dieser Bereinigungsstrom hilft, die Transistoren 34 nach Aufhören der Eingangsimpulse 142 wieder zu sperren und damit die Wirkung der Laufzeitverzögerung durch die Minoritätsträger zu beseitigen, die sich bei der Sättigung durch den Eingangsünpuls gebildet hatten. Ähnliche Basissehaltungen sind für die Ausgangstransistoren 90 vorgesehen.The bases of the transistors 34 have leads to small positive potentials via the resistors 38. This small voltage provides a very small cleaning current at the input of each transistor. This clearing current helps to block the transistors 34 again after the input pulses 142 have ceased and thus to eliminate the effect of the propagation delay caused by the minority carriers which had formed during saturation by the input pulse. Similar basic configurations are provided for the output transistors 90 .

Die in Fig. 1 dargestellte logische Schaltung läßt sich analysieren, indem jede Reihenschaltung von Sekundärwicklungen als ein UND-Gatter und jede elektrisch parallele Kombination von Sekundärwicklungen in der gleichen Pyramidenebene als ein ODER-Gatter betrachtet wird. Die Erfindung kann zur Herstellung verschiedener logischer UND- und ODER-Darstellungen benutzt werden, auch wenn keine Komplementsignale verwendet werden. Die Dioden in den verschiedenen Pyramidenebenen sind so angeordnet daß keine Kriechströme auftreten. Im allgemeinen können diese Dioden in alle Leitungen eingesetzt werden, die mit einem Verbindungspunkt oder einem Ausgangskreis zusammengeschaltet sind.The logic circuit shown in Fig. 1 can be analyzed by considering each series connection of secondary windings as an AND gate and each electrically parallel combination of secondary windings in the same pyramid level as an OR gate. The invention can be used to produce various logical AND and OR representations even if complement signals are not used. The diodes in the different pyramid levels are arranged in such a way that no leakage currents occur. In general, these diodes can be used in any line that is connected to a connection point or output circuit.

Die Stufen 10 bis 20 können identisch ausgebildet sein, wobei jede Stufe dieselbe Anzahl Sekundärwicklungen 26 bis 32 haben kann, selbst wenn sie nicht alle benötigt werden.The stages 10 to 20 can be designed identically, and each stage can have the same number of secondary windings 26 to 32 , even if they are not all required.

Andererseits können in den verschiedenen Ebenen der Pyramide verschiedene Arten von Stufen eingebaut werden. In beiden Fällen sind die Stufen relativ einfach und gleichförmig. Das ergibt eine einfache Konstruktion und erfüllt gleichzeitig die Forderung, Wartungs- und Reparaturarbeiten an modernen elektronischen Rechnern leicht und einfach ausführen zu können. Die Stufen bilden ein Grundbauelement, das wiederholt an verschiedenen Stellen eingebaut werden kann, um fast jede denkbare logische Schaltung zu bilden und auch große Rechenmaschinen aufzubauen. Die in Fig. 1 dargestellte Schaltung ist hinsichtlich der zum Aufbau der Logik einer binären Addierschaltung benötigten Anzahl Bauelemente wirtschaftlich, da sie nur relativ wenige Transistoren, Dioden und Umformer benötigt.On the other hand, different types of steps can be built into the different levels of the pyramid. In both cases the steps are relatively simple and uniform. This results in a simple construction and at the same time meets the requirement that maintenance and repair work on modern electronic computers can be carried out easily and simply. The stages form a basic component that can be installed repeatedly in different places to form almost every conceivable logic circuit and also to build large calculating machines. The circuit shown in FIG. 1 is economical in terms of the number of components required to build the logic of a binary adding circuit, since it requires only a relatively small number of transistors, diodes and converters.

Fig. 3 zeigt eine Abwandlung der in Fig. 1 dargestellten Schaltung. Die in Fig. 3 gezeigte Schaltung ist ein Bruchstück einer binären Addierschaltung, ähnlich der oben beschriebenen. Teile, die den oben beschriebenen Teilen entsprechen, tragen gleiche Nummern und arbeiten auch ähnlich.Fig. 3 shows a modification of the circuit shown in FIG. 1. The circuit shown in Figure 3 is a fragment of a binary adder circuit similar to that described above. Parts that correspond to the parts described above have the same numbers and work similarly.

In Fig. 3 werden die Eingangs-Flächentransistoren 150 nicht in Emitterschaltung entsprechend Fig. 1, sondern in Basisschaltung betrieben. Die Eingangssignale erscheinen an den Emitter-Basis-Kreisen, und die Primärwicklungen 24 der Umformer liegen in den Kollektor-Basis-Kreisen. Die Ausgangs-Flächentransistoren 152 werden ebenfalls in Basisschaltung betrieben, wobei ihr Emitter-Basis-Kreis durch die Umformer-Sekundärwicklungen der Umformer gesteuert werden. Im übrigen sind die Schaltungen im wesentlichen dieselben, außer daß die Dioden 56, 64 und 118 in umgekehrter Richtung geschaltet sind, da der Strom in der in Fig. 3 gezeigten Darstellung in umgekehrter Richtung fließt.In FIG. 3 , the input junction transistors 150 are not operated in an emitter circuit according to FIG. 1, but in a basic circuit. The input signals appear on the emitter-base circles, and the primary windings 24 of the converters are in the collector-base circles. The output junction transistors 152 are also operated in a base circuit, their emitter-base circuit being controlled by the converter secondary windings of the converters. Moreover, the circuits are substantially the same, except that the diodes 56 are connected in the reverse direction 64, and 118, since the current flows in the direction shown in Fig. 3 shown in the reverse direction.

Die in Fig. 3 gezeigte Basisschaltung der Transistoren ermöglicht einen schnelleren Schaltbetrieb. Es tritt nämlich während der Sättigung der Transistoren keine Betriebsverzögerung ein. Außerdem ist die Basisschaltung in sich schon für schnelleren Betrieb geeignet. Im Betrieb arbeitet die in Fig. 3 gezeigte Schaltung ähnlich wie die Schaltung in Fig. 1. Eingangssignale, die an den Emittem derTransistoren 150 erscheinen, steuern die Umformer 22. Ein einziger Stromweg aus Umformer-Sekundärwicklungen der verschiedenen Ebenen, wobei aus jeder Ebene eine Sekundärwicklung verwendet wird, wie z. B. die Sekundärwicklungen 26 der Ebenen 10, 14 und 18 (Fig. 3), bildet bei Eintritt der Erregung einen einfachen Stromweg zur Steuerung der zugeordneten Ausgangstransistoren 152. The basic circuit of the transistors shown in FIG. 3 enables faster switching operation. This is because there is no operating delay during the saturation of the transistors. In addition, the basic circuit is already suitable for faster operation. In operation, the circuit shown in Fig. 3 operates similarly to the circuit in Fig. 1. Input signals appearing at the emitters of transistors 150 control converters 22. A single current path of converter secondary windings of different levels, one from each level Secondary winding is used, such as. B. the secondary windings 26 of the levels 10, 14 and 18 (FIG. 3), forms a simple current path for controlling the associated output transistors 152 when the excitation occurs.

Fig. 4 zeigt ein Blockdiagramm einer Biquinär-Addierschaltung, in der die Stromkreise der Erfindung eingebaut sind. Eine Biquinär-Addierschaltung besteht aus zwei Teilen, einer Binär-Addierschaltung 160 und einer Quinär-Addierschaltung 162. Biquinäre Addierschaltungen sind in dem Buch »The Design of Switching Cireuit« von K e i s t e r et al, Van Nostrand Company, 1951, Abschnitt 21.2, beschrieben.Figure 4 shows a block diagram of a biquinary adder circuit incorporating the circuits of the invention. A biquinary adder circuit consists of two parts, a binary adder circuit 160 and a quinary adder circuit 162. Biquinary adder circuits are described in the book "The Design of Switching Circuit" by Kister et al, Van Nostrand Company, 1951, section 21.2 .

Die auf der rechten Seite der Fig. 4 dargestellte Binär-Addierschaltung 160 ähnelt der in Fig. 1 gezeigten Schaltung. Sich entsprechende Teile tragen dieselben Nummern. Die Ouinär-Addierschaltung 162 ist der Binär-Addierschaltung 160 insofern ähnlich, als sie aus drei Ebenen besteht, wobei in jeder Ebene die beschriebenen Bauelemente verwendet werden.The binary adder circuit shown on the right side of Fig. 4160 similar to the circuit shown in FIG. 1. Corresponding parts have the same numbers. The binary adder circuit 162 is similar to the binary adder circuit 160 in that it consists of three levels, each level using the components described.

In einer Quinär-Addierschaltung werden fünf Bits verwendet, wobei jede der fünf Ziffern von 0 bis 4 durch einen Impuls an einer der fünf Bit-Stellen und durch das Nichtvorhandensein von Impulsen an den übrigen vier Bit-Stellen dargestellt wird. Die Eingangssignale für den ersten Summanden zur Quinär-Addierschaltung 162 sind die fünf Bits A 0, A 1, A 2, A 3 und A 4, die die Ziffern. 0 bis 4 darstellen. Die entsprechenden Eingangssignale für den ersten Summanden zur Binär-Addierschaltung 160 werden durch die beiden Bits A 5 und A 6 dargestellt, die jeweils anzeigen, ob eine Fünf dem, quinären Teil einer Zahl zuzuzählen ist oder nicht. Auf diese Weise werden alle Ziffern von 0 bis 9 dargestellt. Die Eingangssigtiale B für den zweiten Summanden sind dabei dieselben wie die Eingangssignale A für den ersten Summanden. Das EingangssignaIC für den vorherigen übertrag wird lediglich dem quinären Teil 162 zugeführt und damit nur zu den quinären Teilen des ersten und zweiten Summanden hinzuaddiert. Die Addition der beiden quinären Teile A und B zum Signal C für den vorherigen übertrag kann einen inneren oder quinären übertrag CQ ergeben, der dazu benutzt wird, die Summe des binären Teils 160 der Addierschaltung zu erhöhen. Der innere oder quinäre Übertrag CQ und seine Ergänzung CQ' werden als Eingangssignale den Stufen 18 und 20 der dritten Ebene der Binär-Addierschaltung 160 zugeführt.Five bits are used in a quinary adding circuit, each of the five digits from 0 to 4 being represented by a pulse in one of the five bit positions and by the absence of pulses in the remaining four bit positions. The input signals for the first addend to the quadratic adder circuit 162 are the five bits A 0, A 1, A 2, A 3 and A 4, which represent the digits. 0 to 4 represent. The corresponding input signals for the first summand to the binary adder circuit 160 are represented by the two bits A 5 and A 6 , which each indicate whether a five is to be added to the quinary part of a number or not. This is how all digits from 0 to 9 are represented. The input signals B for the second addend are the same as the input signals A for the first addend. The input signal IC for the previous transmission is only fed to the quinary part 162 and thus only added to the quinary parts of the first and second summands. The addition of the two quinary parts A and B to signal C for the previous carry can result in an inner or quinary carry CQ, which is used to increase the sum of the binary part 160 of the adder circuit. The inner or quinary carry CQ and its complement CQ 'are fed as input signals to the stages 18 and 20 of the third level of the binary adder circuit 160 .

In der ersten Ebene der Quinär-Addierschaltung 162 sind zwei Stufen 164 vorgesehen, in der zweiten Ebene hingegen fünf Stufen 166 für die Eingangssignale A des ersten Summanden und in der dritten Ebene fünf Stufen 168 für die Eingangssignale B des zweiten Summanden. Jede der Stufen 164, 166, 168 entspricht den in Zusammenhang mit Fig. 1 beschriebenen Stufen 18, außer daß die Stufen 168 fünf Umformer-Sekundärwicklungen für die fünf in jeder Stufe vorgesehenen Schaltmöglichkeiten benötigen. Die Schaltmöglichkeiten für jede einzelne Stufe sind durch die vertikalen Leitungen angedeutet> die in die Stufe hinein- bzw. aus der Stufe herausführen.In the first level of the quinary adder 162 two stages 164 are provided, in the second level, however, five stages 166 for the input signals A of the first addend and in the third level five levels 168 for the input signals B of the second addend. Each of the stages 164, 166, 168 corresponds to the stages 18 described in connection with FIG. 1 , except that the stages 168 require five converter secondary windings for the five switching possibilities provided in each stage. The switching options for each individual stage are indicated by the vertical lines that lead into and out of the stage.

Das endgültige Additionsergebnis erscheint in den fünf AusgängenS0, Sl, S2, S3 und S4, die den quinären Teil der Summe darstellen; in den Ausgängen S 5 und S 6 erscheint der binär dargestellte Summenteil und in den Ausgängen OC und OC' der übertragsausgang. Einzelheiten der Zusammenschaltungen in jeder Ebene und der Apsgangskreise ergeben sich aus obiger Beschreibung im Zusammenhang mit den Fig. 1 und 4.The final result of the addition appears in the five outputs S0, Sl, S2, S3 and S4, which represent the quinary part of the sum; the binary represented sum part appears in the outputs S 5 and S 6 and the carry output appears in the outputs OC and OC '. Details of the interconnections in each level and of the output circuits emerge from the above description in connection with FIGS. 1 and 4.

Die in Fig. 4 gezeigte Anordnung ist ein Ausführungsbeispiel einer Pyramiden-Schaltung nach der Erfindung, wobei die Ausgänge mit den Eingängen einer weiteren derartigen Pyramide verbunden sind.The arrangement shown in Fig. 4 is an embodiment of a Pyramid circuit according to the invention, the outputs with the inputs of a further such pyramid are connected.

Fig. 5 zeigt eine Abänderung der in Fig. 1 dargestellten Schaltung. Die Schaltung in Fig. 5 stellt eine Stufe ähnlich Stufe 18 nach F.ig. 1 dar, wobei Teile, die den beschriebenen entsprechen, mit denselben Nummern bezeichnet sind. In der Schaltung nach Fig. 5 steuert der Eingangstransistor 34 die Umformer-Primärwicklung 24 über eine Schaltung, bestehend aus der Diode 170, deren Anode mit der Primärwicklung 24 verbunden ist, und einer Spannungsquelle 172 für Wechselspannungsimpulse 174, die mit der Kathode zusammengeschaltet ist. Die Spannungsimpulsel74 ändern sich in positiver und negativer Richtung gegen Massespannung in den Grenzen der Eigenschaften des Trznsistors 34, dessen Spannung hier mit 5 Volt angenommen wird.Fig. 5 shows a modification of the circuit shown in FIG. 1. The circuit in Fig. 5 represents a stage similar to stage 18 according to F.ig. 1 , parts corresponding to those described being denoted by the same numbers. In the circuit of FIG. 5 , the input transistor 34 controls the converter primary winding 24 via a circuit consisting of the diode 170, the anode of which is connected to the primary winding 24, and a voltage source 172 for alternating voltage pulses 174 which is connected to the cathode. The voltage pulses 74 change in a positive and negative direction with respect to the ground voltage within the limits of the properties of the transistor 34, the voltage of which is assumed here to be 5 volts.

Wenn im Betrieb der negative Teil eines Impulses 174 erscheint, kann ein Eingangsimpuls am Transistor 34 anliegen, der den Transistor leitend macht, wodurch die Umformer-Primärwicklung 24 angesteuert wird. Zur Steuerung der Umformer-Primärwicklung 24 kann ein Impuls mit der vollen Spannung des Transistors 34 verwendet werden. In der Wiederkehrzeit des Umformers wird der Impuls 174 positiv und legt damit eine Sperrspannung von 5 Volt an die Diode 170. Diese Sperrspannung macht die Spannung unwirksam, die in der Umformer-Primärwicklung 24 während derWiederkehrzeit des Umformers induziert wird. Dementsprechend neutralisiert die durch den positiven Teil des Impulses 174 angeheferte Spannung die Wiederkehrspannung in der Umformer-Primärwicklung 24, während die zulässige Spannung für den Transistor 34 nicht überschritten wird.If the negative part of a pulse 174 appears during operation, an input pulse can be applied to the transistor 34, which makes the transistor conductive, as a result of which the converter primary winding 24 is activated. A pulse with the full voltage of transistor 34 can be used to control the converter primary winding 24. In the return time of the converter, the pulse 174 becomes positive and thus applies a reverse voltage of 5 volts to the diode 170. This reverse voltage deactivates the voltage which is induced in the converter primary winding 24 during the return time of the converter. Accordingly, the voltage added by the positive part of the pulse 174 neutralizes the recovery voltage in the converter primary winding 24, while the permissible voltage for the transistor 34 is not exceeded.

Fig. 6 zeigt eine Binär-Addierschaltung, in der ein Taktimpuls durch eine Schaltung nach Fig. 5 hergestellt und verwendet wird. Sich entsprechende Teile sind mit denselben Nummern bezeichnet. Die in Fig. 6 dargestellte Schaltung gleicht im allgemeinen der Schaltung nach Fig. 1, außer daß die Taktimpulssteuerung von Fig. 5 an Stelle der Gleichspannungs-Steuerschaltung von Fig. 1 benutzt wird. Ein weiterer Unterschied besteht darin, daß jede Stufe 10' bis 20' der Schaltung nach Fig. 6 zwei ähnliche Umformer 22 und 2r enthält. Die Stufen 10' bis 20' entsprechen im allgemeinen den in Fig. 1 gezeigten Stufen 10 bis 20. Der Strich hinter der Bezugsnummer dient dazu, die Abänderung der Taktimpulssteuerung sowie der beiden Umformer 22 und 22' in den Stufen anzudeuten. Diejenigen Teile des Umformers 22', die den Schaltungen des Umformers 22 entsprechen, werden mit denselben Nummern bezeichnet wie die Teile des Umformers 22 unter Hinzufügung eines Striches C). Fig. 6 shows a binary adder circuit shows, in a clock pulse is produced 5 by a circuit according to Fig. And used. Corresponding parts are marked with the same numbers. The circuit shown in Fig. 6 is generally similar to the circuit of FIG. 1 except that the clock pulse controller of Fig. 5 is used in place of the DC voltage control circuit of FIG. 1. Another difference is that each stage 10 ' to 20' of the circuit of FIG. 6 contains two similar converters 22 and 2r. The stages 10 ' to 20' generally correspond to the stages 10 to 20 shown in FIG. 1. The line behind the reference number is used to indicate the modification of the clock pulse control and the two converters 22 and 22 'in the stages. Those parts of the converter 22 'which correspond to the circuits of the converter 22 are denoted by the same numbers as the parts of the converter 22 with the addition of a prime C).

Die Quelle 172 der Impulse 174 liefert Taktimpulse CP-1 an die Anschlüsse 180 der Kathoden der Dioden 170 in jeder der Stufen 10' bis 20'. Die Quelle 172' der Impulse 174' liefert Taktimpulse CP-11 an die Anschlüsse 18W der Kathoden der Dioden 170' in den Kreisen der Primärwicklungen 24' der Umformer 22'. Die Impulse 174 sind um eine Halbwelle gegen die Impulse 174' phasenverschoben.The source 172 of the pulses 174 provides clock pulses CP-1 to the terminals 180 of the cathodes of the diodes 170 in each of the stages 10 ' through 20'. The source 172 'of the pulses 174' supplies clock pulses CP-11 to the terminals 18W of the cathodes of the diodes 170 ' in the circuits of the primary windings 24' of the converters 22 '. The pulses 174 are phase shifted by a half wave from the pulses 174 '.

Im Betrieb wird während der ersten Halbwelle ein negativer, d. h. vorwärts gerichteter Impuls 174 der Diode 170 in dem Moment zugeführt, wenn der positive oder rückwärts gerichtete Impuls 174' an der Diode 170' in jeder der Stufen 10' bis 20' erscheint. Während der nächsten, d. h. der zweiten Halbwelle bestehen die entgegengesetzten Impulsrichtungen. Während der ersten und weiteren ungeradzahligen Halbwellen werden also die Umformer 22 in den Stufen 10' bis 20' erregt, wenn die zugeordneten Transistoren 34 Eingangsimpulse erhalten und leitend werden. Zur selben Zeit werden die Umformer 22' durch die Rückwärtsimpulse 174' unwirksam gemacht, die an den Dioden 170' erscheinen. Während der zweiten und weiteren geradzahligen Halbwellen bestehen die umgekehrten Verhältnisse, nämlich die Umformer 22 werden unwirksam gemacht, während die Umformer 22' wirksam werden. Als Ergebnis dieses Gegentaktbetriebes können die Umformer 22 weiterarbeiten, während die Umformer 22' die Wiederkehrzeit durchlaufen, und umgekehrt.In operation, a negative, i.e. H. forward pulse 174 is fed to diode 170 at the moment when the positive or reverse pulse 174 'appears on diode 170' in each of stages 10 ' through 20'. During the next, i. H. the opposite pulse directions exist in the second half-wave. During the first and further odd-numbered half-waves, the converters 22 are therefore excited in stages 10 ' to 20' when the associated transistors 34 receive input pulses and become conductive. At the same time, the transducers 22 'are disabled by the reverse pulses 174' appearing on the diodes 170 '. During the second and further even-numbered half-waves, the opposite conditions exist, namely the converters 22 are made ineffective, while the converters 22 'become effective. As a result of this push-pull operation, the converters 22 can continue to work while the converters 22 'run through the return time, and vice versa.

Im übrigen arbeitet die Binär-Addierschaltung genauso wie oben beschrieben. Die leitenden und nichtleitenden Zustände der Ausgangstransistoren 90 in den Ausgangskreisen 82 bis 88 entsprechen zu jedem Zeitpunkt den logischen Kombinationen der leitenden und nichtleitenden Zustände der Eingangstransistoren 34. Auf diese Weise entsprechen die Ausgangssignale den Kombinationen der Eingangssignale A, B und C, die zu irgendeinem Zeitpunkt angeliefert werden.Otherwise, the binary adding circuit works exactly as described above. The conductive and nonconductive states of the output transistors 90 in the output circuits 82 to 88 correspond to each time the logical combinations of conductive and non-conductive states of the input transistors 34. In this manner, corresponding to the output signals of the combinations of the input signals A, B and C, which at any time to be delivered.

Die ersten und zweiten Taktimpulse CP-1 bzw. CP-II sorgen für die, Übergänge, die zum Betrieb der Uniformerkreise benötigt werden. Es ist daher möglich, für die Eingangssignale die Information einer ImpulshüRkurve zu verwenden. Bei dieser Informationsdarstellung nehmen die Signale die Form von Pegeln, z. B. Spannungspegeln, an und nicht mehr die Form von Impulsen und Intervallen, wie dies bei der Rückkehr auf die Spannung Null in Fig. 1 dargestellt wurde. In der in Fig. 6 dargestellten Schaltung kann also beispielsweise Spannungs-Eingangspegel (der die Transistoren 34 sperrt) einer binären Null und ein niedriger Spannungspegel (der die Transistoren 34 leitend macht) einer binären Eins entsprechen. Diese Pegel ändern sich nicht von einem Taktimpuls bis zum nächsten, es sei denn, daß die Information sich ändert.The first and second clock pulses CP-1 and CP-II provide the transitions that are required to operate the uniform circuits. It is therefore possible to use the information of an impulse control curve for the input signals. In this representation of information, the signals take the form of levels, e.g. B. voltage levels, and no longer the form of pulses and intervals, as has been shown during the return to the voltage of zero in FIG. 1. In the circuit shown in FIG. 6 , for example, the voltage input level (which blocks the transistors 34) can correspond to a binary zero and a low voltage level (which makes the transistors 34 conductive) can correspond to a binary one. These levels do not change from one clock pulse to the next unless the information changes.

Die unter Benutzung von Festkörper-Bauelementen nach der Erfindung gebildeten Stromkreise sind relaisartig und können bei hohen Geschwindigkeiten arbeiten. Es lassen sich logische Pyramiden-Schaltungen aufbauen, die aus einfachen und gleichförinigen Grundstromkreisen bestehen und für nahezu jede logische Funktion geeignet sind.Using solid-state components according to the invention The circuits formed are relay-like and can operate at high speeds. Logical pyramid circuits can be built from simple and uniform Basic circuits exist and are suitable for almost any logical function.

Claims

PATENT CLAIMS: 1. Multistage pyramid circuit formed from controllable magnetic cores, characterized in that each binary variable is assigned two magnetic cores of the same level, one of which is controlled by the regular and the other by the complementary value, the secondary windings of which are paired with each other via decoupling diodes are linked, and that the secondary windings of the magnetic cores of different stages with their diodes are connected in series, so that each series circuit from each stage contains only one secondary winding and each secondary winding is in at least one series circuit.

2. Multi-stage circuit according to claim 1, characterized in that each series circuit has switching means (90) for generating an output signal which respond to a current of a certain order of magnitude in one of the associated series circuits. 3. Multi-stage circuit according to claim 1, characterized in that each magnetic core has essentially no remanence. 4. Multi-stage circuit according to claim 1, characterized in that each series circuit is connected to current-limiting means. 5. Multi-stage circuit according to claim 1, characterized in that the signal inputs generate low or high impedances by energizing or not energizing the primary windings of the magnetic cores, which are reflected in the secondary windings. 6. Multi-stage circuit according to claim 5, characterized in that each signal input contains a transistor which is connected to the respective primary winding. 7. Multi-stage circuit according to claim 6, characterized in that the collector-emitter path of the transistor is connected to the primary winding and the signal input is connected to its base electrode. 8. Multi-stage circuit according to claim 6, characterized in that the collector-base path of the transistor is connected to the primary winding and the signal input is connected to its emitter electrode. 9. Multi-stage circuit according to claim 2, characterized in that the signal output contains a transistor which is connected to the respective series circuit. 10. Binary adder according spoke 1, characterized in that two magnetic cores of a pyramid circuit are arranged in three levels, that the, primary windings in the first, second and third stages according to the signals for the first and second addend, and for the Transfer are excited and that separate output means are interconnected with the series connections of various secondary windings in order to generate the sums and carry signals corresponding to the currents flowing therein. Documents considered: French Patent No. 1109 797; Electronics, September 1954, pp. 174-178; "Electronic & Radio Engineer", March 1959, pp. 82 to 90.