DE1105527B - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
DE1105527B
DE1105527B DES66458A DES0066458A DE1105527B DE 1105527 B DE1105527 B DE 1105527B DE S66458 A DES66458 A DE S66458A DE S0066458 A DES0066458 A DE S0066458A DE 1105527 B DE1105527 B DE 1105527B
Authority
DE
Germany
Prior art keywords
electrode plate
semiconductor element
semiconductor
slots
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES66458A
Other languages
German (de)
Inventor
Ditwalt Bremeier
Dipl-Ing Erich Waldkoetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES66458A priority Critical patent/DE1105527B/en
Publication of DE1105527B publication Critical patent/DE1105527B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Halbleiteranordnung Halbleiterelemente mit pn-Übergangsschichten in einkristallinen Halbleiterkörpern, z. B. aus Germanium oder Silizium, müssen wegen ihrer Empfindlichkeit gegen Verunreinigungen in ein evakuiertes oder mit einem Schutzgas gefülltes Gehäuse eingeschlossen werden. Es ist üblich, das einschließlich seiner Elektroden fertiggestellte Halbleiterelement durch Weichlötung flächenhaft mit einer Wand des Gehäuses, z. B. dessen Boden, zu verbinden. Da das Gehäuse die Verlustwärme des Halbleiterelementes ableiten muß, wird es üblicherweise aus Kupfer mit entsprechend großen Wanddicken gefertigt, während die aufgelötete Elektrodenplatte des Halbleiterelementes im allgemeinen aus einem Material mit niedrigem thermischem Ausdehnungskoeffizienten besteht, beispielsweise Molybdän oder Wolfram.Semiconductor arrangement semiconductor elements with pn junction layers in single crystal semiconductor bodies, e.g. B. of germanium or silicon, must because of their sensitivity to contamination in an evacuated or with a protective gas filled housing are included. It is customary that including his Electrodes finished semiconductor element by soft soldering areally with a Wall of the housing, e.g. B. its bottom to connect. Because the housing eliminates the heat loss of the semiconductor element must derive, it is usually made of copper with accordingly large wall thicknesses, while the soldered-on electrode plate of the semiconductor element generally made of a material with a low coefficient of thermal expansion consists, for example, molybdenum or tungsten.

Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, bei der eine Elektrodenplatte eines Halbleiterelementes flächenhaft mit einem metallischen Bauteil verbunden ist, das einen anderen thermischen Ausdehnungskoeffizienten hat als die angrenzende Elektrodenplatte. Sie besteht darin, daß die an die Lotschicht angrenzende Fläche des genannten Bauteils durch Schlitze in eine Vielzahl kleinerer Flächen unterteilt ist. Durch die vorliegende Ausbildung einer Halbleiteranordnung wird erreicht, daß die Kräfte, die bei Temperaturänderungen infolge der unterschiedlichen Ausdehnungskoeffizienten des metallischen Bauteils, beispielsweise des kupfernen Gehäusebodens, und der angrenzenden Elektrodenplatte entstehen, zu einem erheblichen Teil durch Verformung des durch Schlitze unterteilten Metallkörpers aufgenommen und daher in verringertem Maße als Spannungen in der Lotschicht wirksam werden. Dadurch wird die Dauerfestigkeit der Lotschicht und damit die Lebensdauer der gesamten Anordnung erheblich erhöht. Die vorliegende Ausbildung hat in erster Linie Bedeutung für solche Halbleiteranordnungen, die durch häufiges Ein- und Ausschalten der Belastung thermisch besonders stark beansprucht werden, beispielsweise für Fahrzeug- oder Schweißgleichrichter. Bei einem Durchmesser des Halbleiterelementes bis zu etwa 20 nun beträgt die Tiefe der Schlitze mit Vorteil etwa 1 bis 5 mm und ihr Abstand etwa 3 bis 10 mm; bei größeren Abmessungen des Halbleiterelementes sollen die Schlitze, insbesondere in Umfangsnähe des Elementes, entweder tiefer sein oder einen entsprechend geringeren Abstand aufweisen.The present invention relates to a semiconductor device, in which an electrode plate of a semiconductor element is flat with a metallic one Component is connected, which has a different coefficient of thermal expansion than the adjacent electrode plate. It consists in the fact that it is attached to the solder layer adjoining surface of said component through slots in a multitude of smaller ones Areas is divided. By the present formation of a semiconductor device it is achieved that the forces that occur with temperature changes as a result of the different Expansion coefficient of the metallic component, for example the copper one Housing bottom, and the adjacent electrode plate arise to a considerable extent Part recorded by deformation of the metal body divided by slots and therefore act to a lesser extent as stresses in the solder layer. This increases the fatigue strength of the solder layer and thus the service life of the entire Arrangement increased considerably. The present training is primarily important for such semiconductor arrangements that are caused by frequent switching on and off of the load are particularly thermally stressed, for example for vehicle or Welding rectifier. With a diameter of the semiconductor element up to about 20 now the depth of the slots is advantageously about 1 to 5 mm and their spacing about 3 to 10 mm; in the case of larger dimensions of the semiconductor element, the slots should especially near the circumference of the element, either be deeper or one accordingly have a smaller distance.

Man kann die Beanspruchung der Lotschicht bei Temperaturänderungen noch dadurch weiter herabsetzen, daß man die unterteilte Fläche mit einer weich angelöteten Auflage versieht, deren thermischer Ausdehnungskoeffizient derart zwischen denen des genannten Bauteils und der Elektrodenplatte liegt, daß die restlichen Kräfte, die nicht durch Verformung des unterteilten Metallkörpers aufgenommen werden, sich auf zwei Lotschichten verteilen, die dementsprechend verminderte Spannungen aufzunehmen haben, und daß das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden ist. Sinngemäß kann man auch mehrere Auflagen verwenden, deren Ausdehnungskoeffizienten abgestuft zwischen denen des metallischen Bauteils und der angrenzenden Elektrodenplatte liegen. Nach einer anderen zweckmäßigen Weiterbildung der vorliegenden Erfindung kann man auch die unterteilte Fläche mit einer hart angelöteten Auflage versehen, die etwa den gleichen thermischen Ausdehnungskoeffizienten aufweist wie die angrenzende Elektrodenplatte, wobei das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden ist. Man erhält dadurch eine Anordnung, bei der die restlichen Spannungen im wesentlichen von der Hartlotschicht aufgenommen werden, die ein festeres Gefüge aufweist als die Weichlotschicht und aus diesem Grunde gegen häufigen Temperaturwechsel wesentlich unempfindlicher ist.The stress on the solder layer when the temperature changes reduce it even further by applying a soft to the subdivided surface soldered support provides, the coefficient of thermal expansion between those of the said component and the electrode plate is that the remaining Forces that are not absorbed by deformation of the subdivided metal body, are distributed over two layers of solder, the correspondingly reduced tensions have to take up, and that the semiconductor element by soft soldering with this support connected is. Correspondingly, you can also use several editions, their coefficients of expansion graded between those of the metallic component and the adjacent electrode plate lie. According to another expedient development of the present invention you can also provide the subdivided surface with a hard-soldered overlay, which has approximately the same coefficient of thermal expansion as the adjacent one Electrode plate, the semiconductor element by soft soldering with this support connected is. This gives an arrangement in which the remaining stresses are essentially absorbed by the brazing layer, which has a firmer structure than the soft solder layer and for this reason against frequent temperature changes is much less sensitive.

Wird für die vorgenannten Zwecke eine Auflage verwendet, die hart auf das metallische Bauteil aufgelötet wird und etwa den gleichen Ausdehnungskoeffizienten aufweisen soll wie die angrenzende Elektrodenplatte, so kommen hierfür insbesondere Platten aus Molybdän oder Wolfram in Frage. Für Auflagen, deren Ausdehnungskoeffizienten Zwischenwerte zwischen denen des metallischen Bauteils und der Elektrodenplatte aufweisen sollen, sind insbesondere Chrom (a = 8,5 .10-6 - grad-1), Platin (a -= 8,9 - 10-s - grad-1), Palladium (x = 10,6 -10-s - grad-1) und Gold (a = 14,2 - 10-s - grad-1) geeignet. Man kann für die gleichen Zwecke auch Auflagen aus Eisen-Nickel-Legierungen verwenden. Der thermische Ausdehnungskoeffizient derartiger Legierungen läßt sich durch ihre Zusammensetzung in weiten Grenzen verändern bzw. einstellen. Auch reines Eisen (a =11,5 -10-s -grad -1) und reines Nickel (x = 12,5 .10-6 - grad-1) kommen in Frage. Eisen, Nickel und ihre Legierungen haben jedoch insofern einen gewissen Nachteil, als sie wegen ihres Ferromagnetismus erhöhte Wirbelstromverluste aufweisen. Bei Plattendicken bis zu etwa 1 mm ist dieser Effekt jedoch unbedeutend.If a pad is used for the aforementioned purposes that is hard is soldered onto the metallic component and has approximately the same coefficient of expansion should have like the adjacent electrode plate, so come for this in particular Molybdenum or tungsten plates in question. For conditions, their expansion coefficients Intermediate values between those of the metallic component and the electrode plate should have, are in particular chromium (a = 8.5 .10-6 - degree-1), platinum (a - = 8.9 - 10-s - degree-1), palladium (x = 10.6 -10-s - degree-1) and gold (a = 14.2 - 10-s - grade-1) suitable. Iron-nickel alloy supports can also be used for the same purposes use. The coefficient of thermal expansion of such alloys can be change or adjust within wide limits due to their composition. Also pure Iron (a = 11.5 -10-s -grad -1) and pure nickel (x = 12.5 .10-6 - degree-1) are possible. However, iron, nickel and their alloys have so far a certain disadvantage, as they increased eddy current losses because of their ferromagnetism exhibit. However, this effect is insignificant with panel thicknesses of up to approx. 1 mm.

Die vorliegende Anordnung ist in erster Linie für die Verbindung eines pn-Halbleiterelementes mit dem Boden seines Gehäuses von Bedeutung. Man kann sie jedoch auch mit den gleichen Vorteilen für die Verbindung einer flexiblen Stromzuleitung mit einer Elektrode eines solchen Elementes verwenden.The present arrangement is primarily for connecting one pn semiconductor element with the bottom of its housing of importance. You can but also with the same advantages for the connection of a flexible power supply line use with an electrode of such an element.

Die Erfindung sei an Hand der Fig. 1 bis 3 erläutert. In Fig.l ist mit 1 ein Silizium-pn-Gleichrichter üblichen Aufbaus dargestellt, wobei die Dickenmaße der einzelnen Schichten zur Verdeutlichung übertrieben sind. 'Mit 2 ist eine einkristalline Siliziumplatte bezeichnet, die in bekannter Weise zur Herstellung eines gleichrichtenden pn-Überganges dotiert ist. An der Unterseite der Siliziumplatte 2 befinden sich eine dünne Aluminiumschicht 3 und eine relativ dicke Molybdänplatte 4, die zur Verbesserung der Lötfähigkeit noch mit einer Eisen-Nickel-Legierung 5 plattiert sein kann. Auf der Oberseite der Siliziumplatte 2 liegen eine Goldschicht 6 und eine Molybdänplatte 7, die ebenfalls mit einer Eisen-Nickel-Plattierung 8 versehen sein kann. Die relativ dicken Molybdänplatten 4 und 7 haben etwa den gleichen thermischen Ausdehnungskoeffizienten (x = 5,1 - 10-s grad-1) wie die Siliziumplatte 2 (x = 5. 10-6. grad-1) ; das gesamte Element 1 verhält sich daher bei Temperaturänderungen etwa wie ein einheitlicher Körper, da die dünnen Zwischenschichten 3 und 6 aus Aluminium bzw. Gold keine wesentlichen Spannungen erzeugen. Für die Elektrodenplatten 4 und 7 kann auch Wolfram (x = 4,5 10-s - grad-1) verwendet werden.The invention will be explained with reference to FIGS. In Fig.l, a silicon pn rectifier of the usual structure is shown with 1, the thickness dimensions of the individual layers being exaggerated for clarity. 'With 2 a monocrystalline silicon plate is designated, which is doped in a known manner to produce a rectifying pn junction. On the underside of the silicon plate 2 there is a thin aluminum layer 3 and a relatively thick molybdenum plate 4, which can also be plated with an iron-nickel alloy 5 to improve the solderability. A gold layer 6 and a molybdenum plate 7, which can also be provided with an iron-nickel plating 8, lie on the upper side of the silicon plate 2. The relatively thick molybdenum plates 4 and 7 have approximately the same coefficient of thermal expansion (x = 5.1-10-s degree-1) as the silicon plate 2 (x = 5. 10-6th degree-1); the entire element 1 therefore behaves roughly like a single body in the event of temperature changes, since the thin intermediate layers 3 and 6 made of aluminum or gold do not generate any significant stresses. Tungsten (x = 4.5 10-s - degree-1) can also be used for the electrode plates 4 and 7.

In Fig.2 sind die wesentlichen Teile der gesamten Halbleiteranordnung vor dem Zusammenbau dargestellt. Das Gleichrichterelement ist wieder mit 1 bezeichnet. Das Gehäuse des Elementes ist als dickwandiger Becher 10 aus Kupfer (x = 16,5 - 10-s - grad-1) ausgebildet. Beim Zusammenbau der Anordnung ist das Element 1 auf den Boden 12 des Bechers 10 aufzulöten; ferner ist seine obere Elektrodenplatte 7/8 mit dem kupfernen Schuh 14 einer flexiblen Stromzuleitung 13 zu verlöten. Da das Halbleiterelement 1 keine sehr hohen Temperaturen verträgt, wird eine Weichlötung verwendet, die sich bei Temperaturen unter 200°C durchführen läßt.The essential parts of the entire semiconductor arrangement are shown in FIG shown before assembly. The rectifier element is again designated by 1. The housing of the element is a thick-walled cup 10 made of copper (x = 16.5 - 10-s - degree-1) trained. When assembling the arrangement, the element 1 is on solder the bottom 12 of the cup 10; further is its upper electrode plate 7/8 to be soldered to the copper shoe 14 of a flexible power supply line 13. There the semiconductor element 1 cannot withstand very high temperatures, soft soldering is used used, which can be carried out at temperatures below 200 ° C.

Der Boden 12 des Gehäuses 10 ist in den Fig. 1 und 3 in vergrößertem Maßstab im Schnitt bzw. in der Aufsicht dargestellt. Er ist durch Schlitze 25 in eine Vielzahl von Teilflächen unterteilt. Der Gehäuseboden ist infolgedessen, wie aus den Figuren hervorgeht, durch eine große Anzahl kurzer Säulen 26 gebildet; auf die Endflächen dieser Säulen wird das Halbleiterelement 1 mit seiner Elektrodenplatte 4 weich aufgelötet.The bottom 12 of the housing 10 is enlarged in FIGS. 1 and 3 Scale shown in section or in plan view. It's through slots 25 in divided into a large number of sub-areas. The case back is as a result, like As can be seen from the figures, formed by a large number of short columns 26; on the end faces of these pillars becomes the semiconductor element 1 with its electrode plate 4 soft soldered.

Wird die Temperatur der fertigen Anordnung erhöht, so dehnt sich das Kupfer des Behälters 10 stärker aus als die aus Molybdän bestehende Elektrodenplatte 4 des Halbleiterelementes 1. Die dadurch entstehenden sehr großen Kräfte würden, falls das Element 1 auf einen glatt ausgeführten Gehäuseboden aufgelötet wäre, in voller Höhe als Spannungen in der Weichlotschicht zwischen der Elektrodenplatte 4 und dem Gehäuseboden 12 wirksam werden. Bei der vorliegenden Ausbildung des Gehäusebodens werden sie dagegen zum großen Teil zur elastischen Verbiegung der einzelnen Säulen 26 des Gehäusebodens verbraucht, so daß sie nur in erheblich geringerem Maße als Spannungen in der Weichlotschicht wirksam werden. Man kann die Spannungsbeanspruchung der Weichlotschicht den jeweiligen Erfordernissen anpassen, indem man den Gehäuseboden 12 noch tiefer einschlitzt, als es in Fig.l dargestellt ist, oder die Schlitze 25 näher zusammenlegt, so daß die Säulen 26 relativ länger und schmäler sind als in der Zeichnung. Es kann sich auch als vorteilhaft erweisen, die Schlitze in Umfangsnähe des Halbleiterelementes 1 tiefer zu ziehen als im Zentrum, da die Spannungsbeanspruchung der Weichlotschicht an diesen Stellen höher ist als in der Mitte.If the temperature of the finished arrangement is increased, it expands Copper of the container 10 is stronger than the electrode plate made of molybdenum 4 of the semiconductor element 1. The resulting very large forces would if the element 1 were soldered to a smooth housing bottom, in full height as stresses in the soft solder layer between the electrode plate 4 and the housing base 12 are effective. In the case of the present design of the housing bottom on the other hand, they become for the most part the elastic bending of the individual pillars 26 of the bottom of the case is consumed, so that it is only to a much lesser extent than Tensions in the soft solder layer become effective. One can see the stress stress Adjust the soft solder layer to the respective requirements by moving the case back 12 slits even deeper than is shown in FIG. 1, or the slots 25 closer together so that the columns 26 are relatively longer and narrower than in the drawing. It can also prove to be advantageous to place the slots close to the circumference of the semiconductor element 1 to pull deeper than in the center, since the stress The soft solder layer is higher at these points than in the middle.

Statt, wie dargestellt, zwei senkrecht zueinander verlaufende Scharen von parallelen Schlitzen vorzusehen, kann man den Gehäuseboden 12 auch durch kreisförmige, konzentrische Schlitze unterteilen, die von radialen Schlitzen gekreuzt sind.Instead of two sets running perpendicular to each other, as shown to provide parallel slots, the housing base 12 can also be formed by circular, Divide concentric slots that are crossed by radial slots.

Das Gehäuse 10 wird im allgemeinen durch Warmpressen hergestellt. Man kann hierbei die Preßform so ausbilden, daß die Schlitze 25 unmittelbar beim Preßvorgang in den Boden 12 eingedrückt werden. Man kann die Schlitze 25 jedoch auch durch Einfräsen herstellen; in diesem Fall wird es vorteilhaft sein, das Gehäuse 10 aus zwei Teilen zusammenzusetzen, die nach dem Einfräsen der Schlitze bei 11 miteinander verlötet werden, vorzugsweise durch Hartlötung.The housing 10 is generally manufactured by hot pressing. You can design the mold so that the slots 25 directly at Pressing process are pressed into the bottom 12. However, the slots 25 can be used also manufacture by milling; in this case it will be advantageous to use the housing 10 to be assembled from two parts, which after milling the slots at 11 are soldered together, preferably by brazing.

Ebenso wie den Gehäuseboden 12 kann man auch, wie in den Fig. 1 und 2 angedeutet, die Lötfläche des Schuhes 14 der flexiblen Zuleitung 13 durch Schlitze 27 in eine Vielzahl von Säulen 28 unterteilen.Just like the housing bottom 12, as in FIGS. 1 and 2 indicated, the soldering surface of the shoe 14 of the flexible supply line 13 through slots 27 subdivide into a plurality of pillars 28.

Wie bereits bemerkt, kann es von Vorteil sein, das Halbleiterelement 1 nicht unmittelbar mit dem unterteilten Gehäuseboden 12 zu verbinden, sondern auf die Endflächen der Säulen 26 zunächst eine Auflage 21 (z. B. aus Palladium mit x = 10,6 -10-6. grad-1) weich aufzulöten, deren Ausdehnungskoeffizient etwa in der Mitte zwischen denen des Kupfers (16,5 .10-s - grad-1) und der Molybdänelektrodenplatte 4 (5,1 - 10-s grad-1) liegt. Mit der Auflageplatte 21 wird dann das Element 1 durch Weichlötung verbunden. Auf diese Weise werden bei Temperaturänderungen die Dehnungskräfte, die nicht durch elastische Verformung der Säulen 26 verbraucht werden, auf zwei Weichlotschichten verteilt. Statt einer Auflage 21 kann man auch mehrere Auflagen verwenden, deren Ausdehnungskoeffizienten abgestuft zwischen 5,1 und 16,5 - 10-s - grad-1 liegen, beispielsweise zwei Auflagen aus Platin und Gold mit den Ausdehnungskoeffizienten 8,9 bzw. 14,2. 10-s - grad-1.As already noted, it can be advantageous to use the semiconductor element 1 not to be connected directly to the subdivided housing base 12, but to the end faces of the pillars 26 first a support 21 (z. B. made of palladium with x = 10.6 -10-6. degree-1) to be soldered soft, the expansion coefficient of which is approximately in the Middle between those of the copper (16.5 .10-s - degree-1) and the molybdenum electrode plate 4 (5.1 - 10-s degree-1). With the support plate 21, the element 1 is then through Soft solder connected. In this way, when the temperature changes, the expansion forces, which are not consumed by elastic deformation of the pillars 26 to two Soft solder layers distributed. Instead of one edition 21 you can also have several editions use the expansion coefficient graded between 5.1 and 16.5 - 10-s - degree-1, for example two platinum and gold editions with the expansion coefficient 8.9 and 14.2, respectively. 10-s - degree-1.

Man kann auch eine Auflage 21 verwenden, deren Ausdehnungskoeffizient etwa gleich dem der Molybdänelektrodenplatte 4 ist, und diese Auflage hart auf die Endflächen der Säulen 26 auflöten. Für die Auflage 21 kommen dann z. B. Molybdän oder Wolfram in Frage. Die Verbindung des Elementes 1 mit der Platte 21 wird auch in diesem Fall - mit Rücksicht auf die Temperaturempfindlichkeit des Elementes - durch Weichlötung hergestellt. Bei einem solchen Aufbau grenzt die Weichlotschicht an Teile 4 bzw. 21, die etwa den gleichen Ausdehnungskoeffizienten haben, so daß sie bei Temperaturänderungen keinen wesentlichen Kräften unterworfen ist. Die auftretenden Spannungen werden durch Biegung der Säulen 26 bzw. durch Spannungen in der Hartlotschicht aufgenommen.You can also use a support 21 whose coefficient of expansion is about the same as that of the molybdenum electrode plate 4, and this edition hard on the Solder the end faces of the pillars 26. For the edition 21 then come z. B. molybdenum or tungsten in question. The connection of the element 1 with the plate 21 is also in this case - taking into account the temperature sensitivity of the element - produced by soft soldering. With such a structure, the soft solder layer is adjacent to parts 4 and 21, which have approximately the same coefficient of expansion, so that it is not subjected to any significant forces when the temperature changes. The occurring Stresses are created by bending the pillars 26 or by stresses in the brazing layer recorded.

Auch den Schuh 14 der flexiblen Zuleitung 13 kann man in entsprechender Weise mit einer hart oder weich aufgelöteten Auflage 22 versehen.The shoe 14 of the flexible supply line 13 can also be used in a corresponding manner Way provided with a hard or soft soldered pad 22.

Als Materialien für die Auflagen 21 bzw. 22 kommen auch Eisen-Nickel-Legierungen in Frage, die sich mit einem vorbestimmbaren, von ihrer Zusammensetzung abhängigen Ausdehnungskoeffizienten herstellen lassen.Iron-nickel alloys are also used as materials for the supports 21 and 22, respectively in question, which deals with a predeterminable, dependent on its composition Have expansion coefficients established.

Die Auflagen 21 und 22 sollen, da sie die thermischen Dehnungskräfte nicht von einer Lotschicht auf die nächste übertragen sollen, nicht zu dünn sein; andererseits ist auch eine zu große Dicke der Auflagen nicht erwünscht, da sie den Wärmeableitweg zwischen Halbleiterelement und Gehäuseboden verlängern. Für einen Durchmesser des Gleichrichterlementes 1 von etwa 20 mm empfiehlt sich eine Dicke der Auflagen 21 bzw. 20, die etwa zwischen 0,5 und 3 mm liegt.The conditions 21 and 22 should, as they remove the thermal expansion forces should not be transferred from one layer of solder to the next, should not be too thin; on the other hand If the overlay is too thick, it is also undesirable, because they extend the heat dissipation path between the semiconductor element and the housing base. For a diameter of the rectifier element 1 of about 20 mm is recommended a thickness of the supports 21 and 20, which is approximately between 0.5 and 3 mm.

Der weitere Zusammenbau der Halbleiteranordnung geschieht in an sich bekannter Weise derart, daß die Kupfermanschette 16 der flexiblen Zuleitung 13 durch eine nicht dargestellte Metall-Glas-Verschmelzung mit dem oberen. Rand des Behälters 10 verbunden wird. Der Innenraum des Gehäuses wird dann evakuiert und abgeschlossen.The further assembly of the semiconductor arrangement takes place in itself known manner such that the copper sleeve 16 of the flexible supply line 13 through a metal-glass fusion (not shown) with the upper one. Edge of the container 10 is connected. The interior of the housing is then evacuated and locked.

Die Erfindung wurde an Hand des Aufbaus einer Silizium-Gleichrichteranordnung erläutert. Sie ist jedoch auch bei Halbleiteranordnungen anderer Art, beispielsweise Leistungs-Transistoren und andere mehrschichtige Halbleiterdioden oder -trioden, anwendbar.The invention was based on the construction of a silicon rectifier arrangement explained. However, it is also in the case of semiconductor arrangements of a different type, for example Power transistors and other multilayer semiconductor diodes or triodes, applicable.

Claims (6)

PATENTANSPRÜCHE: 1. Halbleiteranordnung, bei der eine Elektrodenplatte eines Halbleiterlementes flächenhaft mit einem metallischen Bauteil verbunden ist, das einen anderen thermischen Ausdehnungskoeffizienten hat als die angrenzende Elektrodenplatte, dadurch gekennzeichnet, daß die an die Lotschicht angrenzende Fläche des genannten Bauteils durch Schlitze in eine Vielzahl kleinerer Flächen unterteilt ist. PATENT CLAIMS: 1. Semiconductor device in which an electrode plate a semiconductor element is connected to a metallic component over a large area, which has a different coefficient of thermal expansion than the adjacent electrode plate, characterized in that the surface of said Component is divided into a large number of smaller areas by slots. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Durchmesser des Halbleiterelementes bis zu etwa 20 mm die Tiefe der Schlitze etwa 1 bis 5 mm und ihr Abstand etwa 3 bis 10 mm beträgt. 2. Semiconductor device according to claim 1, characterized in that with a diameter of the semiconductor element up to about 20 mm the depth of the slots about 1 to 5 mm and their spacing about 3 up to 10 mm. 3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die unterteilte Fläche mit einer weich angelöteten Auflage versehen ist, deren thermischer Ausdehnungskoeffizient derart zwischen denen des genannten Bauteils und der Elektrodenplatte liegt, daß die restlichen Kräfte, die nicht durch die Verformung des Bauteils aufgenommen werden, sich auf die beiden Lotschichten verteilen, und daß das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden ist. 3. Semiconductor arrangement according to claim 1, characterized in that that the subdivided surface is provided with a soft soldered pad, whose thermal expansion coefficient between those of the component mentioned and the electrode plate lies that the remaining forces that are not caused by the deformation of the component are picked up, spread over the two layers of solder, and that the semiconductor element is connected to this support by soft soldering. 4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die unterteilte Fläche mit einer hart aufgelöteten Auflage versehen ist, die etwa den gleichen thermischen Ausdehnungskoeffizienten aufweist wie die angrenzende Elektrodenplatte, und daß das Halbleiterelement durch Weichlötung mit dieser Auflage verbunden ist. 4th Semiconductor arrangement according to Claim 1, characterized in that the subdivided Surface is provided with a hard-soldered pad, which is about the same thermal Has expansion coefficients like the adjacent electrode plate, and that the semiconductor element is connected to this support by soft soldering. 5. Halbleiteranordnung, bei der die Verbindung zwischen der Elektrodenplatte eines einkristallinen pn-Halbleiterelementes mit dem Boden seines Gehäuses gemäß Anspruch 1 ausgebildet ist. 5. semiconductor device, in which the connection between the electrode plate of a monocrystalline pn semiconductor element is formed with the bottom of its housing according to claim 1. 6. Halbleiteranordnung, bei der die Verbindung einer Elektrodenplatte eines einkristallinen pn-Halbleiterelementes mit einer flexiblen Strornzuleitung gemäß Anspruch 1 ausgebildet ist.6. semiconductor device, in which the connection of an electrode plate of a monocrystalline pn semiconductor element is formed with a flexible power supply line according to claim 1.
DES66458A 1959-12-29 1959-12-29 Semiconductor device Pending DE1105527B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES66458A DE1105527B (en) 1959-12-29 1959-12-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES66458A DE1105527B (en) 1959-12-29 1959-12-29 Semiconductor device

Publications (1)

Publication Number Publication Date
DE1105527B true DE1105527B (en) 1961-04-27

Family

ID=7498825

Family Applications (1)

Application Number Title Priority Date Filing Date
DES66458A Pending DE1105527B (en) 1959-12-29 1959-12-29 Semiconductor device

Country Status (1)

Country Link
DE (1) DE1105527B (en)

Similar Documents

Publication Publication Date Title
EP0186829B1 (en) Method and metallic material for joining component parts together
DE1141029B (en) Semiconductor device and method for its manufacture
DE1046198B (en) Alloy process for the production of electrical semiconductor devices with powder embedding
DE3416843A1 (en) ACTIVE COOLED HEAT SHIELD
DE1128924B (en) Method for producing a semiconductor device from silicon
DE1627762A1 (en) Method for manufacturing semiconductor components
DE1106422B (en) Sheet-shaped, composed of several layers of plate made of electrode material for alloying p-n junctions in semiconductor devices
DE1514643A1 (en) Semiconductor device
DE1153461B (en) Semiconductor device
DE1105527B (en) Semiconductor device
DE1539638B2 (en) SEMICONDUCTOR COMPONENT
DE1514288C3 (en) Method for attaching a semiconductor body to a carrier plate
DE1105525B (en) Semiconductor device
DE2843110A1 (en) WELD-ON ALLOY
DE2238569B2 (en) METHOD OF SOLDERING A SEMICONDUCTOR BOARD
EP0152972B1 (en) Contact system for 2-pole electronic chips, in particular for semi-conductor chips
DE1614653C3 (en) Semiconductor arrangement with high current carrying capacity
AT203550B (en) Semiconductor device and method for manufacturing the same
DE1105526B (en) Method for manufacturing a semiconductor device
DE1120603B (en) Method for manufacturing a semiconductor device
DE1951128C3 (en) Semiconductor device
DE1116827B (en) Method for producing a semiconductor arrangement with at least one alloy electrode
DE1945899A1 (en) Semiconductor device and method for making the same
DE1564945C3 (en) Carriers for semiconductors
DE2118522C3 (en) Hall generator