DE10356981B3 - Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment - Google Patents

Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment Download PDF

Info

Publication number
DE10356981B3
DE10356981B3 DE10356981A DE10356981A DE10356981B3 DE 10356981 B3 DE10356981 B3 DE 10356981B3 DE 10356981 A DE10356981 A DE 10356981A DE 10356981 A DE10356981 A DE 10356981A DE 10356981 B3 DE10356981 B3 DE 10356981B3
Authority
DE
Germany
Prior art keywords
solder
semiconductor chip
substrate
chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10356981A
Other languages
German (de)
Inventor
Ho-Young Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul National University Industry Foundation
Original Assignee
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University Industry Foundation filed Critical Seoul National University Industry Foundation
Priority to DE10356981A priority Critical patent/DE10356981B3/en
Application granted granted Critical
Publication of DE10356981B3 publication Critical patent/DE10356981B3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

The method involves preparing a chip with no solder beads on an active surface, arranging a solder filling (130) with a solder bead material (132) and an underfill material (134) on the chip, applying it to the chip with an adhesive band., mounting the solder filling attached to the chip on the substrate and melting the solder filling with a heat treatment process to make a joint on the substrate.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren, um einen Halbleiterchip auf ein Substrat oder eine Leiterplatte (PCB) zu montieren.The The present invention relates to a method of manufacturing a semiconductor chip to mount on a substrate or printed circuit board (PCB).

Im Allgemeinen dient ein Halbleitergehäuse nicht nur zum Schutz des Halbleiterchips vor seiner Umgebung, sondern auch um die Halbleiterchips und das Substrat zu verbinden.in the In general, a semiconductor package is not only for the protection of the Semiconductor chips in front of its environment, but also around the semiconductor chips and connect the substrate.

Entsprechend der verfolgten Ziele der Verringerung der Kosten, Minimierung der Größe und Maximierung der Leistung und Zuverlässigkeit, wird die elektrische Verbindungstechnologie von Flächen-Arrays, wie beispielsweise Flip Chip, Chip Scale Package (CSP) und Ball Grid Array (BGA), hauptsächlich für Halbleitergehäuse entwickelt. Unter den elektrischen Verbindungstechnologien von Flächen-Arrays, die auf Halbleitergehäuse angewendet werden, ist Flip Chip eine Technologie der Kopfüberbefestigung, bei welcher die Oberfläche des Plastiksubstrats einen Schaltkreis aufweist, der der Oberfläche des Halbleiterchips zur Befestigung gegenüberliegt, und die zusammen eine Mikroschaltung bilden.Corresponding the objectives pursued are reduction of costs, minimization of costs Size and maximization the performance and reliability, becomes the electrical connection technology of area arrays, such as Flip Chip, Chip Scale Package (CSP) and Ball Grid Array (BGA), mainly developed for semiconductor packages. Among the electrical interconnect technologies of surface arrays, on semiconductor packages flip chip is a head-over-the-wall technology, at which the surface of the plastic substrate has a circuit corresponding to the surface of the Semiconductor chips facing the attachment, and the together form a microcircuit.

Von höchstem Interesse für die Flip Chip-Technologie ist die Lebensdauer der Verbindung zwische Halbleiterchips und Leiterplatte in Folge thermomechanischer Ermüdung. Bis zu den späten 80er Jahren des 20. Jahrhunderts wurde die thermo-mechanische Ermüdung nicht als Problem erachtet, weil die Flip Chip-Technologie ein Siliziumsubstrat oder keramisches Substrat verwendet hat, und die Größe eines Halbleiterchips verhältnismäßig klein im Vergleich zu heute war. Die Größe eines Halbleiterchips ist jedoch nach den späten 80er Jahren des 20. Jahrhunderts beachtlich angestiegen. Im Allgemeinen wird ein Halbleiterchip verwendet, der einen thermischen Ausdehnungskoeffizienten von 2,5 ppm/°C besitzt. Gleichzeitig wurde ein organisches Substrat aus FR4 mit einem thermischen Ausdehnungskoeffizienten von 16 ppm/°C oder Polyamide mit einem thermischen Ausdehnungskoeffizienten von 45 ppm/°C als Leiterplatte (PCB) eingesetzt. Der große Unterschied in den thermischen Ausdehnungskoeffizienten erhöht das Problem der thermo-mechanischen Ermüdung an der gelöteten Verbindung zwischen dem Halbleiterchip und der Leiterplatte.From highest interest in The flip chip technology is the lifetime of the connection between Semiconductor chips and printed circuit board as a result of thermo-mechanical fatigue. To to the late The 80s of the 20th century, the thermo-mechanical fatigue was not considered a problem because the flip chip technology is a silicon substrate or ceramic substrate used, and the size of a Semiconductor chips relatively small was compared to today. The size of a semiconductor chip is however after the late 80s of the 20th Century increased considerably. In general a semiconductor chip is used which has a coefficient of thermal expansion of 2.5 ppm / ° C. At the same time, an organic substrate of FR4 with a thermal Expansion coefficients of 16 ppm / ° C or polyamides with a thermal Coefficient of expansion of 45 ppm / ° C used as a printed circuit board (PCB). The big difference in the thermal expansion coefficient increases the problem of thermo-mechanical fatigue at the soldered Connection between the semiconductor chip and the circuit board.

Um das Problem der thermo-mechanischen Ermüdung an der gelöteten Verbindung zu lösen, ist eine Technologie zum Einfügen einer Unterfüllung eingeführt worden. Die Unterfüllung ist eine Masse, in welcher das hochmolekulare Material mit einer starken Klebefähigkeit, wie beispielsweise Epoxydharz, mit SiO2 verbunden ist, um den thermischen Ausdehnungskoeffizienten des Lötmittels anzugleichen. Die Masse wird in den Spalt zwischen dem Halbleiterchip und der Leiterplatte eingefügt. Es ist bewiesen, dass sich die thermo-mechanische Ermüdung an der gelöteten Verbindung um zehn- bis hundertmal verbessert hat und sich die Verformung des Lötmittels durch die Anwendung einer Unterfüllung in der Flip Chip-Technik um 0,1 % bis 0,25 % vermindert hat.In order to solve the problem of thermo-mechanical fatigue on the soldered joint, a technology for inserting an underfill has been introduced. The underfill is a mass in which the high-molecular-weight material having a strong adhesiveness such as epoxy resin is bonded with SiO 2 to equalize the coefficient of thermal expansion of the solder. The mass is inserted into the gap between the semiconductor chip and the circuit board. It has been proven that the thermo-mechanical fatigue on the soldered joint has improved ten to one hundred times and the solder deflection has been reduced by 0.1% to 0.25% through the use of underfill in the flip chip technique Has.

1 bis 5 sind Schnittdarstellungen, die die herkömmliche Unterfülltechnologie zum Einfüllen der Unterfüllung in den auf einem Substrat installierten Halbleiterchip veranschaulichen. 1 to 5 FIG. 10 are sectional views illustrating the conventional underfill technology for filling the underfill in the semiconductor chip installed on a substrate. FIG.

Bezugnehmend auf 1 nimmt ein Aufnahmewerkzeug (30) einen Halbleiterchip (10) auf, der mit Lötperlen (12) versehen ist, um eine korrekte Position auf einem Substrat (20) zu erreichen. Das Substrat (20), das aus organischem Material hergestellt ist, weist eine Vielzahl von Verbindungen (22), die aus Kupfermaterial hergestellt sind, zur Verbindung der Lötperlen (12) des Halbleiterchips (10) auf.Referring to 1 takes a recording tool ( 30 ) a semiconductor chip ( 10 ), which is soldered with beads ( 12 ) to a correct position on a substrate ( 20 ) to reach. The substrate ( 20 ) made of organic material has a plurality of compounds ( 22 ), which are made of copper material, for connecting the solder bumps ( 12 ) of the semiconductor chip ( 10 ) on.

Bezugnehmend auf 2 wird das Substrat (20), auf das der Halbleiterchip (10) aufgebracht ist, in einen Schmelzofen gebracht, um die Lötperlen (12) des Halbleiterchips (10) zur Verbindung der Verbindungen (22) des Substrats (20) zu schmelzen.Referring to 2 becomes the substrate ( 20 ) to which the semiconductor chip ( 10 ) is placed in a melting furnace to remove the solder bumps ( 12 ) of the semiconductor chip ( 10 ) for the connection of the compounds ( 22 ) of the substrate ( 20 ) to melt.

Bezugnehmend auf die 3 und 4 wird das Unterfüllmaterial (40), das in einem Ausgabegerät (50) enthalten ist, in die Spalte zwischen dem Halbleiterchip (10) und dem Substrat (20) gespritzt. Zu diesem Zeitpunkt ist es in Folge der hohen Dichte des Unterfüllmaterials (40) schwierig, die enge Spalte zwischen dem Halbleiterchip (10) und dem Substrat (20) schnell zu füllen. Folglich wird das Unterfüllmaterial (40) langsam eingespritzt um in die enge Spalte zwischen dem Halbleiterchip (10) und dem Substrat (20) einzudringen, und den Halbleiterchip bis zu einer gewissen Höhe zu umgeben.Referring to the 3 and 4 will the underfill material ( 40 ) stored in an output device ( 50 ), in the gaps between the semiconductor chip ( 10 ) and the substrate ( 20 ) sprayed. At this time, it is due to the high density of the underfill material ( 40 ) difficult, the narrow gaps between the semiconductor chip ( 10 ) and the substrate ( 20 ) to fill quickly. Consequently, the underfill material ( 40 ) slowly injected into the narrow gap between the semiconductor chip ( 10 ) and the substrate ( 20 ), and to surround the semiconductor chip to a certain height.

Bezugnehmend auf 5 wird, wenn das Unterfüllmaterial (40) die Spalte vollständig gefüllt hat, eine Härtung durchgeführt um den flüssigen Zustand des Unterfüllmaterials (40) zu härten und den Halbleiterchip (10) und das Substrat (20) sauber zu verbinden.Referring to 5 when the underfill material ( 40 ) has completely filled the column, carried out a curing to the liquid state of the underfill material ( 40 ) and the semiconductor chip ( 10 ) and the substrate ( 20 ) to connect clean.

Jedoch hat die herkömmliche Montagetechnologie eines Halbleiterchips, wie sie oben beschrieben wurde Nachteile, die nachfolgend aufgelistet sind:

  • 1. Während des Herstellungsprozesses eines Halbleiterchips müssen zwei getrennte Wärmebehandlungen durchgeführt werden, um das Lötmittel zum Verbinden des Halbleiterchips und des Substrats zu schmelzen und um den flüssigen Zustand des Unterfüllmaterials zu härten. Zusätzlich ist der Füllprozess kompliziert und langsam, weil das Unterfüllmaterial aufgrund seiner hohen Dichte nur langsam in den engen Spalt eindringt.
  • 2. Es ist schwierig eine einheitliche Höhe des Unterfüllmaterials, das den Halbleiterchip umgibt, zu erhalten.
  • 3. In Folge des großen Unterschieds in den thermischen Ausdehnungskoeffizienten des Halbleiterchips und des Substrats werden der Halbleiterchip und die Lötperlen während des Wärmebehandlungsprozesses mechanisch und physikalisch gestresst. In Folge dessen wird die Zuverlässigkeit des Halbleitergehäuses gemindert.
  • 4. Es ist unbequem und erhöht die Produktionskosten, während des Herstellungsprozesses des Wafers den Prozess der Ausbildung der Lötperlen auf dem Halbleiterchip hinzuzufügen.
However, the conventional mounting technology of a semiconductor chip as described above has disadvantages listed below:
  • 1. During the manufacturing process of a semiconductor chip, two separate heat treatments must be performed to melt the solder for bonding the semiconductor chip and the substrate and to harden the liquid state of the underfill material. In addition, the filling process is complicated and slow, because the underfill material due to its high you Only slowly penetrates into the narrow gap.
  • 2. It is difficult to obtain a uniform height of the underfill material surrounding the semiconductor chip.
  • 3. Due to the large difference in the thermal expansion coefficients of the semiconductor chip and the substrate, the semiconductor chip and the solder bumps are mechanically and physically stressed during the heat treatment process. As a result, the reliability of the semiconductor package is reduced.
  • 4. It is inconvenient and increases the production cost to add the process of forming the solder bumps on the semiconductor chip during the manufacturing process of the wafer.

Als einschlägiger Stand der Technik sind die EP 0 327 399 A1 , US 5 637 176 und US 3 862 790 zu nennen.As relevant state of the art are the EP 0 327 399 A1 . US 5 637 176 and US 3,862,790 to call.

Die EP 0 327 399 A1 offenbart eine Art „Lotfüllung", die zur Montage eines Halbleiterchips auf einer Leiterplatte verwendet wird. Dabei werden eine uniaxial leitfähige Schicht als Unterfüllmaterial zur Auffüllung der Spalte zwischen dem Halbleiterchip und der Leiterplatte sowie Lötperlenmaterial verwendet, das innerhalb des Unterfüllmaterials ausgeformt ist.The EP 0 327 399 A1 discloses a type of "solder fill" used to mount a semiconductor chip on a circuit board using a uniaxially conductive layer as the underfill material to fill in the gaps between the semiconductor chip and the circuit board and solder ball material formed within the underfill material.

Einen ähnlichen Aufbau einer solchen Lotfüllung zeigt die US 5 637 176 , bei der Lötperlenmaterial in einer dielektrischen Lochmaske als Unterfüllmaterial sitzt.A similar structure of such Lotfüll shows the US 5 637 176 in which solder bump material sits in a dielectric shadow mask as underfill material.

Die US 3 862 790 schließlich offenbart ein Herstellungsverfahren für eine hier so bezeichnete Lotfüllung, bei dem eine Vielzahl von Lötdrähten in einem Behälter gemäß einem Verbindungsmuster der Anschlussfläche eines Halbleiterchips und der Leiterplatte angeordnet, in diesem Behälter flüssiges Unterfüllmaterial eingefüllt, dieses Unterfüllmaterial ausgehärtet und durch Beschneiden der so gebildeten Lotfüllungsmasse einzelne Scheiben der Lotfüllung ausgebildet werden.The US 3,862,790 Finally, a manufacturing method for a solder filling thus referred to herein, in which a plurality of solder wires arranged in a container according to a connection pattern of the terminal surface of a semiconductor chip and the circuit board, filled in this container liquid underfill material, this Unterfüllmaterial cured and individual by trimming the Lotfüllungsmasse thus formed Slices of solder filling are formed.

Der Erfindung liegt die Aufgabe zugrunde, die Montage eines Halbleiterchips; der unter Verwendung einer Lotfüllung auf einer Leiterplatte montiert wird, zu erleichtern.Of the Invention is based on the object, the mounting of a semiconductor chip; the one using a solder fill mounted on a printed circuit board, to facilitate.

Die vorliegende Erfindung stellt ein Verfahren zur Montage eines Halbleiterchips durch die Verwendung von Lotfüllung und Klebemitteln gemäß Patentanspruch 1 bereit.The The present invention provides a method of mounting a semiconductor chip through the use of solder fill and adhesives according to claim 1 ready.

Die beigefügten Zeichnungen erläutern die Erfindung.The attached Explain drawings The invention.

1 bis 5 sind Schnittdarstellungen, die die herkömmliche Unterfülltechnologie, bei der das Unterfüllmaterial zwischen einen Halbleiterchip und ein Substrat gefüllt wird, veranschaulichen. 1 to 5 FIG. 11 are sectional views illustrating the conventional underfill technology in which the underfill material is filled between a semiconductor chip and a substrate.

6 ist eine Prinzipdarstellung, die eine Lotfüllung veranschaulicht 6 is a schematic diagram illustrating a solder fill

7 ist eine Schnittdarstellung der Lotfüllung 7 is a sectional view of solder filling

8 bis 10 sind Prinzipdarstellungen, die das Herstellungsverfahren für die Lotfüllung veranschaulichen. 8th to 10 are schematic diagrams that illustrate the production process for solder filling.

11 ist ein Ablaufplan, der ein Montageverfahren eines Halbleiterchips mit Hilfe der Lotfüllung veranschaulicht. 11 FIG. 12 is a flowchart illustrating a method of mounting a semiconductor chip by solder filling. FIG.

12 bis 15 sind Schnittdarstellungen, die ein Herstellungsverfahren eines Halbleiterchips mit Hilfe der Lotfüllung entsprechend 11 veranschaulichen. 12 to 15 are sectional views corresponding to a manufacturing method of a semiconductor chip by means of solder filling 11 illustrate.

16 ist ein Ablaufplan, der ein Montageverfahren eines Halbleiterchips mit Hilfe der Lotfüllung entsprechend einer Alternative zu 11 bis 15 veranschaulicht. 16 FIG. 10 is a flowchart illustrating an assembly method of a semiconductor chip by solder filling according to an alternative to FIG 11 to 15 illustrated.

17 bis 20 sind Schnittdarstellungen, die ein Montageverfahren des Halbleiterchips mit Hilfe der Latfüllung entsprechend 16 veranschaulichen. 17 to 20 are sectional views corresponding to a mounting method of the semiconductor chip with the aid of the lat filling 16 illustrate.

21 ist ein Ablaufplan, der ein Montageverfahren des Halbleiterchips mit Hilfe der Lotfüllung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. 21 FIG. 10 is a flowchart illustrating a method of mounting the semiconductor chip by solder filling according to an embodiment of the present invention. FIG.

22 bis 25 sind Schnittdarstellungen, die ein Montageverfahren des Halbleiterchips mit Hilfe der Lotfüllung entsprechend dem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen. 22 to 25 10 are sectional views illustrating a method of mounting the semiconductor chip by solder filling according to the embodiment of the present invention.

Um die oben genannte Aufgabe zu lösen wird eine Lotfüllung zur Herstellung von Halbleitergehäusen bereitgestellt. Die Lotfüllung umfasst Unterfüllmaterial, das zum Füllen der Spalte zwischen einem Halbleiterchip und einem Substrat verwendet wird, Lötperlenmaterial, das innerhalb des Unterfüllmaterials angeordnet ist und eine Vielzahl von Scheiben- oder Punktformstücken ausbildet und dieselbe Dicke aufweist, um mit den Verbindungsmustern der Halbleiterchip-Anschlussfläche und dem Substrat zusammenzupassen.Around to solve the above object a solder fill provided for the production of semiconductor packages. The solder filling includes Underfill material, that for filling the gap between a semiconductor chip and a substrate is used, Lötperlenmaterial, that within the underfill material is arranged and forms a plurality of disc or Punktformstücken and the same thickness to match the connection patterns of the semiconductor chip pad and to match the substrate.

Ein weiches Stadium des B-Zustandes, wie bei einem Material aus der Epoxygruppe, ist zur Verwendung als Unterfüllmaterial, das durch externe Wärme geschmolzen und zu einem festen Zustand gehärtet werden kann. geeignet.A soft state of the B state, as with a material of the epoxy group, is the Ver as underfill material, which can be melted by external heat and hardened to a solid state. suitable.

Ein Herstellungsverfahren für Lotfüllungen, die für Halbleitergehäuse verwendet werden, wird bereit gestellt und umfasst die folgenden Schritte: ein Schritt zum Anordnen einer Vielzahl von draht- oder stabförmigem Lötperlenmaterials in einem Behälter in der Art, dass es mit den Verbindungsmustern des Halbleiterchips und des Substrats zusammenpasst, ein Schritt zum Einfüllen des flüssigen Unterfüllmaterials in den Behälter, ein Schritt zum Verfestigen des Unterfüllmaterials in dem Behälter und ein Schritt zum Abtrennen oder Abschneiden des verfestigten Lötperlenmaterials und Unterfüllmaterials in einheitlicher Dicke nach dem Herausziehen aus dem Behälter.One Manufacturing process for Solder fillings that used for semiconductor packages will be provided and includes the following steps: a step of disposing a plurality of wire or bar solder ball material in a container in the way that it deals with the connection patterns of the semiconductor chip and the substrate, a step for filling the liquid underfill material in the container, a step of solidifying the underfill material in the container and a step of separating or cutting off the solidified solder ball material and underfill material in uniform thickness after pulling out of the container.

Es ist wünschenswert, das Unterfüllmaterial zum einfachen Schneiden oder Abtrennen zu einem weichen Stadium des B-Zustandes zu verfestigen. Zum Schneiden des verfestigten Lötperlenmaterials und Unterfüllmaterials in einheitlicher Dicke wird eine Diamanttrennscheibe verwendet.It is desirable the underfill material for simple cutting or separating to a soft stage of To solidify B-state. For cutting the solidified Lötperlenmaterials and underfill material in uniform thickness, a diamond blade is used.

Es werden ein Ausgabegerät zum Einfüllen des Unterfüllmaterials und zwei getrennte Wärmebehandlungen zum Schmelzen der Lötperlen und zum Härten des Unterfüllmaterials, wie dies bei herkömmlichen Verfahren erforderlich ist, nicht benötigt. Es wird nur eine einzige Wärmebehandlung benötigt, um die Lotfüllung zur Montage des Halbleiterchips auf das Substrat während des Herstellungsverfahrens zu schmelzen und zu härten.It become an output device for filling the underfill material and two separate heat treatments for melting the solder bumps and for hardening the underfill material, as with conventional Procedure required, not needed. It will only be one heat treatment necessary for the solder fill for mounting the semiconductor chip on the substrate during the Melting and curing process.

Ein Verfahren zur Montage des Halbleiterchips durch Verwendung einer Lotfüllung wird bereitgestellt. Das Verfahren umfasst die Schritte: ein Schritt zur Vorbereitung einer Leiterplatte (PCB) oder Substrats zur Montage eines Halbleiterchips, ein Schritt zur Anordnung einer Lotfüllung in der Position, in der der Flip Chip auf die Leiterplatte montiert wird, ein Schritt zur Anordnung eines Halbleiterchips über der angebrachten Lotfüllung und ein Schritt zur Verschmelzung der mit dem Halbleiterchip und der Lotfüllung versehenen Leiterplatte.One Method for mounting the semiconductor chip by using a solder fillet will be provided. The method comprises the steps: one step for preparing a printed circuit board (PCB) or substrate for mounting a semiconductor chip, a step of arranging a solder fill in the position where the flip chip is mounted on the circuit board is a step for arranging a semiconductor chip over the attached solder fill and a step of merging with the semiconductor chip and the solder fill provided printed circuit board.

Die Lotfüllung, bestehend aus Lötperlenmaterial und Unterfüllmaterial, wird in dünne Scheiben mit einer zweckmäßigen Dicke geschnitten, um geeignet zwischen den Halbleiterchip und die Leiterplatte zu passen. Folglich ist ein Halbleiterchip ohne Lötperlen zur Verwendung in diesem Verfahren zu bevorzugen.The solder fillet, consisting of solder ball material and underfill material, gets thin Discs of a suitable thickness cut to fit between the semiconductor chip and the circuit board to fit. Consequently, a semiconductor chip is without solder bumps for use in this method.

Bleifreies Lötmittel ist zur Verwendung als Lötperlenmaterial geeignet. Die Epoxygruppe ist zur Verwendung als Unterfüllmaterial in diesem Verfahren geeignet.Unleaded solder is for use as solder bump material suitable. The epoxy group is for use as underfill material suitable in this method.

Ein Montage-Verfahren zur Montage eines Flip Chip durch die Anwendung eines Klebemittels umfasst die folgenden Schritte: ein Schritt zur Vorbereitung einer Leiterplatte (PCB) zur Montage eines Flip Chip, ein Schritt zur Anordnung einer Lotfüllung in einer Position, in der der Flip Chip auf die Leiterplatte durch die Verwendung eines Klebemittels, wie beispielsweise einem klebenden Band oder einer klebenden Masse, montiert wird, ein Schritt zur Anordnung eines Halbleiterchips über der auf der Leiterplatte angebrachten Lotfüllung, und ein Schritt zur Verschmelzung der mit dem Halbleiterchip und der Lotfüllung versehenen Leiterplatte.One Assembly procedure for mounting a flip chip through the application An adhesive includes the following steps: a preparation step a printed circuit board (PCB) for mounting a flip chip, a step for arranging a solder filling in a position where the flip chip to the circuit board through the use of an adhesive, such as an adhesive Tape or an adhesive mass, mounted, is a step to Arrangement of a semiconductor chip via the solder fill applied to the board, and a fusion step the circuit board provided with the semiconductor chip and the solder fill.

Hierbei wird die Lotfüllung auf die Leiterplatte durch ein klebendes Band unterhalb der Ecken der Lotfüllung angebracht. Das klebende Band wird während der Wärmebehandlung schmelzen um sich mit dem Unterfüllmaterial zu verbinden.in this connection becomes the solder fill on the circuit board by an adhesive tape below the corners the solder fill appropriate. The adhesive tape will melt during the heat treatment yourself with the underfill material connect to.

Es wird auch ein anderes alternatives Verfahren zur Montage eines Flip Chips mit Hilfe einer Lotfüllung und eines Klebemittels offenbart. Das Verfahren umfasst die Schritte: ein Schritt zur Anbringung einer Lotfüllung an einen Halbleiterchip, ein Schritt zur Anbringung eines klebenden Bandes, das die Lotfüllung mit dem angebrachten Halbleiterchip umgibt, ein Schritt zur Positionierung der Lotfüllung mit dem angebrachten Halbleiterchip auf der Leiterplatte, und einem abschließenden Schritt zur Verschmelzung oder Aushärtung der mit dem Halbleiterchip und der Lotfüllung versehenden Leiterplatte.It Also, another alternative method of mounting a flip Chips using a solder fill and an adhesive. The method comprises the steps: a step of attaching a solder fill to a semiconductor chip, a step of applying an adhesive tape containing the solder fill with surround the attached semiconductor chip, a positioning step the solder fill with the attached semiconductor chip on the circuit board, and a final Step to fuse or cure with the semiconductor chip and the solder fill providing circuit board.

Hierbei wird die Lotfüllung mit dem durch ein klebendes Hilfsmittel wie beispielsweise einem klebenden Band, das die Ecken der Lotfüllung umgibt, angehefteten Halbleiterchip auf der Leiterplatte angebracht. Das klebende Band wird während des Wärmebehandlungsverfahrens schmelzen um sich mit dem Unterfüllmaterial zu verbinden.in this connection becomes the solder fill with the by an adhesive tool such as a adhesive tape surrounding the corners of the solder fill, tacked Semiconductor chip mounted on the circuit board. The adhesive tape is during of the heat treatment process Melt around with the underfill material connect to.

Entsprechend der vorliegenden Erfindung wird der Flip Chip einfach durch eine einzige Wärmebehandlung während des Herstellungsverfahrens hergestellt, ohne die vorhandenen Eigenschaften zu verändern. Dadurch, dass die Anzahl an Wärmebehandlungen reduziert wird, ist es möglich, potentiellen thermischen Schaden an den Verbindungen zwischen dem Halbleiterchip und der Leiterplatte zu verhindern. Folglich ist es möglich, die Zuverlässigkeit des Halbleitergehäuses zu steigern. Weiterhin könnten die Herstellungskosten reduziert werden, weil die Lötperlen auf dem Halbleiterchip nicht notwendig sind.Corresponding According to the present invention, the flip chip is easily replaced by a only heat treatment while of the manufacturing process, without the existing properties to change. By doing that, the number of heat treatments is reduced, it is possible potential thermal damage to the connections between the Prevent semiconductor chip and the circuit board. Consequently, it is it is possible the reliability of Semiconductor package to increase. Furthermore could the manufacturing costs are reduced because the solder bumps on the semiconductor chip are not necessary.

Nachstehend wird eine detaillierte Beschreibung der Zeichnungen gegeben.below A detailed description of the drawings will be given.

Eine Lotfüllung ist in 6 und eine Schnittdarstellung gemäß VII-VII' ist in 7 gezeigt.A solder fill is in 6 and a sectional view according to VII-VII 'is in 7 shown.

Bezugnehmend auf die 6 und 7 umfasst die Lotfüllung (130) zur Herstellung des Halbleiterchips Unterfüllmaterial (134), das zwischen den Halbleiterchip und das Substrat gefüllt wird, Lötperlenmaterial (132), das mit derselben Dicke innerhalb des Unterfüllmaterials (134) angeordnet ist und eine Vielzahl von Punkt- oder Scheibenformstücken in der Art ausbildet, dass es mit einem Verbindungsmuster einer Halbleiterchip-Anschlussfläche zusammenpasst.Referring to the 6 and 7 includes the solder filling ( 130 ) for the production of the semiconductor chip underfill material ( 134 ) filled between the semiconductor chip and the substrate, solder bump material ( 132 ) of the same thickness inside the underfill material ( 134 ) and forms a plurality of dot or disk dies in such a manner as to mate with a connection pattern of a semiconductor chip pad.

Das Lötperlenmaterial (132) kann zur Ausformung der herkömmlichen Lötperlen verwendet werden und könnte ein beliebiges Material sein, das dazu verwendet wird den Wafer zu produzieren. Das Lötperlenmaterial (132) ersetzt die Funktion der herkömmlichen Lötperlen beim Verbinden des Halbleiterchips und des Substrats. Bleifreies Lötmittel ist zur Verwendung als Lötperlenmaterial geeignet.The solder bump material ( 132 ) can be used to shape the conventional solder bumps and could be any material used to produce the wafer. The solder bump material ( 132 ) replaces the function of the conventional solder bumps in connecting the semiconductor chip and the substrate. Lead-free solder is suitable for use as solder bump material.

Ein leicht flüssiges Material des B-Zustandes, wie beispielsweise eine Epoxygruppe, ist zur Verwendung als Unterfüllmaterial (134) geeignet, welches geschmolzen werden muss, um die Spalte zwischen dem Halbleiterchip und dem Substrat zu füllen, und welches durch externe Wärme zu einem festen Zustand gehärtet werden muss.A slightly liquid B-staged material, such as an epoxy group, is for use as underfill material ( 134 ), which must be melted to fill the gaps between the semiconductor chip and the substrate, and which must be hardened to a solid state by external heat.

8 bis 10 sind Prinzipdarstellungen, die ein Herstellungsverfahren einer Lotfüllung veranschaulichen. 8th to 10 are schematic representations illustrating a manufacturing process of solder filling.

Bezugnehmend auf die 8 bis 10 wird eine Vielzahl von Lotdrähten oder -stäben (132), hergestellt aus Lötperlenmaterial, in einem Behälter mit geschlossenem Boden in der Art angeordnet, dass sie mit den Verbindungsmustern der Halbleiterchip-Anschlussfläche und der Leiterplatte zusammenpassen, wie in 8 gezeigt ist. Anschließend wird das flüssige Unterfüllmaterial eingegossen um den Behälter zu füllen, in dem eine Vielzahl von Lotdrähten oder -stäben (132) angeordnet ist. Als nächstes wird der Behälter leicht geheizt um das flüssige Unterfüllmaterial auszuhärten. Es ist wünschenswert das flüssige Unterfüllmaterial zu einem weichen Stadium des B-Zustandes zu härten.Referring to the 8th to 10 is a variety of solder wires or rods ( 132 ) made of solder bump material are arranged in a closed-bottomed container in such a manner as to mate with the connection patterns of the semiconductor chip pad and the circuit board, as shown in FIG 8th is shown. Subsequently, the liquid underfill material is poured in to fill the container in which a plurality of solder wires or rods ( 132 ) is arranged. Next, the container is heated slightly to cure the liquid underfill material. It is desirable to cure the liquid underfill material to a soft B-stage state.

Wie in 9 gezeigt ist, wird die Lotfüllungsmasse (136) bestehend aus verfestigtem Unterfüllmaterial (134) und einer Vielzahl von angeordneten Lotdrähten oder -stäben (132) aus dem Behälter herausgezogen. Anschließend wird die Lotfüllungsmasse (136) durch eine Diamanttrennscheibe (138) in Scheiben geschnitten um eine einzelne Lotfüllung (130) auszubilden, wie in 10 gezeigt ist.As in 9 is shown, the Lotfüllungsmasse ( 136 ) consisting of solidified underfill material ( 134 ) and a plurality of arranged solder wires or rods ( 132 ) pulled out of the container. Then the solder filling compound ( 136 ) through a diamond blade ( 138 ) sliced around a single solder fill ( 130 ), as in 10 is shown.

Bezugnehmend auf 11 bis 15 wird ein Verfahren zur Montage eines Halbleiterchips durch Verwendung einer Lotfüllung offenbart.Referring to 11 to 15 For example, a method of mounting a semiconductor chip by using a solder fill is disclosed.

11 ist ein Ablaufplan, der ein Verfahren zur Montage eines Halbleiterchips mit Hilfe einer Lotfüllung entsprechend einer ersten Variante veranschaulicht. Bezugnehmend auf 11 wird zuerst ein Halbleiterchip oder Flip Chip, der keine Lötperlen in der aktiven Anschlussfläche ausgebildet hat, vorbereitet. Eine Leiterplatte wird zur Montage des Halbleiterchips oder Flip Chips vorbereitet. Als nächstes wird eine Lotfüllung auf der Leiterplatte in einer Position angeordnet, in der der Halbleiterchip oder Flip Chip montiert werden wird (B1). Der Halbleiterchip wird dann über der Lotfüllung angeordnet, die derart angeordnet ist, dass die Verbindungsmuster des Halbleiterchips in der aktiven Anschlussfläche und der Leiterplatte zusammenpassen (B2). Schließlich wird eine Verschmelzung durchgeführt, um die mit dem Halbleiterchip und der Lotfüllung versehene Leiterplatte auszuhärten (B3). 11 FIG. 13 is a flowchart illustrating a method of mounting a semiconductor chip by means of a solder fill according to a first variant. Referring to 11 For example, a semiconductor chip or flip chip that has not formed solder bumps in the active pad is prepared first. A printed circuit board is prepared for mounting the semiconductor chip or flip chip. Next, a solder fill is placed on the circuit board in a position where the semiconductor chip or flip chip will be mounted (B1). The semiconductor chip is then placed over the solder fill, which is arranged such that the connection patterns of the semiconductor chip in the active pad and the printed circuit board match (B2). Finally, a fusion is performed to cure the circuit board provided with the semiconductor chip and solder fill (B3).

Durch die 12 bis 15 wird ein Verfahren zur Montage eines Halbleiterchips mit Hilfe einer Lotfüllung entsprechend der ersten Variante im Einzelnen mit einer Reihe von Schnittdarstellungen beschrieben. Bezugnehmend auf die 12 bis 15 wird eine Leiterplatte (140), umfassend ein Substrat (142) aus organischem Material (FR4) und eine Vielzahl von Verbindungen (144) des Schaltkreismusters, vorbereitet. Als nächstes wird, wie in den 6 und 7 gezeigt ist, die Lotfüllung (130) auf der Leiterplatte (140) angeordnet. Darauffolgend wird ein Halbleiterchip (100) über der Lotfüllung (130) angeordnet. Eine Methode zur Anordnung des Halbleiterchips (100) ist, dass die aktive Fläche des Halbleiterchips (100) den Lötperlen (132) der Lotfüllung (130), die durch das Durchtrennen des Lotdrahtes oder -stabes entstehen, zur Kontaktierung gegenüberliegt. Abschließend findet eine Verschmelzung statt, um die mit dem Halbleiterchip und der Lotfüllung versehene Leiterplatte auszuhärten. Während des Verschmelzungsprozesses werden die Lötperlen (132A), die durch das Durchtrennen der Lotdrähte oder -stäbe entstehen, geschmolzen um die Halbleiterchip (100)-Anschlussfläche und die Verbindungen (144) der Leiterplatte (140) zu verbinden. Das Unterfüllmaterial (134A) wird bei der Schmelztemperatur der Lötperlen (132A) geschmolzen, um die Spalte zwischen dem Halbleiterchip (100) und der Leiterplatte (140) zu füllen. Zusätzlich härtet die Wärmebehandlung das geschmolzene Unterfüllmaterial (134A) zu einem festen Zustand.By the 12 to 15 a method for mounting a semiconductor chip by means of a solder filling according to the first variant is described in detail with a series of sectional views. Referring to the 12 to 15 is a printed circuit board ( 140 ) comprising a substrate ( 142 ) of organic material (FR4) and a plurality of compounds ( 144 ) of the circuit pattern, prepared. Next, as in the 6 and 7 shown is the solder fill ( 130 ) on the printed circuit board ( 140 ) arranged. Subsequently, a semiconductor chip ( 100 ) above the solder fill ( 130 ) arranged. A method for arranging the semiconductor chip ( 100 ) is that the active area of the semiconductor chip ( 100 ) the solder bumps ( 132 ) solder fill ( 130 ), which are caused by the severing of the solder wire or rod, is opposite to the contact. Finally, a fusion takes place in order to harden the printed circuit board provided with the semiconductor chip and the solder fill. During the fusion process, the solder bumps ( 132A ) caused by the severing of the solder wires or rods, melted around the semiconductor chip ( 100 ) Interface and the connections ( 144 ) of the printed circuit board ( 140 ) connect to. The underfill material ( 134A ) at the melting temperature of the solder bumps ( 132A ) is fused to the gaps between the semiconductor chip ( 100 ) and the printed circuit board ( 140 ) to fill. In addition, the heat treatment cures the molten underfill material ( 134A ) to a solid state.

Bezugnehmend auf die 16 bis 20 wird ein Verfahren zur Montage eines Halbleiterchips mit Hilfe einer Lotfüllung im Einzelnen entsprechend einer zweiten Variante beschrieben. Ein Ablaufplan, wie in 16 gezeigt ist, veranschaulicht ein Verfahren zur Montage des Halbleiterchips. Das Verfahren zur Montage des Halbleiterchips mit Hilfe einer Lotfüllung wird mit einer Reihe von Schnittdarstellungen, wie in den 17 bis 20 gezeigt ist, beschrieben. Bezugnehmend auf die 16 bis 20, wird eine Leiterplatte (140), umfassend ein Substrat (142) aus organischem Material (FR4) und einer Vielzahl von Verbindungen (144) des Schaltkreismusters, vorbereitet. Als nächstes wird die Lotfüllung (130), wie in 6 und 7 gezeigt ist, auf der Leiterplatte (140) angeordnet um durch ein Klebemittel (150) angebracht zu werden. Anschließend wird ein klebendes Band oder eine klebende Masse, wie beispielsweise ein Epoxydharz, auf die Ecken der Lotfüllung (130) aufgetragen um die Lotfüllung an die Leiterplatte (140) anzubringen (C1). Nachfolgend wird ein Halbleiterchip (100) über der Lotfüllung (130), die an die Leiterplatte (140) angebracht ist, angeordnet (C2). Eine Methode zur Anordnung eines Halbleiterchips (100) ist, dass die aktive Fläche des Halbleiterchips (100) zu den Lötperlen (132) der Lotfüllung (130), die durch das Durchtrennen der Lotstäbe entstehen, zur Kontaktierung gegenüberliegt. Abschließend wird eine Verschmelzung durchgeführt, um die mit dem Halbleiterchip und der Lotfüllung versehene Leiterplatte auszuhärten (C3).Referring to the 16 to 20 a method for mounting a semiconductor chip by means of a solder filling is described in detail according to a second variant. A schedule, as in 16 1, illustrates a method of mounting the semiconductor chip. The method for mounting the semiconductor chip by means of solder filling is described with a series of sectional views, as in 17 to 20 shown, described ben. Referring to the 16 to 20 , a printed circuit board ( 140 ) comprising a substrate ( 142 ) of organic material (FR4) and a plurality of compounds ( 144 ) of the circuit pattern, prepared. Next, the solder fill ( 130 ), as in 6 and 7 is shown on the circuit board ( 140 ) arranged around by an adhesive ( 150 ) to be installed. Subsequently, an adhesive tape or adhesive, such as an epoxy resin, is applied to the corners of the solder fill ( 130 ) applied to the Lotfüllung to the circuit board ( 140 ) (C1). Hereinafter, a semiconductor chip ( 100 ) above the solder fill ( 130 ) connected to the printed circuit board ( 140 ) is arranged (C2). A method for arranging a semiconductor chip ( 100 ) is that the active area of the semiconductor chip ( 100 ) to the solder bumps ( 132 ) solder fill ( 130 ), which are caused by the severing of the solder rods, facing the contact. Finally, a fusion is performed to cure the circuit board provided with the semiconductor chip and solder fill (C3).

Während des Aushärtungsprozesses werden die Lötperlen (132A), die durch das Durchtrennen der Lotstäbe entstehen, geschmolzen um die Halbleiterchip (100)-Anschlussfläche und die Verbindungen (144) der Leiterplatte (140) zu verbinden. Das Unterfüllmaterial (134A) wird bei der Schmelztemperatur der Lötperlen (132A) geschmolzen, um die Spalte zwischen dem Halbleiterchip (100) und der Leiterplatte (140) zu füllen. Zusätzlich wird das Hilfsmittel (150), wie beispielsweise ein klebendes Band oder eine klebende Masse, die zum Anbringen der Lotfüllung (130) und der Leiterplatte (140) verwendet werden, während der Wärmebehandlung geschmolzen, um sich mit dem geschmolzenen Unterfüllmaterial (134A) zu verbinden. Es ist wünschenswert, dass das Klebemittel (150) vollständig schmilzt, um sich mit dem geschmolzenen Unterfüllmaterial (134A) zu verbinden. Es wäre jedoch kein Problem, falls das Klebemittel (150) teilweise ungeschmolzen wäre. Das geschmolzene Unterfüllmaterial (134A) wird während der andauernden Wärmebehandlung gehärtet.During the curing process, the solder bumps ( 132A ) caused by the severing of the solder rods, melted around the semiconductor chip ( 100 ) Interface and the connections ( 144 ) of the printed circuit board ( 140 ) connect to. The underfill material ( 134A ) at the melting temperature of the solder bumps ( 132A ) is fused to the gaps between the semiconductor chip ( 100 ) and the printed circuit board ( 140 ) to fill. Additionally, the tool ( 150 ), such as an adhesive tape or adhesive mass used to apply the solder fill ( 130 ) and the printed circuit board ( 140 ) may be used during the heat treatment to melt with the molten underfill material ( 134A ) connect to. It is desirable that the adhesive ( 150 ) completely melts to react with the molten underfill material ( 134A ) connect to. However, it would not be a problem if the adhesive ( 150 ) would be partially unmelted. The molten underfill material ( 134A ) is cured during the ongoing heat treatment.

Bezugnehmend auf die 21 bis 25 wird ein Verfahren zur Montage eines Halbleiterchips mit Hilfe einer Lotfüllung im Einzelnen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Ein Ablaufplan, wie in 21 gezeigt ist, veranschaulicht ein Verfahren zur Montage des Halbleiterchips mit Hilfe einer Lotfüllung. Das Verfahren zur Montage des Halbleiterchips mit Hilfe der Lotfüllung wird nach dem Ausführungsbeispiel der vorliegenden Erfindung mit einer Reihe von Schnittdarstellungen, wie in den 22 bis 25 gezeigt ist, beschrieben.Referring to the 21 to 25 More specifically, a method of mounting a semiconductor chip by means of solder filling in detail according to an embodiment of the present invention will be described. A schedule, as in 21 3 illustrates a method of mounting the semiconductor chip by means of a solder fill. The method for mounting the semiconductor chip by means of the solder filling is according to the embodiment of the present invention with a series of sectional views, as in 22 to 25 is shown described.

Bezugnehmend auf die 21 bis 25 wird die Lotfüllung (130), wie in den 6 und 7 gezeigt ist, auf einem Halbleiterchip (100) in einer unterschiedlichen Weise zu der aus dem vergangenen Verfahren, in dem die Lotfüllung auf dem Substrat angeordnet ist, angeordnet. Die vorliegende Methode zur Anordnung eines Halbleiterchips (100) ist es die aktive Anschlussfläche des Halbleiterchips (100) gegenüber den Lötperlen (132) der Lotfüllung (130), die durch das Durchtrennen der Lotdrähte oder -stäbe entstehen, zur Kontaktierung zu positionieren. Die seitliche Oberfläche der Lotfüllung (130), die mit dem Halbleiterchip (100) angeordnet ist, ist mit einem Klebemittel (150), wie beispielsweise einem klebenden Band (152), umwickelt (D1). Nachfolgend werden die Lotfüllung (130) und der Halbleiterchip (100), die durch ein klebendes Band (152) umwickelt sind, auf der Leiterplatte (140) angeordnet (D2). Abschließend wird eine Verschmelzung durchgeführt, um die mit dem Halbleiterchip und der Lotfüllung versehene Leiterplatte zu härten (D3). Während des Verschmelzungsprozesses werden die Lötperlen (132A), die durch das Durchtrennen der Lotdrähte entstehen, geschmolzen, um die Anschlussfläche des Halbleiterchips (100) und die Verbindungen (144) der Leiterplatte (140) zu verbinden. Das Unterfüllmaterial (134A) wird bei der Schmelztemperatur der Lötperlen (132) geschmolzen, um die Spalte zwischen dem Halbleiterchip (100) und der Leiterplatte (140) zu füllen. Zusätzlich wird das klebende Band (150) während der Wärmebehandlung geschmolzen um sich mit dem geschmolzenen Unterfüllmaterial (134A) zu verbinden. Es ist wünschenswert, dass das Klebemittel (150) vollständig schmilzt, um sich mit dem geschmolzenen Unterfüllmaterial (134A) zu verbinden. Es wäre jedoch kein Problem, falls das Klebemittel (150) teilweise ungeschmolzen wäre. Das geschmolzene Unterfüllmaterial (134A) wird während der andauernden Wärmebehandlung gehärtet.Referring to the 21 to 25 will the solder fill ( 130 ), as in the 6 and 7 is shown on a semiconductor chip ( 100 ) are arranged in a different manner to that of the past method, in which the solder filling is arranged on the substrate. The present method for arranging a semiconductor chip ( 100 ) it is the active pad of the semiconductor chip ( 100 ) opposite the solder bumps ( 132 ) solder fill ( 130 ), which are caused by the cutting of the solder wires or rods, to position for contacting. The lateral surface of the solder filling ( 130 ) connected to the semiconductor chip ( 100 ) is provided with an adhesive ( 150 ), such as an adhesive tape ( 152 ), wrapped (D1). Subsequently, the solder filling ( 130 ) and the semiconductor chip ( 100 ) by an adhesive tape ( 152 ) are wound on the circuit board ( 140 ) (D2). Finally, a fusion is performed to cure the circuit board provided with the semiconductor chip and solder fill (D3). During the fusion process, the solder bumps ( 132A ) formed by the cutting of the solder wires, melted around the terminal surface of the semiconductor chip ( 100 ) and the compounds ( 144 ) of the printed circuit board ( 140 ) connect to. The underfill material ( 134A ) at the melting temperature of the solder bumps ( 132 ) is fused to the gaps between the semiconductor chip ( 100 ) and the printed circuit board ( 140 ) to fill. In addition, the adhesive tape ( 150 ) during the heat treatment to melt with the molten underfill material ( 134A ) connect to. It is desirable that the adhesive ( 150 ) completely melts to react with the molten underfill material ( 134A ) connect to. However, it would not be a problem if the adhesive ( 150 ) would be partially unmelted. The molten underfill material ( 134A ) is cured during the ongoing heat treatment.

Die Bezeichnungsweise „Substrat", die in der vorliegenden Anmeldung verwendet wird, hat die weiteste Bedeutung und ist nicht auf ein spezielles Halbleitergehäuse begrenzt. Die vorliegende Erfindung kann mit verschiedenen Hilfsmitteln ausgeführt werden, ohne dabei von der Idee und den wesentlichen Merkmalen der vorliegenden Erfindung abzuweichen. Die Ausführungsbeispiele der vorliegenden Erfindung verwenden zum Beispiel das Substrat zur Montage des Halbleiterchips oder Flip Chips. Es ist möglich das Herstellungsverfahren auf ein BGA-Gehäuse oder eine IC-Karte anzuwenden. Außerdem kann das Unterfüllmaterial anstatt eines Materials aus der Epoxygruppe durch ein neues Material, das durch die Schneidetechnologie entwickelt wurde, ersetzt werden. Dementsprechend sind die erläuterten Beispiele in den Ausführungsbeispielen der vorliegenden Erfindung beispielhaft und nicht auf die speziellen Beispiele begrenzt.The Designation "substrate", which in the present Login is used, has the broadest meaning and is not on a special semiconductor package limited. The present invention can be used with various aids be executed without losing sight of the idea and the essential features of the present Deviate from the invention. The embodiments For example, the present invention uses the substrate for mounting of the semiconductor chip or flip chip. It is possible the manufacturing process on a BGA package or to use an IC card. In addition, the underfill material instead of a material from the epoxy group by a new material, which was developed by the cutting technology, to be replaced. Accordingly, the illustrated examples are in the embodiments of the present invention by way of example and not to the specific ones Limited examples.

Außerdem hat die Lotfüllung, die in der vorliegenden Erfindung verwendet wird, die weiteste Bedeutung und ist nicht auf ein spezielles Material begrenzt, das in den Ausführungsbeispielen der vorliegenden Erfindung beschrieben ist. Die vorliegende Erfindung kann durch die Verwendung verschiedener Hilfsmittel ausgeführt werden, ohne von der Idee und den wesentlichen Merkmalen der vorliegenden Erfindung abzuweichen. Die Ausführungsbeispiele der vorliegenden Erfindung verwenden zum Beispiel bleifreie Lotdrähte oder -stäbe. Es ist möglich bleifreies Lötmittel mit Material zu ersetzen, das aus verschiedenen Komponenten hergestellt ist. Außerdem könnte die Leiterplatte durch organisches Material (FR4), wie beispielsweise Polyamid, ersetzt werden.In addition, the solder fill, which in the before The present invention is of utmost importance and is not limited to any particular material described in the embodiments of the present invention. The present invention may be practiced by the use of various aids without departing from the spirit and essential characteristics of the present invention. For example, the embodiments of the present invention use lead-free solder wires or rods. It is possible to replace lead-free solder with material made of different components. In addition, the circuit board could be replaced by organic material (FR4) such as polyamide.

In Folge dessen hat ein neues erfindungsgemäßes Verfahren zur Montage eines Halbleiterchips durch Verwendung einer Lotfüllung die nachfolgend aufgelisteten Vorteile:

  • 1. Ein Verfahren zur Montage eines Halbleiterchips durch Verwendung einer Lotfüllung wird in Folge der Reduktion der Anzahl der Wärmebehandlungen vereinfacht, ohne die bestehenden Eigenschaften zu verändern.
  • 2. Es ist bequem und vermindert die Möglichkeit des Deplazierens des Halbleiterchips, weil die Lotfüllung vorher an den Halbleiterchip und das Substrat angebracht wird.
  • 3. Es ist möglich das Verfahren zur Herstellung eines Halbleiterchips zu verkürzen, weil die Lötperlen auf dem Halbleiterchip nicht notwendig sind und das Herstellungsverfahren der Lötperlen eingespart werden könnte.
As a result, a novel method of assembling a semiconductor chip using a solder fill has the following advantages:
  • 1. A method for mounting a semiconductor chip by using a solder fill is simplified as a result of the reduction in the number of heat treatments, without changing the existing properties.
  • 2. It is convenient and reduces the possibility of depleting the semiconductor chip because the solder fill is previously attached to the semiconductor chip and the substrate.
  • 3. It is possible to shorten the process for producing a semiconductor chip because the solder bumps on the semiconductor chip are not necessary and the production process of the solder bumps could be saved.

Claims (2)

Verfahren zur Montage eines Halbleiterchips (100) auf ein Substrat, insbesondere eine Leiterplatte (140), mit Hilfe einer Lotfüllung (130), die Schritte umfassend: Vorbereiten eines Halbleiterchips (100), bei dem keine Lötperlen auf einer aktiven Fläche ausgebildet sind, Anordnen einer Lötperlenmaterial (132) und Unterfüllmaterial (134) aufweisenden Lotfüllung (130) auf dem Halbleiterchip (100), Anbringen der Lotfüllung (130) auf dem Halbleiterchip (100) durch ein Klebemittel (150), wobei als Klebemittel (150) ein klebendes Band (152) verwendet wird, das auf die seitliche Oberfläche der auf dem Halbleiterchip (100) angeordneten Lotfüllung (130) und die seitliche Oberfläche des Halbleiterchips (100) geklebt wird, Anordnen der Lotfüllung (130), die an den Halbleiterchip (100) angebracht ist, auf dem Substrat (140), und Schmelzen der Lötfüllung (130), die auf dem Halbleiterchip (100) angebracht ist, mittels eines Wärmebehandlungsprozesses, um sich unter Bildung von Lötperlen (132A) und Unterfüllmaterial (134A) mit dem Substrat (140) zu verbinden. Method for mounting a semiconductor chip ( 100 ) on a substrate, in particular a printed circuit board ( 140 ), with the help of a solder filling ( 130 ), comprising the steps of: preparing a semiconductor chip ( 100 ), in which no solder balls are formed on an active surface, arranging a solder ball material ( 132 ) and underfill material ( 134 ) having solder fill ( 130 ) on the semiconductor chip ( 100 ), Attaching the solder fill ( 130 ) on the semiconductor chip ( 100 ) by an adhesive ( 150 ), being used as an adhesive ( 150 ) an adhesive tape ( 152 ) which is applied to the lateral surface of the semiconductor chip ( 100 ) arranged Lotfüll ( 130 ) and the lateral surface of the semiconductor chip ( 100 ), arranging the solder fill ( 130 ) connected to the semiconductor chip ( 100 ) is mounted on the substrate ( 140 ), and melting the solder filling ( 130 ) on the semiconductor chip ( 100 ) is attached, by means of a heat treatment process, to form solder bumps ( 132A ) and underfill material ( 134A ) with the substrate ( 140 ) connect to. Verfahren nach Anspruch 1, wobei das klebende Band (152) während des Wärmebehandlungsprozesses schmilzt, um sich mit dem geschmolzenen Unterfüllmaterial (134A) zu verbinden.Method according to claim 1, wherein the adhesive tape ( 152 ) melts during the heat treatment process to react with the molten underfill material ( 134A ) connect to.
DE10356981A 2003-12-05 2003-12-05 Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment Expired - Fee Related DE10356981B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10356981A DE10356981B3 (en) 2003-12-05 2003-12-05 Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10356981A DE10356981B3 (en) 2003-12-05 2003-12-05 Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment

Publications (1)

Publication Number Publication Date
DE10356981B3 true DE10356981B3 (en) 2005-09-01

Family

ID=34812977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10356981A Expired - Fee Related DE10356981B3 (en) 2003-12-05 2003-12-05 Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment

Country Status (1)

Country Link
DE (1) DE10356981B3 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862790A (en) * 1971-07-22 1975-01-28 Plessey Handel Investment Ag Electrical interconnectors and connector assemblies
EP0327399A1 (en) * 1988-02-05 1989-08-09 Raychem Limited Method of manufacturing an uniaxially electrically conductive article
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862790A (en) * 1971-07-22 1975-01-28 Plessey Handel Investment Ag Electrical interconnectors and connector assemblies
EP0327399A1 (en) * 1988-02-05 1989-08-09 Raychem Limited Method of manufacturing an uniaxially electrically conductive article
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials

Similar Documents

Publication Publication Date Title
DE69534543T2 (en) Semiconductor arrangement, mounting substrate for the semiconductor device and method for replacing the semiconductor device
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
DE112005001949B4 (en) Method for providing stacked chip elements
DE102007014389B4 (en) A method of producing a plurality of semiconductor devices
DE10213296B4 (en) Electronic component with a semiconductor chip, method for its production and method for producing a benefit
DE10223850B4 (en) Method for connecting an opto-electrical module to a semiconductor housing
DE102005019553B4 (en) A method of fabricating a package of a semiconductor device on a wafer level wafer scale
DE112010000715B4 (en) Component arrangement and method for its production
DE10154853A1 (en) Flip-chip type semiconductor die mounting method for DRAM manufacture, involves fixing semiconductor die to lead frame through contact points on die, bumps formed over contact points and solder layer deposited on lead frame
DE10003671A1 (en) Semiconductor component, especially a surface mountable semiconductor package, has front and back face electrodes connected to metal parts by precious metal-containing bodies or layers
DE10163799A1 (en) Semiconductor chip substrate, used as an IC chip, has semiconductor chip arranged on substrate in such way that first hump is in contact with second hump
DE102005053842A1 (en) Chip components made from semiconductor wafer, include connection elements coplanar with plastic mass, for surface mounting on higher-order circuit board
DE10222608B4 (en) Semiconductor device and method for manufacturing the same
DE102011082715A1 (en) Die package used for a semiconductor device comprises a leadframe containing a die attach pad, a conductive layer on a portion of the die attach pad, a boundary feature comprising a bond wire, and a die on the conductive layer
EP0948813B1 (en) Chip module and method for producing the same
DE69722661T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE10022982A1 (en) Semiconductor component and method for its production
DE112009001736T5 (en) Method for producing a component-embedded module
DE102005015036B4 (en) Method for mounting a chip on a substrate
DE10162676B4 (en) Electronic component with a semiconductor chip and a rewiring plate and system carrier for a plurality of electronic components and method for producing the same
DE112005003629T5 (en) IC package and method of manufacturing an IC package
DE10356981B3 (en) Mounting semiconductor chip on substrate, especially circuit board, involves arranging solder filling with solder bead, underfill materials on chip, applying to chip with adhesive band, mounting on substrate, melting by heat treatment
DE10130290A1 (en) Method for producing a substrate arrangement
DE60223211T2 (en) Method for producing a semiconductor component
DE10250541B9 (en) Electronic component with underfill materials made of thermoplastics and process for its production

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee