DE10343053A1 - Electronic component and arrangement with an electronic component - Google Patents

Electronic component and arrangement with an electronic component Download PDF

Info

Publication number
DE10343053A1
DE10343053A1 DE2003143053 DE10343053A DE10343053A1 DE 10343053 A1 DE10343053 A1 DE 10343053A1 DE 2003143053 DE2003143053 DE 2003143053 DE 10343053 A DE10343053 A DE 10343053A DE 10343053 A1 DE10343053 A1 DE 10343053A1
Authority
DE
Germany
Prior art keywords
rcc
pcb
layer
circuit board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003143053
Other languages
German (de)
Inventor
Klaus Burger
Helmut FÜNFGELDER
Josef Ressel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2003143053 priority Critical patent/DE10343053A1/en
Priority to PCT/EP2004/051999 priority patent/WO2005029932A1/en
Publication of DE10343053A1 publication Critical patent/DE10343053A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauelement (C) mit folgenden Merkmalen: DOLLAR A - ein Schaltungsabschnitt (CK), in den eine elektronische Schaltung integriert ist und der eine Oberfläche (OF) aufweist, auf der folgende Komponenten angeordnet sind: DOLLAR A - eine elektrisch leitenden Kontaktierungsfläche (K) zum Herstellen einer elektrischen Verbindung zur integrierten elektronischen Schaltung; DOLLAR A - eine ebenfalls elektrisch leitende Verteilungsfläche (V), welche zumindest teilweise über die Kontaktierungsfläche (K) hinausragend aufgebracht ist.The invention relates to an electronic component (C) having the following features: DOLLAR A - a circuit section (CK), in which an electronic circuit is integrated and which has a surface (OF) on which the following components are arranged: DOLLAR A - an electrical conductive pad (K) for making electrical connection to the integrated electronic circuit; DOLLAR A - also an electrically conductive distribution surface (V), which is at least partially applied over the contact surface (K) protruding.

Description

Die Erfindung betrifft ein elektronisches Bauelement und eine Anordnung mit einem elektronischen Bauelement, bei denen die Kontaktierung einer integrierten elektronischen Schaltung im elektronischen Bauelement über Kontaktierungsflächen auf dem elektronischen Bauelement realisiert wird.The The invention relates to an electronic component and an arrangement with an electronic component, where the contacting an integrated electronic circuit in the electronic component via contacting surfaces on the electronic component is realized.

Hochwertige Kommunikationsgeräte, insbesondere tragbare wie etwa Mobiltelefone oder tragbare Computer, sind heute bereits in hohem Maße miniaturisiert. Für die interne Elektronik bedeutet das, dass die Leiterplatte zu einem multifunktionalen elektromechanischen Bauteil wird. Einerseits hat sie mechanische Funktionen in der Gerätekonstruktion, andererseits wird die Leiterplatte zu einem, auch beidseitig, benutzten Schaltungsträger, um einen erhöhten Funktionsumfang bei reduziertem Platzbedarf zu erzielen.High quality Communication devices, especially portable ones such as mobile phones or portable computers, are already highly miniaturized today. For the internal electronics means that the circuit board to a multifunctional electromechanical component becomes. On the one hand has they have mechanical functions in device design, on the other hand the circuit board is to a, even on both sides, used circuit carrier to an elevated one Functional scope to achieve reduced space requirements.

Die Kontaktierung der auf der Leiterplatte befindlichen Schaltungen wird allerdings mit zunehmendem Miniaturisierungsgrad immer schwieriger. Zur Kontaktierung werden heute folgende Methoden verwendet:

  • – Bonden (Wedge/Ball Bonding)
  • – Presskontakte
  • – Leitkleben
  • – Löten
However, the contacting of the circuits located on the circuit board is becoming increasingly difficult as the degree of miniaturization increases. For contacting the following methods are used today:
  • - bonding (wedge / ball bonding)
  • - Press contacts
  • - conductive bonding
  • - Soldering

Für die Kontaktierung eines in die Leiterplatte integrierten Chips bzw. elektronischen Bauelements kommt der Bondprozess nicht in Frage, da die Bonddrähte beim verpressen der RCC Lagen mit dem Kern zusammengedrückt würden.For contacting a chip integrated in the printed circuit board or electronic Component, the bonding process is out of the question, since the bonding wires in pressing the RCC layers to the core would be compressed.

Eine weitere Verkleinerung im Bereich der Leiterplatte ist durch die sogenannte "Chip-in-Board"-Technologie möglich, bei der aktives Silizium in Form eines elektronischen Bauelements, also beispielsweise ein Controller oder ein Speicher in Siliziumtechnologie, in die Leiterplatte eingebettet sind. Durch die hohe Integrationsdichte derartiger Anordnungen stellt hier die Kontaktierung ein besonderes Problem dar.A further reduction in the area of the printed circuit board is due to the so-called "chip-in-board" technology possible, at the active silicon in the form of an electronic component, ie for example, a controller or memory in silicon technology, embedded in the circuit board. Due to the high integration density Such arrangements here make the contact a special Problem.

Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung, eine Möglichkeit zu schaffen, eine einfache und sichere Kontaktierung elektronischer Schaltkreise, insbesondere bei einem hohen Miniaturisierungsgrad des Schaltkreises, anzugeben.outgoing From this prior art, it is an object of the invention, a possibility to create a simple and secure contacting electronic Circuits, especially at a high degree of miniaturization of the circuit to specify.

Diese Aufgabe wird durch die unabhängigen Ansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.These The object is solved by the independent claims. further developments are the subject of the dependent Claims.

Es ist Kern der Erfindung, dass zur Kontaktierung einer in ein elektronisches Bauelement integrierten Schaltung die Kontaktierungsfläche durch Aufbringen einer Verteilungsfläche, verändert, insbesondere vergrößert wird oder eine Kontaktierung an einer von der Stelle der Kontaktierungsfläche verschiedenen Position ermöglicht wird.It is core of the invention that for contacting a in an electronic Component integrated circuit the contact surface by applying a distribution area, changed in particular is increased or a contact at a different from the location of the contact surface Position allows becomes.

Dazu ist die Verteilungsfläche zumindest teilweise über die Kontaktierungsfläche hinausragend angeordnet. Hinausragend ist in diesem Zusammenhang insbesondere als eine Hinausragen bzgl. der Dicke der Kontaktierungsschicht, also eine Erhöhung der Schichtdicke der Kontaktierungsschicht oder ein Hinausragen bzgl. der geometrischen Fläche zu verstehen. Letzteres führt zu einer Vergrößerung der Kontaktierungsschicht oder zu einer Verlagerung von deren Position.To is the distribution area at least partially over the contact surface protruding arranged. Outstanding is in this context in particular as a protrusion with regard to the thickness of the contacting layer, So an increase in the Layer thickness of the contacting layer or a protruding with respect. the geometric surface to understand. The latter leads to an enlargement of the contacting layer or to a shift of their position.

Vorteil der Verteilungsfläche ist ein Erleichtern der Kontaktierung der elektronischen Schaltung im elektronischen Bauelement.advantage the distribution area is a facilitating the contacting of the electronic circuit in electronic component.

Das elektronische Bauelement kann sich innerhalb einer Leiterplattenanordnung aus mehreren Leiterplattenlagen, beispielsweise einer ersten Leiterplatten-Lage als Trägerschicht, auf der Leiterplattenaufbau-Lagen angebracht sind, befinden. Dabei kann die Verteilungsfläche weiterhin noch zur Metallanpassung zwischen dem beim elektronischen Bauelement verwendeten Metall, insbesondere dem Metall der Kontaktierungsfläche, und dem bei der Leiterplattenanordnung in Abhängigkeit von der jeweiligen Leiterplattentechnologie verwendeten Material, dienen.The electronic component may be within a printed circuit board assembly from a plurality of printed circuit board layers, for example a first printed circuit board layer as a carrier layer, on the printed circuit board layers are located. It can the distribution area still to the metal adjustment between the electronic Component used metal, in particular the metal of the contacting surface, and in the printed circuit board assembly depending on the respective printed circuit board technology used material, serve.

Weitere Vorteile der Erfindung werden anhand von bevorzugten Ausführungsbeispielen erläutert, die auch in Figuren gezeigt sind. Es zeigenFurther Advantages of the invention will become apparent from preferred embodiments explains which are also shown in figures. Show it

1: Einen beispielshaften Aufbau einer Leiterplattenanordnung mit einer Leiterplatte und einem integrierten elektronischen Bauelement gemäß einer Ausführungsform der Erfindung, die zur Kontaktierung eine Verteilungsfläche aufweist; 1 : An exemplary structure of a printed circuit board assembly having a printed circuit board and an integrated electronic component according to an embodiment of the invention, which has a distribution surface for contacting;

2: Einen beispielhaften Auflauf der Wafer bzw. Siliziumträger-Bearbeitung und 2 : An exemplary casserole of the wafer or silicon carrier processing and

3: Einen beispielhaften Ablauf der Leiterplattenverarbeitung. 3 : An Exemplary Process of PCB Processing.

In 1 ist ein beispielhafter Aufbau einer Leiterplattenanordnung LA zu sehen, welche eine erste Leiterplattenlage bzw. Trägerschicht PCB und ein elektronisches Bauelement, beispielweise einen Chip C, mit einer Verteilungsfläche V zur Kontaktierung aufweist. Dabei ist auf einer Oberfläche der Trägerschicht PCB ein Chip C aufgebracht. Die Trägerschicht PCB, die der Leiterplattenanordnung LA Stabilität verleiht, besteht beispielsweise aus einer Glasfaserverbindung, beispielsweise die Glasfaserverbindung FR4 (FR: Fiber Resist) oder auch keramischen Stoffen. Eine typische Dicke der Trägerschicht PCB beträgt etwa 470 μm.In 1 is an exemplary structure of a printed circuit board assembly to see LA, which has a first PCB layer or carrier layer PCB and an electronic component, such as a chip C, with a distribution surface V for contacting. In this case, a chip C is applied to a surface of the carrier layer PCB. The carrier layer PCB, which gives stability to the printed circuit board assembly LA, consists for example of a glass fiber connection, for example the glass fiber connection FR4 (FR: Fiber Resist) or also ceramic Substances. A typical thickness of the carrier layer PCB is about 470 μm.

Von oben nach unten betrachtet umfasst der Chip C einen Schaltungsabschnitt CK, in dem die elektronische Schaltung vorgesehen ist. Auf die Oberfläche des Schaltungsabschnittes ist eine Kontaktierungsfläche K zum Herstellen des elektrischen Kontakts mit dem Schaltungsabschnitt CK vorgesehen. Weiterhin ist eine Passivierungs- bzw. Isolationsschicht I, welche ebenfalls auf der Oberfläche des Schaltungsabschnitts angebracht ist und zumindest einen Teil der Kontaktierungsfläche K ausspart. Eine Verteilfläche V, welche sich mit der Kontaktierungsfläche K überlappt dient insbesondere zur Vergrößerung der Kontaktierungsfläche. Die Funktion und Anordnung der Komponenten zueinander wird im Folgenden genauer erläutert.From When viewed from the top down, the chip C comprises a circuit section CK, in which the electronic circuit is provided. On the surface of the Circuit portion is a bonding pad K for making the electrical contact provided with the circuit section CK. Furthermore, a passivation or insulation layer I, which also on the surface of the circuit section is attached and at least a part of the contact surface K spared. A distribution area V, which overlaps with the contacting surface K is used in particular to enlarge the Contacting surface. The function and arrangement of the components to each other will be described below explained in more detail.

Der Chip C ist mittels einer Klebeschicht A auf der Trägerschicht PCB befestigt.Of the Chip C is by means of an adhesive layer A on the carrier layer PCB attached.

Der Schaltungsabschnitt CK des Chips C ist, zur Einbettung von Bauteilen gemäß der Chip-in-Board-Technologie flach geschliffen. Dazu wird Material von der Rückseite des Schaltungsabschnitts CK abgetragen. Die typische Dicke des Schaltungsabschnitts CK beträgt etwas 50 μm.Of the Circuit portion CK of the chip C is for embedding components according to the chip-in-board technology flat ground. This is material from the back of the circuit section CK removed. The typical thickness of the circuit section CK is something 50 μm.

Zur Kontaktierung der elektronischen Schaltungen im Schaltungsabschnitts CK ist eine Kontaktierungsfläche K bzw. ein "Frontend-Pad" vorgesehen. Eine typische Dicke dieser Kontaktierungfläche beträgt etwa 1 μm, die Fläche selbst beträgt typischer Weise nur 70 × 70 μm2. In elektrischem Kontakt mit dieser Kontaktierungsfläche K steht eine Verteilungsfläche V, über welche die Kontaktierung der im Schaltungsabschnitt CK befindlichen elektronischen Schaltungen realisiert wird. Diese Verteilungsfläche V kann beispielsweise aus Kupfer realisiert werden, eine typische Dicke beträgt etwa 4 μm.For contacting the electronic circuits in the circuit section CK, a contacting surface K or a "front-end pad" is provided. A typical thickness of this contacting surface is about 1 μm, the surface itself is typically only 70 × 70 μm 2 . In electrical contact with this contacting surface K is a distribution surface V, via which the contacting of the circuits located in the circuit section CK electronic circuits is realized. This distribution surface V can be made of copper, for example, a typical thickness is about 4 microns.

Die Verwendung einer Verteilungsfläche V hat folgende Vorteile:

  • a) Die Kontaktierungsfläche K kann bei der Herstellung des Chips C nicht beliebig dick gewählt werden. Grund dafür ist die Größe der Strukturen auf dem Silizium. Damit ergeben sich beispielsweise bei einer Kontaktierung durch Laservias oder Plasmaätzen Probleme bei der Herstellung des Kontakts, da die relativ dünne Kontaktierungsfläche K vom Schaltungsabschnitt CK durch den Laserblitz verdampft werden kann. Die Verteilungsfläche V dagegen kann in einer Dicke gewählt werden, welche durch den Laser Bohrvorgang hinsichtlich ihrer mechanischen und thermischen Stabilität nicht beeinträchtigt wird.
  • b) Weiterhin ist durch die geringe Kontaktierungsfläche K ein Laserbohren auf dieser Kontaktierungsfläche K selbst schwierig. Diese Schwierigkeit wird noch verstärkt, wenn sich viele Kontaktierungsflächen K im geringen Abstand voneinander entfernt befinden.
  • c) Weiterhin befindet sich die Kontaktierungsfläche K insbesondere bei hochintegrierten Schaltungen oft an schwer zugänglichen Positionen. Durch die Verwendung einer Verteilungsfläche V kann der Kontakt an einer gewünschten Position erfolgen, da die Geometrie der Verteilungsfläche V weitgehend frei gewählt werden kann, wodurch insbesondere mehr Platz für den Kontaktierungsvorgang zur Verfügung steht oder der Kontaktierungsvorgang an einer günstiger gelegenen Position stattfinden kann.
  • d) Ein weiterer Vorteil der Verteilungsfläche V ist es, dass das Material für diese Verteilungsfläche V weitgehend frei ausgewählt werden kann, während das Material für die Kontaktierungsfläche K weitgehend durch den jeweiligen Prozess bei der Chipherstellung festgelegt ist. So kann für die Verteilungsfläche V ein Material gewählt werden, auf dem eine gute Haltbarkeit der Kontakte, z.B. von Laservias oder plasmageätzten Vias, gewährleistet ist. Auf die Kontakte wird weiter unten eingegangen.
The use of a distribution surface V has the following advantages:
  • a) The contacting surface K can not be chosen arbitrarily thick in the production of the chip C. The reason for this is the size of the structures on the silicon. This results, for example, in a contacting by laser vias or plasma etching problems in the production of the contact, since the relatively thin contacting surface K can be evaporated from the circuit section CK by the laser flash. The distribution surface V, on the other hand, can be chosen in a thickness which is not impaired by the laser drilling process with respect to its mechanical and thermal stability.
  • b) Furthermore, laser drilling on this contacting surface K itself is difficult due to the small contacting surface K. This difficulty is exacerbated when many contacting surfaces K are located a short distance apart.
  • c) Furthermore, the contacting surface K is often in hard to reach positions, particularly in the case of highly integrated circuits. By using a distribution surface V of the contact can be made at a desired position, since the geometry of the distribution surface V can be largely freely chosen, which in particular more space for the contacting process is available or the contacting process can take place at a more favorable position.
  • d) Another advantage of the distribution surface V is that the material for this distribution surface V can be largely freely selected, while the material for the contacting surface K is largely determined by the respective process in the chip production. Thus, for the distribution surface V, a material can be selected on which a good durability of the contacts, eg laser vias or plasma etched vias, is ensured. The contacts will be discussed below.

Es sei nun wieder auf 1 verwiesen, anhand der Aufbau und Verwendung der Verteilungsfläche erläutert wird:
Um eine Ausdehnung der Verteilungsfläche V über die Kontaktierungsfläche K hinaus zu ermöglichen, ist auf den Schaltungsabschnitt CK, wie erwähnt, die Isolationsschicht I aufgebracht, welche den elektrischen Kontakt zwischen der Verteilungsfläche V und dem Schaltungsabschnitt CK an anderen Stellen als der Kontaktierungsfläche K verhindert. Diese Isolationsschicht I kann beispielsweise durch organische Passivierung, d.h. Auftragung einer organischen, isolierenden Substanz wie Polymid, hergestellt werden. Eine typische Dicke beträgt etwa 5 μm. Diese Isolationsschicht I spart zumindest Teile der Kontaktierungsfläche K aus. Ein gewisser Überlapp mit der Kontaktierungsfläche K kann vorgesehen sein, um z.B. auch eine Alterung des Schaltungsabschnitts CK durch den Kontakt mit beispielsweise Luft zu unterbinden. Insbesondere soll auch der Kontakt der Kontaktierungsfläche K, die insbesondere aus Aluminium besteht mit Raumatmosphäre vermieden werden.It is now up again 1 is explained on the basis of the structure and use of the distribution area:
In order to allow expansion of the distribution surface V beyond the contacting surface K, the insulating layer I is applied to the circuit portion CK, as mentioned, which prevents the electrical contact between the distribution surface V and the circuit portion CK at positions other than the contacting surface K. This insulating layer I can be produced, for example, by organic passivation, ie application of an organic, insulating substance such as polymide. A typical thickness is about 5 μm. This insulating layer I saves at least parts of the contacting surface K from. A certain overlap with the contacting surface K may be provided, for example, to prevent aging of the circuit section CK by contact with, for example, air. In particular, the contact of the contacting surface K, which consists in particular of aluminum with a room atmosphere should also be avoided.

Vorzugsweise findet das Aufbringen der Verteilungsfläche V auf die Kontaktierungsfläche K, sowie das Aufbringen der Isolationsschicht I in einem Vakuumzyklus statt, um beispielsweise ein Oxidieren der Kontaktierungsfläche K zu verhindern, insbesondere wenn diese aus Aluminium besteht. Dies hat den Grund, dass Aluminiumoxid bereits bei Raumatmosphäre auf Dicken von etwa 1 μm anwächst und als elektrischer Isolator eine gute elektrische Leitung zwischen der Kontaktierungsfläche K und der Verteilungsfläche V unterbindet.Preferably finds the application of the distribution surface V on the contacting surface K, as well the application of the insulating layer I takes place in a vacuum cycle, for example, an oxidation of the contacting surface K to prevent, especially if it is made of aluminum. This The reason is that alumina already in room atmosphere to thicknesses of about 1 micron increases and as an electrical insulator good electrical conduction between the contacting surface K and the distribution area V stops.

Ist das Aufbringen der Verteilungsfläche V auf der Kontaktierungsfläche K nicht in einem Vakuumzyklus, d.h. ohne ein Aussetzen des Chips an die Umgebungs- oder Raumatmosphäre möglich, so wird vorzugsweise vor Aufbringen der Verteilungsfläche V ein auf der Kontaktierungsfläche K gebildetes Oxid oder sonstiger Isolator entfernt. Das Entfernen kann beispielsweise durch Ionenstrahlätzen oder chemisches Ätzen erfolgen.is the application of the distribution surface V on the contact surface K is not in a vacuum cycle, i. without suspending the chip to the ambient or room atmosphere possible, it is preferred before applying the distribution surface V on on the contact surface K formed oxide or other insulator removed. The removal can for example by ion beam etching or chemical etching respectively.

Auf den Chip C, welcher sich auf der Trägerschicht PCB befindet, wird eine Leiterplattenaufbau-Lage bzw. weitere Leiterplattenschicht RCC aufgebracht. Auch in dieser weiteren Leiterplattenschicht können elektrische Schaltungen realisiert sein. Die weitere Leiterplattenschicht besteht beispielsweise aus einer flexiblen Folie, insbesondere eine sogenannte "Resin Coated Copper"-Folie (RCC), eine mit Harz beschichtete Kupferfolie. Eine elektrische Verbindung durch diese weitere Leiterplattenschicht RCC wird über Durchkontaktierungen DK ermöglicht. Durchkontaktierungen DK können auch durch die Trägerschicht PCB vorgesehen sein.On the chip C, which is located on the carrier layer PCB is a printed circuit board assembly layer or further printed circuit board layer RCC applied. In this further circuit board layer, electrical Be realized circuits. The further circuit board layer is made for example, from a flexible film, in particular a so-called "Resin Coated Copper" film (RCC), a resin coated copper foil. An electrical connection through this further circuit board layer RCC is made via plated-through holes DK allows. Through holes DK can also through the carrier layer PCB be provided.

Diese Durchkontaktierung DK kann beispielsweise durch mechanisch gebohrte, plasmageätzte oder mittels Laserbohrung gebohrte "Vias" gebildet werden. Eine Via ist eine Bohrung, welche mit einem leitenden Material zumindest ausgekleidet ist, so dass eine elektrische Verbindung von einer Seite der weiteren Leiterplattenschicht RCC zur anderen Seite besteht. Insbesondere werden bei miniaturisierten Leiterplattenanordnungen Laserbohrungen herangezogen, da sie schneller durchgeführt werden können, verfahrens- und vorrichtungstechnisch weniger aufwendig sind als mechanische Bohrverfahren und zudem die Bohrungen kleiner gestaltet werden können, so dass weniger Fläche benötigt wird. Die für eine Laserbohrung typische sich nach unten verjüngende Form ist in der Figur zu erkennen. Durchkontaktierungen DK, die mittels einer Laserbohrung hergestellt wurden, werden Unterscheidung zu herkömmlichen, mechanisch erstellten Vias, oft auch als Microvias bezeichnet.These Through-hole DK can be achieved, for example, by mechanically drilled, plasma etched or formed by laser drilling "vias" formed become. A via is a bore which is filled with a conductive material at least is lined, so that an electrical connection from one side of the other circuit board layer RCC to the other side consists. In particular, in miniaturized printed circuit board assemblies Laser bores, since they can be carried out more quickly, procedurally and device technology are less expensive than mechanical Drilling process and also the holes can be made smaller, so that less area needed becomes. The for a Laser drilling typical down-tapering shape is in the figure to recognize. Through holes DK, which by means of a laser drilling are distinguished from conventional, mechanically created vias, often referred to as microvias.

Die weitere Leiterplattenlage RCC wird über Lamination mit der Trägerschicht PCB verbunden. Unter Lamination versteht man die Verklebung verschiedener Schichten.The another PCB layer RCC is about lamination with the backing layer PCB connected. By lamination is meant the bonding of various Layers.

Es können auch mehrere weitere Leiterplattenlangen RCC vorgesehen sein, abhängig von der Funktionalität der gesamten Leiterplattenanordnung LA. Um durch diese mehreren, weiteren Leiterplatten RCC durchgängig zu kontaktieren, sind die Durchkontaktierungen DK derart geometrisch angeordnet, dass die jeweiligen metallischen Auskleidungen der Durchkontaktierungen DK miteinander in elektrischem Kontakt stehen. Dazu weisen die Auskleidungen AK und Durchkontaktierungen DK beispielsweise Ausbuchtungen oder Zungen auf eine Oberseite der weiteren Leiterplattenlage RCC auf, so dass beispielsweise am Punkt 1 nach dem Verbinden der einzelnen Leiterplattenlagen elektrischer Kontakt zwischen den jeweiligen Auskleidungen möglich ist.It can Also several more board length RCC be provided, depending on the functionality the entire PCB assembly LA. To go through these several, to contact other PCBs RCC consistently are the plated-through holes DK arranged geometrically such that the respective metallic linings of the plated-through holes DK are in electrical contact with each other. This is indicated by the linings AK and plated-through holes DK bulges or Tongues on an upper side of the further printed circuit board RCC, so that, for example, at point 1 after connecting the individual PCB layers electrical contact between the respective Linings possible is.

Eine oder mehrere weitere Leiterplattenlagen RCC können auf einer oder beiden Seiten der Trägerschicht PCB der Leiterplattenanordnung LA vorgesehen sein. Dies hängt von der jeweils angestrebten Funktionalität der Leiterplattenanordnung LA ab.A or more RCC board layers may be on one or both Sides of the carrier layer PCB of the printed circuit board assembly LA be provided. This depends on the respective desired functionality of the printed circuit board assembly LA from.

In 2 ist nun ein beispielhafter Ablauf der Waferverarbeitung bzw. des "Wafer Processings" zu sehen. In einem ersten Schritt SWP erfolgt standardmäßig die Herstellung der Schaltungsabschnitte, die sich auf einem Wafer befinden. In einem zweiten Schritt ARL wird, wie im Zusammenhang mit 1 beschrieben, die Verteilungsfläche V hinzugefügt. Dies ermöglicht nun, dass ein vollständiger Test der Chips bereits durchgeführt wird, wenn der Wafer noch nicht in einzelne Chips bzw. Dices zerschnitten ist. Dieser vollständige Test wird in einem dritten Schritt FCHTWL durchgeführt. Anschließend erfolgt in einem vierten Schritt die TLAS die Laminierung des Wafers auf der aktiven Siliziumseite. Damit wird die Rückseite des Wafers für den nun folgenden Schleifvorgang zugänglich.In 2 Now, an exemplary process of wafer processing or "wafer processing" can be seen. In a first step SWP, the production of the circuit sections located on a wafer takes place by default. In a second step ARL will, as related to 1 described, the distribution area V added. This now allows a complete test of the chips to be performed even if the wafer has not yet been cut into individual chips or dices. This complete test is performed in a third step FCHTWL. Subsequently, in a fourth step, the TLAS lamination of the wafer on the active silicon side. This will make the back side of the wafer accessible for the subsequent grinding process.

In einem fünften Schritt GE erfolgt ein Abschleifen und Abätzen des Wafers von der Rückseite her, um ihn auf eine für die Chip-in-Board-Technologie geeignete Dicke zu bringen, die typischerweise etwa 50 μm beträgt. In einem sechsten Schritt TLBS erfolgt die Lamination auf der Rückseite des Silizium. In einem siebten Schritt PD wird nun das im Schritt TLBS laminierte Band auf der aktiven Seite des Siliziums abgezogen und der Wafer in einzelne Chips bzw. Dices zerschnitten. In einem achten Schritt SPCBM erfolgt die Separation der einzelnen Chips bzw. Dices, um sie auf eine Trägerfläche PCB für eine Leiterplattenanordnung LA aufzubringen.In a fifth Step GE, the wafer is abraded and etched from the back, to him on one for The chip-in-board technology to bring appropriate thickness, which is typically about 50 microns. In one sixth step TLBS is carried out lamination on the back of silicon. In a seventh step PD, the step TLBS stripped laminated tape on the active side of the silicon and cut the wafer into individual chips or dices. In an eighth Step SPCBM, the separation of the individual chips or dices, around it on a support surface PCB for one Apply PCB assembly LA.

In 3 ist nun eine Verarbeitung der Leiterplattenanordnung LA dargestellt. Zunächst wird in einem ersten Schritt SPCBCPGA die Trägerschicht PCB standardmäßig verarbeitet. Anschließend wird Kleber bzw. eine Kleberschicht auf die Stelle aufgebracht, auf der der Chip bzw. der "Die" aufgebracht werden soll. In einem nächsten Schritt DP wird nun der Chip bzw. der "Die" an der gewünschten Stelle aufgebracht. In einem nächsten Schritt GH wird der Kleber ausgehärtet.In 3 now a processing of the printed circuit board assembly LA is shown. First, in a first step SPCBCPGA, the carrier layer PCB is processed by default. Subsequently, adhesive or an adhesive layer is applied to the location on which the chip or the "die" is to be applied. In a next step DP, the chip or the "die" is now applied at the desired location. In a next step GH, the adhesive is cured.

Nach dem Aushärten des Klebers erfolgt in einem weiteren Schritt A1RCCRLDSP das Aufbringen einer weiteren Leiterplattenlage RCC, insbesondere einer RCC-Folie, wie im Zusammenhang mit 1 beschrieben. Da nach dem Aufbringen der RCC-Folie die Außenseite komplett mit Kupfer bedeckt ist, kann die weitere Verarbeitung der Leiterplattenanordnung erst erfolgen, wenn die genaue Lage des eingebetteten Chips über einen Registriervorgang z.B. das Röntgen der Leiterplattenanordnung bekannt ist.After the adhesive has cured, in a further step A1RCCRLDSP, another circuit board layer RCC, in particular an RCC film, is applied, as described in connection with FIG 1 described. Because after applying the RCC film the outside is completely covered with copper, the further processing of the circuit board assembly can be made only when the exact location of the embedded chip via a registration process, for example, the X-ray of the circuit board assembly is known.

Um die bereits in 1 angesprochenen Durchkontaktierungen DK zu ermöglichen, werden vorzugsweise Laserbohrungen eingesetzt, die, damit sie zum Herstellen von elektrischen Kontakten geeignet sind, zumindest an Ihrer Innenseite mit einem elektrisch leitfähigen Material ausgekleidet werden.To those already in 1 addressed through holes DK are preferably laser bores are used, which, so that they are suitable for the manufacture of electrical contacts, are lined at least on your inside with an electrically conductive material.

Die weiteren Leiterplattenlagen RCC, die auf einer oder beiden Seiten der Trägerschicht PCB aufgebracht werden können, werden beispielsweise mittels photolithografischer oder lasergesteuerter Prozesse strukturiert und mittels eines Lasers gebohrt. Es erfolgt weiterhin ein Überziehen dieser Leiterplattenlagen RCC oder Trägerschicht PCB mit einem Metall, um die Außenlagen mit der Innenlage galvanisch zu verbinden. Das Überziehen bzw. "Plating" wird beispielsweise über eine galvanische Abscheidung vorgenommen. Alternativ stehen verschiedene Aufdampftechnologien zur Verfügung.The other PCB layers RCC, on one or both sides the carrier layer PCB can be applied be for example by means of photolithographic or laser-controlled Processes are structured and drilled by means of a laser. It takes place continue to coat these PCB layers RCC or carrier layer PCB with a metal, around the outer layers to be galvanically connected to the inner layer. The coating or "plating" is for example about a galvanic deposition made. Alternatively, there are various vapor deposition technologies to disposal.

In einem weiteren Schritt A2RCCRLDSP werden optional eine zweite weitere Lage RCC oder FR4 aufgebracht, es erfolgen dieselben Prozessschritte wie beim Aufbringen der ersten Lage. Die Anzahl und Anordnung der weiteren Leiterplattenlagen RCC, sowie das jeweils dafür verwendete Material hängen stark vom jeweiligen Verwendungszweck ab.In another step A2RCCRLDSP optionally becomes a second one Position RCC or FR4 applied, the same process steps are carried out as in the application of the first layer. The number and arrangement of Further PCB layers RCC, as well as the respectively used for it Hang the material strongly depending on the intended use.

Nach Fertigstellung der Leiterplattenanordnung LA erfolgt noch ein Herstellungstest MT. Hierbei wird die Funktion der Leiterplatte geprüft, was bei einer passiven Leiterplatte einen Verdrahtungstest darstellt. Im Fall, dass aktives Silizium eingebettet ist, wird die Anbindung und ggf. Funktion des eingebetteten Chips ebenfalls erfasst.To Completion of the PCB assembly LA is still a manufacturing test MT. Here, the function of the circuit board is checked, what represents a wiring test on a passive circuit board. In case that active silicon is embedded, the connection becomes and possibly function of the embedded chip also detected.

Weiterhin können alternativ zu dem in 1 geschilderten Leiterplattenaufbau der Leiterplattenanordnung LA auch weitere Aufbauten vorgesehen sein, deren Anzahl von Leiterplattenaufbauschichten von der gewünschten Funktionalität der Leiterplattenanordnung abängt.Furthermore, as an alternative to the in 1 described circuit board assembly of the printed circuit board assembly LA also be provided further structures, the number of printed circuit board layers depends on the desired functionality of the circuit board assembly.

Wesentlich ist, dass auf dem Chip eine Kontaktierungsfläche K vorgesehen ist, die mittels einer Verteilungsfläche V z.B. durch Vergrößerung eine geeignete geometrische Ausdehnung in leicht zugängliche Regionen erhält, wodurch sie für eine Kontaktierung geeignet gemacht wird.Essential is that a contacting surface K is provided on the chip, which means a distribution area V e.g. by enlarging one appropriate geometric expansion in easily accessible regions, which she for a contact is made suitable.

11
Kontaktstelle zwischen zwei LEiterplattenlagencontact point between two printed circuit board layers
AA
Klebeschichtadhesive layer
A1RCCRLDSPA1RCCRLDSP
Hinzufügen der ersten weiteren Add the first another
Leitenplattenschicht, Registration,Guiding plate layer, Registration,
Laserbohrung, Strukturierung, Überziehung mitLaser drilling, Structuring, overdraft With
Metall bzw. "Adding of 1St RCC layer,Metal or "Adding of 1 St RCC layer,
registration, laser drilling, structuring,registration, laser drilling, structuring,
platingplating
A2RCCRLDSPA2RCCRLDSP
Hinzufügen der zweiten RCC-Schicht,Add the second RCC layer,
Registrierung, Laserbohrung, StrukturierungRegistration, Laser drilling, structuring
und Überziehen mit Metall bzw. "Adding of 2nd and coating with metal or "Adding of 2 nd
RCC layer, registration, laser drilling,RCC layer, registration, laser drilling,
structuring and platingstructuring and plating
ARLARL
Hinzufügen der Verteilungsfläche bzw. "AddingAdd the Distribution area or "Adding
of Redistribution Layer"of Redistribution Layer "
CC
elektronisches Bauelement, Chipelectronic Component, chip
CKCK
Schaltungsabschnitt des Chips Ccircuit section of the chip C
DPDP
Positionierung des Chips bzw. "diepositioning of the chip or "the
positioning"positioning "
FCHTWLFCHTWL
Test des gesamten Chips auf dem Wafer bzw. test of the entire chip on the wafer or
"Full chip test on wafer level""Full chip test on wafer level "
GEGE
Schleifen und Ätzen bzw. "Grinding and etchinggrind and etching or "Grinding and etching
GHGH
Aushärten des Klebers bzw. "Glue hardening"Curing the Glue or "Glue hardening "
II
Isolationsschichtinsulation layer
KK
Kontaktierungsflächecontacting surface
LL
Laminationlamination
MTMT
Herstellungstest bzw. "Manufacturing test"manufacturing test or "Manufacturing test"
OFOF
Oberfläche der Trägerschicht PCBSurface of the Carrier layer PCB
PCBPCB
LeiterplattenträgerPCB carrier
PDPD
Abziehen des oberen Bandes und zerteilen bzw.Pull off of the upper band and divide or
"peeling of upside tape and dicing""peeling of upside tape and dicing "
PCCPCC
Weitere Leiterplattenlage, insbesondere "ResinFurther Printed circuit board layer, in particular "Resin
Coated Copper Foil"Coated Copper Foil "
S PCB CP GAS PCB CP GA
Standard Leiterplattenträgerverarbeitung unddefault PCB carrier processing and
Aufbringung von Kleber bzw. "Standard PCB coreapplication of glue or "standard PCB core
processing and glue application"processing and glue application "
SPCBMSPCBM
Teilen zum Aufbringen auf die Leiterplatte share for application to the circuit board
bzw. "separation for pcb mounting"or "separation for pcb mounting "
SWPSWP
Standard Laser Bearbeitung bzw. "Standarddefault Laser processing or "standard
Wafer Processing"wafer Processing "
TLASTLAS
Bandlamination auf der aktiven Seite des Bandlamination on the active side of the
Silizium bzw. "Tape Lamination on activesilicon or "Tape Lamination on active
Silicon-Side"Silicon-Side "
TLBSTLBS
Bandlamination auf der Rückseite des Siliziums Bandlamination on the back side of silicon
bzw. Tape lamination on Backside of siliconrespectively. Tape lamination on the backside of silicon
VV
Verteilungsflächedistribution area
DKDK
Via- bzw. DurchkontaktierungVia- or via

Claims (13)

Elektronisches Bauelement (C) mit folgenden Merkmalen: – ein Schaltungsabschnitt (CK), in den eine elektronische Schaltung integriert ist und der eine Oberfläche (OF) aufweist, auf der folgende Komponenten angeordnet sind: – eine elektrisch leitenden Kontaktierungsfläche (K) zum Herstellen einer elektrischen Verbindung zur integrierten elektronischen Schaltung; – eine ebenfalls elektrisch leitende Verteilungsfläche (V), welche zumindest teilweise über die Kontaktierungsfläche (K) hinausragend aufgebracht ist.Electronic component (C) having the following features: A circuit section (CK), in which an electronic circuit is integrated and the a surface (OF) comprising, on the following components are arranged: - an electric conductive contact surface (K) for establishing an electrical connection to the integrated electronic circuit; - one also electrically conductive distribution surface (V), which at least partially over the contacting surface (K) is applied protruding. Elektronisches Bauelement (C) nach Anspruch 1, mit ferner einer Isolationsschicht (I), – welche derart zwischen Oberfläche (OF) des Schaltungsabschnittes (CK) und der Verteilungsfläche (V) aufgebracht ist, dass – zumindest ein Teil der Kontaktierungsfläche (K) ausgespart ist, so dass ein elektrischer Kontakt zwischen Verteilungsfläche (V) und dem Schaltungsabschnitt (CK) ausschließlich über die Kontaktierungsfläche (K) hergestellt ist.Electronic component (C) according to claim 1, with furthermore an insulation layer (I), - Which way between surface (OF) the circuit portion (CK) and the distribution surface (V) applied is that - at least a part of the contacting surface (K) is recessed, so that an electrical contact between distribution surface (V) and the circuit section (CK) exclusively via the contacting surface (K) is made. Elektrisches Bauelement (CK) nach Anspruch 1 oder 2, bei dem die Verteilungsfläche (V) eine größere Fläche aufweist als die Kontaktierungsfläche (K).Electrical component (CK) according to claim 1 or 2, where the distribution area (V) has a larger area as the contacting surface (K). Anordnung (LA) mit folgenden Merkmalen: – mit einer ersten Leiterplatten-Lage (PCB, RCC) – mit einem elektronischen Bauelement (C) nach einem der Ansprüche 1 bis 3, welches an der ersten Leiterplatten- Lage (PCB), insbesondere durch eine Klebeverbindung, befestigt ist.Arrangement (LA) with the following features: - with a first PCB layer (PCB, RCC) - with an electronic Component (C) according to one of Claims 1 to 3, which is attached to the first PCB position (PCB), in particular by an adhesive connection, is attached. Anordnung (LA) nach Anspruch 4, bei der zumindest auf einer Seite der ersten Leiterplatten-Lage (PCB, RCC) eine Leiterplattenaufbau-Lage (RCC) vorgesehen ist.Arrangement (LA) according to claim 4, wherein at least on one side of the first circuit board layer (PCB, RCC), a circuit board assembly layer (RCC) is provided. Anordnung (LA) nach einem der Ansprüche 4 oder 5, bei der zumindest eine Leiterplattenaufbau-Lage(RCC) auf der Seite der ersten Leiterplatten-Lage (PCB, RCC) vorgesehen ist, auf welcher das elektronische Bauelement (CK) befestigt ist.Arrangement (LA) according to one of claims 4 or 5, wherein at least one printed circuit board layer (RCC) on the Side of the first PCB layer (PCB, RCC) is provided on which the electronic component (CK) is attached. Anordnung (LA) nach einem der Ansprüche 4 bis 6, bei der die Leiterplattenaufbau-Lage (RCC) eine Durchkontaktierung (DK) aufweist, insbesondere die weitere Leiterplattenlage (RCC) eine Durchkontaktierung (DK) im Bereich der Verteilungsfläche (V) aufweist.Arrangement (LA) according to one of claims 4 to 6, wherein the printed circuit board assembly (RCC) has a via (DK), in particular the further printed circuit board layer (RCC) a via (DK) in the area of the distribution surface (V) having. Anordnung (LA) nach Anspruch 7, bei der die Durchkontaktierungen (DK) durch eine metallisch ausgekleidete Bohrung durch die Leiterplattenaufbau-Lage (RCC) gebildet ist.Arrangement (LA) according to claim 7, wherein the vias (DK) through a metal-lined hole through the PCB assembly layer (RCC) is formed. Anordnung (LA) nach Ansprüche 8, bei dem die Auskleidung der Bohrung einer Durchkontaktierung (DK) auf zumindest eine Oberfläche einer Leiterplattenaufbau-Lage (RCC) oder der ersten Leiterplatten-Lage (PCB, RCC), insbesondere zungenförmig, ausgedehnt ist.Arrangement (LA) according to claim 8, wherein the lining the bore of a via (DK) on at least one surface of a Circuit Board Location (RCC) or first board location (PCB, RCC), in particular tongue-shaped, is extensive. Anordnung (LA) nach einem der Ansprüche 7 bis 9, bei dem eine Leiterplattenaufbau-Lage (RCC) mit einer Durchkontaktierung (DK) derart auf der ersten Leiterplatten-Lage (PCB, RCC) aufgebracht ist, dass die Fläche der Durchkontaktierung (DK) der ersten Leiterplatten-Lage (PCB, RCC) mit der Durchkontaktierung (DK) der Leiterplattenaufbau-Lage (RCC) in elektrischer Verbindung steht.Arrangement (LA) according to one of claims 7 to 9, in which a printed circuit board assembly (RCC) with a via (DK) applied on the first circuit board layer (PCB, RCC) is that the area the via (DK) of the first circuit board layer (PCB, RCC) with the via (DK) of the printed circuit board assembly layer (RCC) is in electrical connection. Verfahren zur Herstellung einer ein elektronisches Bauelement (C) aufweisenden Anordnung (LA) mit folgenden Schritten: a) Herstellen des elektronischen Bauelements (C) mit einer elektrisch leitenden Kontaktierungsfläche (K) zur Kontaktierung der in das elektronische Bauelement integrierten elektronischen Schaltung; b) Strukturierung einer Maske auf das elektronische Bauelement (C), welche die Kontaktierungsfläche (K) bedeckt; c) Bedecken des elektronischen Bauelements (C) mit einer Isolationsschicht (I) auf den nicht von der Maske bedeckten Flächen; d) Aufbringen einer Verteilungsfläche (V) auf zumindest einem Teil der Kontaktierungsfläche (K) und zumindest einen Teil der Isolationsschicht (I); e) Kontaktieren der in das elektronische Bauelement (C) integrierten Schaltung mittels einer Kontaktierung über die Verteilungsfläche (V).Method of making an electronic Device (C) having arrangement (LA) with the following steps: a) Producing the electronic component (C) with an electrical conductive contact surface (K) for contacting the integrated in the electronic component electronic circuit; b) structuring of a mask the electronic component (C) which covers the contacting surface (K); c) Covering the electronic component (C) with an insulating layer (I) on the surfaces not covered by the mask; d) Applying a distribution area (V) on at least part of the contacting surface (K) and at least a part of the insulating layer (I); e) Contact the circuit integrated in the electronic component (C) by means of a contact via the distribution area (V). Verfahren nach Anspruch 11 mit folgenden weiteren Schritten f) Positionieren und Befestigen des elektronischen Bauelements (CK) auf einer Trägerschicht (PCB) g) Aufbringen einer zweiten weiteren Leiterplattenlage (RCC) auf die erste weitere Leiterplattenlage (PCB) h) Herstellen von Kontaktierungen zwischen der ersten Leiterplattenlage (PCB) oder/und dem elektronischen Bauelement (CK) und der zweiten Leiterplattenlage (RCC).Method according to Claim 11, with the following further steps f) Positioning and fastening of the electronic component (CK) on a carrier layer (PCB) g) applying a second further printed circuit board layer (RCC) to the first further printed circuit board layer (PCB) h) producing contacts between the first printed circuit board layer (PCB) or / and the electronic component (CK) and the second printed circuit board layer (RCC). Verfahren nach Anspruch 12, bei dem die Schritte g und h mit einer Anzahl n weiterer Leiterplattenlagen (RCC) auf der einen Seite der Trägerschicht (PCB) und mit einer Anzahl m weiterer Leiterplattenlagen auf der anderen Seite der Trägerschicht wiederholt werden wobei m und n ganze Zahlen größer oder gleich 0 sind.The method of claim 12, wherein the steps g and h with a number of further board layers (RCC) one side of the carrier layer (PCB) and with a number of m more PCB layers on the other Side of the carrier layer where m and n are integers greater than or equal to zero.
DE2003143053 2003-09-16 2003-09-16 Electronic component and arrangement with an electronic component Withdrawn DE10343053A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2003143053 DE10343053A1 (en) 2003-09-16 2003-09-16 Electronic component and arrangement with an electronic component
PCT/EP2004/051999 WO2005029932A1 (en) 2003-09-16 2004-09-02 Electronic component, and arrangement comprising an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003143053 DE10343053A1 (en) 2003-09-16 2003-09-16 Electronic component and arrangement with an electronic component

Publications (1)

Publication Number Publication Date
DE10343053A1 true DE10343053A1 (en) 2005-04-07

Family

ID=34258727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003143053 Withdrawn DE10343053A1 (en) 2003-09-16 2003-09-16 Electronic component and arrangement with an electronic component

Country Status (2)

Country Link
DE (1) DE10343053A1 (en)
WO (1) WO2005029932A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT503191B1 (en) * 2006-02-02 2008-07-15 Austria Tech & System Tech PCB LAYER ELEMENT WITH AT LEAST ONE EMBEDDED COMPONENT AND METHOD FOR BEDDING AT LEAST ONE COMPONENT IN A LADDER PLATE ELEMENT
DE102020125813A1 (en) 2020-10-02 2022-04-07 Infineon Technologies Ag METHOD OF MAKING CHIP PACKAGE AND CHIP PACKAGE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19642488A1 (en) * 1996-10-15 1998-04-16 Bernd Klose Thin-layer circuit board for e.g. chip card
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
DE19954941A1 (en) * 1999-11-16 2001-06-13 Fraunhofer Ges Forschung Method for integrating a chip within a circuit board
EP1137332A1 (en) * 1999-09-02 2001-09-26 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
US20030015342A1 (en) * 2000-02-25 2003-01-23 Hajime Sakamoto Multilayer printed wiring board and method for producing multilayer printed wiring board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
SE513341C2 (en) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangements with printed circuit boards and method of manufacture thereof
ATE429032T1 (en) * 2000-08-16 2009-05-15 Intel Corp DIRECT BUILD LAYER ON AN ENCAPSULATED CHIP PACKAGING
JP3910045B2 (en) * 2001-11-05 2007-04-25 シャープ株式会社 Method for manufacturing electronic component internal wiring board
DE10225431A1 (en) * 2002-06-07 2004-01-08 Siemens Dematic Ag Method for connecting electronic components on an insulating substrate and component module produced by the method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
DE19642488A1 (en) * 1996-10-15 1998-04-16 Bernd Klose Thin-layer circuit board for e.g. chip card
EP1137332A1 (en) * 1999-09-02 2001-09-26 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
DE19954941A1 (en) * 1999-11-16 2001-06-13 Fraunhofer Ges Forschung Method for integrating a chip within a circuit board
US20030015342A1 (en) * 2000-02-25 2003-01-23 Hajime Sakamoto Multilayer printed wiring board and method for producing multilayer printed wiring board
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT503191B1 (en) * 2006-02-02 2008-07-15 Austria Tech & System Tech PCB LAYER ELEMENT WITH AT LEAST ONE EMBEDDED COMPONENT AND METHOD FOR BEDDING AT LEAST ONE COMPONENT IN A LADDER PLATE ELEMENT
DE102020125813A1 (en) 2020-10-02 2022-04-07 Infineon Technologies Ag METHOD OF MAKING CHIP PACKAGE AND CHIP PACKAGE
US11862600B2 (en) 2020-10-02 2024-01-02 Infineon Technologies Ag Method of forming a chip package and chip package

Also Published As

Publication number Publication date
WO2005029932A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
EP2973671B1 (en) Method for the production of an electronic sub-assembly
EP3231261B1 (en) Printed circuit board with asymmetrical stack of layers
DE102011001556B4 (en) Manufacturing method for an encapsulated semiconductor chip with external contact pads
EP1394855B1 (en) Method of manufacturing a universal housing for an electronic semiconductor device
DE10137184A1 (en) Electronic component with a plastic housing and method for its production
DE102016110862B4 (en) Module and method of making a variety of modules
DE3125518A1 (en) "Thin wiring arrangement"
EP3095307B1 (en) Printed circuit board, circuit, and method for the production of a circuit
EP0620702B1 (en) Core for electrical interconnection substrates and electrical interconnection substrates with core, and method for manufacturing the same
WO2013013964A1 (en) Carrier device, electrical device having a carrier device and method for producing same
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
EP3695691B1 (en) Method for producing a printed circuit board having thermal through-contacts, and printed circuit board
DE102018205670A1 (en) Hermetically sealed module unit with integrated antennas
DE102019202715A1 (en) FILM-BASED PACKAGE WITH DISTANCE COMPENSATION
EP0451541B1 (en) Fabrication of multilayer circuit boards with increased conductor density
DE10343053A1 (en) Electronic component and arrangement with an electronic component
EP0710432A1 (en) Process for manufacturing printed circuit foils or semifinished products for printed circuit foils, and thus manufactured printed circuit foils and semifinished products
DE102015109965A1 (en) Embedded chip packaging technology
DE10333840B4 (en) Semiconductor component with a plastic housing, which has a Umverdrahrungsstruktur and method for their preparation
DE102018100139A1 (en) Method for producing a multilayer printed circuit board and printed circuit board
EP2280592B1 (en) Construction of a contact area on a circuit board
DE102006010523B3 (en) Method and device for contacting an electrical contact surface on a substrate and/or a component on the substrate laminates an insulating film with laser-cut openings and applies electrically conductive material
DE10343065A1 (en) Circuit board arrangement for mobile telephones and laptops comprises a circuit board layer, a component arranged on the circuit board layer, and a positioning element formed on the circuit board layer for fixing the component on the layer
DE10146854B4 (en) Electronic component with at least one semiconductor chip and method for producing an electronic component with at least one semiconductor chip
DE102019202720B4 (en) Thin film chip package for semiconductor chips with indirect contact and process for producing the same

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee