DE10341236B4

DE10341236B4 - Analog/Digital-Wandler

Info

Publication number: DE10341236B4
Application number: DE2003141236
Authority: DE
Inventors: Michael Gude
Original assignee: Individual
Current assignee: Individual
Priority date: 2003-09-08
Filing date: 2003-09-08
Publication date: 2006-07-13
Anticipated expiration: 2023-09-09
Also published as: DE10341236A1

Abstract

Analog/Digital-Wandler dadurch gekennzeichnet, dass mit Hilfe einer Referenzfrequenz und eines Spannungsteilers die analoge Eingangsspannung in ein Pulssignal umgewandelt wird, dessen Impulslänge proportional zur analogen Eingangsspannung ist, und dass dieses Pulsignal mit Hilfe einer Delayline und eines Edge-Dekoders zeitlich ausgemessen wird, so dass ein digitales Ausgangs-Signal entsteht.

Description

Analog/Digital-Wandler (A/D-Wandler) sind seit vielen Jahren bekannt und in vielen elektronischen Geräten im Einsatz. Sie wandeln ein analoges Eingangssignal in einen zu diesem Eingangswert proportionalen digitalen Ausgangswert um. Wichtige Kennzahlen sind hier die Auflösung, in der Regel durch die Zahl der Ausgangsbits beschrieben, und die Geschwindigkeit des Wandlers. Diese wird in der Regel in Samples/Sekunde angegeben.

Ein weiteres sehr wichtiges Kriterium für den praktischen Einsatz ist die Möglichkeit der kostengünstigen Implementation in einer integrierten Schaltung. Auf einem solchen Chip sind analoge Schaltungen hoher Genauigkeit jedoch nur schwierig und mit zusätzlichem Kostenaufwand realisierbar. Ferner ist im Gegensatz zu rein digitalen Schaltungen eine quasi automatische Verkleinerung der Schaltung mit jeder Chip-Generation nicht möglich. Aus diesem Grund haben in den letzten Jahren A/D-Wandler nach dem Delta-Sigma-Prinzip weite Verbreitung gefunden. Diese benutzen in der Regel nur einen 1-Bit A/D-Wandler und erreichen durch Überabtastung des Eingangssignals und anschließende digitale Filterung eine hohe Auflösung. Dadurch kann der analoge Schaltungsteil klein gehalten werden; ferner wirken sich bestimmte Unzulänglichkeiten der analogen Schaltung nicht auf die Qualität des Wandlers aus.

Nachteil der Delta-Sigma-Wandler ist die notwendige Überabtastung. Das heißt, dass die Datenrate in Samples/s deutlich unter der Abtastrate des Wandlers liegt. Dadurch sind schnelle A/D-Wandler mit Datenraten von über ca. 10 Msamples/s nicht mit dem Delta-Sigma-Prinzip zu realisieren. Hier werden bislang aufwendige Flashwandler eingesetzt, die den Nachteil haben, in Abhängigkeit von der Bit-Auflösung exponentiell steigenden Schaltungsaufwand zu erfordern.

Nach dem Stand der Technik sind bereits Schaltungsteile und ein ähnlich arbeitender A/D-Wandler bekannt.

So beschreibt die Patentanmeldung DE 390017 A1 eine Schaltung, die in der Lage ist, ein eine Gleichspannung in ein dazu proportionales Pulssignal umzusetzen. Eine Referenzfrequenz wird hier allerdings nicht genutzt.

Das US-Patent US 4,630,031 beschreibt eine Schaltung mit der ein Pulssignal durch verschiedene Delay-Stufen in ein binäres Digitalsignal umgesetzt werden kann. Ein Edge-Detektor wird jedoch hier nicht verwendet.

Die vorliegende Erfindung hat die Aufgabe einen schnellen A/D-Wandler mit geringem Aufwand und einfacher Chip-Integration zu realisieren.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass mit Hilfe einer Referenzfrequenz die analoge Eingangsspannung in ein Pulssignal umgewandelt wird, dessen Impulslänge proportional zur analogen Eingangsspannung ist (siehe 1). Dieses Pulssignal wird mit Hilfe einer Delayline (3) zeitlich ausgemessen.

Ein zusätzlicher Vorteil der Schaltung ergibt sich aus 1. Hier ist die rein digitale Realisation auf einem Chip bei minimaler externer Außenbeschaltung gezeigt. Bereits hinter den Eingangsbuffern sind nur noch digitale Signale vorhanden (s.a. 2). Das Ausmessen der Länge der Impulse kann durch eine Schaltung entsprechend 3 erfolgen. Hier entsteht in Abhängigkeit des Länge des Eingangsimpulses ein 1/0-Übergang (Edge) auf der Verzögerungsleitung aus Buffern. Dieser wird bei der negativen Eingangsflanke, was dem Ende des Impulses entspricht, in eine Reihe aus Flip-Flops übertragen. Durch einen Dekoder, der den 1/0-Übergang detektiert, wird das Signal in ein Binärsignal umgewandelt. Dieses entspricht dem Ausgangswert des A/D-Wandlers. Dieser Wert ist sowohl von der gewählten Referenzfrequenz als auch vom absoluten Delay der Delayline abhängig. Das Delay der Delayline ist dabei von den Faktoren Versorgungsspannung, Temperatur und Fertigungstoleranz bei der Produktion abhängig.

Bei heutiger Chip-Technologie sind Messauflösungen der Delayline von etwa 50ps-200ps problemlos zu realisieren.

Entsprechend Anspruch 2 kann man diese Anordnung weiter verbessern in dem durch ein XOR-Gatter die Referenzfrequenz mit dem Pulssignal verknüpft wird und dadurch ein Pulssignal mit zwei hintereinanderliegenden Pulsen unterschiedlicher Länge (P1, P2) entsteht.

Diese Impulse haben maximal die halbe Länge gegenüber dem Impulssignal, das sich aus der Schaltungsanordnung nach Anspruch 1 ergibt. Dadurch wird zum Ausmessen der Impulse auch nur eine Delayline mit der halben Länge benötigt, was auch die Zahl der benötigten Flip-Flops halbiert.

Entsprechend Anspruch 3 ist es vorteilhaft aus den gemessenen Impulslängen P1 und P2 einen Quotienten folgender Form zu bilden: D = K((P1 – P2)/(P1 + P2))

Dadurch entstehen folgende Vorteile:

a) Bei P1 = P2 entsteht immer der Ausgangswert Null.
b) P1 + P2 sind unabhängig von dem analogen Eingangssignal konstant und entsprechen dem ausgemessenen Wert der Referenzfrequenz. Hier gehen also die Referenzfrequenz und die Delaywerte der Delayline ein.
c) Der Faktor K sollte so gewählt werden, dass eine Änderung des Wertes von P1 oder P2 um eins auch zu einer entsprechenden Änderung des Ausgangswertes D führt.

Entsprechend Anspruch 4 ist es vorteilhaft, dass der oder die Eingangsbuffer hinter der analogen Außenbeschaltung durch eine getrennte spezielle Spannungsversorgung vom Rest der Schaltung entkoppelt werden. Dadurch verfälschen Störspannungen auf der Versorgungsleitung der integrierten Schaltung nicht den gemessenen Analogwert. Dieser Störeffekt tritt insbesondere durch eine Modulation der Eingangsschwellspannung der Eingangsbuffer durch die Versorgungsspannung auf. Diese Störung kann auch vermieden werden, wenn anstatt einfacher Eingangsbuffer Komperatoren an den Eingängen verwendet werden und diese Komparatoren mit einer entstörten Vergleichsspannung am zweiten Komparatoreingang versorgt werden.

Claims

Analog/Digital-Wandler dadurch gekennzeichnet, dass mit Hilfe einer Referenzfrequenz und eines Spannungsteilers die analoge Eingangsspannung in ein Pulssignal umgewandelt wird, dessen Impulslänge proportional zur analogen Eingangsspannung ist, und dass dieses Pulsignal mit Hilfe einer Delayline und eines Edge-Dekoders zeitlich ausgemessen wird, so dass ein digitales Ausgangs-Signal entsteht.
Analog/Digital-Wandler nach Anspruch 1 dadurch gekennzeichnet, dass durch ein XOR-Gatter die Referenzfrequenz mit dem Pulssignal verknüpft wird und dadurch ein Pulssignal mit zwei hintereinanderliegenden Pulsen unterschiedlicher Länge (P1, P2) entsteht, und dass diese Pulse mit Hilfe einer Delayline zeitlich ausgemessen werden.
Analog/Digital-Wandler nach Anspruch 2 dadurch gekennzeichnet, dass sowohl die Längen-Differenz (P1 – P2) als auch die Längen-Summe (P1 + P2) der zwei hintereinanderliegenden Pulse bestimmt wird, wobei der Quotient (P1 – P2)/(P1 + P2) multipliziert mit einem Skalenfaktor K den digitalen Ausgangswert ergibt, welcher durch diese Berechnung unabhängig vom Wert der Referenzfrequenz wird.
Analog/Digital-Wandler nach Anspruch 1 dadurch gekennzeichnet, dass der oder die Eingangsbuffer hinter der analogen Außenbeschaltung durch eine getrennte spezielle Spannungsversorgung vom Rest der Schaltung entkoppelt werden.