DE10333315B4 - The power semiconductor module - Google Patents

The power semiconductor module Download PDF

Info

Publication number
DE10333315B4
DE10333315B4 DE10333315A DE10333315A DE10333315B4 DE 10333315 B4 DE10333315 B4 DE 10333315B4 DE 10333315 A DE10333315 A DE 10333315A DE 10333315 A DE10333315 A DE 10333315A DE 10333315 B4 DE10333315 B4 DE 10333315B4
Authority
DE
Germany
Prior art keywords
substrate
power semiconductor
semiconductor module
power
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10333315A
Other languages
German (de)
Other versions
DE10333315A1 (en
Inventor
Bernd Gutsmann
Thomas Passe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10333315A priority Critical patent/DE10333315B4/en
Publication of DE10333315A1 publication Critical patent/DE10333315A1/en
Application granted granted Critical
Publication of DE10333315B4 publication Critical patent/DE10333315B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

Leistungshalbleitermodul
mit einem Leistungsbereich (16), der von einem ersten Substrat (1a) gebildet ist, auf dessen Oberseite (2) und/oder Unterseite (3) mindestens eine Leitungsbahn (6, 7) zur Stromzuführung und/oder Stromwegführung für mindestens ein auf dem ersten Substrat (1a) angeordnetes Leistungshalbleiterelement (10, 11) vorgesehen ist, gekennzeichnet durch
einen externe Anschlüsse (30, 31) bildenden, ebenen Verbindungsbereich (18), der von einem zweiten Substrat (1b) gebildet ist und auf dem zumindest eine mit dem Leistungsbereich (16) elektrisch verbundene, bandförmige Leitungsbahn (7b) vorgesehen ist, wobei
mindestens eines der Substrate (1a, 1b) niederohmig und/oder niederinduktiv ausgeführt ist, indem stromführende Leitungsbahnen (6, 7) mit entgegengesetzter Stromrichtung nahe beieinander angeordnet sind und sich großflächig einander gegenüberstehen.The power semiconductor module
with a power region (16) which is formed by a first substrate (1a), on the upper side (2) and / or underside (3) of which at least one conductor track (6, 7) for current supply and / or current path guide for at least one on the the first substrate (1a) arranged power semiconductor element (10, 11) is provided, characterized by
a flat connection region (18) forming external connections (30, 31), which is formed by a second substrate (1b) and on which at least one band-shaped conductor path (7b) is connected, which is electrically connected to the power region (16)
at least one of the substrates (1 a, 1 b) is low-resistance and / or low-inductance, in that current-carrying conductor paths (6, 7) are arranged close to each other with opposite current direction and face each other over a large area.

Figure 00000001
Figure 00000001

Description

Die Erfindung liegt auf dem Gebiet der Leistungshalbleitertechnik und ist auf den externen Anschluss eines Leistungshalbleitermoduls gerichtet, das Leistungshalbleiter, wie beispielsweise IGBTs, enthält.The Invention is in the field of power semiconductor technology and is directed to the external terminal of a power semiconductor module, the Power semiconductors, such as IGBTs contains.

Die Erfindung betrifft ein Leistungshalbleitermodul mit einem Leistungsbereich, der auf einem ersten Substrat gebildet ist, auf dessen Oberseite und/oder Unterseite mindestens eine Leitungsbahn (z.B. Metallisierung) zur Stromführung zu und/oder von mindestens einem auf dem ersten Substrat angeordneten Leistungshalbleiterelement vorgesehen ist.The The invention relates to a power semiconductor module having a power range, which is formed on a first substrate, on the top and / or Underside at least one line track (e.g., metallization) to current leadership to and / or at least one arranged on the first substrate Power semiconductor element is provided.

Bei einem derartigen, aus der DE 197 21 061 A1 bekannten Leistungshalbleitermodul sind mehrere Leistungshalbleiterelemente, nämlich IGBTs und Freilaufdioden, (nachfolgend auch Leistungshalbleiter genannt) auf beidseitig kupferkaschierten Substraten (DCB-Substrate) angeordnet und kontaktiert. Die Kupferkaschierung auf der Substratoberseite ist entsprechend der Elektrodenausbildung der Leistungshalbleiter in Leiterflächen und Leitungsbahnen strukturiert. Zum Anschluss der Leistungshalbleiter an äußere elektrische Zu- oder Ableitungen sind Lötpfosten oder Löthaken vorgesehen. Diese sind mit den Leistungshalbleitern oder mit den Leitungsbahnen über Bonddrähte verbunden.In such, from the DE 197 21 061 A1 known power semiconductor module are a plurality of power semiconductor elements, namely IGBTs and freewheeling diodes (hereinafter also called power semiconductor) arranged on both sides copper-clad substrates (DCB substrates) and contacted. The Kupferkaschierung on the substrate top side is structured according to the electrode formation of the power semiconductors in conductor surfaces and conductor paths. Soldering posts or soldering hooks are provided for connecting the power semiconductors to external electrical inlets or outlets. These are connected to the power semiconductors or to the conductor paths via bonding wires.

Mit zunehmender Leistungsanforderung steigen auch die Stromdichten, für die diese externen elektrischen Anschlussanordnungen ausgelegt sein müssen. Diesen Anforderungen werden klassische Verbindungstechniken, wie z.B. das in der DE 197 21 061 A1 dargestellte mehrfache Draht-Bonden, nicht mehr ohne weiteres gerecht. Mehrfaches Draht-Bonden ist fertigungstechnisch aufwendig und führt zu einer unerwünschten Steigerung der Induktivität solcher Verbindungen, die bei hohen Stromsteilheiten während schneller Schaltvorgänge der Leistungshalbleiter das System schädigende Überspannungen verursachen können. Ein langsameres Schalten in dem Bestreben, derartige Überspannungen zu reduzieren, führt zu unerwünscht höheren Schaltverlusten.With increasing power demand, the current densities for which these external electrical connection arrangements must be designed also increase. These requirements are classic connection techniques, such as in the DE 197 21 061 A1 shown multiple wire bonding, no longer just fine. Multiple wire bonding is expensive to manufacture and leads to an undesirable increase in the inductance of such compounds that can cause the system damaging surges at high current gradients during fast switching operations of power semiconductors. Slower switching in an effort to reduce such overvoltages leads to undesirably higher switching losses.

Aufgabe der vorliegenden Erfindung ist daher die Bereitstellung eines Leistungshalbleitermoduls für hohe Stromdichten und Stromsteilheiten, das niederinduktiv und niederohmig ist und dabei einfache mechanische und elektrische Ankopplung an externe Zu- oder Ableitungen ermöglicht.task The present invention therefore provides a power semiconductor module for high Current densities and current gradients, the low-inductance and low-resistance is and thereby simple mechanical and electrical coupling external supply or discharge allows.

Diese Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.These Task is by a power semiconductor module according to claim 1 solved. Embodiments and developments of the inventive concept are Subject of dependent claims.

Die Aufgabe wird bei einem Leistungshalbleitermodul der eingangs genannten Art insbesondere gelöst durch einen niederinduktiven und niederohmigen Leistungsbereich und/oder einen niederinduktiven Verbindungsbereich, deren Leiterbahnen nach dem Prinzip der Bandleitung aufgebaut sind. Eine Bandleitung ist dadurch charakterisiert, dass stromführende Leiterbahnen mit entgegengesetzter Stromrichtung möglichst nah beieinander angeordnet sind und sich großflächig gegenüber stehen (wie z.B. "Busbar").The Task is in a power semiconductor module of the aforementioned Specially solved through a low-inductance and low-resistance power range and / or a low-inductive connection region whose interconnects are constructed according to the principle of the ribbon cable. A ribbon conductor is characterized in that current-carrying conductor tracks with opposite Current direction as possible are arranged close to each other and face each other over a large area (such as "busbar").

Indem sowohl im Leistungsbereich als auch im Verbindungsbereich die stromführenden Verbindungen nach dem Bandleitungsprinzip realisiert sind, ist ein niederinduktives und niederohmiges Leistungshalbleitermodul geschaffen, bei dem vorteilhafterweise die Stromführung z.B. zum sog. Leistungs-Busbar und/oder zum sog. Steuerbus ohne aufwendige Hilfselemente realisiert werden kann. Der Verbindungsbereich und der Leistungsbereich können aus einem Substrat oder aus zwei einzelnen Substraten hergestellt sein.By doing both in the power range and in the connection area, the current-carrying Connections are realized according to the ribbon principle, is a low-inductance and low-resistance power semiconductor module created, in which advantageously the current routing e.g. to the so-called power busbar and / or to the so-called control bus realized without complex auxiliary elements can be. The connection area and the power range can be off a substrate or two individual substrates.

Zur elektrischen Verbindung zwischen Verbindungs- und Leistungsbereich, die nach dem Prinzip der Bandleitung ausgelegt sind, können bekannte Verbindungstechniken genutzt werden (Durchkontaktierung, Lot, Metallbügel). Für den Fall, dass beide Substrate aus einem Grundsubstrat hervorgehen, kann eine oder mehrere Substratmetallisierung direkt als Verbindung genutzt werden. Dies ermöglicht eine an parasitären Induktivitäten und Widerständen besonders arme Anordnung, die ohne aufwendige zusätzliche elektrische Verbindungselemente auskommt.to electrical connection between connection and power range, which are designed according to the principle of stripline, known connection techniques be used (via, solder, metal bracket). In the event that both substrates may arise from a base substrate, one or more substrate metallization can be used directly as a connection. This allows one to parasitic inductances and resistors particularly poor arrangement, without the need for extra electrical connection elements manages.

Insbesondere wenn mehrere Verbindungsabschnitte erforderlich sind, ist es fertigungstechnisch bevorzugt, dass zumindest ein Verbindungsabschnitt eine breitflächige Lotverbindung oder ein Metallbügel ist.Especially if several connecting sections are required, it is manufacturing technology preferred that at least one connecting portion a wide area solder joint or a metal strap is.

Um besonders hohe Stromdichte zu- bzw. ableiten zu können und/oder um eine große Gestaltungsvielfalt bei dem Schaltungslayout zu schaffen, ist nach einer vorteilhaften Weiterbildung der Erfindung vorgesehen, dass auf dem ersten und auf dem zweiten Substrat jeweils beidseitig bandförmige Leitungsbahnen vorgesehen sind.Around To be able to supply or discharge particularly high current density and / or a big one Creating design diversity in the circuit layout is after an advantageous embodiment of the invention provides that on the first and on the second substrate in each case band-shaped conductor paths are provided.

Eine für die mechanische Verbindung mit und für den elektrischen Anschluss an externe(n) Leitungen alternative Ausgestaltung der Erfindung sieht vor, dass das erste und das zweite Substrat rechtwinklig zueinander orientiert sind.A for the mechanical connection with and for the electrical connection to external (n) lines alternative embodiment The invention provides that the first and the second substrate are oriented at right angles to each other.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:The Invention will be described below with reference to the figures in the drawing illustrated embodiments explained in more detail. It demonstrate:

1a und 1b die Ober- und (teilweise) die Unterseite bei der Herstellung eines erfindungsgemäßen Leistungshalbleitermoduls verwendeter Substrate, 1a and 1b the upper and (partly) the underside used in the production of a power semiconductor module according to the invention substrates,

2 ein erfindungsgemäßes Leistungshalbleitermodul 2 an inventive power semiconductor module

3a, 3b, 3c und 3d Details aus 2 und diesbezügliche Varianten, 3a . 3b . 3c and 3d Details from 2 and related variants,

4 ein weiteres erfindungsgemäßes Leistungshalbleitermodul, 4 another power semiconductor module according to the invention,

5 ein weiteres erfindungsgemäßes Leistungshalbleitermodul, 5 another power semiconductor module according to the invention,

6 eine Realisierung des externen Anschlusses eines erfindungsgemäßen Leistungshalbleitermoduls, 6 a realization of the external connection of a power semiconductor module according to the invention,

7 einen Anschluss eines erfindungsgemäßen Leistungshalbleitermoduls an einen externen Busbar. 7 a connection of a power semiconductor module according to the invention to an external busbar.

1a zeigt ein Substrat 1 mit einer Oberseite 2 und einer Unterseite 3. Die Ansicht der Unterseite 3 ist in 1b teilweise gezeigt. Bei dem Substrat handelt es sich um ein DCB (Direct Copper Bonding)-Substrat dessen Ober- und Unterseite unter Zwischenlage einer Isolationsschicht kupferkaschiert ist. Durch an sich bekannte Strukturierungsverfahren (z.B. Ätzverfahren) sind auf der Oberseite bandförmige Leitungen oder Leitungsbahnen 6, 7 ausgebildet. Auf diesen sind Leistungshalbleiter 10, 11 mit ihrer jeweiligen Unterseite aufgebracht und kontaktiert. Auch die Frontseiten der Leistungshalbleiters sind durch Bonddrähte (z.B. 14) leitend mit der benachbarten Leitungsbahn 6 verbunden. 1a shows a substrate 1 with a top 2 and a bottom 3 , The view of the bottom 3 is in 1b partially shown. The substrate is a DCB (Direct Copper Bonding) substrate whose upper and lower surfaces are copper-clad with the interposition of an insulating layer. By per se known structuring method (eg etching) are on the top band-shaped lines or paths 6 . 7 educated. On these are power semiconductors 10 . 11 applied and contacted with their respective underside. The front sides of the power semiconductor are by bonding wires (eg 14 ) conductive with the adjacent conductor track 6 connected.

Das Substrat 1 ist – wie in 1a und 1b zunächst nur durch eine gestrichelt dargestellte Trennlinie 15 angedeutet – in zwei Segmente oder (Teil)Substrate 1a, 1b unterteilt, die einen Leistungsbereich 16 und einen ebenen Verbindungsbereich 18 bilden. Im Leistungsbereich sind die Leistungshalbleiter 10, 11 angeordnet. Der Verbindungsbereich dient zum externen Anschluss des Moduls (z.B. an Steuerleitungen, Lastleitungen oder Versorgungsleitungen) und kann auch zur mechanischen Ankopplung oder Befestigung des Moduls dienen.The substrate 1 is - as in 1a and 1b initially only by a dashed line dividing line 15 indicated - in two segments or (part) substrates 1a . 1b divided, which has a power range 16 and a flat connection area 18 form. In the power range are the power semiconductors 10 . 11 arranged. The connection area is used for external connection of the module (eg to control lines, load lines or supply lines) and can also be used for mechanical coupling or attachment of the module.

Die Leitungsbahn 7 erstreckt sich beim Ausführungsbeispiel aus dem Leistungsbereich über einen Verbindungsabschnitt 19 in den Verbindungsbereich hinein. Der Verbindungsabschnitt ist im Übergangsbereich zwischen Leistungs- und Verbindungsbereich ausgebildet und bei dieser Ausführungsform integraler Bestandteil der Bahn 7. Der Verbindungsabschnitt kann – wie im Zusammenhang mit den 3b bis 3d noch näher erläutert – auch von separaten Verbindungselementen gebildet sein. Dabei ist der leistungsbereichseitige Teil 7a der Leitungs bahn 7 mit dem Teil 7b der Leitungsbahn 7 im Verbindungsbereich verbunden.The cableway 7 extends in the embodiment of the power range via a connecting portion 19 into the connection area. The connecting portion is formed in the transition region between the power and connection region and in this embodiment an integral part of the web 7 , The connection section can - as in connection with the 3b to 3d to be explained in more detail - be formed by separate fasteners. Here is the performance area side part 7a the cableway 7 with the part 7b the cableway 7 connected in the connection area.

Wie 1b verdeutlicht, ist rückseitig auf der Unterseite 3 des Substrats 1 im Leistungsbereich 16 (linksseitig der Trennlinie 15) eine weitere Leitungsbahn 22 und im Verbindungsbereich 18 (rechtsseitig der Trennlinie 15) eine Leitungsbahn vorgesehen.As 1b clarified, is back on the bottom 3 of the substrate 1 in the performance range 16 (left side of the dividing line 15 ) another line 22 and in the connection area 18 (on the right side of the dividing line 15 ) provided a line path.

2 zeigt – wobei für entsprechende Elemente dieselben Bezugszeichen wie in den 1a, 1b verwendet werden ein erfindungsgemäßes Modul, bei dem das erste Substrat (teil) 1a und das zweites Substrat (teil) 1b an der Trennlinie getrennt und rechtwinklig zueinander orientiert zusammengesetzt sind. Bei der Trennung ist die oberseitige Kupferkaschierung unversehrt geblieben, so dass die Leitungsbahn 7 nahtlos aus dem Leistungsbereich (Teil 7a der Leitungsbahn) zum Verbindungsbereich gelangt und zu einem in 2 nicht sichtbaren Anschluss 30 (Teil 7b der Leitungsbahn) führt. Die Stromflussrichtung ist beispielhaft durch einen Pfeil P angedeutet. 2 shows - for corresponding elements, the same reference numerals as in 1a . 1b a module according to the invention is used in which the first substrate (part) 1a and the second substrate (part) 1b separated at the dividing line and are oriented at right angles to each other. During the separation, the top-side copper lamination remained intact, so that the conduction path 7 seamless from the performance area (part 7a the line path) reaches the connection area and to a in 2 invisible connection 30 (Part 7b the conduction path) leads. The current flow direction is indicated by an arrow P by way of example.

3a zeigt als Detail eine Seitenansicht in Pfeilrichtung A in 2. Man erkennt die auch im Verbindungsabschnitt 19 unversehrte Leitungsbahn 7, die so den Übergangsbereich zwischen Leistungsbereich und Verbindungsbereich überbrückt und zum Anschluss 30 führt. 3a shows in detail a side view in the direction of arrow A in 2 , One recognizes that also in the connection section 19 unbroken line 7 , which thus bridges the transition range between power range and connection range and to the connection 30 leads.

Die Leitungsbahn 6 verläuft unter dem hochkant orientierten zweiten Substrat 1b und endet im Leistungsbereich kurz vor der Trennlinie am Substrat 1b. Dieses bildet mit der Leitungsbahn 24 einen elektrischen Anschluss 31. Der Anschluss 31 kann in den nachfolgend beschriebenen Varianten mit der Leitungsbahn 6 kontaktiert werden. Die 3b bis 3d zeigen dazu Schnittansichten entlang der Linie III-III in 2 mit Varianten bezüglich der Verbindung der Leitungsbahn 6 mit dem Anschluss 31 bzw. 30 (3d).The cableway 6 runs under the edge-oriented second substrate 1b and ends in the power range just before the dividing line on the substrate 1b , This forms with the conduction path 24 an electrical connection 31 , The connection 31 can in the variants described below with the conduction path 6 be contacted. The 3b to 3d show sectional views along the line III-III in 2 with variants concerning the connection of the conductor track 6 with the connection 31 respectively. 30 ( 3d ).

Gemäß 3b kann zwischen dem Ende 6a der Leitungsbahn 6 eine Verbindung durch eine Lötung 35 in der Kehle zwischen den Substraten 1a, 1b geschaffen sein.According to 3b can be between the end 6a the cableway 6 a connection through a soldering 35 in the throat between the substrates 1a . 1b be created.

3c zeigt eine Variante, bei der das Ende 6a der bandförmigen Leitungsbahn 6 über einen flächig auf die Substrate 1a, 1b aufgelöteten Metallbügel 36 mit dem Anschluss 31 verbunden ist, der wiederum mit der Leitungsbahn 6 verbunden ist. 3c shows a variant in which the end 6a the band-shaped conductor path 6 over a surface on the substrates 1a . 1b soldered metal strap 36 with the connection 31 connected, in turn, with the conductor track 6 connected is.

Wie 3d zeigt, kann der Anschluss 31 (Leitungsbahn 24) auch mittels Durchkontaktierungen 37 mit dem Anschluss 30 verbunden sein.As 3d shows, the connection can 31 (Pathway 24 ) also by means of vias 37 with the connection 30 be connected.

4 zeigt ein weiteres erfindungsgemäßes Leistungshalbleitermodul mit einem ersten Substrat (teil) 40 und einem zweiten Substrat(teil) 41. Die Substratteile sind durch eine virtuelle Trennlinie 42 in einen Leistungsbereich 44 und einen Verbindungsbereich 45 getrennt. Im Leistungsbereich befindet sich wie ausführlich beschrieben ein Halbleiterbauelement 47. Sowohl die obere 50 als auch die untere Metallisierungsschicht 51 der Substrate 40, 41 dient wie durch Pfeile P angedeutet der Stromführung. Bei diesem Ausführungsbeispiel sind die Substratteile in einer Ebene und körperlich nicht getrennt (vereinzelt). Das Halbleiterbauelement 47 ist über einen Bonddraht mit einer Leitungsbahn 52 verbunden, die im Verbindungsbereich in der Metallisierung 50 ausgebildet ist und zur externen mechanischen und elektrischen Fixierung bzw. Ankopplung des Moduls dienen kann. Die elektrische Verbindung von Leitungsbahnen, die in den Metallisierungsschichten 50, 51 ausgebildet sind, erfolgt über einen breiten Metallbügel 58, der um die Substratkante greift und mit der Oberseite bzw. Unterseite verlötet ist. Die Metallisierungen 50 und 51 sind im Verbindungsbereich 45 jeweils so ausgebildet, dass sie unmittelbar als mechanische und elektrische Anschlüsse für die externe Ankopplung geeignet sind und nach dem Prinzip der Bandleitung ausgeführt sind. 4 shows a further inventive power semiconductor module with a first substrate (part) 40 and a second substrate (part) 41 , The substrate parts are separated by a virtual dividing line 42 into a performance range 44 and a connection area 45 separated. In the power range is as described in detail a semiconductor device 47 , Both the upper one 50 as well as the lower metallization layer 51 the substrates 40 . 41 serves as indicated by arrows P of the current guide. In this embodiment, the substrate parts are in a plane and are not physically isolated (singulated). The semiconductor device 47 is via a bonding wire with a conductive path 52 connected in the connection area in the metallization 50 is formed and can serve for external mechanical and electrical fixation or coupling of the module. The electrical connection of conduction paths in the metallization layers 50 . 51 are formed, via a wide metal bracket 58 which engages around the substrate edge and is soldered to the top and bottom, respectively. The metallizations 50 and 51 are in the connection area 45 each designed so that they are directly suitable as mechanical and electrical connections for external coupling and are designed according to the principle of the ribbon cable.

Die in 5 gezeigte Variante unterscheidet sich von dem vorhergehenden Ausführungsbeispiel dadurch, dass statt des Metallbügels eine Durchkontaktierung 60, die eine Reihe von leitenden Durchgängen 61 umfasst, vorgesehen ist. Die untere Metallisierung 51 kann dabei mit einer Isolierfolie 65 überzogen sein.In the 5 variant shown differs from the previous embodiment in that instead of the metal bracket a via 60 passing a series of conductive passes 61 includes, is provided. The lower metallization 51 can do this with an insulating film 65 be covered.

Die 6 und 7 zeigen die sich aus dem erfindungsgemäßen Aufbau des Leistungshalbleitermoduls ergebenden Vorteile bei Montage und externem Anschluss.The 6 and 7 show the advantages resulting from the construction of the power semiconductor module according to the invention during assembly and external connection.

6 zeigt im Querschnitt ein Leistungshalbleitermodul, das mit seinem Verbindungsbereich 70 eine erste Öffnung 72 oder einen Schlitz in einem sogenannten Busbar 73 durchdringt. Der Busbar dient zur Zuführung oder Abführung hoher Gleichströme, die beispielsweise von dem Leistungshalbleitermodul zu schalten sind. Mit seinem Endbereich 74 ist der Verbindungsbereich 70 in eine Öffnung einer Steuerleitung 75 eingebracht und durch beispielsweise Lötungen elektrisch mit dieser verbunden. Abgewinkelte Anschlusskontakte 76, 78 erstrecken sich parallel zu den Anschlussflächen, die wie zuvor ausführlich beschrieben, in Form der Leitungsbahnen im Verbindungsbereich ausgebildet sind. Die Anschlusskontakte 76, 78 können dabei in Richtung zum Verbindungsbereich oder zum Leistungsbereich orientiert sein. Die Verbindungsstellen zwischen Modul und Peripherie können durch Löten oder Verschweißen der Anschlussflächen mit den Anschlusskontakten erzeugt werden, so dass der Charakter einer niederohmig, niederinduktiv und durchgängig bandförmigen Stromleitung der hohen Leistungsströme erhalten bleibt. 6 shows in cross section a power semiconductor module, with its connection region 70 a first opening 72 or a slot in a so-called busbar 73 penetrates. The busbar serves to supply or discharge high DC currents, which are to be switched for example by the power semiconductor module. With its end area 74 is the connection area 70 in an opening of a control line 75 introduced and electrically connected by such as soldering with this. Angled connection contacts 76 . 78 extend parallel to the pads, which as previously described in detail, are formed in the form of the conductor tracks in the connection region. The connection contacts 76 . 78 can be oriented towards the connection area or the power range. The connection points between the module and the periphery can be generated by soldering or welding the connection surfaces to the connection contacts, so that the character of a low-resistance, low-inductance and continuous band-shaped power line of the high power currents is maintained.

7 zeigt perspektivisch eine Ankopplung eines Substrats 79 an einen Busbar 80, der einen abgewinkelten oberen Busbarkontakt 82 und einen abgewinkelten unteren Busbar-Kontakt 83 aufweist. Diese Kontakte 82, 83 sind Teil einer oberen bzw. unteren Busbarverschienung 86, 87, die durch eine zwischenliegende Isolierschicht 88 elektrisch isoliert sind. Das Substrat 79 ragt mit seinem Verbindungsbereich 90 durch einen Schlitz 92 im Busbar 80, in den die Kontakte 82, 83 hineinragen. 7 shows in perspective a coupling of a substrate 79 to a bus bar 80 Having an angled upper bus barber contact 82 and an angled lower busbar contact 83 having. These contacts 82 . 83 are part of an upper or lower Busbarverschienung 86 . 87 passing through an intermediate insulating layer 88 are electrically isolated. The substrate 79 juts out with its connection area 90 through a slot 92 in the busbar 80 in which the contacts 82 . 83 protrude.

AA
Pfeilarrow
PP
Pfeilarrow
11
Substratsubstratum
1a,1b1a, 1b
Substrat (teile)substratum (Parts)
22
Oberseitetop
33
Unterseitebottom
6,76.7
Leitungsbahnenpathways
6a6a
EndeThe End
7a,7b7a, 7b
Teile der Leitungsbahnparts the cableway
10,1110.11
LeistungshalbleiterPower semiconductor
1414
BonddrähteBond wires
1515
Trennlinieparting line
1616
Leistungsbereichpower range
1818
Verbindungsbereichconnecting area
1919
Verbindungsabschnittconnecting portion
2222
Leitungsbahnpathway
2424
Leitungsbahnpathway
3030
Anschlussconnection
3131
Anschlussconnection
3535
Lötungsoldering
3636
Metallbügelmetal bracket
3737
Durchkontaktierungenvias
4040
Substrat (teil)substratum (part)
4141
Substrat (teil)substratum (part)
4242
virtuelle Trennlinievirtual parting line
4444
Leistungsbereichpower range
4545
Verbindungsbereichconnecting area
4747
HalbleiterbauelementSemiconductor device
5050
obere Metallisierungsschichtupper metallization
5151
untere Metallisierungsschichtlower metallization
5252
bandförmige Leitungsbahnband-shaped conductor track
5858
Metallbügelmetal bracket
6060
Durchkontaktierungvia
6161
Durchgängecrossings
6565
Isolierfolieinsulation
7070
Verbindungsbereichconnecting area
7272
erste Öffnungfirst opening
7373
Busbarbusbar
7474
Endbereichend
7575
Steuerleitungcontrol line
76,7876.78
Anschlusskontakteterminals
7979
Substratsubstratum
8080
Busbarbusbar
82,8382.83
BusbarkontakteBusbarkontakte
86,8786.87
BusbarverschienungBusbarverschienung
8888
Isolierschichtinsulating
9090
Verbindungsbereichconnecting area
9292
Schlitzslot

Claims (7)

Leistungshalbleitermodul mit einem Leistungsbereich (16), der von einem ersten Substrat (1a) gebildet ist, auf dessen Oberseite (2) und/oder Unterseite (3) mindestens eine Leitungsbahn (6, 7) zur Stromzuführung und/oder Stromwegführung für mindestens ein auf dem ersten Substrat (1a) angeordnetes Leistungshalbleiterelement (10, 11) vorgesehen ist, gekennzeichnet durch einen externe Anschlüsse (30, 31) bildenden, ebenen Verbindungsbereich (18), der von einem zweiten Substrat (1b) gebildet ist und auf dem zumindest eine mit dem Leistungsbereich (16) elektrisch verbundene, bandförmige Leitungsbahn (7b) vorgesehen ist, wobei mindestens eines der Substrate (1a, 1b) niederohmig und/oder niederinduktiv ausgeführt ist, indem stromführende Leitungsbahnen (6, 7) mit entgegengesetzter Stromrichtung nahe beieinander angeordnet sind und sich großflächig einander gegenüberstehen.Power semiconductor module with a power range ( 16 ) obtained from a first substrate ( 1a ) is formed on the top side ( 2 ) and / or underside ( 3 ) at least one line track ( 6 . 7 ) for power supply and / or current routing for at least one on the first substrate ( 1a ) power semiconductor element ( 10 . 11 ), characterized by an external connection ( 30 . 31 ) forming, planar connection area ( 18 ) obtained from a second substrate ( 1b ) is formed and on the at least one with the power range ( 16 ) electrically connected, band-shaped conductor track ( 7b ), wherein at least one of the substrates ( 1a . 1b ) is designed low-resistance and / or low-inductance, by current-carrying conductor tracks ( 6 . 7 ) are arranged with opposite current direction close to each other and over a large area face each other. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass ein im zwischen Leistungsbereich (16) und Verbindungsbereich (18) ausgebildeter Verbindungsabschnitt (19) ein integraler Abschnitt einer sich sowohl im Leistungsbereich als auch im Verbindungsbereich erstreckenden bandförmigen Leitungsbahn (7) ist.Power semiconductor module according to claim 1, characterized in that an in between power range ( 16 ) and connection area ( 18 ) formed connecting section ( 19 ) an integral portion of a band-shaped conductive path extending in both the power region and the junction region ( 7 ). Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass der Verbindungsabschnitt eine breitflächige Lotverbindung (35), eine Durchkontaktierung (37) oder ein Metallbügel (36) ist.Power semiconductor module according to claim 1, characterized in that the connecting portion has a wide area solder connection ( 35 ), a via ( 37 ) or a metal bracket ( 36 ). Leistungshalbleitermodul nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass auf dem ersten und auf dem zweiten Substrat (1a, 1b) jeweils beidseitig bandförmige Leitungsbahnen (6,7; 22, 24) vorgesehen sind.Power semiconductor module according to claim 1, 2 or 3, characterized in that on the first and on the second substrate ( 1a . 1b ) in each case band-shaped conductor paths ( 6 . 7 ; 22 . 24 ) are provided. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das erste Substrat (1a) zu dem zweiten Substrat (1b) rechtwinklig orientiert ist.Power semiconductor module according to one of the preceding claims, characterized in that the first substrate ( 1a ) to the second substrate ( 1b ) is oriented at right angles. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das erste (1a) und zweite Substrat (1b) aus einem gemeinsamen Ursprungssubstrat (1) hergestellt sind.Power semiconductor module according to one of the preceding claims, characterized in that the first ( 1a ) and second substrate ( 1b ) from a common source substrate ( 1 ) are made. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die bandförmigen Leitungsbahnen im Leistungsbereich durch Metallbügel (58) und/oder Durchkontaktierungen (61) zur elektrischen Verbindung von ober- und unterseitiger Metallisierung vorgesehen sind.Power semiconductor module according to one of the preceding claims, characterized in that the band-shaped conductor tracks in the power range by metal bracket ( 58 ) and / or vias ( 61 ) are provided for electrical connection of top and bottom metallization.
DE10333315A 2003-07-22 2003-07-22 The power semiconductor module Expired - Fee Related DE10333315B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10333315A DE10333315B4 (en) 2003-07-22 2003-07-22 The power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10333315A DE10333315B4 (en) 2003-07-22 2003-07-22 The power semiconductor module

Publications (2)

Publication Number Publication Date
DE10333315A1 DE10333315A1 (en) 2005-03-10
DE10333315B4 true DE10333315B4 (en) 2007-09-27

Family

ID=34177206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10333315A Expired - Fee Related DE10333315B4 (en) 2003-07-22 2003-07-22 The power semiconductor module

Country Status (1)

Country Link
DE (1) DE10333315B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2964004A2 (en) 2014-07-04 2016-01-06 Karlsruher Institut für Technologie Electronic component assembly

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003533B4 (en) * 2010-03-31 2013-12-24 Infineon Technologies Ag Substrate arrangement, method for producing a substrate arrangement, method for producing a power semiconductor module and method for producing a power semiconductor module arrangement
FR2974969B1 (en) * 2011-05-03 2014-03-14 Alstom Transport Sa DEVICE FOR ELECTRICALLY INTERCONNECTING AT LEAST ONE ELECTRONIC COMPONENT WITH AN ELECTRIC POWER SUPPLY COMPRISING MEANS FOR REDUCING AN LOOP INDUCTANCE BETWEEN THE FIRST AND SECOND TERMINALS
WO2013118415A1 (en) * 2012-02-09 2013-08-15 富士電機株式会社 Semiconductor device
US9077335B2 (en) * 2013-10-29 2015-07-07 Hrl Laboratories, Llc Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops
EP3298629A4 (en) 2015-10-09 2019-01-09 HRL Laboratories, LLC GaN-ON-SAPPHIRE MONOLITHICALLY INTEGRATED POWER CONVERTER

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9203000U1 (en) * 1992-03-06 1992-06-17 Siemens AG, 8000 München Semiconductor arrangement with several semiconductor bodies
DE19721061A1 (en) * 1996-05-21 1997-11-27 Fuji Electric Co Ltd Semiconductor module for power IGBT module
DE10005754A1 (en) * 1999-08-12 2001-08-23 Semikron Elektronik Gmbh Power semiconductor circuit with oscillation suppression, and auxiliary emitter connection formed on copper island isolated from surrounding copper coating
DE10026743C1 (en) * 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrate for receiving a circuit arrangement
DE10139071A1 (en) * 2000-08-09 2002-03-07 Murata Manufacturing Co converter device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9203000U1 (en) * 1992-03-06 1992-06-17 Siemens AG, 8000 München Semiconductor arrangement with several semiconductor bodies
DE19721061A1 (en) * 1996-05-21 1997-11-27 Fuji Electric Co Ltd Semiconductor module for power IGBT module
DE10005754A1 (en) * 1999-08-12 2001-08-23 Semikron Elektronik Gmbh Power semiconductor circuit with oscillation suppression, and auxiliary emitter connection formed on copper island isolated from surrounding copper coating
DE10026743C1 (en) * 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrate for receiving a circuit arrangement
DE10139071A1 (en) * 2000-08-09 2002-03-07 Murata Manufacturing Co converter device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2964004A2 (en) 2014-07-04 2016-01-06 Karlsruher Institut für Technologie Electronic component assembly
DE102014109385A1 (en) 2014-07-04 2016-01-07 Karlsruher Institut für Technologie Electronic component arrangement

Also Published As

Publication number Publication date
DE10333315A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
DE102006050291B4 (en) Electronic assembly and method to populate them
DE10237561C1 (en) Power semiconductor circuit device has DC and AC terminal leads extending parallel to substrate and/or connector paths and provided with surface elements for bonding wire connections
DE102007006447B4 (en) Electronic module and method for manufacturing the electronic module
DE102008049193B4 (en) Low-inductance power semiconductor device
DE102006037118B3 (en) Semiconductor switching module for vehicle electrical systems with a plurality of semiconductor chips, use of such a semiconductor switching module and method for producing the same
DE102006038479B4 (en) Power semiconductor module with two multiple power semiconductor devices
DE19522364C1 (en) Semiconductor transistor bonding pad arrangement
DE102012212119A1 (en) Power semiconductor device
DE102019112935B4 (en) Semiconductor module
EP1178595B1 (en) Arrangement with a low inductance for circuit
EP3794641B1 (en) Heat extraction assembly for a semiconductor power module
DE19549011C2 (en) Power semiconductor module with parallel IGBT chips and additional connection of the emitter contacts
EP1265282B1 (en) Circuit Assembly
DE102020106492A1 (en) CHIP PACKAGE, METHOD OF FORMING A CHIP PACKAGE, SEMICONDUCTOR DEVICE, SEMICONDUCTOR ARRANGEMENT, THREE-PHASE SYSTEM, METHOD FOR FORMING A SEMICONDUCTOR DEVICE, AND METHOD FOR FORMING A SEMICONDUCTOR ARRANGEMENT
EP4141923A1 (en) Power semiconductor component and method for producing a power semiconductor component
DE112018002547B4 (en) Switching device
DE102015103555A1 (en) Electronic component and leadframe
DE10333315B4 (en) The power semiconductor module
DE102015108253B4 (en) Electronic module and method of manufacturing the same
DE102016223651A1 (en) SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE
DE102004027185B4 (en) Low-inductance semiconductor device with half-bridge configuration
DE19960013A1 (en) Casing for high power and current semiconductor component for coupling to lower face of semiconductor wafer is coupled to the strap and surrounded by an insulating casing embedding the wafer top side
WO2020200946A1 (en) Electronic circuit module
DE102019218953A1 (en) Electronic circuit unit
DE112021002273T5 (en) SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee