DE10327882A1 - Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side - Google Patents

Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side Download PDF

Info

Publication number
DE10327882A1
DE10327882A1 DE10327882A DE10327882A DE10327882A1 DE 10327882 A1 DE10327882 A1 DE 10327882A1 DE 10327882 A DE10327882 A DE 10327882A DE 10327882 A DE10327882 A DE 10327882A DE 10327882 A1 DE10327882 A1 DE 10327882A1
Authority
DE
Germany
Prior art keywords
solder
substrate
ball
bga
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10327882A
Other languages
German (de)
Inventor
Martin Dr.rer.nat. Reiß
Kerstin Dr.-Ing. Nocke
Carsten Dr.Phil.nat. Bender
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10327882A priority Critical patent/DE10327882A1/en
Publication of DE10327882A1 publication Critical patent/DE10327882A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Semiconductor modules with BGA or similar components contain chips secured on substrate by die-attach material. At least one ball side substrate is coated with solder stop lacquer and an opposite side carries solder balls on contact pads for linking to contact pads on PCBs. Substrate chip side is capped. In region of contact pads, structures of lacquer are so changed, as to provide such direction of voltages for considerable reduction of mechanical stress.

Description

Die Erfindung betrifft eine Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten mit einem Substrat, auf dem Chips mit einem Die-Attach-Material befestigt sind, wobei das Substrat zumindest auf der Ballseite mit einem Lötstopplack beschichtet ist und auf der dem Chip gegenüber liegenden Seite mit auf Kontaktpads montierten Lötkugeln zur elektrischen Verbindung mit Leiterplatten versehen ist und wobei das Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind, sowie der Bondkanal ebenfalls mit einem Moldcompound ausgefüllt ist.The The invention relates to an arrangement for improving the reliability of solder joints Semiconductor products with BGA or BGA-like components with a Substrate, mounted on the chip with a die-attach material are, wherein the substrate at least on the ball side with a Lötstopplack is coated and on the opposite side of the chip with Contact pads mounted solder balls is provided for electrical connection with circuit boards and wherein the chip and the substrate on the chip side encapsulated with a mold cap are, as well as the bonding channel is also filled with a molding compound.

Derartige substratbasierte IC-Packages werden auch als BGA-Package bezeichnet, wobei BGA für Ball Grid Array steht. Aus der US006048755A geht ein derartiges BGA-Package hervor. Es versteht sich, dass auch mehrere Chips bzw. Packages auf einem gemeinsamen Substratstreifen (Matrixstreifen) angeordnet werden können. Das Substrat besteht aus einem üblichen PCB (Printed Circuit Board, d.h. einer gedruckten Leiterplatte), vorzugsweise aus einem Glasfaserlaminat.Such substrate-based IC packages are also referred to as BGA packages, where BGA stands for Ball Grid Array. From the US006048755A goes out such a BGA package. It is understood that multiple chips or packages can be arranged on a common substrate strip (matrix strip). The substrate consists of a conventional PCB (Printed Circuit Board, ie a printed circuit board), preferably of a glass fiber laminate.

Bei solchen substratbasierten Packages dient die Moldkappe (Abdeckmaterial bzw. Moldcompound), die aus einem Kunststoffmaterial besteht, dem Schutz des Chips und insbesondere dem Schutz der Chip-Kanten. Risse oder sonstige mechanische Beschädigungen, die durch das Handling während des Back End Prozesses oder auch beim Kunden verursacht werden können, würden sich auch auf die aktive Chipseite auswirken. Die Moldkappe umhüllt dabei die Chiprückseite und angrenzende Bereiche des Substrates, so dass ein hinreichender Schutz der empfindlichen Chipkanten erreicht wird.at such substrate-based packages is the mold cap (cover material or Mold compound), which consists of a plastic material, the Protection of the chip and in particular the protection of the chip edges. cracks or other mechanical damage, by the handling during The back-end process, or even the customer, could become too affect the active chip side. The mold cap envelops it the back of the chip and adjacent areas of the substrate, so that a sufficient Protection of the sensitive chip edges is achieved.

Bei diesen Packages kann das Chip auf unterschiedliche Art und Weise auf dem Substrat fixiert werden. So werden die Chips üblicher Weise mittels eines Tapes oder eines gedruckten oder dispensten Klebers unter Ausübung einer ausreichenden Andruckkraft befestigt. Besonders effektiv ist es, den Kleber unter Zwischenlage einer Druckschablone auf das Substrat zu drucken und anschließend das Chip auf das Substrat zu kleben. Danach erfolgt eine elektrischen Verbindung der Bondpads der Chips mit Kontaktpads auf dem PCB mit Hilfe von Drahtbrücken, die durch einen Bondkanal im PCB gezogen werden. Der Bondkanal wird anschließend zum Schutz der Drahtbrücken mit einem Moldcompound ausgefüllt (One Step Molding) (1).In these packages, the chip can be fixed in different ways on the substrate. Thus, the chips are usually attached by means of a tape or a printed or dispensten adhesive while exerting a sufficient pressure force. It is particularly effective to print the adhesive with the interposition of a printing stencil on the substrate and then to stick the chip to the substrate. Thereafter, an electrical connection of the bond pads of the chips with contact pads on the PCB by means of wire bridges, which are pulled through a bonding channel in the PCB. The bonding channel is then filled to protect the wire bridges with a molding compound (One Step Molding) ( 1 ).

Unter den bereits genannten Matrixsubstraten werden Substrate verstanden, die zur Aufnahme einer Mehrzahl von Chips nebeneinander vorgesehen sind.Under the already mentioned matrix substrates are understood as substrates, provided for receiving a plurality of chips side by side are.

Bei diesen substratbasierten Packages für integrierte Schaltkreise, insbesondere bei Ball Grid Arrays mit Rückseitenschutz, bestehen nach wie vor Schwierigkeiten in Bezug auf die Zuverlässigkeit. Das bezieht sich insbesondere auf die Thermozyklen auf Modulebene. Die daraus verursachten Ausfälle entstehen insbesondere durch Abrisse der Lötkugeln beim Thermozyklen, also beim Testen der Packages und auch beim normalen Gebrauch. Diese Risse werden durch Bewegungen entlang der Lötstopp-Maskenkante während des Temperaturwechsels induziert (2). Der Grund hierfür ist der recht hohe Ausdehnungskoeffizient des Lötstopp-Lackes, woraus hohe Schwerkräfte resultieren.These substrate-based integrated circuit packages, particularly ball backside backlit ball grid arrays, are still experiencing reliability issues. This refers in particular to the thermal cycles at the module level. The resulting failures are caused in particular by breaks in the solder balls during thermal cycling, ie when testing the packages and also during normal use. These cracks are induced by movements along the solder stop mask edge during the temperature change ( 2 ). The reason for this is the rather high coefficient of expansion of the solder resist, resulting in high gravitational forces.

Diese Abrisse der Lötkugeln resultieren also im wesentlichen aus den unterschiedlichen Ausdehnungskoeffizienten der einzelnen Komponenten des Packages (Chip, Lötstopplack, PCB und Leiterplatte im Makrobereich). Dieses Problem wirkt sich insbesondere bei sehr großen Chips aus, da hier die Kräfte auf die Lötkugeln in kritischen Positionen besonders groß sind.These Tear off the solder balls thus result essentially from the different expansion coefficients of the individual components of the package (chip, solder mask, PCB and PCB in the Macro range). This problem affects especially for very large chips out, because here are the forces on the solder balls are particularly large in critical positions.

Zur Reduzierung dieser Probleme wurde versucht, durch Designänderungen beim Ballout des Packages (spezielle Lötstoppmasken, bzw. Gestaltung der Lötpads) vorzunehmen und alternativ bzw. zusätzlich optimierte Montagematerialien zu verwenden. Es ist allerdings schon aus Zeitgründen nicht möglich, eine ständige Anpassung der Montagematerialien an die Chipgröße vorzunehmen, da die Anpassung von Materialien immer eine sehr große Vorlaufzeit erfordert. Wird zur Umgehung dieser Schwierigkeiten die Lötstoppmaske vom Pad zurückgezogen, also ein größerer Bereich frei gelassen, als durch die Lötkugel benötigt, oder ganz weggelassen, so entsteht das Risiko einer Fehlzentrierung der aufgebrachten Lötkugel durch Bewegung im Lötofen, oder eines Mismatches beim Aufsetzen der Lötkugel. Des weiteren kann das Pad und der hinzuführende Leiterzug vom Substrat-Basismaterial abgelöst werden.to Reduction of these problems was attempted through design changes at the Ballout of the package (special solder masks, or design the soldering pads) and alternatively or additionally optimized assembly materials to use. However, it is not possible for reasons of time, a permanent Adjusting the mounting materials to the chip size, since the adjustment of materials always requires a very long lead time. Becomes to avoid these difficulties, retract the solder mask from the pad, So a larger area left free, as by the solder ball needed or omitted entirely, the risk of incorrect centering arises the applied solder ball by movement in the soldering oven, or a mismatch when placing the solder ball. Furthermore, that can Pad and the leading circuit detached from the substrate base material become.

Der Erfindung liegt daher die Aufgabe zugrunde, ein substratbasiertes Package für integrierte Schaltkreise zu schaffen, bei den bei Temperaturwechselbelastungen auf die Lötkugeln einwirkenden Stress zu reduzieren.Of the The invention is therefore based on the object, a substrate-based Package for to create integrated circuits in the case of thermal cycling on the solder balls reduce stress.

Die der Erfindung zugrunde liegende Aufgabenstellung wird bei einer Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten mit einem Substrat, auf dem Chips mit einem Die-Attach-Material befestigt sind, wobei das Substrat zumindest auf der Ballseite mit einem Lötstopplack beschichtet ist und auf der dem Chip gegenüber liegenden Seite mit auf Kontaktpads montierten Lötkugeln zur elektrischen Verbindung mit Kontaktpads auf Leiterplatten versehen ist und wobei das Chip und das Substrat auf der Chipseite mit einer Moldkappe versehen sind, dadurch gelöst, dass die im Bereich des Kontaktpads die Lötkugeln umgebenden Strukturen des Lötstopp-Lackes derart verändert sind, dass die Spannungen aus der Lötkugel gegen gesoftete Kanten des Lötstopp-Lackes laufen, so dass der mechanische Stress deutlich verringert wird.The object underlying the invention is in an arrangement for improving the reliability of solder joints on semiconductor products with BGA or BGA-like Components with a substrate, are mounted on the chips with a die attach material, wherein the substrate is coated at least on the ball side with a solder resist and on the chip side opposite with solder pads mounted on contact pads for electrical connection to contact pads on printed circuit boards is provided and wherein the chip and the substrate are provided on the chip side with a mold cap, achieved in that surrounding the solder balls in the region of the contact pads structures of the solder resist are changed so that the voltages from the solder ball against softened edges of the solder stop -Lackes run, so that the mechanical stress is significantly reduced.

Durch diese erfindungsgemäße Lösung wird eine Reduzierung des auf die einzelnen Lötkugeln einwirkenden mechanischen Stresses durch den Abbau stressinduzierender Strukturen erreicht. Weiterhin wird durch die Erfindung eine höhere Positioniergenauigkeit beim Ball-Out gewährleistet.By this solution according to the invention becomes a Reduction of mechanical forces acting on individual solder balls Stresses achieved by breaking down stress-inducing structures. Furthermore, the invention provides a higher positioning accuracy guaranteed at the ball-out.

Vorzugsweise wird die Kante des an die Lötkugel angrenzenden Lötstopp-Lackes derart modifiziert, dass die während des Temperaturwechsels auftretende Bewegung des Lötkugel keine feste Kante trifft.Preferably gets the edge of the solder ball adjacent solder-resist paint modified so that during the temperature change occurring movement of the solder ball no solid edge hits.

In einer weiteren Fortführung der Erfindung wird das dadurch erreicht, dass die an die Lötkugel angrenzende Flanke des Lötstopp-Lackes in einem kleinen Winkel ansteigt.In another continuation the invention is achieved in that the adjacent to the solder ball Flank of the solder-stop varnish rises at a small angle.

Die Flanke des Lötstopp-Lackes kann auch eine strukturierte Oberfläche aufweisen, wie beispielsweise eine wellige Oberfläche.The Flank of the solder-stop varnish may also have a textured surface, such as a wavy surface.

Eine besondere Variante der Erfindung ist dadurch gekennzeichnet, dass die an die Lötkugel angrenzende Flanke des Lötstopp-Lackes abgerundet ist.A particular variant of the invention is characterized in that the one adjacent to the solder ball Flank of the solder-stop varnish is rounded.

Besonders beachtenswert ist, dass die aufgezeigte erfindungsgemäße Möglichkeit zur Reduzierung des auf die Lötkugeln einwirkenden Stresses sowohl auf der Seite der Halbleiterkomponente, als auch auf der Seite der die Halbleiterkomponenten tragenden Leiterplatte eingesetzt werden kann.Especially It is noteworthy that the indicated possibility according to the invention to reduce the on the solder balls acting stress both on the side of the semiconductor component, as well as on the side of the semiconductor components supporting circuit board can be used.

Die Erfindung soll nachfolgend an Ausführungsbeispielen näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The Invention will be explained in more detail below by exemplary embodiments. In the associated Drawings show:

1: eine schematische Darstellung eines BGA-Modules nach dem Stand der Technik; 1 a schematic representation of a BGA module according to the prior art;

2: eine Einzelheit des BGA-Modules nach 1 mit einer Lötkugel zwischen dem BGA-Modul und einer Leiterplatte, auf der das Modul montiert ist; 2 : a detail of the BGA module after 1 with a solder ball between the BGA module and a PCB on which the module is mounted;

3: eine erfindungsgemäß leiterplattenseitig veränderte und keilförmig an der Lötkugel anliegenden Lötstopp-Lack; und 3 a solder-stop varnish applied according to the invention on the circuit board side and in a wedge-shaped manner against the solder ball; and

4: eine erfindungsgemäß leiterplattenseitig veränderte und an der Lötkugel anliegenden Lötstoppmaske. 4 a solder mask according to the invention changed on the circuit board side and applied to the solder ball.

In 1 ist ein BGA-Modul 1 nach dem Stand der Technik dargestellt, das aus einem Substrat 2 besteht, auf dem ein Chip 3 mit einem Die-Attach-Material 4 befestigt ist. Als Die-Attach Material 4 kommt im einfachsten Fall ein Kleber in Betracht, der im Chipmontagebereich auf das Substrat 2 gedruckt oder dispenst wird. Das Substrat 2 ist auf der dem Chip 3 gegenüber liegenden Seite mit einem Lötstopp-Lack 5 versehen. Weiterhin sind auf der dem Chip 3 gegenüber liegenden Seite des Substrates 2 mit Lötkugeln 6 versehene Leitbahnen 7 angeordnet, die mit dem Chip 3 über Drahtbrücken 8 elektrisch verbunden sind. Die Drahtbrücken 8 erstre cken sich durch einen Bondkanal 9, der zum Schutz der Drahtbrücken mit einem Glob-Top 10 verfüllt ist. (Zur Vereinfachung der Darstellung ist nur eine Drahtbrücke 8 dargestellt.) Das Chip 3 und das Substrat 2 sind auf der Chipseite mit einer Moldkappe 11 zum Schutz der empfindlichen Chipkanten verkapselt.In 1 is a BGA module 1 represented by the prior art, which consists of a substrate 2 exists on which a chip 3 with a die attach material 4 is attached. As a die-attach material 4 In the simplest case, an adhesive comes into consideration, in the chip mounting area on the substrate 2 printed or dispenst The substrate 2 is on the chip 3 opposite side with a solder-stop varnish 5 Mistake. Furthermore, on the chip 3 opposite side of the substrate 2 with solder balls 6 provided interconnects 7 arranged with the chip 3 over wire bridges 8th are electrically connected. The wire bridges 8th extend through a bond channel 9 , which protects the wire bridges with a glob top 10 is filled. (To simplify the illustration, there is only one wire bridge 8th shown.) The chip 3 and the substrate 2 are on the chip side with a mold cap 11 encapsulated to protect the sensitive chip edges.

2 bezieht sich ebenfalls noch auf den Stand der Technik und veranschaulicht eine Einzelheit des BGA-Modules 1 nach 1 mit einer Lötkugel 5 zwischen dem BGA-Modul 1 und einer Leiterplatte 12, auf der das BGA-Modul 1 durch Löten montiert ist. Wie aus 2 ersichtlich ist, hat sich die Lötkugel 6 während des Lötvorganges etwas verformt. Sowohl auf der Seite des BGA-Moduls 1, als auch auf der Seite der Leiterplatte 12 liegt der Lötstopp-Lack 5 mit einer festen Kante 13 an, die bei Temperaturwechselbelastung eine Rissbildung begünstigt. 2 also refers to the state of the art and illustrates a detail of the BGA module 1 to 1 with a solder ball 5 between the BGA module 1 and a circuit board 12 on which the BGA module 1 is mounted by soldering. How out 2 it can be seen, has the solder ball 6 deformed during the soldering process. Both on the side of the BGA module 1 , as well as on the side of the circuit board 12 is the solder-stop paint 5 with a solid edge 13 on, which favors cracking during thermal cycling.

3 zeigt nun einen erfindungsgemäß veränderten und in Form eines in einem flachen Winkel ansteigenden Keiles 14 an der Lötkugel 6 anliegendem Lötstopp-Lack 5 auf der Seite der Leiterplatte 12. Es versteht sich, dass eine entsprechende Ausgestaltung auch auf der Seite des BGA-Modules 1 ohne weiteres möglich ist. 3 now shows a modified according to the invention and in the form of a rising at a shallow angle wedge 14 at the solder ball 6 fitting solder-stop varnish 5 on the side of the circuit board 12 , It is understood that a corresponding embodiment also on the side of the BGA module 1 is readily possible.

Die Flanke des Keiles 14 des Lötstopp-Lackes 5 kann eine strukturierte Oberfläche aufweisen. So ist beispielsweise eine wellige Oberfläche realisierbar.The flank of the wedge 14 of the solder-stop varnish 5 may have a textured surface. For example, a wavy surface can be realized.

In einer weiteren Ausgestaltung der Erfindung ist die an die Lötkugel 6 angrenzende Flanke des Lötstopp-Lackes 5 abgerundet (4).In a further embodiment of the invention is the solder ball 6 adjacent flank of the solder-stop varnish 5 rounded off ( 4 ).

Die Realisierung der Erfindung ist durch einfache übliche Ätzverfahren problemlos möglich.The Realization of the invention is easily possible by simple conventional etching.

11
BGA-ModulBGA module
22
Substratsubstratum
33
Chipchip
44
Die-Attach-MaterialDie attach material
55
Lötstopp-LackSolder resist
66
Lötkugelsolder ball
77
Leitbahninterconnect
88th
Drahtbrückejumper
99
BondkanalBond channel
1010
Glob-TopGlob top
1111
Moldkappemold cap
1212
Leiterplattecircuit board
1313
Kanteedge
1414
Keilwedge

Claims (6)

Anordnung zur Verbesserung der Zuverlässigkeit von Lötverbindungen an Halbleiterprodukten mit BGA- oder BGA-ähnlichen Komponenten mit einem Substrat, auf dem Chips mit einem Die-Attach-Material befestigt ist, wobei das Substrat zumindest auf der Ballseite mit einem Lötstopplack beschichtet ist und auf der dem Chip gegenüber liegenden Seite mit auf Kontaktpads montierten Lötkugeln zur elektrischen Verbindung mit Kontaktpads auf Leiterplatten versehen ist und wobei das Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind, dadurch gekennzeichnet, dass die im Bereich des Kontaktpads die Lötkugeln umgebenden Strukturen des Lötstopp-Lackes derart verändert sind, dass die Spannungen aus der Lötkugel gegen gesoftete Kanten des Lötstopp-Lackes laufen, so dass der mechanische Stress deutlich verringert wird.Arrangement for improving the reliability of solder joints on semiconductor products with BGA or BGA-like components with a substrate, is mounted on the chips with a die-attach material, wherein the substrate is coated at least on the ball side with a solder mask and on the Chip side opposite is provided with solder balls mounted on contact pads for electrical connection with contact pads on printed circuit boards and wherein the chip and the substrate are encapsulated on the chip side with a mold cap, characterized in that surrounding in the region of the contact pad the solder balls structures of the solder resist Lackes are changed so that the stresses from the solder ball run against softened edges of the solder resist, so that the mechanical stress is significantly reduced. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Kante des an die Lötkugel angrenzenden Lötstopp-Lackes derart modifiziert ist, dass die während des Temperaturwechsels auftretende Bewegung des Lötkugel keine feste Kante trifft.Arrangement according to claim 1, characterized that the edge of the solder ball adjacent solder-resist paint modified so that during the temperature change occurring movement of the solder ball no solid edge hits. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die an die Lötkugel angrenzen de Flanke des Lötstopp-Lackes in einem kleinen Winkel ansteigt.Arrangement according to claim 1 and 2, characterized that to the solder ball adjoining the flank of the solder-stop varnish rises at a small angle. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Flanke des Keiles des Lötstopp-Lackes eine strukturierte Oberfläche aufweist.Arrangement according to claim 3, characterized that the flank of the wedge of the solder resist paint a structured surface having. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Flanke eine wellige Oberfläche aufweist.Arrangement according to claim 4, characterized the flank has a wavy surface. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die an die Lötkugel angrenzende Flanke des Lötstopp-Lackes abgerundet ist.Arrangement according to claim 1 and 2, characterized that to the solder ball adjacent flank of the solder-stop varnish is rounded.
DE10327882A 2003-06-19 2003-06-19 Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side Ceased DE10327882A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10327882A DE10327882A1 (en) 2003-06-19 2003-06-19 Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10327882A DE10327882A1 (en) 2003-06-19 2003-06-19 Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side

Publications (1)

Publication Number Publication Date
DE10327882A1 true DE10327882A1 (en) 2005-01-27

Family

ID=33546594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10327882A Ceased DE10327882A1 (en) 2003-06-19 2003-06-19 Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side

Country Status (1)

Country Link
DE (1) DE10327882A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324479A1 (en) * 1993-07-22 1995-03-09 Blaupunkt Werke Gmbh Method for producing structures which can be soldered in order to make contact with electrical modules
DE19733123A1 (en) * 1997-07-31 1998-10-29 Siemens Nixdorf Inf Syst Method of generating solder paste print with fine structures on substrate
WO2002047163A2 (en) * 2000-12-08 2002-06-13 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductor device having a ball grid array and method therefor
WO2002058443A1 (en) * 2001-01-16 2002-07-25 Delaware Capital Formation, Inc. Contact pads and circuit boards incorporating same
US6528407B1 (en) * 1999-10-08 2003-03-04 Stmicroelectronics S.A. Process for producing electrical-connections on a semiconductor package, and semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324479A1 (en) * 1993-07-22 1995-03-09 Blaupunkt Werke Gmbh Method for producing structures which can be soldered in order to make contact with electrical modules
DE19733123A1 (en) * 1997-07-31 1998-10-29 Siemens Nixdorf Inf Syst Method of generating solder paste print with fine structures on substrate
US6528407B1 (en) * 1999-10-08 2003-03-04 Stmicroelectronics S.A. Process for producing electrical-connections on a semiconductor package, and semiconductor package
WO2002047163A2 (en) * 2000-12-08 2002-06-13 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductor device having a ball grid array and method therefor
WO2002058443A1 (en) * 2001-01-16 2002-07-25 Delaware Capital Formation, Inc. Contact pads and circuit boards incorporating same

Similar Documents

Publication Publication Date Title
DE69737375T2 (en) Method for mounting an electronic component on a printed circuit board and system for carrying out the method
DE10045043B4 (en) Semiconductor component and method for its production
DE69434234T2 (en) Chip card and manufacturing method
KR100239198B1 (en) Semiconductor device
DE2736090A1 (en) STRUCTURE OF AN ELECTRICAL CIRCUIT
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE102007063341A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
DE10339770B4 (en) Method for producing an FBGA arrangement
DE10251530A1 (en) Stack arrangement for FBGA memory module, has encapsulation at central region of each memory chip, constituting spacer between chips, and metallization connected to carrier substrate
DE102005015109B4 (en) Method for mounting semiconductor chips on a substrate and corresponding arrangement
DE102010029522B4 (en) Stress reduction when inserting a chip into a package by means of a stress compensation region formed around the chip
DE10162676B4 (en) Electronic component with a semiconductor chip and a rewiring plate and system carrier for a plurality of electronic components and method for producing the same
DE10010461A1 (en) Process for packing electronic components comprises injection molding components into ceramic substrate having conducting pathways, contact connection surfaces and pressure contacts
DE10233641B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE3610288A1 (en) PERFORMANCE SEMICONDUCTOR MODULE
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE10327882A1 (en) Improved reliability of solder link at semiconductor products with ball grid array (BGA) or similar components, with substrate locating chips secured by die-attach material, with substrate coated with solder stop lacquer on ball side
DE4223371A1 (en) Electronic component mounting method for circuit board assembly - with openings in cover layer overlapping each component receiving conductive paste providing required electrical connections
DE10244664A1 (en) Electronic component with semiconductor chips in a stack and method for producing the same
KR19990047222A (en) Tab tape with warpage protection
DE102004059031A1 (en) housing structure
DE19630593C2 (en) Method of connecting an integrated substrate to a substrate and electronic circuit arrangement
DE10335182B4 (en) Arrangement for improving the module reliability
DE102006024652B4 (en) Component with TAB package and associated manufacturing method
WO2003058704A1 (en) Method for producing a protection for chip edges and system for the protection of chip edges

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection