DE10311699B4 - LOMOS high frequency transistor and method of making same - Google Patents

LOMOS high frequency transistor and method of making same Download PDF

Info

Publication number
DE10311699B4
DE10311699B4 DE2003111699 DE10311699A DE10311699B4 DE 10311699 B4 DE10311699 B4 DE 10311699B4 DE 2003111699 DE2003111699 DE 2003111699 DE 10311699 A DE10311699 A DE 10311699A DE 10311699 B4 DE10311699 B4 DE 10311699B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor material
frequency transistor
conductivity type
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003111699
Other languages
German (de)
Other versions
DE10311699A1 (en
Inventor
Hans Dr. Taddiken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003111699 priority Critical patent/DE10311699B4/en
Publication of DE10311699A1 publication Critical patent/DE10311699A1/en
Application granted granted Critical
Publication of DE10311699B4 publication Critical patent/DE10311699B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Abstract

LDMOS-Hochfrequenztransistor mit
a) einem Substrat (1),
b) einem Halbleitermaterial (2) von einem ersten Leitfähigkeitstyp auf dem Substrat (1),
c ) einer Gate-Elektrode (11) mit einer ersten Seite (13) und einer zweiten Seite (14) gegenüber der ersten Seite (13) über dem Halbleitermaterial (2),
d) einer Source-Zone (3) von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial (2) auf der ersten Seite (13) der Gate-Elektrode (11),
e) einer Drain-Zone (4) von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial (2) auf der zweiten Seite (14) der Gate-Elektrode (11),
f) einem Kanal (5) in dem Halbleitermaterial (2) unter der Gate-Elektrode (11) zwischen der Source-Zone (3) und der Drain-Zone (4),
g) einer RESURF-Zone (6) von einem zweiten Leitfähigkeitstyp zwischen dem Kanal (5) und der Drain-Zone (4), wobei
unter der RESURF-Zone (6) eine Taschen-Zone (7) von einem ersten Leitfähigkeitstyp in das Halbleitermaterial (2) eingebracht ist und wobei die laterale Ausdehnung der...LDMOS high frequency transistor with
a) a substrate (1),
b) a semiconductor material (2) of a first conductivity type on the substrate (1),
c) a gate electrode (11) having a first side (13) and a second side (14) opposite the first side (13) above the semiconductor material (2),
d) a source region (3) of a second conductivity type in the semiconductor material (2) on the first side (13) of the gate electrode (11),
e) a drain region (4) of a second conductivity type in the semiconductor material (2) on the second side (14) of the gate electrode (11),
f) a channel (5) in the semiconductor material (2) under the gate electrode (11) between the source region (3) and the drain region (4),
g) a RESURF zone (6) of a second conductivity type between the channel (5) and the drain zone (4), wherein
under the RESURF zone (6) a pocket zone (7) of a first conductivity type is introduced into the semiconductor material (2) and wherein the lateral extent of the ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft einen LDMOS-Hochfrequenztransistor mit einem Substrat, einem Halbleitermaterial von einem ersten Leitfähigkeitstyp auf dem Substrat, einer Gate-Elektrode mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite über dem Halbleitermaterial, einer Source-Zone von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial auf der ersten Seite der Gate-Elektrode, einer Drain-Zone von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial auf der zweiten Seite der Gate-Elektrode, einem Kanal in dem Halbleitermaterial unter der Gate-Elektrode zwischen der Source-Zone und der Drain-Zone und einer RESURF-Zone von einem zweiten Leitfähigkeitstyp zwischen dem Kanal und der Drain-Zone sowie ein Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors.The The present invention relates to an LDMOS high frequency transistor with a substrate, a semiconductor material of a first conductivity type on the substrate, a gate electrode with a first side and a second side opposite the first page about the semiconductor material, a source region of a second conductivity type in the semiconductor material on the first side of the gate electrode, a drain region of a second conductivity type in the semiconductor material on the second side of the gate electrode, a channel in the semiconductor material under the gate electrode between the source region and the drain region and a RESURF zone of a second conductivity type between the channel and the drain region and a method of manufacturing an LDMOS high frequency transistor.

Die US 6 207 994 B1 und die EF 0 514 060 A2 jeweils laterale DMOS-Leistungstransistoren mit einer Resurf-Zone von einem zweiten Leitfähigkeitstyp zwischen dem Kanal des MOS-Transistors und der Drain-Zone, wobei unter der Resurf-Zone eine Zone von einem ersten Leitfähigkeitstyp in dem Halbleitermaterial eingebracht ist und die laterale Ausdehnung dieser Zone geringer ist als die laterale Ausdehnung der Resurf-Zone.The US Pat. No. 6,207,994 B1 and the EF 0 514 060 A2 respective lateral DMOS power transistors having a second conductivity type resurf zone between the channel of the MOS transistor and the drain zone, wherein below the resurf zone a zone of a first conductivity type is introduced in the semiconductor material and the lateral extent of that zone is less than the lateral extent of the resurf zone.

Der Aufbau eines LDMOS-Hochfrequenztransistors ist beispielsweise aus der US 5 155 563 A bekannt. Im Mobilfunksektor werden in Basisstationen verstärkt LDMOS (Laterally Diffused Metal Oxid Semiconductor)-Hochfrequenztransistoren als Leistungsverstärker eingesetzt. Für zukünftige Systeme (z. B. UMTS) spielt die Linearität dieser LDMOS-Hochfrequenztransistoren eine immer größere Rolle. Die Linearität wird aber von unerwünschten Kurzkanaleffekten, wie z. B. die Abhängigkeit der Einsatzspannung von der Drainspannung beeinflusst. Bisherige LDMOS-Hochfrequenztransistoren sind deshalb aufgrund dieser Abhängigkeiten der Linearität von den Kurzkanaleffekten nur bedingt verwendbar.The structure of a LDMOS high-frequency transistor is for example from US 5 155 563 A known. In the mobile sector, LDMOS (Laterally Diffused Metal Oxide Semiconductor) high-frequency transistors are used as power amplifiers in base stations. For future systems (eg UMTS), the linearity of these LDMOS high-frequency transistors is playing an increasingly important role. The linearity is but of undesirable short channel effects, such. B. influences the dependence of the threshold voltage of the drain voltage. Previous LDMOS high-frequency transistors are therefore only of limited use due to these dependencies of the linearity of the short-channel effects.

Aufgabe der vorliegenden Erfindung ist es daher, einen LDMOS-Hochfrequenztransistor mit verbesserter Linearität durch Reduzierung der Kurzkanaleffekte und ein Verfahren zum Herstellen eines solchen LDMOS-Hochfrequenztransistors zu schaffen.task The present invention is therefore an LDMOS high frequency transistor with improved linearity by reducing short channel effects and a manufacturing process of such a LDMOS high-frequency transistor.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen LDMOS-Hochfrequenztransistor mit
einem Substrat,
einem Halbleitermaterial von einem ersten Leitfähigkeitstyp auf dem Substrat,
einer Gate-Elektrode mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite über dem Halbleitermaterial,
einer Source-Zone von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial auf der ersten Seite der Gate-Elektrode,
einer Drain-Zone von einem zweiten Leitfähigkeitstyp auf der zweiten Seite der Gate-Elektrode,
einem Kanal in dem Halbleitermaterial unter der Gate-Elektrode zwischen der Source-Zone und der Drain-Zone,
einer RESURF-Zone von einem zweiten Leitfähigkeitstyp zwischen dem Kanal und der Drain-Zone,
wobei unter der RESURF-Zone eine Taschen-Zone von einem ersten Leitfähigkeitstyp in das Halbleitermaterial eingebracht ist.This object is achieved by an LDMOS high-frequency transistor with
a substrate,
a semiconductor material of a first conductivity type on the substrate,
a gate electrode having a first side and a second side opposite the first side over the semiconductor material,
a source region of a second conductivity type in the semiconductor material on the first side of the gate electrode,
a drain region of a second conductivity type on the second side of the gate electrode,
a channel in the semiconductor material below the gate electrode between the source region and the drain region,
a RESURF zone of a second conductivity type between the channel and the drain zone,
wherein a pocket zone of a first conductivity type is introduced into the semiconductor material under the RESURF zone.

Die laterale Ausdehnung der Taschen-Zone ist geringer ist als die laterale Ausdehnung der RESURF-Zone. Dadurch wird die vorbestimmte Durchbruchsspannung des LDMOS-Hochfrequenztransistors nicht negativ beeinflusst.The lateral extent of the pocket zone is less than the lateral Extension of the RESURF zone. This will cause the predetermined breakdown voltage of the LDMOS high frequency transistor is not adversely affected.

Die Taschen-Zone grenzt unmittelbar an den Kanal und an die RESURF-Zone an. Dadurch wird der Durchgriff unter das Gate weiter reduziert, was zu einer Verbesserung der Linearität des LDMOS-Hochfrequenztransistors führt.The Pocket Zone immediately adjacent to the channel and to the RESURF zone at. This further reduces the penetration under the gate, resulting in an improvement in the linearity of the LDMOS high-frequency transistor leads.

In einer vorteilhaften Ausführungsform der erfindungsgemäßen Anordnung hat die Taschen-Zone eine höhere Dotierstoffkonzentration als das Halbleitermaterial. Durch die höhere Dotierung in der Taschen-Zone kann das elektrische Potential der Drainspannung nicht soweit unter das Gate vordringen. Der Durchgriff unter das Gate wird reduziert, was zu einer Verringerung der Kurzkanaleffekte und somit zu einer höheren Linearität des LDMOS-Hochfrequenztransistors führt.In an advantageous embodiment the inventive arrangement the pocket zone has a higher one Dopant concentration as the semiconductor material. Due to the higher doping in the pocket zone, the electric potential of the drain voltage not so far under the gate penetrate. The penetration under the Gate is reduced, resulting in a reduction of short channel effects and thus to a higher one linearity of the LDMOS high frequency transistor.

Eine typische Ausgestaltung der erfindungsgemäßen Anordnung sieht vor, dass ein Sinker von einem ersten Leitfähigkeitstyp in das Halbleitermaterial eingebracht ist, wobei der Sinker die Source-Zone mit dem Substrat verbindet. Die Hochfrequenzeigenschaften des LDMOS-Transistors werden somit durch geringere Induktivitätsverluste verbessert.A typical embodiment of the arrangement according to the invention provides that a sinker of a first conductivity type in the semiconductor material is introduced, wherein the sinker, the source zone with the substrate combines. The high frequency characteristics of the LDMOS transistor become thus by lower inductance losses improved.

In der Regel wird die RESURF-Zone selbstjustiert zur zweiten Seite der Gate-Elektrode eingebracht. Dadurch erstreckt sich die RESURF-Zone im wesentlichen nicht unter das Gate und somit wird eine hohe Gate-Drain-Kapazität vermieden.In As a rule, the RESURF zone becomes self-aligned to the second side the gate electrode introduced. This extends the RESURF zone substantially not under the gate, and thus a high gate-drain capacitance is avoided.

Eine vorteilhafte Ausführungsform der erfindungsgemäßen Anordnung ist es, wenn die RESURF-Zone in einen ersten Abschnitt und in einen zweiten Abschnitt unterteilt ist. Dadurch kann die elektrische Feldstärke auf der Drainseite beeinflusst werden und das Auftreten von sogenannten "heißen" Elektronen wird reduziert.A advantageous embodiment the inventive arrangement it is when the RESURF zone in a first section and in a second Section is divided. As a result, the electric field strength on the drain side are affected and the occurrence of so-called "hot" electrons reduced.

Typischerweise hat der erste Abschnitt eine niedrigere Dotierstoffkonzentration als der zweite Abschnitt. Dadurch bildet sich schon bei niedrigen Drainspannungen eine Raumladungszone im ersten Abschnitt aus, so dass die Gate-Drain-Kapazität verringert wird.typically, the first section has a lower dopant concentration as the second section. This already forms at low drain voltages a space charge region in the first section, so that the gate-drain capacitance is reduced becomes.

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Anordnung sieht vor, dass der erste Abschnitt an den Kanal angrenzt. Der Bereich mit der niedrigsten elektrischen Feldstärke grenzt somit am Kanal bzw. unter dem Gate an. Dadurch wird die Injektion von "heißen" Elektronen in das Gateoxid reduziert und außerdem wird die Gate-Drain-Kapazität verringert.A further advantageous embodiment of the inventive arrangement For example, the first section is adjacent to the channel. The area with the lowest electric field strength thus borders on the channel or under the gate. This will cause the injection of "hot" electrons in the Gate oxide is reduced and also becomes the gate-drain capacitance reduced.

Bevorzugt ist der zweite Abschnitt zwischen dem ersten Abschnitt und der Drain-Zone. Dadurch wird die elektrische Spannung stufenweise zwischen Drain und Gate herabgesetzt.Prefers is the second section between the first section and the drain zone. As a result, the electrical voltage is gradually between drain and gate lowered.

Besonders vorteilhaft ist es, wenn das Halbleitermaterial eine Epitaxieschicht ist. Die hohe Qualität der Epitaxieschicht garantiert die beste Funktionsfähigkeit des LDMOS-Hochfrequenztransistors.Especially It is advantageous if the semiconductor material is an epitaxial layer is. The high quality the epitaxial layer guarantees the best functionality of the LDMOS high frequency transistor.

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Anordnung sieht vor, dass in das Halbleitermaterial eine Body-Zone eingebracht ist, wobei die Body-Zone sich von der Source-Zone bis zur RESURF-Zone durch den Kanal erstreckt. Dies führt zu verbesserten Hochfrequenzeigenschaften des LDMOS-Transistors.A further advantageous embodiment of the inventive arrangement provides that a body zone is introduced into the semiconductor material, where the body zone is from the source zone to the RESURF zone extends through the channel. This leads to improved high-frequency characteristics of the LDMOS transistor.

Typischerweise ist das Substrat ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp. Dadurch wird der Herstellungsprozess des LDMOS-Hochfrequenztransistors erleichtert.typically, For example, the substrate is a semiconductor substrate of a first conductivity type. This will be the manufacturing process of the LDMOS high frequency transistor facilitated.

Eine bevorzugte Weiterbildung der erfindungsgemäßen Anordnung sieht vor, dass die Source-Zone selbstjustiert zur ersten Seite der Gate-Elektrode eingebracht ist. Dies führt zur Vereinfachung des Herstellungsprozess.A preferred development of the arrangement according to the invention provides that the source zone self-aligned to the first side of the gate electrode is introduced. this leads to to simplify the manufacturing process.

Die erfindungsgemäße Aufgabe wird auch durch ein Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors mit folgenden Schritten gelöst:
Bereitstellen eines Substrats,
Aufbringen eines Halbleitermaterials von einem ersten Leitfähigkeitstyp auf das Substrat,
Aufbringen einer Gate-Elektrode mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite über dem Halbleitermaterial,
Einbringen einer Taschen-Zone von einem ersten Leitfähigkeitstyp in das Halbleitermaterial,
Einbringen einer RESURF-Zone von einem zweiten Leitfähigkeitstyp in das Halbleitermaterial auf der zweiten Seite der Gate-Elektrode über der Taschen-Zone,
Einbringen einer Source-Zone und einer Drain-Zone von jeweils einem zweiten Leitfähigkeitstyp in das Halbleitermaterial, wobei die Source-Zone auf der ersten Seite der Gate-Elektrode eingebracht wird und die Drain-Zone auf der zweiten Seite der Gate-Elektrode eingebracht wird und wobei die laterale Ausdehnung der Taschen-Zone geringer ist als die laterale Ausdehnung der RESURF-Zone. Dadurch wird die vorbestimmte Durchbruchsspannung des LDMOS-Hochfrequenztransistors nicht negativ beeinflusst.The object according to the invention is also achieved by a method for producing an LDMOS high-frequency transistor with the following steps:
Providing a substrate,
Applying a semiconductor material of a first conductivity type to the substrate,
Depositing a gate electrode having a first side and a second side opposite the first side over the semiconductor material,
Introducing a pocket zone of a first conductivity type into the semiconductor material,
Introducing a RESURF zone of a second conductivity type into the semiconductor material on the second side of the gate electrode over the pocket zone,
Introducing a source region and a drain region of a second conductivity type into the semiconductor material, wherein the source region is introduced on the first side of the gate electrode and the drain region is introduced on the second side of the gate electrode, and wherein the lateral extent of the pocket zone is less than the lateral extent of the RESURF zone. As a result, the predetermined breakdown voltage of the LDMOS high-frequency transistor is not adversely affected.

Die Taschen-Zone wird unmittelbar angrenzend an die Resurf-Zone und an den Kanal eingebracht.The Pocket Zone is immediately adjacent to the Resurf Zone and introduced to the channel.

Eine alternative Ausführungsform des erfindungsgemäßen Verfahrens ist es, wenn vor dem Aufbringen der Gate-Elektrode ein Sinker von einem ersten Leitfähigkeitstyp in das Halbleitermaterial eingebracht wird, wobei der Sinker sich von einer Oberfläche des Halbleitermaterials bis zu dem Substrat erstreckt. Durch den Sinker werden die Induktivitätsverluste verringert und die Hochfrequenzeigenschaften des LDMOS-Transistors verbessert.A alternative embodiment the method according to the invention it is when, before the application of the gate electrode, a sinker of a first conductivity type is introduced into the semiconductor material, wherein the sinker itself from a surface of the semiconductor material extends to the substrate. By the Sinkers are the inductance losses reduces and the high-frequency characteristics of the LDMOS transistor improved.

Vorteilhaft ist es, wenn die Source-Zone mindestens teilweise in den Sinker eingebracht wird. Somit entsteht eine elektrisch leitende Verbindung zwischen Source und Substrat, was die Induktivitätsverluste sinken lässt.Advantageous it is when the source zone at least partially into the sinker is introduced. This creates an electrically conductive connection between the source and the substrate, which reduces the inductance losses.

Eine vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens sieht vor, dass die Source-Zone selbstjustiert zur ersten Seite der Gate-Elektrode eingebracht wird. Dadurch werden weitere Prozessschritte vermieden und der Herstellungsprozess wird vereinfacht.A advantageous development of the method according to the invention provides that the source zone self-aligned to the first side of the gate electrode is introduced. This avoids further process steps and the manufacturing process is simplified.

Bevorzugt wird die RESURF-Zone selbstjustiert zur zweiten Seite der Gate-Elektrode eingebracht. Dadurch erstreckt sich die RESURF-Zone im Wesentlichen nicht unter das Gate und eine hohe Gate-Drain-Kapazität wird somit vermieden.Prefers the RESURF zone is self-aligned to the second side of the gate electrode brought in. As a result, the RESURF zone essentially extends not under the gate and a high gate-drain capacitance thus becomes avoided.

Typischerweise wird die RESURF-Zone geteilt in einen ersten Abschnitt und in einen zweiten Abschnitt in das Halbleitermaterial eingebracht, wobei der erste Abschnitt eine niedrigere Dotierstoffkonzentration hat als der zweite Abschnitt. Ein Vorteil liegt darin, dass die elektrische Feldstärke in der RESURF-Zone erniedrigt wird und die Injektion von "heißen" Elektronen in das Gateoxid reduziert wird. Außerdem wird die Gate-Drain-Kapazität verringerttypically, the RESURF zone is divided into a first section and a second section second portion introduced into the semiconductor material, wherein the first section has a lower dopant concentration than the second section. One advantage is that the electric field strength is lowered in the RESURF zone and the injection of "hot" electrons in the Gate oxide is reduced. Furthermore becomes the gate-drain capacitance reduced

Eine weitere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass mit einem zusätzlichen Schritt vor dem Einbringen der Taschen-Zone eine Body-Zone in das Halbleitermaterial eingebracht wird, wobei in die Body-Zone die Source-Zone eingebracht wird und die RESURF-Zone an die Body-Zone angrenzt. Dadurch verbessern sich die Hochfrequenzeigenschaften des LDMOS-Transistors.A further preferred embodiment of the method according to the invention provides that with an additional step before the introduction of the pocket zone, a body zone into the semiconductor material is introduced, wherein in the body zone, the source zone is introduced and the RESURF zone adjacent to the body zone. This improves the high-frequency characteristics of the LDMOS transistor.

In der Regel wird das Halbleitermaterial epitaktisch auf das Substrat aufgebracht, wobei das Substrat ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp ist. Somit wird ein Halbleitermaterial mit den gewünschten Qualitätsanforderungen in einem einfachen Herstellungsprozess bereitgestellt.In Typically, the semiconductor material is epitaxially deposited on the substrate applied, wherein the substrate is a semiconductor substrate of a first conductivity type is. Thus, a semiconductor material with the desired quality requirements provided in a simple manufacturing process.

Eine besonders vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens ist es, wenn die Taschen-Zone mit einer Dotierstoffdosis D mit 0,5 × 1012 cm–2 ≤ D ≤ 1 × 1012 cm–2 in das Halbleitermaterial implantiert wird. Dadurch wird die gewünschte Dotierung in der Taschen-Zone zur Verbesserung der Linearität des LDMOS-Hochfrequenztransistors eingestellt, ohne dass die Durchbruchsspannung beeinflusst wird.A particularly advantageous development of the method according to the invention is when the pocket zone is implanted into the semiconductor material with a dopant dose D of 0.5 × 10 12 cm -2 ≦ D ≦ 1 × 10 12 cm -2 . This sets the desired doping in the pocket zone to improve the linearity of the LDMOS RF transistor without affecting the breakdown voltage.

Die Erfindung wird nachfolgend anhand der 1 näher erläutert. Es zeigt:The invention will be described below with reference to 1 explained in more detail. It shows:

1 schematische Querschnittsansicht eines bevorzugten Ausführungsbeispiel des erfindungsgemäßen LDMOS-Hochfrequenztransistors. 1 schematic cross-sectional view of a preferred embodiment of the LDMOS high-frequency transistor according to the invention.

In 1 ist in einer schematischen Querschnittsansicht eines bevorzugten Ausführungsbeispiel des erfindungsgemäßen LDMOS-Hochfrequenztransistors ein Substrat 1 gezeigt. Das Substrat 1 ist in der Regel ein p-Substrat mit einer p-Dotierstoffkonzentration im Bereich von 1 × 1017 cm–3 bis 1 × 1019 cm–3.In 1 is a substrate in a schematic cross-sectional view of a preferred embodiment of the LDMOS high-frequency transistor according to the invention 1 shown. The substrate 1 is typically a p-type substrate having a p-type impurity concentration in the range of 1 × 10 17 cm -3 to 1 × 10 19 cm -3 .

Auf dem Substrat 1 ist ein Halbleitermaterial 2 gebildet, das in dem dargestellten Ausführungsbeispiel eine 5 bis 10 μm dicke Epitaxieschicht mit einer p-Dotierstoffkonzentration im Bereich von 1 × 1014 cm–3 bis 1 × 1016 cm–3 ist. Als Dotierstoff wird Bor verwendet.On the substrate 1 is a semiconductor material 2 which, in the illustrated embodiment, is a 5 to 10 μm thick epitaxial layer having a p-type impurity concentration in the range of 1 × 10 14 cm -3 to 1 × 10 16 cm -3 . Boron is used as the dopant.

In dem Halbleitermaterial 2, an der zum Substrat 1 abgewandten Oberfläche 12 desselben, sind die aktiven Bereiche des LDMOS-Hochfrequenztransistors gebildet. Die aktiven Bereiche umfassen eine Source-Zone 3, eine Drain-Zone 4 und eine RESURF-Zone 6.In the semiconductor material 2 , to the substrate 1 remote surface 12 the same, the active regions of the LDMOS high-frequency transistor are formed. The active areas comprise a source zone 3 , a drain zone 4 and a RESURF zone 6 ,

Die Source-Zone 3 und die Drain-Zone 4 werden vorzugsweise gemeinsam in das Halbleitermaterial implantiert. Die Implantationsdosis des n-Dotierstoffs liegt im Bereich von 3 × 1015 cm–2 bis 6 × 1015 cm–2, was zu einer maximalen Dotierstoffkonzentration von über 1 × 1020 cm–3 führt.The source zone 3 and the drain zone 4 are preferably implanted together in the semiconductor material. The implantation dose of the n-type dopant is in the range of 3 × 10 15 cm -2 to 6 × 10 15 cm -2 , resulting in a maximum dopant concentration of more than 1 × 10 20 cm -3 .

Die RESURF-Zone 6 liegt zwischen der Source-Zone 3 und der Drain-Zone 4. Die RESURF-Zone 6 ist von der Source-Zone 3 durch einen Kanal 5 beabstandet und grenzt unmittelbar an die Drain-Zone 4 an. Die RESURF-Zone 6 ist ebenfalls n-dotiert und ist in der Regel in einen ersten Abschnitt und in einen zweiten Abschnitt unterteilt. Der zweite Abschnitt grenzt unmittelbar an die Drain-Zone 4 während der erste Abschnitt an den Kanal 5 angrenzt. Der erste Abschnitt der RESURF-Zone 6 wird mit einer Dosis im Bereich von 9 × 1011 cm–2 bis 14 × 1011 cm–2 in das Halbleitermaterial 2 implantiert. Dies führt zu einer maximalen Dotierstoffkonzentration von 5 × 1016 cm–3 bis 2 × 1017 cm–3 im ersten Abschnitt.The RESURF zone 6 lies between the source zone 3 and the drain zone 4 , The RESURF zone 6 is from the source zone 3 through a canal 5 spaced and immediately adjacent to the drain zone 4 at. The RESURF zone 6 is also n-doped and is usually divided into a first section and a second section. The second section immediately adjoins the drain zone 4 during the first section to the canal 5 borders. The first section of the RESURF zone 6 is at a dose in the range of 9 × 10 11 cm -2 to 14 × 10 11 cm -2 in the semiconductor material 2 implanted. This results in a maximum dopant concentration of 5 × 10 16 cm -3 to 2 × 10 17 cm -3 in the first section.

Der zweite Abschnitt der RESURF-Zone 6 wird mit einer Dosis im Bereich von 2 × 1012 cm–2 bis 5 × 1012 cm–2 in das Halbleitermaterial 2 implantiert. Dies führt zu einer maximalen Dotierstoffkonzentration im zweiten Abschnitt von 6 × 1016 cm–3 bis 6 × 1017 cm–3.The second section of the RESURF zone 6 is at a dose in the range of 2 × 10 12 cm -2 to 5 × 10 12 cm -2 in the semiconductor material 2 implanted. This results in a maximum dopant concentration in the second section of 6 × 10 16 cm -3 to 6 × 10 17 cm -3 .

In den Kanal 5 zwischen der Source-Zone 3 und der RESURF-Zone 6 ist eine Body-Zone 9 definiert, die durch eine Diffusion von p-dotiertem Material bei dem gezeigten Beispiel in dem Kanal 5 gebildet wird. Der für die laterale Diffusion der Body-Zone 9 erforderliche p-Bereich wird vor Erzeugen der Source-Zone 3 in das Halbleitermaterial 2 eingebracht und durch thermische Behandlung in die Body-Zone 9 diffundiert. Die Einbringung des p-Bereichs erfolgt über eine Bor-Implantation mit einer Dosis im Bereich von 1 × 1013 cm–2 bis 1 × 1014 cm–2.In the channel 5 between the source zone 3 and the RESURF zone 6 is a body zone 9 defined by a diffusion of p-doped material in the example shown in the channel 5 is formed. The for the lateral diffusion of the body zone 9 required p-range is before generating the source zone 3 in the semiconductor material 2 introduced and by thermal treatment in the body zone 9 diffused. The introduction of the p-region takes place via a boron implantation with a dose in the range of 1 × 10 13 cm -2 to 1 × 10 14 cm -2 .

Im Bereich oberhalb des Kanals 9 ist ein Gateoxid 10 auf der Oberfläche 12 gebildet. Auf dem Gateoxid 10 ist eine Gate-Elektrode 11 mit einer ersten Seite 13 und einer zweiten Seite 14, die der ersten Seite 13 gegenüberliegt, gebildet.In the area above the canal 9 is a gate oxide 10 on the surface 12 educated. On the gate oxide 10 is a gate electrode 11 with a first page 13 and a second page 14 that's the first page 13 opposite, formed.

Hinsichtlich der in 1 gezeigten Struktur ist festzuhalten, dass das Substrat 1 einen in 1 nicht gezeigten Rückseitenkontakt aufweist, über den die Source-Zone 3 mit einem Bezugspotential verbindbar ist. Hierzu ist der Sinker 8 vorgesehen, so dass die Source-Zone 3 über den Rückseitenkontakt des Substrats 1 kontaktiert wird.Regarding the in 1 structure shown is that the substrate 1 one in 1 Not shown back contact, via which the source zone 3 can be connected to a reference potential. This is the sinker 8th provided so that the source zone 3 over the backside contact of the substrate 1 will be contacted.

Ferner ist in 1 gezeigt, dass in dem Halbleitermaterial 2 unterhalb der RESURF-Zone 6 eine Taschen-Zone 7 eingebracht ist. Die Taschen-Zone 7 grenzt unmittelbar an die RESURF-Zone 6 und an den Kanal 5 an und wird mittels Implantation mit einer p-Dotierstoffdosis im Bereich von 0,5 × 1012 cm–2 bis 1 × 1012 cm–2 in das Halbleitermaterial 2 eingebracht.Furthermore, in 1 shown that in the semiconductor material 2 below the RESURF zone 6 a pocket zone 7 is introduced. The pocket zone 7 immediately adjacent to the RESURF zone 6 and to the canal 5 by implantation with a p-type dopant dose in the range of 0.5 × 10 12 cm -2 to 1 × 10 12 cm -2 in the semiconductor material 2 brought in.

Durchgeführte Simulationen mit diesem bevorzugten Ausführungsbeispiel des erfindungsgemäßen LDMOS-Hochfrequenztransistors belegen die Wirksamkeit der Erfindung zur Verbesserung der Linearität durch Reduzierung der Kurzkanaleffekte, im Vergleich zu bisherigen LDMOS-Hochfrequenztransistoren.Performed simulations with this preferred embodiment of the LDMOS high-frequency transistor according to the invention occupy the Effectiveness of the Invention to Improve Linearity by Reducing Short Channel Effects, Compared to Previous LDMOS High Frequency Transistors.

Mit dem beschriebenen Ausführungsbeispiel wird die Durchbruchsspannung nicht beeinflusst, während die Verschiebung der Einsatzspannung in Abhängigkeit der Drainspannung deutlich reduziert wird. So liegt die Verschiebung der Einsatzspannung bei herkömmlichen LDMOS-Hochfrequenztransistoren bei einer Änderung der Drainspannung von Ud = 26 Volt auf Ud = 5 Volt bei 0,02 Volt, während bei dem bevorzugten Ausführungsbeispiel des erfindungsgemäßen LDMOS-Hochfrequenztransistors die Verschiebung der Einsatzspannung bei einer Änderung der Drainspannung von Ud = 26 Volt auf Ud = 5 Volt auf 0,015 Volt reduziert wird. Dies bedeutet eine Verbesserung um 25% und somit eine höhere Linearität des LDMOS-Hochfrequenztransistors. Zusätzlich erfolgt eine Erhöhung der Verstärkung des LDMOS-Hochfrequenztransistors aufgrund der reduzierten Gate-Drain-Kapazität.With the described embodiment, the breakdown voltage is not affected, while the shift of the threshold voltage is significantly reduced as a function of the drain voltage. Thus, the shift of the threshold voltage in conventional LDMOS high-frequency transistors with a change in the drain voltage of U d = 26 volts to U d = 5 volts at 0.02 volts, while in the preferred embodiment of the LDMOS high-frequency transistor according to the invention, the shift of the threshold voltage at a Changing the drain voltage from U d = 26 volts to U d = 5 volts to 0.015 volts is reduced. This means an improvement of 25% and thus a higher linearity of the LDMOS high-frequency transistor. In addition, there is an increase in the gain of the LDMOS high-frequency transistor due to the reduced gate-drain capacitance.

11
Substratsubstratum
22
HalbleitermaterialSemiconductor material
33
Source-ZoneSource zone
44
Drain-ZoneDrain region
55
Kanalchannel
66
RESURF-ZoneRESURF zone
77
Taschen-ZonePocket Zone
88th
Sinkersinker
99
Body-ZoneBody zone
1010
Gateoxidgate oxide
1111
Gate-ElektrodeGate electrode
1212
Oberflächesurface
1313
erste Seitefirst page
1414
zweite Seitesecond page

Claims (21)

LDMOS-Hochfrequenztransistor mit a) einem Substrat (1), b) einem Halbleitermaterial (2) von einem ersten Leitfähigkeitstyp auf dem Substrat (1), c ) einer Gate-Elektrode (11) mit einer ersten Seite (13) und einer zweiten Seite (14) gegenüber der ersten Seite (13) über dem Halbleitermaterial (2), d) einer Source-Zone (3) von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial (2) auf der ersten Seite (13) der Gate-Elektrode (11), e) einer Drain-Zone (4) von einem zweiten Leitfähigkeitstyp in dem Halbleitermaterial (2) auf der zweiten Seite (14) der Gate-Elektrode (11), f) einem Kanal (5) in dem Halbleitermaterial (2) unter der Gate-Elektrode (11) zwischen der Source-Zone (3) und der Drain-Zone (4), g) einer RESURF-Zone (6) von einem zweiten Leitfähigkeitstyp zwischen dem Kanal (5) und der Drain-Zone (4), wobei unter der RESURF-Zone (6) eine Taschen-Zone (7) von einem ersten Leitfähigkeitstyp in das Halbleitermaterial (2) eingebracht ist und wobei die laterale Ausdehnung der Taschen-Zone (7) geringer ist als die laterale Ausdehnung der RESURF-Zone (6), dadurch gekennzeichnet, dass die Taschen-Zone (7) unmittelbar an den Kanal (5) und an die RESURF-Zone (6) angrenzt. LDMOS high-frequency transistor with a) a substrate ( 1 ), b) a semiconductor material ( 2 ) of a first conductivity type on the substrate ( 1 ), c) a gate electrode ( 11 ) with a first page ( 13 ) and a second page ( 14 ) opposite the first page ( 13 ) over the semiconductor material ( 2 ), d) a source zone ( 3 ) of a second conductivity type in the semiconductor material ( 2 ) on the first page ( 13 ) of the gate electrode ( 11 ), e) a drain zone ( 4 ) of a second conductivity type in the semiconductor material ( 2 ) on the second page ( 14 ) of the gate electrode ( 11 ), f) a channel ( 5 ) in the semiconductor material ( 2 ) under the gate electrode ( 11 ) between the source zone ( 3 ) and the drain zone ( 4 ), g) a RESURF zone ( 6 ) of a second conductivity type between the channel ( 5 ) and the drain zone ( 4 ), under the RESURF zone ( 6 ) a pocket zone ( 7 ) of a first conductivity type into the semiconductor material ( 2 ) and wherein the lateral extent of the pocket zone ( 7 ) is less than the lateral extent of the RESURF zone ( 6 ), characterized in that the pocket zone ( 7 ) directly to the channel ( 5 ) and to the RESURF zone ( 6 ) adjoins. LDMOS-Hochfrequenztransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Taschen-Zone (7) eine höhere Dotierstoffkonzentration hat als das Halbleitermaterial (2).LDMOS high-frequency transistor according to claim 1, characterized in that the pocket zone ( 7 ) has a higher dopant concentration than the semiconductor material ( 2 ). LDMOS-Hochfrequenztransistor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass ein Sinker (8) von einem ersten Leitfähigkeitstyp in das Halbleitermaterial eingebracht ist, wobei der Sinker die Source-Zone (3) mit dem Substrat (1) verbindet.LDMOS high-frequency transistor according to one of claims 1 or 2, characterized in that a sinker ( 8th ) of a first conductivity type is introduced into the semiconductor material, wherein the sinker the source zone ( 3 ) with the substrate ( 1 ) connects. LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die RESURF-Zone (6) selbstjustiert zur zweiten Seite (14) der Gate-Elektrode (11) eingebracht ist,LDMOS high-frequency transistor according to one of the preceding claims, characterized in that the RESURF zone ( 6 ) self-aligned to the second side ( 14 ) of the gate electrode ( 11 ) is introduced, LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die RESURF-Zone (6) in einen ersten Abschnitt und in einen zweiten Abschnitt unterteilt ist.LDMOS high-frequency transistor according to one of the preceding claims, characterized in that the RESURF zone ( 6 ) is divided into a first section and a second section. LDMOS-Hochfrequenztransistor nach Anspruch 5, dadurch gekennzeichnet, dass der erste Abschnitt eine niedrigere Dotierstoffkonzentration hat als der zweite Abschnitt.LDMOS high-frequency transistor according to claim 5, characterized in that the first portion has a lower dopant concentration than the second portion. LDMOS-Hochfrequenztransistor nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der erste Abschnitt an den Kanal (5) angrenzt.LDMOS high-frequency transistor according to claim 5 or 6, characterized in that the first section to the channel ( 5 ) adjoins. LDMOS-Hochfrequenztransistor nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass der zweite Abschnitt zwischen dem ersten Abschnitt und der Drain-Zone (4) ist.LDMOS high-frequency transistor according to one of Claims 5 to 7, characterized in that the second section between the first section and the drain zone ( 4 ). LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermaterial (2) eine Epitaxieschicht ist.LDMOS high-frequency transistor according to one of the preceding claims, characterized in that the semiconductor material ( 2 ) is an epitaxial layer. LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in das Halbleitermaterial (2) eine Body-Zone (9) eingebracht ist, wobei die Body-Zone (9) sich von der Source-Zone (3) bis zur RESURF-Zone (6) durch den Kanal erstreckt.LDMOS high-frequency transistor according to one of the preceding claims, characterized in that in the semiconductor material ( 2 ) a body zone ( 9 ), the body zone ( 9 ) from the source zone ( 3 ) to the RESURF zone ( 6 ) extends through the channel. LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (1) ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp ist.LDMOS high-frequency transistor according to one of the preceding claims, characterized in that the substrate ( 1 ) is a semiconductor substrate of a first conductivity type. LDMOS-Hochfrequenztransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Source-Zone (3) selbstjustiert zur ersten Seite der Gate-Elektrode (11) eingebracht ist.LDMOS high-frequency transistor according to one of the preceding claims, characterized in that the source zone ( 3 ) self-aligned to the first side of the gate electrode ( 11 ) is introduced. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors mit folgenden Schritten: a) Bereitstellen eines Substrats (1), b) Aufbringen eines Halbleitermaterials (2) von einem ersten Leitfähigkeitstyp auf das Substrat (1), c) Aufbringen einer Gate-Elektrode (11) mit einer ersten Seite (13) und einer zweiten Seite (14) gegenüber der ersten Seite (13) über dem Halbleitermaterial (2), d) Einbringen einer Taschen-Zone (7) von einem ersten Leitfähigkeitstyp in das Halbleitermaterial (2), e) Einbringen einer RESURF-Zone (6) von einem zweiten Leitfähigkeitstyp in das Halbleitermaterial (2) auf der zweiten Seite (14) der Gate-Elektrode (11) über der Taschen-Zone (7), f) Einbringen einer Source-Zone (3) und einer Drain-Zone (4) von jeweils einem zweiten Leitfähigkeitstyp in das Halbleitermaterial (2), wobei die Source-Zone (3) auf der ersten Seite (13) der Gate-Elektrode (11) eingebracht wird und die Drain-Zone (4) auf der zweiten Seite (14) der Gate-Elektrode (11) eingebracht wird, wobei die laterale Ausdehnung der Taschen-Zone (7)geringer ist als die laterale Ausdehnung der RESURF-Zone (6), dadurch gekennzeichnet, dass die Taschen-Zone unmittelbar angrenzend an die Resurf-Zone und an den Kanal eingebracht wird.Method for producing an LDMOS high-frequency transistor, comprising the following steps: a) providing a substrate ( 1 ), b) applying a semiconductor material ( 2 ) of a first conductivity type on the substrate ( 1 ), c) applying a gate electrode ( 11 ) with a first page ( 13 ) and a second page ( 14 ) opposite the first page ( 13 ) over the semiconductor material ( 2 ), d) introducing a pocket zone ( 7 ) of a first conductivity type into the semiconductor material ( 2 ), e) introducing a RESURF zone ( 6 ) of a second conductivity type into the semiconductor material ( 2 ) on the second page ( 14 ) of the gate electrode ( 11 ) above the pocket zone ( 7 ), f) introduction of a source zone ( 3 ) and a drain zone ( 4 ) each having a second conductivity type in the semiconductor material ( 2 ), the source zone ( 3 ) on the first page ( 13 ) of the gate electrode ( 11 ) and the drain zone ( 4 ) on the second page ( 14 ) of the gate electrode ( 11 ), the lateral extent of the pocket zone ( 7 ) is less than the lateral extent of the RESURF zone ( 6 ), Characterized in that the pockets zone is placed immediately adjacent to the resurf region and to the channel. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach Anspruch 13, dadurch gekennzeichnet, dass vor dem Aufbringen der Gate-Elektrode (11) ein Sinker (8) von einem ersten Leitfähigkeitstyp in das Halbleitermaterial (2) eingebracht wird, wobei der Sinker (8) sich von einer Oberfläche (12) des Halbleitermaterial (2) bis zu dem Substrat (1) erstreckt.Method for producing an LDMOS high-frequency transistor according to claim 13, characterized in that before the application of the gate electrode ( 11 ) a sinker ( 8th ) of a first conductivity type into the semiconductor material ( 2 ), wherein the sinker ( 8th ) from a surface ( 12 ) of the semiconductor material ( 2 ) to the substrate ( 1 ). Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach Anspruch 14, dadurch gekennzeichnet, dass die Source-Zone (3) mindestens teilweise in den Sinker (8) eingebracht wird.Method for producing an LDMOS high-frequency transistor according to Claim 14, characterized in that the source zone ( 3 ) at least partially into the sinker ( 8th ) is introduced. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die Source-Zone (3) selbstjustiert zur ersten Seite (13) der Gate-Elektrode (11) eingebracht wird.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 15, characterized in that the source zone ( 3 ) self-aligned to the first page ( 13 ) of the gate electrode ( 11 ) is introduced. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die RESURF-Zone (6) selbstjustiert zur zweiten Seite (14) der Gate-Elektrode (11) eingebracht wird.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 16, characterized in that the RESURF zone ( 6 ) self-aligned to the second side ( 14 ) of the gate electrode ( 11 ) is introduced. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die RESURF-Zone (6) geteilt in einen ersten Abschnitt und in einen zweiten Abschnitt in das Halbleitermaterial eingebracht wird, wobei der erste Abschnitt eine niedrigere Dotierstoffkonzentration hat als der zweite Abschnitt.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 17, characterized in that the RESURF zone ( 6 ) is divided into a first portion and a second portion is introduced into the semiconductor material, wherein the first portion has a lower dopant concentration than the second portion. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass mit einem zusätzlichen Schritt vor dem Einbringen der Taschen-Zone (7) eine Body-Zone (9) in das Halbleitermaterial (2) eingebracht wird, wobei in die Body-Zone die Source-Zone eingebracht wird und die RESURF-Zone (6) an die Body-Zone angrenzt.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 18, characterized in that with an additional step before the introduction of the pocket zone ( 7 ) a body zone ( 9 ) in the semiconductor material ( 2 ) is introduced, wherein in the body zone, the source zone is introduced and the RESURF zone ( 6 ) is adjacent to the body zone. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass das Halbleitermaterial (2) epitaktisch auf das Substrat (1) aufgebracht wird, wobei das Substrat (1) ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp ist.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 19, characterized in that the semiconductor material ( 2 ) epitaxially on the substrate ( 1 ) is applied, wherein the substrate ( 1 ) is a semiconductor substrate of a first conductivity type. Verfahren zum Herstellen eines LDMOS-Hochfrequenztransistors nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass die Taschen-Zone (7) mit einer Dotierstoffdosis D mit 0,5 × 1012 cm–2 ≤ D ≤ 1 × 1012 cm–2 in das Halbleitermaterial implantiert wird.Method for producing an LDMOS high-frequency transistor according to one of Claims 13 to 20, characterized in that the pocket zone ( 7 ) with a dopant dose D of 0.5 × 10 12 cm -2 ≦ D ≦ 1 × 10 12 cm -2 is implanted in the semiconductor material.
DE2003111699 2003-03-17 2003-03-17 LOMOS high frequency transistor and method of making same Expired - Fee Related DE10311699B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003111699 DE10311699B4 (en) 2003-03-17 2003-03-17 LOMOS high frequency transistor and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003111699 DE10311699B4 (en) 2003-03-17 2003-03-17 LOMOS high frequency transistor and method of making same

Publications (2)

Publication Number Publication Date
DE10311699A1 DE10311699A1 (en) 2004-11-18
DE10311699B4 true DE10311699B4 (en) 2007-07-26

Family

ID=33304782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003111699 Expired - Fee Related DE10311699B4 (en) 2003-03-17 2003-03-17 LOMOS high frequency transistor and method of making same

Country Status (1)

Country Link
DE (1) DE10311699B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
CN101719515B (en) * 2009-11-03 2011-11-23 苏州远创达科技有限公司 LDMOS device with transverse diffusing buried layer below grid

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
EP0514060A2 (en) * 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS transistor structure & method
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
EP0514060A2 (en) * 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS transistor structure & method
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region

Also Published As

Publication number Publication date
DE10311699A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
DE102005038998B4 (en) Metal oxide semiconductor device with improved shielding structure and method of manufacture
DE60035144T2 (en) High-density MOS-gate power device and its manufacturing method
DE102008045488B4 (en) Semiconductor device and method of making the same
DE102005009000B4 (en) Trench structural type vertical semiconductor device and manufacturing method
DE10296457T5 (en) Power semiconductor device with a trench gate electrode and method for producing the same
DE10350684A1 (en) Production of a power transistor arrangement used as a metal oxide semiconductor power transistor involves forming a cell field in a semiconductor substrate, inserting cell field trenches and a connecting trench within the cell field
DE112006001516T5 (en) Field effect transistor with charge balance
DE3039803A1 (en) VERTICAL MOSFET COMPONENT
DE102004041198A1 (en) Lateral semiconductor component to act as a field-effect transistor has a semiconductor body with first and second sides forming front and rear sides respectively
EP0913000A1 (en) Field effect controllable semiconductor component
DE102019131060A1 (en) Semiconductor device
DE10311699B4 (en) LOMOS high frequency transistor and method of making same
EP0973205B1 (en) High voltage MOS transistor
DE102005061294B4 (en) NPT semiconductor device in the form of a MOSFET or IGBT
DE112010005265B4 (en) Method of making a depletion mode DMOS transistor
EP1273043B1 (en) Cmos-compatible lateral dmos transistor
DE2933455A1 (en) Controlling threshold voltage of field effect structure - by dielectric layer contg. immobile ionic species
DE102021119199A1 (en) Semiconductor device including gate trench structure
DE102004009323B4 (en) Vertical trenched DMOS transistor and method of making the same
EP1161767B1 (en) Method of making a vertical MOS transistor device
DE102019201453A1 (en) Semiconductor component, circuit breaker, control device and method for producing a semiconductor component
DE10317381B4 (en) Low-drain-drain vertical power transistor and method of making the same
DE10002129B4 (en) Vertical DMOS transistor arrangement with low on-resistance
WO2022106458A1 (en) Vertical semiconductor component and method for producing same
EP0973206B1 (en) High withstand voltage MIS transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee