DE10260646A1 - Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements - Google Patents

Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements Download PDF

Info

Publication number
DE10260646A1
DE10260646A1 DE2002160646 DE10260646A DE10260646A1 DE 10260646 A1 DE10260646 A1 DE 10260646A1 DE 2002160646 DE2002160646 DE 2002160646 DE 10260646 A DE10260646 A DE 10260646A DE 10260646 A1 DE10260646 A1 DE 10260646A1
Authority
DE
Germany
Prior art keywords
housing
essentially
semiconductor
connection elements
triangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002160646
Other languages
German (de)
Inventor
Uwe Dr. Tenner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002160646 priority Critical patent/DE10260646A1/en
Publication of DE10260646A1 publication Critical patent/DE10260646A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

The housing has a base surface (1) and lateral surfaces (2), whereby connecting elements (10) for external contacting are arranged on at least one of the lateral surfaces or in a region thereof. The base surface is essentially in the form of a triangle and the housing is essentially in the form of a triangular prism. All lateral surfaces can have connecting elements. Independent claims are also included for the following: (a) a semiconducting module (b) and a semiconducting arrangement with several modules.

Description

Die Erfindung betrifft ein Gehäuse für Halbleiterbauelemente gemäß dem Oberbegriff des unabhängigen Anspruchs 1, ein Halbleitermodul gemäß dem Oberbegriff des unabhängigen Anspruchs 8, sowie eine Halbleiteranordnung.The invention relates to a housing for semiconductor components according to the generic term of the independent Claim 1, a semiconductor module according to the preamble of the independent claim 8, and a semiconductor arrangement.

Es gibt eine Vielzahl von Gehäusen für Halbleiterbauelemente. Derartige Gehäuse weisen eine Grundfläche und Seitenflächen auf, wobei an mindestens einer der Seitenflächen oder im Bereich davon Anschlusselemente zur externen Kontaktierung vorgesehen sind. Ein entsprechendes bekanntes Halbleitermodul besteht aus einem Gehäuse, in dessen Inneren eine Schaltungsanordnung aufgenommen ist.There are a variety of packages for semiconductor devices. Such housing have a footprint and side surfaces on, on at least one of the side surfaces or in the region thereof Connection elements for external contacting are provided. On Corresponding known semiconductor module consists of a housing, in the inside of which a circuit arrangement is accommodated.

Für Speicher werden z. B. Flachgehäuse verwendet. Die Gehäusegröße ist dabei vor allem von der Anzahl der Pins bzw. Anschlusselemente abhängig. Je mehr Anschlusselemente an einem Gehäuse angebracht werden müssen, desto größer muss das Gehäuse gewählt werden. Da die Speicherdichte immer weiter steigt, müssen immer mehr Anschlusselemente an einem Gehäuse angebracht werden. Somit müssen die Gehäuse entsprechend vergrößert werden.For Memory z. B. flat housing used. The case size is included mainly depends on the number of pins or connection elements. ever the more connection elements have to be attached to a housing, the more bigger needs the housing chosen become. As the storage density continues to increase, always have to more connection elements are attached to a housing. Consequently have to the housing be enlarged accordingly.

Um mehr Anschlusselemente an einem Gehäuse anzubringen, wurde bisher die sogenannte CSP-Technologie (Chip Scale Package) eingesetzt. Dabei kann die Anzahl der Anschlusselemente an einem Gehäuse dadurch erhöht werden, dass auch Anschlusselemente an der Unterseite des Gehäuses (z.B. über Balls) angebracht werden. Allerdings sind auch dieser Technik Grenzen gesetzt, insbesondere dann, wenn Halbleiterbauelemente übereinander angeordnet werden (Stack Packaging). In diesem Fall bereitet die Durchleitung der Anschlüsse von einer zur nächsten Ebene durch die Chipflächen hindurch Probleme.To have more connection elements on one casing So-called CSP technology (Chip Scale Package) used. The number of connection elements on a housing thereby increased connection elements on the underside of the housing (e.g. over balls) be attached. However, there are limits to this technology, especially when semiconductor components are arranged one above the other (Stack packaging). In this case, the forwarding of the connections from one to the next Level through the chip areas problems through.

Um mehr Anschlusselemente an einem Halbleiterbauelement anbringen zu können, wurden weiterhin die Abmessungen der Anschlusselemente verkleinert. Allerdings können die Abmessungen der Anschlusselemente nicht beliebig verkleinert werden, d. h. es sind hier von technologischer Seite her Grenzen gesetzt. Dies gilt sowohl für Halbleiterbauelemente, die nach der oben erwähnten CSP-Technologie hergestellt sind, als auch für solche, die eine sogenannte TSOP-Struktur (Thin Small Outline Package) aufweisen.To have more connection elements on one To be able to attach semiconductor device, the Dimensions of the connection elements reduced. However, they can Dimensions of the connection elements cannot be reduced arbitrarily, d. H. there are technological limits here. This applies to both Semiconductor components manufactured using the CSP technology mentioned above are for as well those that have a so-called TSOP structure (Thin Small Outline Package) exhibit.

Eine weitere Möglichkeit, die Gehäuse von Halbleiterbauelementen aufgrund einer hohen Anzahl von Pins nicht vergrößern zu müssen, besteht darin, die Pins mit Mehrfachfunktionen zu belegen. Dies bedeutet jedoch einen zusätzlichen schaltungstechnischen Aufwand. Außerdem ist es nicht möglich, Anschlusspins mit einer unbegrenzten Anzahl von Funktionen zu belegen.Another way to get the housing from Semiconductor devices do not because of a high number of pins enlarge to have to, consists of assigning multiple functions to the pins. This however means an additional one circuit complexity. It is also not possible to use connecting pins with an unlimited number of functions.

Der Erfindung liegt die Aufgabe zugrunde, ein Gehäuse für Halbleiterbauelemente, ein Halbleitermodul und eine Halbleiteranordnung bereitzustellen, bei welchen die Anzahl von Anschlusselementen pro Flächeneinheit besonders hoch ist.The invention is based on the object a housing for semiconductor components, to provide a semiconductor module and a semiconductor arrangement, where the number of connection elements per unit area is particularly high.

Die Aufgabe wird bei einem Gehäuse für Halbleiterbauelemente der eingangs erwähnten Art erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs 1 und bei einem Halbleitermodul der eingangs erwähnten Art erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs 9, sowie durch eine Halbleiteranordnung mit Merkmalen des Anspruchs 10 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der jeweiligen abhängigen Ansprüche und/oder werden in der weiteren Beschreibung erläutert.The task is for a housing for semiconductor components the one mentioned at the beginning Kind according to the invention characterizing features of independent claim 1 and a semiconductor module of the type mentioned in the introduction with the characterizing features of independent claim 9, and by solved a semiconductor device with features of claim 10. preferred embodiments are the subject of the respective dependent claims and / or are explained in the further description.

Gattungsgemäß weist ein Gehäuse für Halbleiterbauelemente eine Grundfläche und Seitenflächen auf, wobei an mindestens einer der Seitenflächen oder im Bereich davon Anschlusselemente zur externen Kontaktierung vorgesehen sind. Erfindungsgemäß weist die Grundfläche im Wesentlichen die Form eines Dreiecks derart auf, dass dadurch das Gehäuse im Wesentlichen die Form eines Dreiecksprismas aufweist.A housing for semiconductor components is of the generic type a footprint and side surfaces on, being on at least one of the side surfaces or in the region thereof Connection elements for external contacting are provided. According to the invention the footprint essentially the shape of a triangle such that it the housing essentially has the shape of a triangular prism.

Bevorzugt sind dabei an allen Seitenflächen Anschlusselemente angebracht. Dabei ist die Zahl der Anschlusselemente pro Flächeneinheit der Grundfläche des Gehäuses größer als beim Stand der Technik.Connection elements are preferred on all side surfaces appropriate. The number of connection elements per unit area the base area of the housing larger than in the state of the art.

In einer möglichen Ausführungsform weist die Grundfläche im Wesentlichen die Form eines gleichschenkligen Dreiecks auf. In einer weiteren Ausführungsform weist die Grundfläche im Wesentlichen die Form eines gleichseitigen Dreiecks auf. In noch einer weiteren Ausführungsform weist die Grundfläche im Wesentlichen die Form eines rechtwinkligen Dreiecks auf. Werden zwei Gehäuse gemäß dieser Ausführungsform so angeordnet, dass die Hypotenusen der rechtwinkligen Dreiecke parallel zueinander verlaufen, so ergibt sich eine Kompatibilität zu rechtwinkligen Strukturen.In one possible embodiment shows the footprint essentially the shape of an isosceles triangle. In a further embodiment shows the footprint essentially the shape of an equilateral triangle. In yet a further embodiment shows the footprint essentially the shape of a right triangle. Become two housings according to this embodiment arranged so that the hypotenuses of the right-angled triangles run parallel to each other, so there is a compatibility to rectangular Structures.

In einer Weiterbildung weist das Gehäuse eine TSOP-Struktur (Thin Small Outline Package) auf. Außerdem kann das Gehäuse gemäß der CSP-Technologie (Chip Scale Package) hergestellt sein, d. h., es sind Anschlusselemente im Bereich der oder an der Unterseite des Gehäuses vorgesehen.In a further education, this casing a TSOP structure (Thin Small Outline Package). Besides, can the housing according to the CSP technology (Chip Scale Package), d. that is, they are connection elements provided in the area of or on the underside of the housing.

Das Gehäuse wird gemäß der Erfindung im Wesentlichen aus einem Vergussmaterialbereich gebildet.The housing is made according to the invention essentially formed from a potting material area.

Ein Halbleitermodul weist gattungsgemäß ein Gehäuse mit einer Schaltungsanordnung auf, in dem die Schaltungsanordnung aufgenommen ist. Das Gehäuse ist erfindungsgemäß und wie oben beschrieben ausgestaltet.A semiconductor module generally has a housing a circuit arrangement in which the circuit arrangement is added is. The housing is according to the invention and how designed above.

Bei einer Halbleiteranordnung gemäß der Erfindung sind mehrere erfindungsgemäße Halbleitermodule gemäß obiger Beschreibung übereinander angeordnet (Stack Packaging). Bevorzugt ist dabei eine Mehrzahl im Wesentlichen gleicher und/oder gleich wirkender Halbleitermodule wie oben beschrieben vorgesehen.In a semiconductor device according to the invention are several semiconductor modules according to the invention according to the above Description on top of each other arranged (stack packaging). A plurality is preferred essentially identical and / or identically acting semiconductor modules as provided above.

Die Erfindung und insbesondere bestimmte Merkmale, Aspekte und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verdeutlicht.The invention and in particular certain Features, aspects and advantages of the invention will be apparent from the following detailed description in conjunction with the accompanying drawings clarified.

1 zeigt ein Gehäuse für Halbleiterbauelemente mit Anschlusselementen gemäß dem Stand der Technik. 1 shows a housing for semiconductor components with connection elements according to the prior art.

2 zeigt die Draufsicht auf ein Gehäuse für Halbleiterbauelemente mit Anschlusselementen gemäß der Erfindung. 2 shows the top view of a housing for semiconductor components with connection elements according to the invention.

3 zeigt eine perspektivische Ansicht von oben auf ein Gehäuse für Halbleiterbauelemente gemäß der Erfindung. 3 shows a perspective view from above of a housing for semiconductor components according to the invention.

4 zeigt ein Ausführungsbeispiel der Erfindung, wobei die Anzahl der Anschlusselemente vorgegeben ist. 4 shows an embodiment of the invention, wherein the number of connection elements is predetermined.

5 zeigt ein weiteres Ausführungsbeispiel der Erfindung, wobei die Grundfläche des Gehäuses einem rechtwinkligen Dreieck entspricht. 5 shows a further embodiment of the invention, wherein the base of the housing corresponds to a right triangle.

6 zeigt ein Halbleitermodul gemäß der Erfindung. 6 shows a semiconductor module according to the invention.

7 zeigt ein Ausführungsbeispiel einer Halbleiteranordnung gemäß der Erfindung mit mehreren übereinander angeordneten Halbleitermodulen (Stack Packaging). 7 shows an embodiment of a semiconductor arrangement according to the invention with a plurality of stacked semiconductor modules.

8 ist eine perspektivische Ansicht von oben beim Stack Packaging am Beispiel eines TSOP-Gehäuses auf einem CSP-Gehäuse. 8th is a perspective view from above for stack packaging using the example of a TSOP package on a CSP package.

9 ist eine perspektivische Ansicht von unten beim Stack Packaging am Beispiel eines TSOP-Gehäuses auf einem CSP-Gehäuse. 9 is a bottom perspective view of stack packaging using the example of a TSOP package on a CSP package.

10 ist ein Ausschnitt einer Seitenansicht beim Stack Packaging, wobei die CSP-Technologie (Chip Scale Packaging) eingesetzt wird. 10 is a section of a side view of stack packaging, using CSP technology (Chip Scale Packaging).

11 ist eine Draufsicht des Stack Packaging aus 10. 11 is a top view of the stack packaging 10 ,

1 zeigt ein Gehäuse 100 für Halbleiterbauelemente gemäß dem Stand der Technik bei dem an einer Seitenfläche Anschlusselemente 10 vorgesehen sind. Das bekannte Gehäuse 100 weist eine rechteckige Grundfläche AR, mit den Seitenlängen a und b auf. Ohne Beschränkung der Allgemeinheit wird im Folgenden angenommen, dass b = 2a gilt. Somit lässt sich die Fläche AR des Rechtecks wie folgt angeben: AR = a · b = 2a2 . (1) 1 shows a housing 100 for semiconductor components according to the prior art in the case of the connection elements on one side surface 10 are provided. The well-known housing 100 has a rectangular base area A R , with the side lengths a and b. Without restricting generality, it is assumed below that b = 2a applies. The area A R of the rectangle can thus be specified as follows: A R = ab * 2a 2 , (1)

Nimmt man an, dass ein Anschlusselement 10 pro Längeneinheit der Seitenfläche angebracht werden kann, so ergibt sich die Anzahl p der Anschlusselemente 10 zu p = 2 · b = 4a . (2)und es gilt a = P/4 .(3) Assume that a connector 10 can be attached per unit length of the side surface, this results in the number p of the connection elements 10 to p = 2b = 4a. (2) and it applies a = P / 4. (3)

Weiterhin istFurthermore is

Figure 00060001
Figure 00060001

Wie bereits oben erwähnt ist, wird gemäß der Erfindung ein Gehäuse 10 verwendet, dessen Grundfläche AD im Wesentlichen die Form eines Dreiecks aufweist. Im Folgenden wird anhand von 2 für diesen Fall das Verhältnis der Fläche AD zu der Anzahl möglicher Anschlusselemente 10 berechnet. Für die dreieckige Grundfläche AD des Gehäuses 3, dargestellt in 2, ergibt sich

Figure 00060002
Figure 00060003
ergibt sichAs already mentioned above, according to the invention, a housing 10 used, the base surface A D has essentially the shape of a triangle. The following is based on 2 in this case the ratio of the area A D to the number of possible connection elements 10 calculated. For the triangular base A D of the housing 3 , shown in 2 , surrendered
Figure 00060002
Figure 00060003
surrendered

Figure 00060004
Figure 00060004

Wie oben wird im Folgenden angenommen, dass pro Längeneinheit ein Anschlusselement 10, an einer Seitenfläche angebracht werden kann. Somit ist die Anzahl p der Anschlusselemente, die an dem Gehäuse gemäß der Erfindung angebracht werden kann p = 3 · c . (8) As above, it is assumed below that one connection element per unit length 10 , can be attached to a side surface. Thus, the number p is the number of connection elements that can be attached to the housing according to the invention p = 3 · c. (8th)

Daraus ergibt sich c = p/3 . (9) This results in c = p / 3. (9)

Durch Einsetzen in Gleichung (7) erhält man

Figure 00070001
By inserting into equation (7) one obtains
Figure 00070001

Mit Gleichung (4) und Gleichung (10) ergibt sich schließlich als Verhältnis zwischen AR und Ap:

Figure 00070002
With equation (4) and equation (10), the relationship between AR and Ap is:
Figure 00070002

Das heißt, das Verhältnis der Fläche AR bei Verwendung eines Gehäuses nach dem Stand der Technik zu der Fläche AD gemäß der Erfindung ist in etwa AR ≈ 2,3 AΔ (12). That is, the ratio of the area A R when using a housing according to the prior art to the area A D according to the invention is approximately A R ≈ 2.3 A Δ (12).

Für das Verhältnis der Pinanzahl bei gleicher Flächengröße, d.h., es gilt AR = AD = A, ergibt sich

Figure 00070003
bzw. pD ≈ 1, 62 pR . (14) Dabei bezeichnet pD die Pinanzahl bei Verwendung eines erfindungsgemäßen Gehäuses 3 und pA die Pinanzahl bei Verwendung eines Gehäuses 100 nach dem Stand der Technik. Es können also bei gleicher Fläche ca. 1,6 mal mehr Anschlusselemente 10 angeschlossen werden.For the ratio of the number of pins with the same area size, ie, A R = A D = A, the result is
Figure 00070003
respectively. p D ≈ 1.62 p R , (14) Here, p D denotes the number of pins when using a housing according to the invention 3 and p A is the number of pins when using a housing 100 According to the state of the art. This means that around 1.6 times more connection elements can be used for the same area 10 be connected.

In 3 ist eine mögliche Ausführungsform dargestellt, bei der an den Seitenflächen 2 Anschlusselemente 10 angebracht sind. Man erkennt in 3 auch, dass das Gehäuse 3 eine obere Grundfläche 5a und eine untere Grundfläche 5b aufweist, die die Form eines Dreiecks haben. Dadurch ergibt sich, dass das Gehäuse 3 im Wesentlichen die Form eines Dreiecksprismas aufweist.In 3 a possible embodiment is shown, in which on the side surfaces 2 connection elements 10 are attached. One recognizes in 3 also that the housing 3 an upper footprint 5a and a lower base 5b has the shape of a triangle. This results in the housing 3 essentially has the shape of a triangular prism.

In 4 wird aufgrund einer bestimmten Anwendung die Anzahl der benötigten Anschlusselemente 10 vorgegeben. Hierdurch ergibt sich eine bestimmte Größe für die Grundfläche 1 des Gehäuses 3 gemäß der Erfindung.In 4 is the number of connection elements required due to a specific application 10 specified. This results in a certain size for the base area 1 of the housing 3 according to the invention.

5 zeigt eine Ausführungsform bei der die Grundfläche 1 des Gehäuses 3 einem rechtwinkligen Dreieck entspricht. Werden zwei Gehäuse 3 dieser Ausführungsform so angeordnet, dass die Hypotenusen der Dreiecke parallel zueinander verlaufen, so ergibt sich eine Kompatibilität zu rechtwinkligen Strukturen. 5 shows an embodiment in which the base 1 of the housing 3 corresponds to a right triangle. Become two housings 3 arranged in such a way that the hypotenuses of the triangles run parallel to one another, this results in compatibility with rectangular structures.

Hierdurch ergibt sich eine Kompatibilität zu rechtwinkligen Strukturen, wenn zwei rechtwinklige Dreiecke so gegenüber angeordnet werden, dass sichThis results in compatibility with right angles Structures when two right triangles are arranged so opposite be that yourself

6 zeigt ein Halbleitermodul 50 mit einem Gehäuse 3 gemäß der Erfindung. In dem Gehäuse 3 ist eine Schaltungsanordnung 30 aufgenommen. Die Schaltungsanordnung 30 wird über Zuleitungen 15 an die Anschlusselemente 10 angeschlossen. 6 shows a semiconductor module 50 with a housing 3 according to the invention. In the case 3 is a circuit arrangement 30 added. The circuit arrangement 30 is about leads 15 to the connection elements 10 connected.

7 zeigt eine weitere Ausführungsform der Erfindung, wobei zwei Halbleitermodule 50 übereinander 60 angeordnet sind. Es können jedoch auch mehrere Halbleitermodule 50 übereinander liegen. 7 shows a further embodiment of the invention, wherein two semiconductor modules 50 one above the other 60 are arranged. However, several semiconductor modules can also be used 50 lie on top of each other.

8 zeigt eine perspektivische Ansicht der Halbleiteranordnung von zwei übereinander angeordneten Halbleitermodule 50 von oben. Bei dem oberen Halbleitermodul handelt es sich um ein Halbleitermodul 50 mit einem TSOP-Gehäuse 75 (Thin Small Outline Package). Es können jedoch auch mehrere Halbleitermodule 50 übereinanderliegen. Das untere Halbleitermodul 50 hat ein Gehäuse 76 mit Ball-Anschlusselementen 70. 8th shows a perspective view of the semiconductor arrangement of two stacked semiconductor modules 50 from above. The upper semiconductor module is a semiconductor module 50 with a TSOP package 75 (Thin Small Outline Package). However, several semiconductor modules can also be used 50 superimposed. The lower semiconductor module 50 has a housing 76 with ball connection elements 70 ,

9 zeigt eine perspektivische Ansicht der Halbleiteranordnung 60 aus 8 von unten. Man erkennt hier, dass die Ball-Anschlusselemente 70 auf der Unterseite 5b des Gehäuses 76 angebracht sind. 9 shows a perspective view of the semiconductor device 60 out 8th from underneath. One can see here that the ball connecting elements 70 on the bottom 5b of the housing 76 are attached.

10 zeigt eine Seitenansicht von erfindungsgemäßen Gehäuse 76, die übereinander angeordnet sind. Die Gehäuse sind nach der CSP-Technologie (Chip Scale Package) gefertigt. 10 shows a side view of the housing according to the invention 76 that are arranged one above the other. The housings are manufactured according to the CSP technology (Chip Scale Package).

11 zeigt die Draufsicht der Halbleiteranordnung aus 10. Die Ball-Anschlusselemente 70 sind dabei entlang eines Randes auf der Grundfläche angebracht. 11 shows the top view of the semiconductor device 10 , The ball connection elements 70 are attached along an edge on the base.

Im Folgenden wird die Erfindung zusammengefasst: Die Erfindung besteht darin, von der rechteckigen Form der Chips zu einer dreieckigen Gestaltung zu wechseln, so dass das Verhältnis von Pinanzahl zur Gehäusefläche vergrößert werden kann. Durch die Wahl einer dreieckigen Form besteht die Möglichkeit die Berandung bzw. den Umfang der Gehäusefläche im Verhältnis zu dieser zu vergrößern. Das ist mit einer Erhöhung des Platzes für mehr Pins verbunden, oder umgekehrt, man kann die Chips kleiner machen.The invention is summarized below: The invention consists of the rectangular shape of the chips switch to a triangular design so that the ratio of Number of pins to the housing area can be increased can. Choosing a triangular shape is possible to increase the edge or the circumference of the housing surface in relation to this. The is with an increase of space for more pins connected, or vice versa, you can make the chips smaller do.

Kern der Erfindung ist ein dreieckiges Gehäuse für Speicherchips, um eine Erhöhung der Pinanzahl bei gleichem Flächenbedarf bzw. Flächenreduzierung bei gleicher Pinanzahl zu erreichen.The core of the invention is a triangular one casing for memory chips, by an increase the number of pins with the same area requirement or area reduction can be achieved with the same number of pins.

Ein Übergang der rechteckigen TSOP zu dreieckigen TSOP würde eine Erhöhung der Speicherdichte auf gleichem Raum zur Folge haben. Das gilt auch für das Stack Packaging bei dem zwei oder mehr TSOP übereinander angebracht werden.A transition from the rectangular TSOP would become triangular TSOP an increase the storage density in the same space. This is also true for the Stack packaging in which two or more TSOPs are placed one above the other.

Beim CSP kann man durch die dreieckige Gestaltung eine Kombination von TSOP und CSP für das Stack Packaging benutzen (8 und 9).With the CSP, the triangular design enables a combination of TSOP and CSP to be used for stack packaging ( 8th and 9 ).

Auch beim sogenannten Ball Stack Package hat die Verwendung des dreieckigen Designs eine klare Verbesserung des Kontaktanzahl-Flächen-Verhältnisses zur Folge (10 und 11).With the so-called Ball Stack Package, the use of the triangular design also results in a clear improvement in the number of contact areas. 10 and 11 ).

aa
Seitenlänge der Querseite eines StandardgehäusesSide length of the Short side of a standard housing
bb
Seitenfläche der Längsseite eines StandardgehäusesSide surface of the long side of a standard housing
cc
Seitenlänge des GehäusesSide length of the housing
11
GrundflächeFloor space
22
Seitenflächeside surface
33
Gehäusecasing
5A5A
Oberseite des Gehäusestop of the housing
5B5B
Unterseite des Gehäusesbottom of the housing
1010
Anschlusselementconnecting element
1515
Zuleitungsupply
3030
Schaltungsanordnungcircuitry
5050
HalbleitermodulSemiconductor module
6060
HalbleiteranordnungA semiconductor device
7070
Ball-AnschlusselementeBall terminals
7575
TSOP-GehäuseTSOP
7676
Gehäuse mit Ball-AnschlusselementenHousing with Ball connecting elements
100100
Gehäuse aus dem Stand der TechnikHousing the state of the art

Claims (11)

Gehäuse für Halbleiterbauelemente mit – einer Grundfläche (1) und – Seitenflächen (2), wobei an mindestens einer der Seitenflächen (2) oder im Bereich davon Anschlusselemente (10) zur externen Kontaktierung vorgesehen sind, dadurch gekennzeichnet, – dass die Grundfläche (1) im Wesentlichen die Form eines Dreiecks derart aufweist, – dass das Gehäuse (3) im Wesentlichen die Form eines Dreiecksprismas aufweist.Housing for semiconductor components with - a base area ( 1 ) and - side surfaces ( 2 ), with at least one of the side surfaces ( 2 ) or in the area of it connection elements ( 10 ) are provided for external contacting, characterized in that - the base area ( 1 ) has essentially the shape of a triangle such that - the housing ( 3 ) has essentially the shape of a triangular prism. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, dass alle Seitenflächen (2) Anschlusselemente (10) aufweisen.Housing according to claim 1, characterized in that all side surfaces ( 2 ) Connection elements ( 10 ) exhibit. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Grundfläche (1) im Wesentlichen die Form eines gleichschenkligen Dreiecks aufweist.Housing according to one of the preceding claims, characterized in that the base surface ( 1 ) has essentially the shape of an isosceles triangle. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Grundfläche (1) im Wesentlichen die Form eines gleichseitigen Dreiecks aufweist.Housing according to one of the preceding claims, characterized in that the base surface ( 1 ) has essentially the shape of an equilateral triangle. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Grundfläche (1) im Wesentlichen die Form eines rechtwinkligen Dreiecks aufweist.Housing according to one of the preceding claims, characterized in that the base surface ( 1 ) has essentially the shape of a right triangle. Gehäuse nach einem der vorstehenden Ansprüche, gekennzeichnet, durch eine TSOP-Struktur (75) (Thin Small Outline Package)Housing according to one of the preceding claims, characterized by a TSOP structure ( 75 ) (Thin Small Outline Package) Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Anschlusselemente (10, 70) im Bereich der oder an der Unterseite (5B) des Gehäuses vorgesehen sind.Housing according to one of the preceding claims, characterized in that connection elements ( 10 . 70 ) in the area of or at the bottom ( 5B ) of the housing are provided. Gehäuse nach einem der vorstehenden Ansprüche, welches im Wesentlichen aus einem Vergussmaterialbereich gebildet ist.casing according to one of the preceding claims, which substantially is formed from a potting material area. Halbleitermodul, mit einer Schaltungsanordnung (30) und einem Gehäuse (3), in welchem die Schaltungsanordnung (30) aufgenommen ist, dadurch gekennzeichnet, dass ein Gehäuse (1) nach einem der Ansprüche 1 bis 7 vorgesehen ist.Semiconductor module, with a circuit arrangement ( 30 ) and a housing ( 3 ), in which the circuit arrangement ( 30 ) is included, characterized in that a housing ( 1 ) is provided according to one of claims 1 to 7. Halbleiteranordnung, dadurch gekennzeichnet, dass mehrere Halbleitermodule (50) nach Anspruch 8 übereinander angeordnet vorgesehen sind (Stack Packaging).Semiconductor arrangement, characterized in that a plurality of semiconductor modules ( 50 ) according to claim 8 are arranged one above the other (stack packaging). Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass eine Mehrzahl, im Wesentlichen gleicher und/oder gleich wirkender Halbleitermodule vorgesehen ist.Semiconductor arrangement according to Claim 10, characterized in that a plurality, essentially the same and / or the same Semiconductor modules is provided.
DE2002160646 2002-12-23 2002-12-23 Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements Withdrawn DE10260646A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002160646 DE10260646A1 (en) 2002-12-23 2002-12-23 Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002160646 DE10260646A1 (en) 2002-12-23 2002-12-23 Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements

Publications (1)

Publication Number Publication Date
DE10260646A1 true DE10260646A1 (en) 2004-07-08

Family

ID=32477927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002160646 Withdrawn DE10260646A1 (en) 2002-12-23 2002-12-23 Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements

Country Status (1)

Country Link
DE (1) DE10260646A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516676A (en) * 2012-03-15 2015-06-11 ネーデルランセ オルハニサチエ フォール トゥーヘパスト−ナツールウェーテンシャッペルック オンデルズク テーエヌオーＮｅｄｅｒｌａｎｄｓｅ Ｏｒｇａｎｉｓａｔｉｅ ｖｏｏｒ ｔｏｅｇｅｐａｓｔ−ｎａｔｕｕｒｗｅｔｅｎｓｃｈａｐｐｅｌｉｊｋ ｏｎｄｅｒｚｏｅｋ ＴＮＯ Submount, assembly including submount, assembly method, and assembly apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
JPH08264673A (en) * 1995-03-22 1996-10-11 Oki Electric Ind Co Ltd Integrated circuit device
JP2001250840A (en) * 2000-03-08 2001-09-14 Seiko Instruments Inc Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5594626A (en) * 1992-02-07 1997-01-14 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5329157A (en) * 1992-07-17 1994-07-12 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area
US5744858A (en) * 1992-07-17 1998-04-28 Lsi Logic Corporation Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area
JPH08264673A (en) * 1995-03-22 1996-10-11 Oki Electric Ind Co Ltd Integrated circuit device
JP2001250840A (en) * 2000-03-08 2001-09-14 Seiko Instruments Inc Semiconductor device
US20030052417A1 (en) * 2000-03-08 2003-03-20 Takashi Hosaka Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516676A (en) * 2012-03-15 2015-06-11 ネーデルランセ オルハニサチエ フォール トゥーヘパスト−ナツールウェーテンシャッペルック オンデルズク テーエヌオーＮｅｄｅｒｌａｎｄｓｅ Ｏｒｇａｎｉｓａｔｉｅ ｖｏｏｒ ｔｏｅｇｅｐａｓｔ−ｎａｔｕｕｒｗｅｔｅｎｓｃｈａｐｐｅｌｉｊｋ ｏｎｄｅｒｚｏｅｋ ＴＮＯ Submount, assembly including submount, assembly method, and assembly apparatus

Similar Documents

Publication Publication Date Title
DE69112134T2 (en) Modular electronic packaging system.
DE19928075B4 (en) Memory module with heat sink
EP1196951B1 (en) Tsop memory chip housing arrangement
DE68905475T2 (en) SEMICONDUCTOR MEMORY MODULE HIGHER DENSITY.
DE10055001A1 (en) Storage arrangement with a central connection panel
DE19758197A1 (en) Semiconductor memory chip stacking arrangement for large memory capacity computer application
WO2001086588A1 (en) Chip card
DE102005060081A1 (en) Electronic component e.g. dynamic random access memory module, for e.g. mobile phone, has circuit board with semiconductor components having contact connections groups, where one of connections comes for congruence with other connection
EP0750344B1 (en) Semiconductor power module with connection pins
EP0428785B1 (en) Semiconductor memory
DE10142119A1 (en) Electronic component and method for its production
DE69108302T2 (en) Electronic circuit with a spring arrangement for the power supply.
DE10044148A1 (en) Electronic component with stacked components and process for its manufacture
DE10126610B4 (en) Memory module and method for testing a semiconductor chip
DE10142117A1 (en) Electronic component with at least two stacked semiconductor chips and method for its production
DE10134986B4 (en) Connection of integrated memory modules with a circuit board
DE10260646A1 (en) Housing for semiconducting components has base surface essentially in form of triangle and housing essentially in form of triangular prism; all lateral surfaces can have connecting elements
WO1998012747A1 (en) Integrated circuit with housing accommodating the latter
DE112005003526T5 (en) Test socket
DE69300372T2 (en) Assembly of electronic components.
DE4214102C2 (en) Multichip semiconductor device
DE10142118B4 (en) Electronic component with at least two stacked semiconductor chips and method for its production
DE10122701A1 (en) circuit module
AT217123B (en) Small type dry rectifier
DE102005036324A1 (en) Semiconductor device for use as digital memory device, has semiconductor chip comprising bond wire guiding unit in edge area of top side of chip, where guiding unit has structures for guiding bond wire

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee