DE10249855B4 - Material for supplying current to semiconductor devices and method for producing such - Google Patents

Material for supplying current to semiconductor devices and method for producing such Download PDF

Info

Publication number
DE10249855B4
DE10249855B4 DE2002149855 DE10249855A DE10249855B4 DE 10249855 B4 DE10249855 B4 DE 10249855B4 DE 2002149855 DE2002149855 DE 2002149855 DE 10249855 A DE10249855 A DE 10249855A DE 10249855 B4 DE10249855 B4 DE 10249855B4
Authority
DE
Germany
Prior art keywords
semiconductor
conductive
thermal expansion
coefficient
semiconductor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002149855
Other languages
German (de)
Other versions
DE10249855A1 (en
Inventor
Friedrich Dr. Kröner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE2002149855 priority Critical patent/DE10249855B4/en
Publication of DE10249855A1 publication Critical patent/DE10249855A1/en
Application granted granted Critical
Publication of DE10249855B4 publication Critical patent/DE10249855B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleiter mit einem Werkstoff zum Zuführen von Strom, bei dem
der Werkstoff einen Werkstoff-Wärmeausdehnungskoeffizienten (αV) und ein Werkstoff-Elastizitätsmodul (EV) aufweist und an zumindest einem Teil des Halbleiters (Si) derart elektrisch kontaktierend befestigbar ist, dass der Strom durch den Werkstoff als Leiter hindurch in den Halbleiter geführt wird,
das Material des Halbleiters (Si) einen Halbleiterwärmeausdehnungskoeffizienten (αHL) und ein Halbleiter-Elastizitätsmodul (EHL) aufweist, und
der Werkstoff aus einem Verbundmaterial (1a, 2a) aus zumindest einem leitenden Material (1a) und zumindest einem relativ dazu schlechter oder nicht leitenden anderen Material (2a) besteht,
dadurch gekennzeichnet , dass
das leitende Material (1a) und das andere Material (2a) sich zweidimensional erstrecken und
sich das leitende Material (1a) mit einer Dimension (z) in Richtung der Oberfläche des Halbleiters (Si) erstreckt.Semiconductor with a material for supplying electricity, in which
the material has a coefficient of material thermal expansion (α V ) and a material elastic modulus (E V ) and can be fastened to at least a part of the semiconductor (Si) in such an electrically contacting manner that the current is conducted through the material as a conductor into the semiconductor .
the material of the semiconductor (Si) has a semiconductor thermal expansion coefficient (α HL ) and a semiconductor elastic modulus (E HL ), and
the material consists of a composite material (1a, 2a) of at least one conductive material (1a) and at least one other material (2a) which is poor or non-conductive relative thereto,
characterized in that
the conductive material (1a) and the other material (2a) extend two-dimensionally and
the conductive material (1a) with a dimension (z) extends in the direction of the surface of the semiconductor (Si).

Figure 00000001
Figure 00000001

Description

Halbleiter mit einem Werkstoff zum Zuführen von Strom und Verfahren zum Herstellen eines solchen Die Erfindung bezieht sich auf einen Halbleiter, insbesondere Halbleiterbauelement, mit einem Werkstoff zum Zuführen von Strom mit den oberbegrifflichen Merkmalen des Patentanspruchs 1 bzw. auf ein Verfahren zum Herstellen eines solchen.semiconductor with a material for supplying Electricity and method of making such The invention relates on a semiconductor, in particular semiconductor device, with a material for feeding of electricity with the preamble features of the claim 1 or to a method for producing such.

Derartige Halbleiter sowie die zugehörigen Herstellungsverfahren sind beispielsweise aus der DE 195 09 202 A1 , der DE 689 23 717 T2 oder US 6 028 364 A bekannt.Such semiconductors and the associated production methods are known for example from DE 195 09 202 A1 , of the DE 689 23 717 T2 or US 6 028 364 A known.

Beim Einsatz von Halbleitern müssen oftmals, insbesondere in der Leistungselektronik, starke Ströme auf Siliziumchips gebracht werden. Dazu werden die Siliziumchips mit gut leitfähigen Metallen kontaktiert. Gut leitfähige Metalle haben aber thermische Ausdehnungskoeffizienten, die ca. zehn Mal so hoch sind wie der Ausdehnungskoeffizient von Silizium. Dadurch ergeben sich Probleme mit Temperaturspannungen an der Kontaktfläche zwischen der Zuleitung und dem Chip. Z. B. sind die zuführbaren Stromdichten bei typischen Modulen zur Ansteuerung von Drehstrommotoren durch diese Problematik begrenzt.At the Use of semiconductors must often, especially in power electronics, strong currents on silicon chips to be brought. For this purpose, the silicon chips are contacted with highly conductive metals. Good conductive However, metals have thermal expansion coefficients that are approx. ten times as high as the coefficient of expansion of silicon. This results in problems with temperature stresses at the contact surface between the supply line and the chip. For example, the deliverable current densities are typical Modules for controlling three-phase motors are limited by this problem.

Ähnliche Probleme gibt es bei der Herstellung von flächigen Halbleitern, wenn ein gut leitfähiger Trägerwafer benötigt wird, auf den ein äußerst dünner und unter der Verarbeitung bruchgefährdeter Siliziumwafer mit einer metallischen Verbindung, z. B. mit eutektischem Goldbonden, aufgebracht wird. Der gut leitfähige Trägerwafer kann aber keine Platte aus Metall sein, da diese sich auf jeden Fall thermisch um ca. einen Faktor zehn stärker ausdehnt als der Siliziumwafer, womit sie letzteren zerstören würde. Zur Lösung des Problems ist beispielsweise aus der DE 101 40 826 A1 ein Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts bekannt. Dabei wird beschrieben, dass die Rückseite des eigentlichen Waferprodukts einer Hochtemperaturbehandlung unterworfen wird, während an dessen aktiver Vorderseite ein Vorderseiten-Trägersubstrat montiert ist. Daraufhin wird auf die Rückseite und/oder auf ein Rückseiten-Substrat aus leitfähigem Material eine Metallbasis-Bonding-Deckschicht aufgetragen. Ein weiteres Rückseiten-Substrat wird anschließend durch Formierung des dazwischenliegenden Metallbasis-Bonding-Materials durch Wärmebehandlung mit der Rückseite des Waferprodukts verbunden. Dabei entsteht eine zentrale leitfähige Metallbasis-Bonding-Schicht.Similar problems exist in the production of flat semiconductors, when a highly conductive carrier wafer is required, on which a very thin and fracture-prone under the processing of silicon wafer with a metallic compound, for. B. with eutectic gold bonding is applied. However, the well-conductive carrier wafer can not be a plate of metal, since it in any case thermally expands by a factor of ten stronger than the silicon wafer, so they would destroy the latter. To solve the problem is for example from the DE 101 40 826 A1 a method for multi-step processing of a thin and breakable under the processing steps semiconductor wafer product known. In this case, it is described that the rear side of the actual wafer product is subjected to a high-temperature treatment, while a front-side carrier substrate is mounted on its active front side. Then, a metal-base bonding capping layer is applied to the back side and / or a backside substrate of conductive material. Another backside substrate is then heat bonded to the back surface of the wafer product by forming the intervening metal base bonding material. This creates a central conductive metal-based bonding layer.

Bei dem Aufbringen einer derartigen Metallbasis-Bonding-Deckschicht auf ein Trägersubstrat bzw. Trägerwafer besteht das Problem, dass es bei nachfolgenden Bearbeitungsschritten, die mit einem solchen Stack aus Schichten noch erfolgen müssen und bei denen Temperaturen bis 400°C auftreten, wichtig ist, dass keine Probleme durch unterschiedliche thermische Ausdehnungskoeffizienten zwischen dem Halbleiterprodukt und dem Trägerwafer bestehen.at the application of such a metal-based bonding cover layer on a Carrier substrate or carrier wafer there is the problem that in subsequent processing steps, which still have to be done with such a stack of layers and at temperatures up to 400 ° C It is important to have no problems due to differences thermal expansion coefficients between the semiconductor product and the carrier wafer consist.

Für die Zuleitung von Strom zum Chip wird am häufigsten das Drahtbonden verwendet. Bonddrähte mit einer geschwungenen Formgebung zwischen dem Kontaktpunkt mit dem Chip und einem Kontaktpunkt auf der anderen Drahtseite können unterschiedliche thermische Ausdehnungskoeffizienten kompensieren. Derartige Bonddrähte werden oft in sehr großer Anzahl parallel auf die Kontaktflächen von Leistungsschaltern geführt. Derzeit sind jedoch Leistungsschalter und Dioden in Vorbereitung, bei denen die mit Bonddrähten zuführbaren Stromdichten nicht mehr ausreichen werden.For the supply line from power to chip is most common used the wire bonding. Bonding wires with a curved Shaping between the point of contact with the chip and a contact point on the other wire side can compensate for different thermal expansion coefficients. Such bonding wires often become very big Number parallel to the contact surfaces of circuit breakers guided. However, circuit breakers and diodes are currently in preparation, those with bonding wires deliverable Current densities will not be enough.

Rein physikalisch ist zum Zuführen höherer Stromdichten auch insgesamt mehr Volumen des leitfähigen Materials erforderlich. Die einfachste Vorrichtung dazu wäre eine sehr gut elektrisch leitfähige, ggf. auch strukturierte Platte mit demselben thermischen Ausdehnungskoeffizient wie dem des mono kristallinen Silizium. Dieses Ziel kann zwar mit hochdotiertem Silizium erreicht werden, hat sich bisher aber dennoch nicht durchgesetzt, denn bei der Fertigung von Trägerwafern wurden bisher hochdotierte Siliziumwafer verwendet, und zwar vorzugsweise Arsen-dotierte Wafer mit Leitfähigkeiten bis hinunter zu ca. 3 mΩ·cm. Die Nachteile, warum dieses Verfahren bei der derzeitigen Generation von IGBT's und Leistungsdioden noch nicht eingesetzt wird, sind die relativ hohen Kosten von einkristallinem Silizium sowie der Aufwand für das eutektische Goldbonden. Außerdem ist die Leitfähigkeit noch immer um ca. einen Faktor 100 niedriger als bei gut leitfähigen Metallen, so dass der Einsatz auf hoch sperrende Bauelemente beschränkt ist.Purely physically is to feeding higher current densities also more total volume of conductive material required. The simplest device would be a very good electric conductive, possibly also structured plate with the same thermal expansion coefficient like that of mono crystalline silicon. This goal can indeed with highly doped silicon has been achieved, but so far nevertheless not enforced, because in the production of carrier wafers Hitherto highly doped silicon wafers have been used, preferably Arsenic-doped wafers with conductivities down to about 3 mΩ · cm. The Disadvantages why this procedure in the current generation of IGBTs and power diodes is not yet used, the relatively high cost of monocrystalline Silicon as well as the effort for the eutectic gold bonding. Furthermore is the conductivity still about a factor of 100 lower than for highly conductive metals, so that the use is limited to high-barrier components.

Die Aufgabe der Erfindung besteht darin, einen Halbleiter, insbesondere ein Halbleiterbauelement, mit einer Anordnung zum Zuführen von Strom zur Verfügung zu stellen, welche einerseits eine deutlich höhere elektrische Leitfähigkeit als hochdotiertes Silizium aufweist und andererseits mechanische Spannungen durch unterschiedliche thermische Ausdehnungskoeffizienten der Materialien kompensiert.The The object of the invention is a semiconductor, in particular a semiconductor device having an arrangement for supplying Electricity available to provide, on the one hand, a significantly higher electrical conductivity as highly doped silicon and on the other hand mechanical stresses by different thermal expansion coefficients of the materials compensated.

Diese Aufgabe wird durch einen Halbleiter mit den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren zum Herstellen eines solchen Halbleiters mit den Merkmalen des Patentanspruchs 12 gelöst.These The object is achieved by a semiconductor having the features of the claim 1 or a method for producing such a semiconductor the features of claim 12 solved.

Um eine Stromzuführung zu einem Halbleiter im Betrieb mit möglichst kleinen Temperaturspannungen zwischen dem Halbleitermaterial und einem den Strom zuführenden Werkstoff zu ermöglichen, wird vorgeschlagen, dass der Werkstoff aus einem Verbundmaterial aus zumindest einem leitenden Material und zumindest einem relativ dazu schlechter leitenden, vorzugsweise isolierenden Material besteht. Insbesondere isolierendes Material hat zumeist kleinere Wärmeausdehnungskoeffizienten und/oder ein kleineres Elastizitätsmodul als diejenigen des Halbleitermaterials. Das leitende Material und das andere Material erstrecken sich dabei im wesentlichen zweidimensional, wobei sich das leitende Material mit einer Dimension in Richtung der Oberfläche des Halbleiters erstreckt.Around a power supply to a semiconductor in operation with the lowest possible temperature voltages between the semiconductor material and a current supplying To allow material It is suggested that the material be made of a composite material of at least one conductive material and at least one relative to bad conductive, preferably insulating material. Especially insulating material usually has smaller thermal expansion coefficients and / or a smaller modulus of elasticity as those of the semiconductor material. The conductive material and the other material extend substantially two-dimensionally, wherein the conductive material is dimensioned in one direction the surface of the semiconductor.

Vorteilhafte Ausgestaltungen sind Gegenstand abhängiger Ansprüche.advantageous Embodiments are the subject of dependent claims.

Es ist auch ein Aufbau vorteilhaft, bei dem sich alternierende Lagen aus den verschiedenen verwendeten Materialien abwechseln, wobei sich das leitende Material und das insbesondere isolierende Material im wesentlichen schicht- oder plattenförmig erstrecken. Möglich sind aber auch alternative Ausführungsformen, z. B. Metalle mit eingestreuten Isolatorelementen.It is also a structure advantageous in which alternating layers alternate from the different materials used, where the conductive material and the particular insulating material extend substantially layered or plate-shaped. Possible are but also alternative embodiments, z. B. metals with interspersed insulator elements.

Halbleiter können dabei Chips, insbesondere Siliziumchips oder Wafer, insbesondere Siliziumwafer sein. Neben reinen Trägermaterialien können auch direkt komplexe Bauelemente mit derartigen Materialien zum Zuführen von Strom ausgestattet werden.semiconductor can while chips, in particular silicon chips or wafers, in particular Be silicon wafer. In addition to pure support materials can also directly complex components with such materials for supplying Electricity to be equipped.

Vorteilhafterweise wird der Verbundwerkstoff so aufgebaut, dass die Materialeigenschaft des Verbundwerkstoffs als solches vergleichbar mit der Materialeigenschaft des Halbleiters ist, wenn Temperaturschwankungen im Umgebungsbereich oder in den Materialien selber auftreten. Die Temperaturschwankungen ergeben sich insbesondere beim Zuführen von Strom mit einer großen Stromdichte.advantageously, The composite material is constructed so that the material property of the composite as such comparable to the material property of the semiconductor is when temperature fluctuations in the surrounding area or occur in the materials themselves. The temperature fluctuations arise especially when supplying current with a large current density.

Ausführungsbeispiele werden anhand der Zeichnung näher erläutert. Es zeigt:embodiments become closer with the drawing explained. It shows:

1 ein Ausführungsbeispiel eines Verbundwerkstoffs mit einem schichtförmigen Aufbau aus leitenden und isolierenden Materialschichten. 1 an embodiment of a composite material with a layered structure of conductive and insulating material layers.

Bei dem in der 1 dargestellten Ausführungsbeispiel besteht der Werkstoff aus einer lagenförmigen Anordnung eines sehr gut leitenden Materials 1a und eines relativ dazu schlechter leitenden oder isolierenden Materials 2a. Ein Stromfluss ist somit in zwei Raumrichtungen z, x möglich. Der Werkstoff wird auf der Oberfläche des Halbleiters Si derart angeordnet, dass die durch die einzelnen Lagen aufgespannte Ebene z-x mit einer ihrer Erstreckungsrichtungen z senkrecht zu der Ebene x-y verläuft, welche durch die Oberfläche des Halbleiters Si aufgespannt wird.In the in the 1 illustrated embodiment, the material consists of a sheet-like arrangement of a very highly conductive material 1a and a relatively poorly conductive or insulating material 2a , A current flow is thus possible in two spatial directions z, x. The material is arranged on the surface of the semiconductor Si in such a way that the plane zx spanned by the individual layers runs with one of its extension directions z perpendicular to the plane xy, which is spanned by the surface of the semiconductor Si.

Im Kontaktbereich zu dem angesetzten Werkstoff 1a, 2a ist das Material des Halbleiters Si durch einen thermischen Ausdehnungskoeffizienten bzw. Wärmeausdehnungskoeffizienten αHL und ein Elastizitätsmodul EHL gekennzeichnet. Im Falle von Temperaturschwankungen ändert sich das Volumen bzw. die Größe der Kontaktfläche des Halbleiters Si entsprechend diesen Koeffizienten.In the contact area to the attached material 1a . 2a the material of the semiconductor Si is characterized by a coefficient of thermal expansion or thermal expansion coefficient α HL and a modulus of elasticity E HL . In the case of temperature fluctuations, the volume or the size of the contact surface of the semiconductor Si changes according to these coefficients.

Da der auf den Halbleiter Si aufgesetzte Werkstoff in Form eines Verbundwerkstoffs aus zumindest zwei verschiedenen Materialien 1a, 2a besteht, sind diesbezüglich verschiedene Koeffizienten zu berücksichtigen. Die Leiter 1a haben einen Leiter-Wärmeausdehnungskoeffizienten αL und ein Elastizitätsmodul EL Und verhalten sich bei Temperaturdifferenzen entsprechend. Das die Leiter 1a umgebende schlechter leitende oder isolierende Material 2a weist einen Wärmeausdehnungskoeffizienten αI und ein Elastizitätsmodul EI auf.Since the patch on the semiconductor Si material in the form of a composite material of at least two different materials 1a . 2a different coefficients should be taken into account in this regard. The ladder 1a have a conductor-thermal expansion coefficient α L and a modulus of elasticity E L and behave according to temperature differences. That's the ladder 1a surrounding poor conductive or insulating material 2a has a thermal expansion coefficient α I and a modulus of elasticity E I.

Bei Temperaturschwankungen verhält sich der Werkstoff entsprechend der verschiedenen Materialien, wobei gemäß einer einfachen Betrachtung eine Mittelwertbildung der jeweiligen Koeffizienten ansetzbar ist. Realistisch betrachtet sind die Volumenverhältnisse und die relative Verteilung zueinander der verwendeten Materialien 1a, 2a des Werkstoffs zu berücksichtigen.In the case of temperature fluctuations, the material behaves in accordance with the various materials, and according to a simple consideration, an averaging of the respective coefficients can be established. Realistically, the volume ratios and the relative distribution to each other of the materials used 1a . 2a of the material.

Nachfolgend soll jedoch vereinfachend von einem ausgewogenen Verhältnis ausgegangen werden, so dass bei der Berechnung von Temperaturspannungen des Werkstoffs fast immer das Produkt aus Ausdehnungskoeffizient α x Elastizitätsmodul E auftritt. Die entsprechenden Koeffizienten αV, EV des Verbundmaterials können somit gemäß einer einfachen Betrachtung als der Mittelwert der Produkte von Ausdehnungskoeffizient αL, αI und dem entsprechenden Elastizitätsmodul EL beziehungsweise EI betrachtet werden. Um bei Temperaturschwankungen die kritischen Belastungen zu reduzieren, wird das Verbundmaterial aus der Vielzahl von Leitern 1 in dem schlecht leitenden bzw. isolierenden Material 2 derart zusammengesetzt, dass die Koeffizienten αV und EV geeignet zu den Koeffizienten αHL und EHL angepasst sind. Dabei sollte der Mittelwert der jeweiligen Produkte von Ausdehnungskoeffizient αV x Elastizitätsmodul EV dem des Ausdehnungskoeffizienten αHL x dem Elastizitätsmodul EHL angenähert werden, so dass die Temperaturspannungen zwischen dem Verbundmaterial einerseits und dem Halbleiter Si andererseits möglichst gering sind. Dadurch kann auch Strom mit einer sehr großen Stromdichte über das Verbundmaterial bzw. die Leiter 1 in diesem dem Halbleiter Si zugeführt werden:

Figure 00060001
In the following, however, a balanced relationship should be assumed simplifying, so that the product of expansion coefficient α x elastic modulus E almost always occurs in the calculation of thermal stresses of the material. The corresponding coefficients α V , E V of the composite material can thus, according to a simple consideration, be regarded as the mean value of the products of expansion coefficient α L , α I and the corresponding elastic modulus E L or E I. In order to reduce the critical loads in the event of temperature fluctuations, the composite material becomes the plurality of conductors 1 in the poorly conductive or insulating material 2 such that the coefficients α V and E V are adapted to the coefficients α HL and E HL . In this case, the mean value of the respective products of expansion coefficient α V x elastic modulus E V should be approximated to the coefficient of elasticity α HL x elastic modulus E HL , so that the temperature stresses between the composite material on the one hand and the semiconductor Si on the other hand are minimized. This can also be done Current with a very high current density over the composite material or the conductors 1 in which the semiconductor Si are supplied:
Figure 00060001

Diese mathematische Bedingung kann folgendermaßen verstanden werden: Es gibt analytische Lösungen von Temperaturspannungen in homogenen Platten. Diese werden gewonnen, indem das Hooksche Gesetz linear mit der Wärmedehnung erweitert wird, und anstelle einer homogenen, mechanischen Belastung ein Temperaturgradient normal zur Plattenebene angenommen wird. In diesen Lösungen kommt die lokale Temperatur der Platte immer multipliziert mit dem Ausdehnungskoeffizienten und Elastitätsmodul vor. Vertauscht man jetzt die Temperatur mit dem Produkt von Ausdehnungskoeffizient mal Elastizitätsmodul (im Sinne einer reinen Umbenennung von Variablen) so ändert sich rein mathematisch nichts, woraus geschlossen wird, dass das Problem einer homogenen Platte mit inhomogener Temperaturverteilung dem Problem einer inhomogenen Platte mit homogener Temperatur äquivalent ist.These mathematical condition can be understood as follows: There are analytical solutions of temperature stresses in homogeneous plates. These are won, by extending Hooke's law linearly with thermal expansion, and a temperature gradient instead of a homogeneous mechanical load normal to the disk plane. In these solutions comes the local temperature of the plate always multiplied by the expansion coefficient and elastic modulus in front. Now you swap the temperature with the product of expansion coefficient sometimes elastic modulus (in the sense of a pure renaming of variables) so changes purely mathematical nothing from which it is concluded that the problem a homogeneous plate with inhomogeneous temperature distribution the Problem of an inhomogeneous plate with homogeneous temperature equivalent is.

Von der geometrischen Vorstellung her müsste bei solchen Problemen unbedingt der thermische Ausdehnungskoeffizient der beiden in Kontakt gebrachten Materialien angepasst werden, was mit einem exzellenten Leiterwerkstoff und monokristallinem Silizium nie gelingen kann. Die exakte Theorie liefert aber im Falle des Stabes oder der kreisförmigen Platte das Ergebnis, dass es auf das Produkt von Ausdehnungskoeffizient mal Elastizitätsmodul ankommt.From The geometrical idea would have to deal with such problems necessarily the thermal expansion coefficient of the two brought into contact Materials are matched, what with an excellent conductor material and monocrystalline silicon can never succeed. The exact theory provides but in the case of the rod or the circular plate, the result that it depends on the product of coefficient of expansion times elastic modulus arrives.

Durch die Anordnung der Leiter 1a in Richtung z senkrecht zu der Oberfläche x-y des Halbleiters Si fließt ein auf der dem Halbleiter Si gegenüberliegenden Seite des Werkstoffs angelegter elektrischer Strom in der Raumrichtung z direkt zu der Oberfläche des Halbleiters Si. Dies bedingt eine möglichst hohe elektrische Leitfähigkeit des Werkstoffes. In üblicher Art und Weise ist der Werkstoff an der Seite zum Halbleiter Si hin so beschaffen, dass der Werkstoff mit üblichen metallisierten Kontaktflächen auf dem Halbleiter Si befestigt ist.By the arrangement of the ladder 1a in the direction z perpendicular to the surface xy of the semiconductor Si, an electric current applied on the side of the material opposite to the semiconductor Si flows in the spatial direction z directly to the surface of the semiconductor Si. This requires the highest possible electrical conductivity of the material. In the usual way, the material on the side of the semiconductor Si is such that the material is attached to the semiconductor Si with conventional metallized contact surfaces.

Der bevorzugte Werkstoff zum Zuführen von Strom mit einer großen Stromdichte zu einem Halbleiter Si besteht somit aus einem Schichtwerkstoff aus alternierenden Lagen von einem hoch leitfähigen, lötbaren Metall und einem relativ dazu schlechter leitenden Material oder bevorzugt Isolierstoff. Dabei soll der Mittelwert der Produkte aus thermischen Ausdehnungskoeffizienten αL, αI, Elastizitätsmodul EL, EI und Volumenanteil der beiden den Schichtwerkstoff ausbildenden Materialien an das Produkt von Ausdehnungskoeffizient αHL und Elastizitätsmodul EHL des Halbleiters angenähert werden.The preferred material for supplying current with a high current density to a semiconductor Si thus consists of a layer material of alternating layers of a highly conductive, solderable metal and a relatively poorly conductive material or preferably insulating material. In this case, the mean value of the products from thermal expansion coefficients α L , α I , modulus of elasticity E L , E I and volume fraction of the two materials forming the coating material should be approximated to the product of coefficient of expansion α HL and elastic modulus E HL of the semiconductor.

Der bevorzugte Werkstoff zum Herstellen der Leiter 1a ist Kupfer, welches in Form von Folien besonders einfach verwendet werden kann. Als Isolierstoffe zur Fertigung des isolie renden Werkstoffs 2a sind sowohl Keramiken wie Quarz aber auch Magnesium-Aluminium-Silikat einsetzbar, da diese einen kleineren Ausdehnungskoeffizienten als Silizium aufweisen, welches üblicherweise als Material des Halbleiters Si im Kontaktbereich zu dem Werkstoff vorliegt. Verwendbar als isolierende Materialien sind aber auch andere Materialien, beispielsweise auch bis z. B. 350°C temperaturfeste Kunststoffe. Diese haben zwar einen hohen thermischen Ausdehnungskoeffizienten αI, dafür aber ein sehr kleines Elastizitätsmodul EI.The preferred material for making the conductors 1a is copper, which can be used very easily in the form of films. As insulation for the production of the insulating material 2a both ceramics such as quartz but also magnesium-aluminum silicate can be used, since these have a smaller coefficient of expansion than silicon, which is usually present as a material of the semiconductor Si in the contact region to the material. Usable as insulating materials but other materials, for example, up to z. B. 350 ° C temperature-resistant plastics. Although they have a high thermal expansion coefficient α I , but a very small modulus of elasticity E I.

Die Werkstoffe, welche derart zusammengesetzt sind, leiten den zum Halbleiter Si zuzuführenden Strom in zwei Raumrichtungen x, z.The Materials which are composed in this way lead to the semiconductor Si to be supplied Current in two spatial directions x, z.

Die Werkstoffe aus einer Vielzahl derartiger Leiter 1a und den schlechter leitenden Materialien bzw. isolierenden Materialien 2a werden vorzugsweise in Form von Blöcken hergestellt. In einem nachfolgenden Fertigungsschritt werden diese Blöcke dann derart zerlegt, z. B. zersägt, dass die einzelnen auf einem Halbleiter Si anzuordnenden Werkstoffstücke so aufgebaut sind, dass die Leiter in Richtung der Oberfläche des Halbleiters Si führen.The materials of a variety of such conductors 1a and the less conductive materials or insulating materials 2a are preferably produced in the form of blocks. In a subsequent manufacturing step, these blocks are then decomposed such. B. sawn that the individual to be arranged on a semiconductor Si material pieces are constructed so that the conductors lead in the direction of the surface of the semiconductor Si.

Natürlich ist eine Vielzahl von Varianten einsetzbar. So müssen die Leiter 1a nicht zwingend senkrecht zur Oberfläche des Halbleiters Si verlaufen. Auch ist eine Verwendung von mehr als zwei verschiedenen Materialien zur Herstellung des Werkstoffes einsetzbar, beispielsweise einem sehr gut leitenden Material, einem relativ dazu weniger gut leitenden Material und einem isolierenden Material.Of course, a variety of variants can be used. So have the ladder 1a not necessarily perpendicular to the surface of the semiconductor Si. Also, a use of more than two different materials for the production of the material can be used, for example, a very good conductive material, a relatively less conductive material and an insulating material.

Je nach Anforderungen, insbesondere die Stromdichte zuzuführender Ströme kann an die Verhältnisse der Koeffizienten zwischen einerseits dem Verbundmaterial und andererseits dem Halbleitermaterial eine Anforderung gestellt werden, welche innerhalb eines Toleranzmaßes Δ festgelegt wird. Die Abweichungen der Produkte aus Wärmeausdehnungskoeffizient und E lastizitätsmodul des Verbundmaterials einerseits und des Halbleitermaterials andererseits sollten entsprechend den Anforderungen innerhalb eines jeweils festzulegenden Toleranzmaßes Δ liegen.ever according to requirements, in particular the current density zuzuführender streams can adapt to the circumstances the coefficients between on the one hand the composite material and on the other hand a request is made to the semiconductor material which set within a tolerance measure Δ becomes. The deviations of the products from thermal expansion coefficient and Modulus of elasticity the composite material on the one hand and the semiconductor material on the other should be in accordance with the requirements within each to be determined Tolerance measure Δ lie.

Das beschriebene Verbundmaterial ist somit vorzugsweise ein temperaturspannungskompensierter, anisotroper Leiterwerkstoff für die Leistungselektronik.The composite material described is thus preferably a temperature voltage compensated, anisotropic conductor material for the power electronics.

Claims (11)

Halbleiter mit einem Werkstoff zum Zuführen von Strom, bei dem der Werkstoff einen Werkstoff-Wärmeausdehnungskoeffizienten (αV) und ein Werkstoff-Elastizitätsmodul (EV) aufweist und an zumindest einem Teil des Halbleiters (Si) derart elektrisch kontaktierend befestigbar ist, dass der Strom durch den Werkstoff als Leiter hindurch in den Halbleiter geführt wird, das Material des Halbleiters (Si) einen Halbleiterwärmeausdehnungskoeffizienten (αHL) und ein Halbleiter-Elastizitätsmodul (EHL) aufweist, und der Werkstoff aus einem Verbundmaterial (1a, 2a) aus zumindest einem leitenden Material (1a) und zumindest einem relativ dazu schlechter oder nicht leitenden anderen Material (2a) besteht, dadurch gekennzeichnet , dass das leitende Material (1a) und das andere Material (2a) sich zweidimensional erstrecken und sich das leitende Material (1a) mit einer Dimension (z) in Richtung der Oberfläche des Halbleiters (Si) erstreckt.Semiconductor comprising a material for supplying current, in which the material has a material thermal expansion coefficient (α V ) and a material elastic modulus (E V ) and can be fastened to at least a part of the semiconductor (Si) in such an electrically contacting manner that the current is guided through the material as a conductor into the semiconductor, the material of the semiconductor (Si) has a coefficient of semiconductor thermal expansion (α HL ) and a semiconductor elastic modulus (E HL ), and the material is made of a composite material ( 1a . 2a ) of at least one conductive material ( 1a ) and at least one relatively poor or non-conductive other material ( 2a ), characterized in that the conductive material ( 1a ) and the other material ( 2a ) extend two-dimensionally and the conductive material ( 1a ) having a dimension (z) extending toward the surface of the semiconductor (Si). Halbleiter nach Anspruch 1, bestehend aus alternierenden Lagen aus den verschiedenen Materialien (1a, 2a).Semiconductor according to claim 1, consisting of alternating layers of the different materials ( 1a . 2a ). Halbleiter nach Anspruch 1 oder 2, bei dem das leitende Material (1a) und das andere Material (2a) sich schichtförmig erstrecken.Semiconductor according to Claim 1 or 2, in which the conductive material ( 1a ) and the other material ( 2a ) extend in a layered manner. Halbleiter nach Anspruch 1 oder 2, bei dem das leitende Material (1a) und das andere Material (2a) sich plattenförmig erstrecken.Semiconductor according to Claim 1 or 2, in which the conductive material ( 1a ) and the other material ( 2a ) extend in a plate shape. Halbleiter nach einem vorstehenden Anspruch, bei dem das Werkstoffmaterial als Ganzes innerhalb eines Toleranzmaßes (Δ) bei Wärmeänderungen ähnliche Materialeigenschaften (αv, Ev) wie die Materialeigenschaften (αHL, EHL) des Halbleiters (Si) aufweist.A semiconductor according to any preceding claim, wherein the material material as a whole within a tolerance measure (Δ) for heat changes has similar material properties (α v , E v ) as the material properties (α HL , E HL ) of the semiconductor (Si). Halbleiter nach Anspruch 5, bei dem zumindest der Werkstoff-Wärmeausdehnungskoeffizient (αV) innerhalb des Toleranzmaßes ähnlich, insbesondere gleich dem Halbleiter-Wärmeausdehnungskoeffizienten (αHL) ist.Semiconductor according to claim 5, wherein at least the material thermal expansion coefficient (α V ) is similar within the tolerance dimension, in particular equal to the coefficient of semiconductor thermal expansion (α HL ). Halbleiter nach Anspruch 5 oder 6, bei dem zumindest das Werkstoff-Elastizitätsmodul (EV) innerhalb des Toleranzmaßes ähnlich, insbesondere gleich dem Halbleiter-Elastizitätsmodul (EHL) ist.Semiconductor according to claim 5 or 6, wherein at least the material elastic modulus (E V ) is similar within the tolerance dimension, in particular equal to the semiconductor elastic modulus (E HL ). Halbleiter nach einem der Ansprüche 5 bis 7, bei dem der Mittelwert der Werkstoff-Wärmekoeffizienten (αv) über die verschiedenen verwendeten Materialien (1a, 2a) innerhalb des Toleranzmaßes und/oder der Mittelwert des Elastizitätsmoduls (EL, EI) der verschiedenen verwendeten Materialien (1a, 2a) innerhalb des Toleranzmaßes liegen.Semiconductor according to one of Claims 5 to 7, in which the mean value of the material thermal coefficients (α v ) over the various materials used ( 1a . 2a ) within the tolerance level and / or the mean value of the modulus of elasticity (E L , E I ) of the various materials used ( 1a . 2a ) are within the tolerance level. Halbleiter nach Anspruch 8, bei dem
Figure 00110001
gilt, mit αHL, αH, αL, αI als Wärmekoeffizienten des Halbleiters (Si), des Verbundmaterials (1a, 2a), des leitenden Materials (1a) bzw. des anderen Materials (2a) und mit EHL, EV, EL, EI als Elastizitätsmodul dazu.A semiconductor according to claim 8, wherein
Figure 00110001
with α HL , α H , α L , α I as the thermal coefficient of the semiconductor (Si), of the composite material ( 1a . 2a ), the conductive material ( 1a ) or the other material ( 2a ) and with E HL , E V , E L , E I as modulus of elasticity. Halbleiter nach Anspruch 8, bei dem bei der Bildung der Mittelwerte die Erstreckung der Kontaktflächen zwischen Werkstoff (1a; 2a) und Halbleiter (Si) und/oder das Volumen des Werkstoffes berücksichtigt sind.Semiconductor according to Claim 8, in which, in the formation of the mean values, the extent of the contact surfaces between material ( 1a ; 2a ) and semiconductors (Si) and / or the volume of the material are taken into account. Verfahren zum Herstellen eines Halbleiters nach einem der vorstehenden Ansprüche mit den Schritten: – lagenweises Aufeinanderschichten des leitenden Materials (1a) und des schlechter leitenden oder isolierenden Materials (2a) und/oder Einarbeiten von Stäben bzw. Fasern aus dem leitenden Material in das schlechter leitende oder isolierende Material (2a) und – Zerteilen eines derart gefertigten Blocks und befestigen am Halbleiter (Si), so dass das leitende Material (1a) auf jeden Fall in Richtung (z) der Oberfläche (x-y) des Halbleiters verläuft.Method for producing a semiconductor according to one of the preceding claims, comprising the following steps: layer-by-layer stacking of the conductive material ( 1a ) and the less conductive or insulating material ( 2a ) and / or incorporation of rods or fibers of the conductive material into the poorly conductive or insulating material ( 2a ) and - cutting a block made in this way and attaching it to the semiconductor (Si) so that the conductive material ( 1a ) is in any case in the direction (z) of the surface (xy) of the semiconductor.
DE2002149855 2002-10-25 2002-10-25 Material for supplying current to semiconductor devices and method for producing such Expired - Fee Related DE10249855B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002149855 DE10249855B4 (en) 2002-10-25 2002-10-25 Material for supplying current to semiconductor devices and method for producing such

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002149855 DE10249855B4 (en) 2002-10-25 2002-10-25 Material for supplying current to semiconductor devices and method for producing such

Publications (2)

Publication Number Publication Date
DE10249855A1 DE10249855A1 (en) 2004-05-13
DE10249855B4 true DE10249855B4 (en) 2005-12-15

Family

ID=32103033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002149855 Expired - Fee Related DE10249855B4 (en) 2002-10-25 2002-10-25 Material for supplying current to semiconductor devices and method for producing such

Country Status (1)

Country Link
DE (1) DE10249855B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047106B4 (en) 2005-09-30 2009-07-23 Infineon Technologies Ag Power semiconductor module and method of manufacture
DE102015121044B4 (en) * 2015-12-03 2020-02-06 Infineon Technologies Ag Terminal block with two types of vias and electronic device comprising a terminal block

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500202A1 (en) * 1995-01-05 1996-07-18 Oraltronics Marketing Und Vert Distractor for cranio=facial use
DE19640192A1 (en) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Process for flip chip assembly
US6028364A (en) * 1994-09-20 2000-02-22 Hitachi, Ltd. Semiconductor device having a stress relieving mechanism
DE10140826A1 (en) * 2000-12-13 2002-07-04 Infineon Technologies Ag Processing a thin semiconductor wafer comprises heat treating the rear side of the wafer, applying a metal-based bonding covering layer, contacting the rear side substrate with wafer forming conducting side, etc.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028364A (en) * 1994-09-20 2000-02-22 Hitachi, Ltd. Semiconductor device having a stress relieving mechanism
DE19500202A1 (en) * 1995-01-05 1996-07-18 Oraltronics Marketing Und Vert Distractor for cranio=facial use
DE19640192A1 (en) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Process for flip chip assembly
DE10140826A1 (en) * 2000-12-13 2002-07-04 Infineon Technologies Ag Processing a thin semiconductor wafer comprises heat treating the rear side of the wafer, applying a metal-based bonding covering layer, contacting the rear side substrate with wafer forming conducting side, etc.

Also Published As

Publication number Publication date
DE10249855A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
DE102008064826B3 (en) Semiconductor device and method of making the same
DE102008051965B4 (en) Component with several semiconductor chips
DE102008057707B4 (en) A method of manufacturing a device including placing a semiconductor chip on a substrate
DE112013007390B4 (en) Semiconductor module, semiconductor device and vehicle
DE102008046728B4 (en) Electronic component and method of manufacture
DE102010037439B4 (en) Device with a semiconductor chip and a carrier and fabrication process
DE102015121044B4 (en) Terminal block with two types of vias and electronic device comprising a terminal block
DE102014113238A1 (en) Electronic power device and method of manufacturing an electronic power device
DE102011084803A1 (en) Power semiconductor device
DE102009033321A1 (en) Power semiconductor device
DE102011079708B4 (en) SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME
DE102009039227B4 (en) Method for producing a semiconductor component
DE102016206542B4 (en) Method of manufacturing a semiconductor device
DE102018217231A1 (en) Semiconductor device and method of manufacturing the same
DE102014111786A1 (en) Cooling plate, component comprising a cooling plate, and method of manufacturing a cooling plate
DE112018001239T5 (en) SEMICONDUCTOR COMPONENT, METHOD FOR PRODUCING THE SAME AND SEMICONDUCTOR MODULE
DE102012113012B4 (en) Method of manufacturing an electronic device
DE102015214228A1 (en) Method for producing a component and a component
DE102015107109B4 (en) Electronic device with a metal substrate and a semiconductor module embedded in a laminate
DE102010016798B4 (en) Semiconductor chip package
DE102021209438A1 (en) Power semiconductor device and method for producing a power semiconductor device
DE102016117826B4 (en) ELECTRONIC MODULE AND PRODUCTION METHOD THEREOF
DE10249855B4 (en) Material for supplying current to semiconductor devices and method for producing such
DE102009040627B4 (en) Semiconductor device and method of manufacturing an electronic system
DE202015006897U1 (en) Semiconductor module and power arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee