DE10231651B4

DE10231651B4 - Method for controlling a plurality of interrupt sources and circuit arrangement set up for carrying out the method

Info

Publication number: DE10231651B4
Application number: DE2002131651
Authority: DE
Inventors: Gunther Fenzl; Stefan Eder
Original assignee: Infineon Technologies AG
Current assignee: Intel Corp
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2004-07-08
Anticipated expiration: 2022-07-13
Also published as: DE10231651A1

Abstract

Verfahren zum Betreiben einer Schaltungsanordnung (14) mit wenigstens zwei Interruptquellen (1, 2), die nach Beaufschlagen mit jeweils einem zugeordneten Startsignal (3, 4) gemäß dem gleichen zeitlichen Muster Interrupts (5, 6) erzeugen, dadurch gekennzeichnet, dass die Startsignale (3, 4) mit einem definierten Zeitversatz zueinander die Interruptquellen (1, 2) beaufschlagen, und die Interruptquellen (1, 2) derart mit jeweils einem zugeordneten Startsignal (3, 4) unter Berücksichtigung der jeweiligen Zeitverzögerung, die nach dem Beaufschlagen mit dem Startsignal (3, 4) bis zur Erzeugung eines Interrupts (5, 6) vergeht, beaufschlagt werden, dass die Interruptquellen (1, 2) die Interrupts (5, 6) mit einem definierten Zeitversatz zueinander erzeugen.Method for operating a circuit arrangement (14) with at least two interrupt sources (1, 2) which generate interrupts (5, 6) according to the same time pattern after being assigned an associated start signal (3, 4), characterized in that the start signals (3, 4) act on the interrupt sources (1, 2) with a defined time offset from one another, and the interrupt sources (1, 2) in this way each with an associated start signal (3, 4), taking into account the respective time delay after the application of the Start signal (3, 4) passes until an interrupt (5, 6) is generated, it is applied that the interrupt sources (1, 2) generate the interrupts (5, 6) with a defined time offset from one another.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betreiben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen, die nach Beaufschlagen mit einem jeweils zugeordneten Startsignal nach dem gleichen zeitlichen Muster Interrupts erzeugen bzw. eine Schaltungsanordnung mit wenigstens zwei derartiger Interruptquellen.The present invention relates to a method for operating a circuit arrangement with at least two interrupt sources, each after being loaded with one assigned start signal according to the same time pattern interrupts generate or a circuit arrangement with at least two such Interrupt sources.

Mit dem Begriff Interruptquellen werden all die Komponenten in einer Schaltungsanordnung bezeichnet, die Interrupts bzw. Interruptsignale erzeugen, um eine Datenverarbeitungseinrichtung bzw. einen Prozessor über ein bestimmtes Ereignis zu informieren. In aller Regel lösen Interrupts die Ausführung spezieller Interruptroutinen aus, die bei Eintreten des durch den Interrupt angezeigten Ereignisses abgearbeitet werden sollen. In den meisten Fällen ist der Zeitpunkt, zu dem ein Interrupt erzeugt wird, von dem Prozessor nicht vorhersehbar. Die Verarbeitung von Interrupts verzögert notwendigerweise den Betrieb eines Prozessors und beansprucht dessen Systemressourcen, da zunächst der Betrieb des Prozessors ordnungsgemäß unterbrochen und beispielsweise Register gesichert werden müssen und anschließend entsprechend auf den Interrupt reagiert werden muss. Dazu ist häufig die Feststellung nötig, um was für einen Interrupt es sich handelt, um die geeignete Interruptroutine ausführen zu können. In aller Regel wird eine Datenverarbeitungseinrichtung in ihrer Leistungsfähigkeit umso stärker behindert, je mehr Interrupts auftreten können und abgearbeitet werden müssen.With the term interrupt sources all the components in a circuit arrangement are designated, which generate interrupts or interrupt signals to a data processing device or a processor to inform a specific event. As a rule, interrupts are resolved the execution of special Interrupt routines that occur when the interrupt displayed event should be processed. In most make is the time at which an interrupt is generated by the processor unpredictable. Interrupt processing necessarily delays the operation of a processor and uses its system resources, there first the operation of the processor is properly interrupted and, for example, register must be secured and then accordingly the interrupt must be responded to. This is often the case Determination necessary for what an interrupt is the appropriate interrupt routine To run to be able to. As a rule, a data processing device is in its capacity the stronger hindered, the more interrupts can occur and have to be processed.

Durch die US 5,708,817 A ist ein Datenverarbeitungssystem bekann, in dem eine Datenverarbeitungseinheit über eine Schnittstelle in Verbindung mit einem Datenübertragungsnetzwerk steht. In Abhängigkeit des Datenverkehrs auf dem Daten übertragungsnetzwerk erzeugt die Schnittstelle Interrupts, nach deren Erzeugung die Schnittstelle weitere Berechnungen durchführen muss. Um während dieser Berechnungen den Prozessor der Datenverarbeitungseinheit nicht unnötig zu belegen, werden die eingehenden Interrupts um eine bestimmte Zeitdauer verzögert, so dass die Prozessorleistung erst zu einem Zeitpunkt abgerufen wird, zu dem die Berechnungen bereits durchgeführt sind. Nachteiligerweise erfordert das Verzögern der Interrupts einen zusätzlichen Schaltungsaufwand.Through the US 5,708,817 A A data processing system is known in which a data processing unit is connected to a data transmission network via an interface. Depending on the data traffic on the data transmission network, the interface generates interrupts, after the generation of which the interface has to carry out further calculations. In order not to unnecessarily occupy the processor of the data processing unit during these calculations, the incoming interrupts are delayed by a certain period of time, so that the processor power is only called up at a point in time at which the calculations have already been carried out. Unfortunately, delaying the interrupts requires additional circuitry.

Weiterhin ist durch die US 6,219,727 B1 und die US 3,789,365 eine Datenverarbeitungseinrichtung bekannt, in der Interrupts von verschiedenen Hardwarecontrollern vor einer Weiterleitung erst gesammelt und anschließend gebündelt weitergeleitet werden. Auf diese Weise lässt sich der Gesamtverarbeitungsaufwand verringern, da die Interrupts nacheinander abgearbeitet werden können. Nachteiligerweise wird auch bei diesem System ein erhöhter Schaltungsaufwand benätigt, um die Interrupts zu bündeln.Furthermore, the US 6,219,727 B1 and the US 3,789,365 a data processing device is known in which interrupts from different hardware controllers are first collected before forwarding and then forwarded bundled. In this way, the total processing effort can be reduced since the interrupts can be processed one after the other. In this system, too, disadvantageously, an increased circuit complexity is required in order to bundle the interrupts.

Ferner ist durch die US 5,768,599 A eine Datenverarbeitungseinrichtung bekannt, in der mittels einer Maskierungstabelle Interrupts verzögert, gewichtet und verknüpft werden können, um den Prozessor zu entlasten. Auch hier ist nachteiligerweise zusätzlicher Schaltungsaufwand zum entsprechenden Verarbeiten der Interrupts erforderlich.Furthermore, by the US 5,768,599 A a data processing device is known in which interrupts can be delayed, weighted and linked using a masking table in order to relieve the processor. Here too, additional circuitry is disadvantageously required for the corresponding processing of the interrupts.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, ein Verfahren zum Betreiben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen bzw. eine Schaltungsanordnung zur Durchführung des Verfahrens zu schaffen, mit denen auf die Interrupts mit möglichst geringem Aufwand reagiert werden kann.The present invention lies hence the task of a method for operating a circuit arrangement with at least two interrupt sources or a circuit arrangement to carry out to create the method with which to interrupts with as much as possible can be reacted with little effort.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Schaltungsanordnung mit den Merkmalen des Anspruchs 10 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.This object is achieved by a Method with the features of claim 1 or a circuit arrangement with solved the features of claim 10. Define the subclaims each preferred and advantageous embodiments of the present Invention.

Erfindungsgemäß ist vorgesehen, dass die wenigstens zwei Interruptquellen mit jeweils einem zugeordneten Startsignal gestartet werden, worauf sie Interrupts erzeugen, wobei die Startsignale die Interruptquellen mit einem definierten Zeitversatz zueinander beaufschlagen. Auf diese Weise kann durch das zeitversetzte Beaufschlagen mit einem Startsignal erreicht werden, dass die Interruptquellen die Interrupts derart erzeugen, dass diese einen definierten Zeitversatz zueinander aufweisen. Auf diese Weise muss nur noch ein Interrupt überwacht werden, da der andere bzw. die übrigen Interrupts in einem bekannten zeitlichen Verhältnis zu dem überwachten Interrupt auftritt bzw. auftreten.According to the invention it is provided that the at least two interrupt sources, each with an assigned start signal are started, whereupon they generate interrupts, the start signals the interrupt sources with a defined time offset to each other apply. In this way, the delayed loading can be achieved with a start signal that the interrupt sources the interrupts generate such that they have a defined time offset to each other. This way, only one interrupt needs to be monitored be because the other or the rest Interrupts in a known temporal relationship to the monitored interrupt occurs or occur.

Dabei werden die Startsignale unter Berücksichtigung der jeweiligen Zeitverzögerung erzeugt, die nach dem Beaufschlagen mit dem Startsignal bis zur Erzeugung eines Interrupts vergeht, wobei die Interruptquellen derart mit den Startsignalen beaufschlagt werden, dass die Interruptquellen die Interrupts mit einem definierten Zeitversatz zueinander erzeugen.The start signals are under consideration the respective time delay generated after the application of the start signal up to Generation of an interrupt passes, the interrupt sources being such with the start signals that the interrupt sources generate the interrupts with a defined time offset to each other.

Auf diese Weise kann mit einem sehr geringen Aufwand eine einfachere Verarbeitung der Interrupts erreicht werden, da nicht die Interrupts selbst verzögert werden müssen, sondern die Interruptquellen von vornherein so gestartet werden, dass sie die Interrupts zu den gewünschten Zeitpunkten erzeugen, wobei diese Zeitpunkte so gelegt werden können, dass die Interrupts sich mit verringertem Aufwand verarbeiten lassen.That way, with a very simple processing of the interrupts achieved with little effort as the interrupts themselves do not have to be delayed, but the interrupt sources are started from the start so that they the interrupts to the desired ones Generate points in time, whereby these points in time can be set in such a way that the interrupts can be processed with reduced effort.

Voraussetzung für die Anwendung der vorliegenden Erfindung ist es dabei jedoch, dass die wenigstens zwei Interruptquellen die Interrupts gemäß dem gleichen zeitlichen Muster erzeugen, so dass die zeitlichen Abstände zwischen den von ei ner Interruptquelle erzeugten Interrupts den zeitlichen Abständen zwischen den von der wenigstens einen weiteren Interruptquelle erzeugten Interrupts entsprechen. Ein solcher Fall tritt beispielsweise in der Signalverarbeitung auf, wenn mehrere Kanäle vorhanden sind, in denen mit der gleichen Bearbeitungsfrequenz Daten verarbeitet werden. Beispielsweise kann dies beim Digitalisieren eines analogen Stereomusiksignals oder umgekehrt beim analogen Ausgeben eines digitalen Stereosignals der Fall sein. Entsprechendes gilt selbstverständlich auch für die Verarbeitung von mehr als zwei Kanälen.A prerequisite for the application of the present invention, however, is that the at least two interrupt sources according to the interrupts generate the same time pattern so that the time intervals between the interrupts generated by an interrupt source correspond to the time intervals between the interrupts generated by the at least one further interrupt source. Such a case occurs, for example, in signal processing if there are several channels in which data are processed with the same processing frequency. For example, this can be the case when digitizing an analog stereo music signal or vice versa when analogue outputting a digital stereo signal. The same naturally applies to the processing of more than two channels.

Ein weiterer Anwendungsfall kann die analoge Ein- und Ausgabe von Signalen mit der jeweils gleichen Frequenz sein. In diesem Fall ist zum Ausgeben ein Digital-Analog-Wandler und zum Einlesen ein Analog-Digital-Wandler erforderlich, wobei diese Komponenten in aller Regel jeweils einen Interrupt erzeugen, sobald der Analog-Digital-Wandler die Digitalisierung beendet hat bzw. der Digital-Analog-Wandler den Digitalwert als Analogwert herausgegeben hat. Auch in diesem Fall erzeugen diese zwei Komponenten Interrupts nach dem gleichen zeitlichen Muster, nämlich im Takt der Frequenz, mit der die Signale ausgegeben bzw. eingelesen werden.Another use case can the analog input and output of signals with the same Frequency. In this case, a digital-to-analog converter is for output and an analog-to-digital converter is required for reading, whereby these components usually generate an interrupt, as soon as the analog-digital converter has finished digitizing or the digital-to-analog converter issues the digital value as an analog value Has. In this case, too, these two components generate interrupts according to the same temporal pattern, namely in time with the frequency, with which the signals are output or read.

In aller Regel sind die zeitlichen Abstände zwischen den Interrupts gleichbleibend, wobei die Erfindung jedoch auch bei unregelmäßigen zeitlichen Abständen der Interrupts einer Interruptquelle anwendbar ist, solange die zeitlichen Muster der Interrupts verschiedener Interruptquellen gleich sind.As a rule, the temporal Distances between the interrupts constant, but the invention also in irregular time intervals of the Interrupts of an interrupt source can be used as long as the temporal Patterns of interrupts from different interrupt sources are the same.

Für die Anwendung der Erfindung ist es weiterhin nicht erforderlich, dass die Interruptquellen die Interrupts freilaufend erzeugen, d.h. ohne dass nach der Erzeugung eines Interrupts ein bestimmtes Signal aufgeschaltet werden müsste, damit die Interruptquelle einen weiteren Interrupt erzeugt. Falls nach dem Auftreten eines Interrupts eine bestimmte Stelleinwirkung auf die Interruptquelle erforderlich wäre, damit diese einen weiteren Interrupt erzeugt, beeinträchtigt dies nicht die Anwendbarkeit der vorliegenden Erfindung, solange die erforderlichen Stelleinwirkungen ausgeführt werden und dafür Sorge getragen ist, dass die Interruptquellen die Interrupts nach dem gleichen zeitlichen Muster erzeugen.For the application of the invention is furthermore not necessary that the interrupt sources generate the interrupts freely, i.e. without a specific signal after the generation of an interrupt should be activated so that the interrupt source generates another interrupt. If a certain action after an interrupt occurs on the interrupt source would be required so that this one Interrupt generated, impaired this is not the applicability of the present invention as long the necessary control actions are carried out and ensure is supported that the interrupt sources the interrupts after the same generate temporal patterns.

Vorteilhafterweise wird der zeitliche Versatz zwischen den Startsignalen derart erzeugt, dass ein Startsignal eine Interruptquelle direkt beaufschlagt und mit wenigstens einem geeigneten Zeitverzögerungsglied zur Erzeugung des wenigstens einen weiteren Startsignals verzögert wird. Der Ausgang des Zeitverzögerungsglieds erzeugt in diesem Fall wenigstens ein weiteres Startsignal zur Ansteuerung wenigstens einer weiteren Interruptquelle.The temporal Offset between the start signals generated such that a start signal directly applied to an interrupt source and with at least one suitable time delay is delayed to generate the at least one further start signal. The output of the time delay in this case generates at least one further start signal for actuation at least another interrupt source.

Ein derartiges Zeitverzögerungsglied kann beispielsweise ein programmierbarerer digitaler Verzögerungszähler sein, der mit einem Taktsignal beaufschlagt ist. Somit kann digital und mit einer hohen Wiederholgenauigkeit die genaue Zeitverzögerung eingestellt werden, um die das Zeitverzögerungsglied ein bestimmtes Startsignal zur Erzeugung eines anderen Startsignals verzögert. Ein digitales Zeitverzögerungsglied, das mit einem Taktsignal beaufschlagt ist, bietet sich insbesondere in den Fällen an, in denen die Interruptquellen synchrone Schaltelemente sind, die gemäß einem angelegten Taktsignal arbeiten. Wenn beide Interruptquellen von dem gleichen Taktsignal beaufschlagt werden, ist ausgeschlossen, dass sich der Zeitversatz zwischen den von den beiden Interruptquellen erzeugten Interrupts verändert.Such a time delay can be, for example, a programmable digital delay counter, which is supplied with a clock signal. Thus, digital and set the exact time delay with a high repeatability by which the time delay a certain start signal for generating another start signal delayed. A digital time delay, that is supplied with a clock signal is particularly useful in the cases in which the interrupt sources are synchronous switching elements, which according to one applied clock signal work. If both interrupt sources are from applied to the same clock signal is excluded that the time offset between those of the two interrupt sources generated interrupts changed.

Weiterhin ist in einem solchen Fall bei synchroner Betriebsweise der Interruptquellen sowie des Zeitverzögerungsglieds sichergestellt, dass sich bei dem Zeitverzögerungsglied der benötigte Zeitversatz genau einstellen lässt, der erforderlich ist, damit die beiden Interrupts zueinander synchron und insbesondere gleichzeitig arbeiten. Eine synchrone Betriebsweise der Interruptquellen bzw. des Zeitverzögerungsglieds bedeutet im vorliegenden Fall, dass deren interner Betrieb durch das anliegende Taktsignal getaktet wird.Furthermore, in such a case with synchronous operation of the interrupt sources and the time delay element ensures that the required time offset is accurate for the time delay element can be set, which is necessary for the two interrupts to be synchronized with each other and especially work at the same time. A synchronous mode of operation the interrupt sources or the time delay means in the present case Case that their internal operation by the applied clock signal is clocked.

Um einen definierten Zeitversatz zwischen den Interrupts der verschiedenen Interruptquellen zu erzeugen, werden zunächst die Interruptquellen mit Startsignalen beaufschlagt, zwischen denen eine bestimmte Zeitverzögerung herrscht. Anschließend wird erfasst, mit welchem Zeitversatz zueinander die Interrupts der verschiedenen Interruptquellen erzeugt werden. Dazu kann insbesondere der von den Interruptquellen nach dem Starten jeweils als erstes erzeugte Interrupt verwendet werden, wobei auch spätere Interrupts verwendet werden können, solange es sich um vergleichbare Interrupts der verschiedenen Interruptquellen handelt. Die Zeitverzögerung zwischen dem Auftreten der Interrupts wird in Bezug gesetzt zu dem gewünschten Zeitversatz zwischen den Interrupts und davon abhängig der benötigte Zeitversatz zwischen den Startsignalen berechnet. Daraufhin werden die Interruptquellen ein zweites Mal gestartet, wobei dieses Mal der berechnete Zeitversatz zwischen den Startsignalen eingehalten wird, so dass sich der gewünschte Zeitversatz zwischen den Interrupts der Interruptquellen einstellt.At a defined time offset between the interrupts of the different interrupt sources, be first the interrupt sources are given start signals between them a certain time delay prevails. Then will captures the time offset between each other's interrupts Interrupt sources are generated. In particular, the the interrupt sources generated first after starting Interrupt are used, whereby later interrupts are also used can, as long as they are comparable interrupts from different interrupt sources is. The time delay between the occurrence of the interrupts is related to the desired one Time offset between the interrupts and depending on that required time offset calculated between the start signals. Thereupon the interrupt sources started a second time, this time the calculated time offset is observed between the start signals, so that the desired time offset between the interrupts of the interrupt sources.

Der Zeitversatz zwischen den Startsignalen kann beispielsweise so gewählt werden, dass die Interruptquellen die Interrupts gleichzeitig erzeugen. Somit kann bei Auftreten eines Interrupts davon ausgegangen werden, dass der andere auch erzeugt worden ist. Entsprechendes gilt für den Fall, dass die Startsignale derart gegeneinander zeitversetzt werden, dass die Interrupts mit einem definierten Zeitversatz erzeugt werden, wobei insbesondere eine Prozessoreinheit davon ausgehen kann, dass eine bestimmte Zeit nach Auftreten eines Interrupts auch der andere erzeugt worden ist.The time offset between the start signals can chosen for example that the interrupt sources generate the interrupts at the same time. Consequently If an interrupt occurs, it can be assumed that the other has also been created. The same applies to the case that the start signals are offset against each other in such a way that the interrupts are generated with a defined time offset, in particular a processor unit can assume that the other also for a certain time after the occurrence of an interrupt has been generated.

Vorteilhafterweise werden von den Interrupts, die gemäß dem erfindungsgemäßen Verfahren mit einem definierten zeitlichen Versatz erzeugt werden, nur einer von einem Prozessor überwacht. Für diesen kann auf diese Weise eine Verringerung der für die Bearbeitung von Interrupts erforderlichen Arbeitsbelastung erreicht werden.The Inter rupts, which are generated according to the inventive method with a defined time offset, are only monitored by a processor. In this way, a reduction in the workload required for processing interrupts can be achieved for the latter.

Ein derartiges Verfahren eignet sich beispielsweise zum Einsatz in einem IP-Telefon zum Bereitstellen eines Telefoniedienstes über ein Datenübertragungsnetzwerk. Gleiches gilt für eine Vorrichtung zur Bereitstellung eines Fernkopierdienstes über ein Datenübertragungsnetzwerk.Such a method is suitable for example for use in an IP telephone for deployment of a telephony service a data transmission network. The same applies to a device for providing a facsimile service via a Data transmission network.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.The invention is described below of a preferred embodiment with reference to the attached Drawing closer explained.

1 zeigt schematisch die Beschattung einer Schaltungsanordnung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zur Bereitstellung eines Fernsprechdienstes über ein Datenübertragungsnetzwerk, und 1 shows schematically the shading of a circuit arrangement according to the embodiment of the present invention for providing a telephone service over a data transmission network, and

2 zeigt einen Teil des Innenaufbaus der in 1 dargestellten Schaltungsanordnung. 2 shows part of the internal structure of the in 1 circuit arrangement shown.

In 1 ist eine Schaltungsanordnung 14 zur Bereitstellung eines Fernsprechdienstes über ein Datenübertragungsnetzwerk 16 dargestellt. Ein derartiger Dienst wird auch als Voice over IP bezeichnet. Dazu weist die Schaltungsanordnung 14 eine Schnittstelle 15 zur Verbindung mit dem Datenübertragungsnetzwerk 16 auf, dessen zwei dargestellte Leitungen zum einen zu einem nicht dargestellten Personal Computer und zum anderen zu weiteren Abschnitten und Teilnehmern des Datenübertragungsnetzwerks führen. Die Schaltungsanordnung 14 ist zu diesem Zweck mit einem Kopfhörer 17, einem Telefonhörer 18, einem Lautsprecher 19 und einem Mikrofon 20 verbunden, um die für ein Telefon üblichen Leistungsmerkmale zur Verfügung stellen zu können. Die Schnittstelle 15 ist derart eingerichtet, dass für die Schaltungsanordnung 14 bestimmte Telefoniedatenpakete aus dem Datenübertragungsnetzwerk 16 eingelesen werden können und weiterhin für den Personal Computer bestimmte Datenpakete an diesen weitergeleitet werden können.In 1 is a circuit arrangement 14 to provide a telephone service over a data transmission network 16 shown. Such a service is also called Voice over IP. The circuit arrangement points to this 14 an interface 15 for connection to the data transmission network 16 on, the two lines shown lead on the one hand to a personal computer (not shown) and on the other hand to further sections and participants in the data transmission network. The circuit arrangement 14 is for this purpose with a headphone 17 , a telephone handset 18 , a speaker 19 and a microphone 20 connected in order to be able to provide the usual features for a telephone. the interface 15 is set up such that for the circuit arrangement 14 certain telephony data packets from the data transmission network 16 can be read and data packets intended for the personal computer can be forwarded to it.

Die Schaltungsanordnung 14 weist weiterhin u.a. einen nicht dargestellten digitalen Signalprozessor auf, mit dem innerhalb der Schaltungsanordnung 14 die eingehenden Telefoniedatenpakete in Sprachsignale umgewandelt werden und umgekehrt. Weiterhin ist ein Prozessor zur Steuerung der gesamten Schaltungsanordnung 14 vorgesehen.The circuit arrangement 14 also has, inter alia, a digital signal processor, not shown, with which within the circuit arrangement 14 the incoming telephony data packets are converted into voice signals and vice versa. Furthermore, there is a processor for controlling the entire circuit arrangement 14 intended.

In 2 ist ein Teil der Innenbeschaltung der Schaltungsanordnung 14 dargestellt. Dabei ist ein Teil des analogen Frontends zu sehen, mit dem der digitale Signalprozessor Digitalsignale analog ausgibt bzw. Analogsignale nach Digitalisierung einliest. Dazu ist ein Analog-Digital-Wandler 1 (als erste Outerreputquelle) und ein Digital-Analog-Wandler (als zweite Outerreputquelle) 2 vorgesehen, wobei der Analog-Digital-Wandler vom Mikrofon 20 bzw. dem Mikrofon des Telefonhörers 18 oder einem Mikrofon des Kopfhörers 17 eingehende Sprachsignale digitalisiert. Umgekehrt werden die vom Digital-Analog-Wandler 2 ausgegebenen Analogwerte über den Lautsprecher 19, den Lautsprecher im Telefonhörer 18 und den Kopfhörer 17 ausgegeben. Der Analog-Digital-Wandler 1 und der Digital-Analog-Wandler 2 besitzen jeweils einen Startsignaleingang, wobei der Analog-Digital-Wandler 1 von dem Startsignal 3 und der Digital-Analog-Wandler 2 von dem Startsignal 4 beaufschlagt wird.In 2 is part of the internal circuitry of the circuit arrangement 14 shown. Part of the analog front end can be seen, with which the digital signal processor outputs digital signals in analog form or reads in analog signals after digitization. For this is an analog-to-digital converter 1 (as the first outer reput source) and a digital-to-analog converter (as the second outer reput source) 2 provided, the analog-to-digital converter from the microphone 20 or the microphone of the telephone handset 18 or a headphone microphone 17 incoming voice signals are digitized. The reverse is done by the digital-to-analog converter 2 output analog values via the loudspeaker 19 , the loudspeaker in the handset 18 and the headphones 17 output. The analog-to-digital converter 1 and the digital-to-analog converter 2 each have a start signal input, with the analog-digital converter 1 from the start signal 3 and the digital-to-analog converter 2 from the start signal 4 is applied.

Sobald der Analog-Digital-Wandler 1 eine Wandlung durchgeführt hat, erzeugt dieser einen Interrupt 5. Gleichermaßen erzeugt der Digital-Analog-Wandler 2 einen Interrupt 6, sobald er einen geladenen Digitalwert in einen Analogwert umgewandelt hat. Der Analog-Digital-Wandler 1 und der Digital-Analog-Wandler 2 sind beide so eingerichtet, dass sie nach dem Starten mittels der Startsignale 3, 4 freilaufend anliegende Analogwerte digitalisierten bzw. eingegebene Digitalwerte in einen Analogwert umwandeln, wobei die nach dem Starten bis zum freilaufenden Betrieb vergehende Zeit schwanken kann.Once the analog-to-digital converter 1 has performed a conversion, it generates an interrupt 5 , The digital-to-analog converter also generates 2 an interrupt 6 as soon as it has converted a loaded digital value into an analog value. The analog-to-digital converter 1 and the digital-to-analog converter 2 are both set up so that they can be started using the start signals 3 . 4 Convert freely applied analog values to digitized or entered digital values into an analog value, whereby the time that elapses after starting until free-running operation can fluctuate.

Der Analog-Digital-Wandler 1 liefert die ermittelten Digitalwerte an ein Datenregister 9 und der Digital-Analog-Wandler 2 bezieht die Digitalwerte aus einem Datenregister 10. Die beiden Datenregister 9, 10 stehen mit dem digitalen Signalprozessor in Verbindung und erzeugen jeweils ein Rücksetzsignal 11 bzw. 12, das anzeigt, dass der digitale Signalprozessor bei dem jeweiligen Datenregister 9, 10 einen Digitalwert ausgelesen bzw., eingegeben hat. Diese Rücksetzsignale 11, 12 werden zusammen mit den Interrupts 5, 6 von einer Fehlererkennungseinrichtung 13 ausgewertet. Diese macht sich die Tatsache zu Nutze, dass im ordnungsgemäßen Betrieb nach Auftreten eines Interrupts 5 des Analog-Digital-Wandlers 1 der digitale Signalprozessor aus dem entsprechenden Datenregister 9 das Wandlungsergebnis ausliest, bevor die nächste Wandlung des Analog-Digital-Wandlers 1 abgeschlossen ist bzw. der nächste Interrupt 5 auftritt und dass nach Auftreten eines Interrupts 6 des Digital-Analog-Wandlers 2 der digitale Signalprozessor in das entsprechende Datenregister 10 einen neuen analog auszugebenden Digitalwert schreibt. Dies bedeutet, dass zwischen zwei aufeinanderfolgenden Interrupts 5 bzw. 6 einer Interruptquelle 1, 2 immer das entsprechende Rücksetzsignal 11 bzw. 12 auftreten muss. Ist dies nicht der Fall, wenn beispielsweise zwei Interrupts 5 des Analog-Digital-Wandlers 1 hintereinander auftreten, ohne dass das entsprechende Rücksetzsignal 11 auftritt, so bedeutet dies, dass ein gewandelter Wert nicht vom digitalen Signalprozessor aus dem entsprechenden Datenregister 9 ausgelesen worden ist und somit verloren gegangen ist. Im Fall des Digital-Analog-Wandlers 2 würde dies bedeuten, dass ein Wert im entsprechenden Datenregister 10 zweimal hintereinander analog ausgegeben worden ist.The analog-to-digital converter 1 delivers the determined digital values to a data register 9 and the digital-to-analog converter 2 gets the digital values from a data register 10 , The two data registers 9 . 10 are connected to the digital signal processor and each generate a reset signal 11 respectively. 12 , which indicates that the digital signal processor is at the respective data register 9 . 10 has read or entered a digital value. These reset signals 11 . 12 are together with the interrupts 5 . 6 from an error detection device 13 evaluated. This takes advantage of the fact that in proper operation after an interrupt occurs 5 of the analog-digital converter 1 the digital signal processor from the corresponding data register 9 reads the conversion result before the next conversion of the analog-digital converter 1 completed or the next interrupt 5 occurs and that after an interrupt occurs 6 of the digital-to-analog converter 2 the digital signal processor into the corresponding data register 10 writes a new digital value to be output in analog. This means that between two consecutive interrupts 5 respectively. 6 an interrupt source 1 . 2 always the corresponding reset signal 11 respectively. 12 must occur. If not, for example, if two interrupts 5 of the analog-digital converter 1 occur in succession without the corresponding reset signal 11 occurs, this means that a converted value is not from the digital signal processor in the corresponding data register 9 has been read out and is therefore lost. In the case of the digital-to-analog converter 2 this would mean a value in the corresponding data register 10 two has been output analogously in a row.

Die Fehlerüberwachungseinrichtung 13 überwacht entsprechenderweise die beiden Interrupts 5, 6 bzw. Rücksetzsignale 11, 12 und zeigt das Auftreten eines Fehlers an.The fault monitor 13 monitors the two interrupts accordingly 5 . 6 or reset signals 11 . 12 and indicates the occurrence of an error.

Zusätzlich ist ein programmierbares Verzögerungsglied (bzw. Verzögerungszähler oder Zeitverzögerungsglied) 7 vorgesehen, das von einem Taktsignal 8 beaufschlagt wird und das Startsignal 4 des Digital-Analog-Wandlers 2 um einen bestimmten programmierbaren Zeitversatz verzögert und das verzögertes Startsignal 4 des Digital-Analog-Wandlers 2 als Startsignal 3 des Analog-Digital-Wandlers 1 ausgibt. Das Verzögerungsglied 7 ist so eingerichtet, dass es mit einem Wert geladen werden kann, der den Perioden des Taktsignals 8 ent spricht, die dem Zeitversatz zwischen Startsignal 4 und Startsignal 3 entsprechen.In addition, a programmable delay element (or delay counter or time delay element) 7 provided by a clock signal 8th is applied and the start signal 4 of the digital-to-analog converter 2 delayed by a certain programmable time offset and the delayed start signal 4 of the digital-to-analog converter 2 as a start signal 3 of the analog-digital converter 1 outputs. The delay element 7 is set up so that it can be loaded with a value that corresponds to the periods of the clock signal 8th speaks accordingly, the time offset between the start signal 4 and start signal 3 correspond.

Die Schaltungsanordnung 14 ist so eingerichtet, dass bei der Inbetriebnahme zuerst das Verzögerungsglied mit einer bestimmten definierten Zeitverzögerung geladen wird, die auch Null betragen kann. Anschließend wird das Startsignal 4 erzeugt, wodurch der Digital-Analog-Wandler 2 und nach der am Zeitverzögerungsglied eingestellten Zeitverzögerung der Analog-Digital-Wandler 1 gestartet werden. In dieser Phase werden beide Interrupts 5, 6 überwacht und der Zeitpunkt des jeweiligen Auftretens erfasst. Anhand der Zeitdifferenz, mit der die beiden Interrupts 5, 6 auftreten und der in dieser Phase beim Zeitverzögerungsglied 7 eingestellten Zeitverzögerung wird in der Schaltungsanordnung 14 eine Startdifferenz berechnet, die die Differenz zwischen den Zeiten bezeichnet, die der Analog-Digital-Wandler 1 bzw. der Digital-Analog-Wandler 2 benötigt, bis nach dem Eintreffen des entsprechenden Startsignals 3 bzw. 4 der erste entsprechende Interrupt 5 bzw. 6 erzeugt wird.The circuit arrangement 14 is set up in such a way that the delay element is loaded with a certain defined time delay, which can also be zero, during commissioning. Then the start signal 4 generated, causing the digital-to-analog converter 2 and after the time delay set on the time delay element, the analog-digital converter 1 be started. In this phase, both interrupts 5 . 6 monitored and the time of each occurrence recorded. Based on the time difference with which the two interrupts 5 . 6 occur and in this phase with the time delay 7 set time delay is in the circuit arrangement 14 calculates a start difference that denotes the difference between the times that the analog-to-digital converter 1 or the digital-to-analog converter 2 required until after the arrival of the corresponding start signal 3 respectively. 4 the first corresponding interrupt 5 respectively. 6 is produced.

Nach dieser Einmessphase wird das Zeitverzögerungsglied 7 mit einem Wert für die Zeitverzögerung programmiert, der in Abhängigkeit der zuvor ermittelten Startdifferenz so bemessen ist, dass nach dem nächsten Startimpuls 4 mit daraus erzeugtem verzögertem Startimpuls 3 die beiden Interrupts 5 bzw. 6 mit einem gewünschten Sollzeitversatz auftreten. Dieser Sollzeitversatz kann so gewählt werden, dass beide Interrupts 5, 6 gleichzeitig auftreten, oder kann so eingestellt werden, dass die beiden Interrupts 5, 6 gegenphasig auftreten. In beiden Fällen ergibt sich der Vorteil, dass von den beiden Interrupts 5, 6 nur einer überwacht bzw. ausgewertet werden muss, da der andere mit einem bekannten Zeitversatz dazu auftritt.After this calibration phase, the time delay element becomes 7 programmed with a value for the time delay, which is dimensioned depending on the previously determined start difference so that after the next start pulse 4 with a delayed start pulse generated from it 3 the two interrupts 5 respectively. 6 occur with a desired target time offset. This target time offset can be selected so that both interrupts 5 . 6 occur simultaneously, or can be set so that the two interrupts 5 . 6 occur in opposite phases. In both cases there is the advantage that of the two interrupts 5 . 6 only one has to be monitored or evaluated, since the other occurs with a known time offset.

Mit Hilfe der vorliegenden Erfindung kann die Verwaltung von Interrupts wesentlich vereinfacht werden, die von Interrupt quellen nach dem gleichen zeitlichen Muster erzeugt werden. Die vorliegende Erfindung ist auch in den Fällen anwendbar, in denen die Interrupterzeugung einer Interruptquelle von außen gesteuert für eine bestimmte Zeitdauer ausgesetzt werden kann bzw. der Rhythmus, in dem die Interruptquelle die Interrupts erzeugt, verändert werden kann. Auch in diesem Fall kann gemäß der vorliegenden Erfindung eine Synchronisierung der Interrupts verschiedener Interruptquellen aufeinander mit einem vorbestimmten Zeitversatz erreicht werden.With the help of the present invention the management of interrupts can be simplified considerably that are generated by interrupt sources according to the same temporal pattern become. The present invention is also applicable in the cases in which the interrupt generation of an interrupt source is controlled from the outside for one certain period of time can be suspended or the rhythm in which the interrupt source generates the interrupts are changed can. In this case too, according to the present invention synchronization of the interrupts of different interrupt sources can be reached with a predetermined time offset.

Die Startsignale würden in diesem Fall die Wiederaufnahme des Betriebs der Interruptquellen nach einem Stopp auslösen.The start signals would be in in this case, the restart of the interrupt sources after trigger a stop.

Claims

Method for operating a circuit arrangement ( 14 ) with at least two interrupt sources ( 1 . 2 ), which after being assigned an assigned start signal ( 3 . 4 ) according to the same time pattern of interrupts ( 5 . 6 ), characterized in that the start signals ( 3 . 4 ) with a defined time offset to each other the interrupt sources ( 1 . 2 ) and the interrupt sources ( 1 . 2 ) with an assigned start signal ( 3 . 4 ) taking into account the respective time delay after the start signal ( 3 . 4 ) until an interrupt is generated ( 5 . 6 ) passes, that the interrupt sources ( 1 . 2 ) the interrupts ( 5 . 6 ) with a defined time offset to each other.

A method according to claim 1, characterized in that an interrupt source ( 2 ) with a first start signal ( 4 ) is acted upon and the at least one remaining interrupt source ( 1 ) with at least one start signal ( 3 ) is applied, which is compared to the first start signal ( 4 ) is generated with a defined time delay.

Method according to one of the preceding claims, characterized in that the interrupt sources ( 1 . 2 ) with an assigned start signal ( 3 . 4 ) that they are the interrupts ( 5 . 6 ) generate at the same time.

Method according to one of the preceding claims, characterized in that the interrupt sources ( 1 . 2 ) the interrupts ( 5 . 6 ) with constant time intervals and each with an assigned start signal ( 3 . 4 ) that they are the interrupts ( 5 . 6 ) generate in opposite phase.

Method according to one of the preceding claims, characterized in that the interrupt sources ( 1 . 2 ) first with start signals ( 3 . 4 ) between which there is a defined first time offset, the time offset between those of the interrupt sources ( 1 . 2 ) generated interrupts ( 5 . 6 ) is measured and depending on it a second time offset is determined with which the start signals ( 3 . 4 ) the interrupt sources ( 1 . 2 ) then apply so that the interrupt sources ( 1 . 2 ) the Interrupts ( 5 . 6 ) with a desired time offset.

Method according to one of the preceding claims, characterized in that the interrupt sources each have analog-digital converters ( 1 ) or digital-to-analog converter ( 2 ) are.

Method according to one of the preceding claims, characterized in that the circuit arrangement ( 14 ) a module for providing a telephone service and / or a remote copying service via a data transmission network ( 16 ) is.

Method according to one of the preceding claims, characterized in that the time offset between the start signals ( 2 . 3 ) using a programmable delay counter ( 7 ) is generated by a clock signal ( 8th ) is applied.

Method according to one of the preceding claims, characterized in that the interrupt sources ( 1 . 2 ) work synchronously and are acted upon by a common clock signal.

Circuit arrangement ( 14 ) with at least two interrupt sources ( 1 . 2 ), which are set up in such a way that they are each assigned an assigned start signal ( 2 . 3 ) according to the same time pattern of interrupts ( 5 . 6 ), characterized in that the start signals ( 3 . 4 ) with a defined time offset to each other the interrupt sources ( 1 . 2 ) and the interrupt sources ( 1 . 2 ) with an assigned start signal ( 3 . 4 ) taking into account the respective time delay after the start signal ( 3 . 4 ) until an interrupt is generated ( 5 . 6 ) passes, that the interrupt sources ( 1 . 2 ) the interrupts ( 5 . 6 ) with a defined time offset to each other.

Circuit arrangement according to claim 10, characterized in that the interrupt sources analog-digital converter ( 1 ) or digital-to-analog converter ( 2 ) are.

Circuit arrangement according to claim 10 or 11, characterized in that the circuit arrangement ( 14 ) a module for providing a telephone service and / or remote copying service via a data transmission network ( 16 ) is.

Circuit arrangement according to one of Claims 10 to 12, characterized in that the circuit arrangement has at least one time delay element ( 7 ) for generating at least one start signal ( 3 ) having.

Circuit arrangement according to claim 13, characterized in that the at least one time delay element ( 7 ) is a programmable delay counter to which a clock signal is applied.

Circuit arrangement according to one of claims 10 to 14, characterized in that the interrupt sources ( 1 . 2 ) have a synchronous mode of operation and are acted upon by a clock signal.

Circuit arrangement according to one of claims 10 to 15, characterized in that the circuit arrangement ( 14 ) is set up to carry out a method according to one of claims 1 to 9.